KR101261548B1 - 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법 - Google Patents

탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법 Download PDF

Info

Publication number
KR101261548B1
KR101261548B1 KR1020110066555A KR20110066555A KR101261548B1 KR 101261548 B1 KR101261548 B1 KR 101261548B1 KR 1020110066555 A KR1020110066555 A KR 1020110066555A KR 20110066555 A KR20110066555 A KR 20110066555A KR 101261548 B1 KR101261548 B1 KR 101261548B1
Authority
KR
South Korea
Prior art keywords
carbon
thin film
carbon thin
film
reactant
Prior art date
Application number
KR1020110066555A
Other languages
English (en)
Other versions
KR20130005150A (ko
Inventor
김형준
최태진
강혜민
윤재홍
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110066555A priority Critical patent/KR101261548B1/ko
Publication of KR20130005150A publication Critical patent/KR20130005150A/ko
Application granted granted Critical
Publication of KR101261548B1 publication Critical patent/KR101261548B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예에 따른 탄소 박막 제조방법은 반응 공간에 탄소원으로 할로겐화탄소를 공급하고, 상기 반응 공간에 반응물을 공급하되, 상기 반응물은 상기 할로겐화탄소의 할로겐 원소에 대하여 탄소보다 큰 결합에너지를 갖는 물질을 포함하는 것을 특징으로 한다.

Description

탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법{A forming method for carbon thin film and a making method for semiconductor memory device}
본 발명은 반도체 분야에 관한 것으로, 더욱 상세하게는 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법에 관한 것이다.
탄소 박막은 우수한 전기적, 기계적 특성으로 인해 기술적, 산업적 응용분야에서 많은 주목을 받고 있다. 구체적으로, 탄소 박막은 높은 경도와 우수한 내구성, 높은 전도도 등을 가진다.
일반적으로 탄소 박막을 형성하는 방법으로는 화학기상증착법(Chemical Vapor Deposition, CVD), 물리기상증착법(Physical Vapor Deposition, PVD) 등이 있다. 그러나, 이러한 화학기상증착법 또는 물리기상증착법 등의 방법을 사용하는 경우, 기판 가열에 따른 열이 발생하게 되므로 기판사용에 제약이 따른다. 또한, 증착되는 박막의 두께를 선형적으로 증가하도록 조절하는 데 어려움이 있고, 증착되는 박막의 불순물 농도를 줄이기 어려운 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 증착되는 탄소 박막의 두께를 원자층 단위로 선형적으로 증가시키고 단차피복성을 높일 수 있는 탄소 박막 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 저온, 저비용의 탄소 박막 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 증착되는 탄소 박막의 불순물 함유량을 감소시킬 수 있는 탄소 박막 제조방법을 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법은 반응 공간에 탄소원으로 할로겐화탄소를 공급하고, 상기 반응 공간에 반응물을 공급하되, 상기 반응물은 상기 할로겐화탄소의 할로겐 원소에 대하여 탄소보다 큰 결합에너지를 갖는 물질을 포함한다. 상기 할로겐화탄소는 CF4, CF3Cl, CCl4, 또는 CBr4 일 수 있다. 상기 반응 공간은 300℃ 내지 400℃로 유지될 수 있다. 상기 탄소 박막에 포함된 상기 할로겐 원소의 원소 비율은 5% 이내일 수 있다. 상기 반응물은 수소 가스(H2) 또는 수소 플라즈마 일 수 있다. 상기 할로겐화탄소는 CBr4이고, 상기 반응물은 수소 가스일 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법은 상기 반응물과 상기 할로겐 원소가 반응하여 생성된 화합물을 제거하는 과정을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법은 상기 반응 공간에 탄소원으로 할로겐화탄소를 공급하고, 상기 반응 공간에 반응물을 공급하는 과정을 반복하여 상기 탄소 박막의 목표 두께를 형성할 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법은 원자층 증착법(Atomic Layer Deposition, ALD)을 사용할 수 있다.
본 발명의 일 실시예에 다른 반도체 기억 소자 제조방법은 기판 위에 제1 전극막을 형성하는 단계, 상기 제1 전극 위에 유전막을 콘포말하게 형성하는 단계, 그리고 상기 유전막 위에 제2 전극막을 형성하는 단계를 포함하며, 상기 제1 전극을 형성하는 단계는, 반응 공간에 탄소원으로 할로겐화탄소를 공급하고, 상기 반응 공간에 상기 할로겐화탄소의 할로겐 원소에 대하여 탄소보다 큰 결합에너지를 갖는 물질을 포함하는 반응물을 공급하여 상기 제1 전극막을 형성한다. 상기 할로겐화탄소는 CF4, CF3Cl, CCl4, 또는 CBr4 일 수 있으며, 상기 반응물은 수소 가스(H2) 또는 수소 플라즈마 일 수 있다.
본 발명의 일 실시예에 따른 반도체 기억 소자는 기판 위에 트렌치 구조로 형성되는 제1 전극막, 상기 제1 전극막 위에 콘포말하게 형성되는 유전막, 그리고상기 유전막 위에 형성되는 제2 전극막을 포함하고, 상기 제1 전극막은 탄소막이며, 할로겐 원소를 5% 이내로 포함한다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법에 따르면 증착되는 탄소 박막의 두께를 선형적으로 조절할 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법에 따르면 저온에서 탄소 박막의 증착이 가능하며, 제조비용을 줄일 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법에 따르면 증착되는 탄소 박막의 불순물 함유량을 5% 이내로 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 탄소 박막 제조방법의 과정을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 원자층 증착법을 이용한 탄소 박막 제조방법의 과정을 도식적으로 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 탄소 박막의 비정질성을 나타내는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 탄소 박막 제조방법에 의해 형성된 탄소 박막의 단면도이다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 탄소 박막에 포함된 물질들의 성분을 측정한 XPS 그래프이다.
도 8은 본 발명의 일 실시예에 따른 탄소 박막을 구성하는 물질들의 비율을 나타낸 표이다.
도 9a 내지 도 9e는 본 발명의 일 실시예에 따른 반도체 기억 소자 제조방법을 설명하기 위한 단면도들이다.
실시예들은 여러 가지 다른 형태들로 구체화되어질 수 있고, 여기에서 설명되는 양태들로 한정되는 것으로 해석되지 않는다. 오히려, 상기 양태들은 실시예들을 더욱 철저하고 완전하게 되도록 해주며, 당업자에게 실시예들의 영역을 충분히 전달할 수 있도록 해준다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 그리고 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 어떤 부분이 다른 부분 위에 "전체적으로" 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장자리 일부에는 형성되지 않는 것도 포함한다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도들을 참고하여 설명될 것이다. 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
또한, 제1, 제2 .. 등을 지칭하는 용어들이 여러 구성 요소들을 기술하기 위하여 여기에서 사용되어 질 수 있다면, 상기 구성 요소들은 이러한 용어들로 한정되지 않는 것으로 이해되어 질 것이다. 단지 이러한 용어들은 어떤 구성 요소로부터 다른 구성 요소를 구별하기 위해서 사용되어질 뿐이다.
본 발명의 실시예들은 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법에 관한 것이다. 탄소 박막은 원자층 증착법(Atomic Layer Deposition, ALD)을 사용하여 형성될 수 있다. 원자층 증착법은 반도체 제조 공정 중 화학적으로 달라붙는 단원자층의 현상을 이용한 나노 박막 증착 기술로서 기판 표면에서 분자의 흡착과 치환을 번갈아 진행하므로 원자층 두께의 초미세 층간(layer-by-layer) 증착이 가능하고, 산화물 또는 금속 박막을 최대한 얇게 쌓을 수 있는 박막 형성 기술이다. 원자층 증착법을 사용하여 탄소 박막을 증착하면, 기존의 화학기상증착법 또는 물리기상증착법을 사용하는 방법에 비해 보다 저온에서, 원하는 두께의 탄소 박막을 형성할 수 있다. 또한, 증착되는 탄소 박막의 단차피복성을 향상시킬 수 있다.
한편, 본 발명의 일 실시예에 따라 제조되는 탄소 박박 제조방법은 반도체 기억 소자를 제조하는 데 이용될 수 있다.
이하에서, 본 발명의 일 실시예에 따른 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법에 대하여 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 탄소 박막 제조방법의 과정을 나타낸 흐름도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 탄소 박막 제조방법은 반응 공간에 할로겐화탄소를 공급하는 단계(S101), 과잉 공급된 할로겐화탄소를 제거하는 단계(S102), 반응 공간에 수소 가스 또는 수소 플라즈마를 공급하는 단계(S103), 수소와 할로겐 원소의 반응물을 제거하는 단계(S104)를 포함하여 이루어질 수 있다. 상기의 각 단계들은 이하의 도 2에서 보다 상세하게 설명될 것이다.
도 2은 본 발명의 일 실시예에 따른 원자층 증착법을 사용하는 탄소 박막 제조방법의 과정을 나타낸 것이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 원자층 증착법을 사용하는 탄소 박막 제조방법은 (a) 반응 공간에 탄소원으로 할로겐화탄소를 공급하는 단계, (b) 증착되지 않은 할로겐화탄소를 제거하는 단계, (c) 반응 공간에 반응물을 공급하는 단계, (d) 할로겐원소와 반응물이 반응하여 형성된 불순물을 제거하는 단계를 포함하여 이루어질 수 있다.
상기의 (a), (b), (c) 및 (d)의 과정은 1사이클(cycle)을 형성할 수 있다.
본 발명의 일 실시예에 따른 탄소 박막 제조방법은 상기의 (a), (b), (c) 및 (d)의 1사이클을 반복적으로 수행하여 목표로 하는 두께의 탄소 박막을 증착할 수 있다.
먼저, (a) 반응 공간에 탄소원으로 할로겐화탄소를 공급하는 단계에 대해 설명한다. 탄소 박막의 증착을 위한 전구체(precursor)로서 할로겐화탄소를 반응 공간에 공급할 수 있다. 할로겐화탄소는 예시적으로, 카본테트라플루오라이드(carbon tetrafluoride, CF4), 카본테트라클로라이드(carbon tetrachloride, CCl4), 카본테트라브로마이드(carbon tetrabromide, CBr4) 및 클로로트리플루오로메탄(chlorotrifluoromethane, CF3Cl) 중에서 적어도 하나일 수 있다. 이하에서는 카본테트라브로마이드(CBr4)를 사용한 경우를 예로 들어 설명한다.
CBr4를 반응 공간에 공급하면 상기 CBr4가 반응 공간의 표면에 소정의 두께를 가지며 흡착될 것이다. 반응 공간은 예시적으로 기판일 수 있다. 또한, 반응 공간은 다양한 반도체 소자를 제조하기 위하여 산화막 또는 금속막 등이 형성된 기판일 수도 있다. 반응 공간은 300℃ 내지 400℃로 유지될 수 있다. 본 실시예에서는 300℃ 내지 400℃로 하였으나, Br-C의 결합을 깨뜨리지 않는 온도 범위 내에서 반응 공간의 온도를 유지할 수 있다. 본 발명의 일 실시예에서는 원자층 증착법을 사용하므로, 화학기상증착법 등을 사용하는 경우보다 저온에서의 증착이 가능할 수 있다. 이러한 (a) 단계는 약 3초간 수행될 수 있다.
다음으로 (b) 흡착되지 않은 할로겐화탄소를 제거하는 단계는 예시적으로 아르곤 가스(Ar)를 사용하여 반응 공간에 흡착되지 않은 할로겐화탄소를 제거하는 과정일 수 있다. 이러한 과정은 퍼징(purging) 과정으로도 이해될 수 있으며, 약 5초간 수행될 수 있다.
(c) 반응 공간에 반응물을 공급하는 단계는 CBr4가 흡착되어 있는 반응 공간에 CBr4의 할로겐 원소인 Br과 반응하기 위한 반응물을 공급하는 과정일 수 있다. 공급되는 반응물이 Br과 반응하기 위해서는 상기 반응물은 Br에 대하여 탄소보다 큰 결합에너지를 가져야 할 것이다. 이를 위해 본 발명의 일 실시예에서는 수소 가스 또는 수소 플라즈마를 사용하였다. 이하에서는 수소 가스를 사용한 경우를 예로 들어 설명한다.

결합 에너지(Kcal/mol)

F-C

116

F-H

135

Cl-C

81

Cl-H

103

Br-C

68

Br-H

84.7

I-C

52

I-H

70.9

H-C

99
표 1은 할로겐 원소와 탄소 간의 결합 에너지 및 수소 원자와 탄소 간의 결합 에너지를 나타낸다. 표 1을 참조하면, Br-C의 결합 에너지(68 Kcal/mol)보다 Br-H의 결합 에너지(84.7 Kcal/mol)가 더 큰 것을 확인할 수 있다. 이것은 Br, Cl, I 와 같은 할로겐 원소를 포함하는 할로겐화탄소가 존재하는 반응 공간에 수소 가스가 공급되는 경우, Br과 C간의 결합이 깨어지고 Br과 H가 결합하여 HBr과 같은 화합물이 생성될 수 있음을 의미한다. 한편, (c) 단계는 약 5초간 수행될 수 있다.
(d) 할로겐원소와 반응물이 반응하여 형성된 불순물을 제거하는 단계는 언급한 바와 같이, Br과 H가 결합하여 형성된 화합물을 제거하기 위한 퍼징 과정일 수 있다. (d) 단계는 불순물의 퍼징을 위해 아르곤 가스(Ar)를 사용할 수 있으며, 약 5초간 수행될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 탄소 박막 제조방법은 원자층 증착법을 사용하여 300℃ 내지 400℃의 저온에서 탄소 박막을 증착할 수 있다. 또한, 언급된 (a), (b), (c) 및 (d) 단계를 반복적으로 수행하여 목표하는 두께의 탄소 박막을 증착할 수 있다. 그리고, 할로겐 원소의 함유량이 5%이내, 바람직하게는 2% 이내인 고순도의 탄소 박막을 증착할 수 있으며 이에 대해서는 후술한다.
[실시예]
먼저, SiO2(200nm)/Si 기판을 준비한다. 기판을 아세톤, 메탄올, DI water에 차례대로 10분씩 넣고 울트라소닉(ultrasonic) 진동기로 유기물 등의 표면 불순물을 세척한다. 세척된 기판 위에 DC 마그네트론 스퍼터(magnetron sputter)를 이용해 Ni, Cu 박막을 350nm 쌓는다.
다음으로, Ni, Cu 박막 위에 탄소 박막을 증착한다. 기본 압력은 23 mTorr로 한다. 공정 온도 400℃에서 CBr4를 담은 버블러 캐니스터(bubbler canister)를 60℃로 유지한다. 보다 효율적인 탄소 전구체(CBr4)의 운반을 위해 아르곤 inlet 가스를 버블러 안으로 분당 50cc 주입한다. 이후에는 아르곤 가스만 주입하여 남아 있는 탄소 전구체(CBr4)를 제거한다. 다음, 반응물로 수소 가스를 분당 200cc 주입하여 CBr4로부터 브롬 결합을 떼어내도록 한다. CBr4의 결합이 깨어지고 H와 Br의 결합에 의해 생성된 브롬화수소(HBr) 가스를 아르곤 가스를 주입하여 제거한다. 이러한 과정을 통해 기판 표면에는 탄소 원자층 만이 남게 된다.
상기의 과정을 1사이클로 하여 3~4 사이클을 반복하면 1~2 layer의 탄소 박막을 형성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 탄소 박막의 비정질성을 나타낸 그래프이다. 도 4를 참조하면, 스퍼터링 방법을 이용하여 350nm로 형성된 Ni 박막 위에 75nm의 탄소 박막이 형성된 것을 확인할 수 있다. 원자층 증착법을 사용하여 탄소 박막을 증착함으로써 원하는 목표 두께를 갖는 탄소 박막을 형성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 탄소 박막의 단면도를 나타낸 것이다. 도 3을 참조하면, 200 사이클 수행한 경우의 paek intensity를 라만 쉬프트(Raman shift) 측정한 결과를 확인할 수 있다. 구체적으로, 약 2800cm-1 부근의 그래프 개형이 원만한 곡선을 나타내고 있는 것으로부터 비정질 탄소 박막임을 확인할 수 있다.
도 5 내지 도 7은 본 발명의 일 실시예에 따른 탄소 박막을 구성하는 물질들에 대한 XPS(x-ray photoelectron spectroscopy) 그래프이다.
XPS 측정은 주어진 시편에 x-ray를 조사하여 광전자 효과로써 발생되는 광전자를 탐지하여, 해당 시편의 조성을 파악할 수 있는 방법이다.
도 5를 참조하면, Cu3p, Br3d 에 대한 XPS 측정 그래프를 확인할 수 있다. 3p, 3d는 원자 오비탈을 의미한다. 구체적으로, Cu3p(1/2)의 경우 약 77.5 eV의 결합 에너지에서 peak을 가지며, Cu3p(3/2)의 경우 약 75 eV의 결합 에너지에서 peak을 가진다. Br3d(3/2)의 경우 약 70 eV의 결합 에너지에서 peak을 가지며, Br3d(5/2)의 경우 약 68 eV의 결합 에너지에서 peak을 가진다.
도 6을 참조하면, C-Br, C-O, a-C, C1s, G에 대한 XPS 측정 그래프를 확인할 수 있다. C-Br 및 C-O의 경우 약 286.4 eV에서 peak을 가진다. 이는 탄소와 브롬의 결합이 끊어지면서 생성되는 286.4 eV의 에너지를 가지는 광전자들을 수합한 peak을 의미한다. a-C는 탄소(amorphous carbon)을 의미하며, 약 285 eV의 결합 에너지에서 peak을 가진다. G는 그래파이트(graphite)로서, C=C 결합 및 C-C 결합이 섞인 결정화된 탄소의 peak을 의미한다. 그리고 G의 경우 약 284 eV의 결합 에너지에서 peak을 가진다.
도 7을 참조하면, Cu2p(3/2), Cu2p(1/2), Cu-O에 대한 XPS 측정 그래프를 확인할 수 있다. Cu2p(3/2)의 경우 약 932 eV의 결합 에너지에서 peak을 가지며, Cu-O의 경우 약 934 eV의 결합 에너지에서 peak을 가진다. 또한, Cu2p(1/2)의 경우 약 952 eV의 결합 에너지에서 peak을 가진다.
도 8은 본 발명의 일 실시예에 따른 탄소 박막을 구성하는 물질들에 대한 비율을 나타낸 표이다. 도 8을 참조하면, 도 5 내지 도 7의 XPS 그래프를 통해 확인되었던 물질들의 원소 비율을 확인할 수 있다. 특히, 브롬(Br3d(3/2), Br3d(5/2))의 경우 각각 1%, 1.7%의 낮은 성분 비율을 나타낸다. 이것은 본 발명의 일 실시예에 따른 원자층 증착법을 이용한 탄소 박막 제조방법에서, 탄소원으로 할로겐화탄소를 사용하는 경우, 불순물(ex. 할로겐 원소) 함유도가 매우 낮은 탄소 박막을 형성할 수 있음을 의미한다. 한편, 탄소의 경우 72%의 성분 비율을 나타내는 것을 확인할 수 있다.
한편, 본 발명의 일 실시예에 따른 탄소 박막 제조방법은 반도체 기억 소자를 제조하는 데 이용될 수 있다. 이하에서는 본 발명의 일 실시예에 따른 탄소 박막 제조방법을 이용한 반도체 기억 소자 제조방법에 대하여 도면을 참조하여 상세히 설명한다. 한편, 중복을 피하기 위하여 언급한 부분에 대해서는 간략하게 설명하기로 한다.
도 9a 내지 9e는 본 발명의 일 실시예에 따른 반도체 기억 소자 제조방법을 설명하기 위한 단면도들이다. 반도체 기억 소자는 예시적으로 DRAM일 수 있으며, 본 실시예는 DRAM을 예로 들어 설명될 것이다.
도 9a를 참조하면, 기판(500) 상에 층간 유전막(510)을 형성할 수 있다. 기판(500)은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 층간 유전막(510)은 유전 물질을 포함할 수 있다. 층간 유전막(510)은 산화물, 질화물 및/또는 산화 질화물 중에서 적어도 하나를 포함할 수 있다.
상기 기판(500)상에 상기 층간 유전막(510)을 관통하는 콘택 플러그들(515)을 형성할 수 있다. 상기 콘택 플러그들(115)는 반도체 물질(ex, 다결정 실리콘), 금속-반도체 화합물(ex, 텅스텐 실리사이드), 도전성 금속질화물(ex, 티타늄 질화물, 탄탈늄 질화물 또는 텅스텐 질화물 등) 또는 금속(ex, 티타늄, 텅스텐 또는 탄탈늄 등) 중에서 선택된 적어도 하나를 포함할 수 있다.
층간 유전막(510) 상에 몰드막(520)이 형성될 수 있다. 몰드막(520)은 산화막, 질화막 또는 산질화막 중에서 적어도 하나를 포함할 수 있다.
도 9b를 참조하면, 몰드막(520)을 패터닝하여, 몰드막(520)을 관통하는 개구부(525)를 형성할 수 있다. 개구부(525)는 콘택 플러그(515)의 상부면을 노출시킬 수 있다. 개구부(525)는 몰드막(520) 상에 개구부(525)를 정의하기 위한 마스크 패턴을 형성하고, 마스크 패턴을 식각 마스크로 이용하여 몰드막(520)을 식각하는 것에 의해 형성될 수 있다. 개구부(525)는 홀-형태(hole-shaped)로 형성될 수 있다.
도 9c를 참조하면, 개구부(525)내에 제1 전극(535)을 형성할 수 있다. 제1 전극(535)은 본 발명의 일 실시예에 따른 탄소 박막 제조방법을 이용하여 형성될 수 있다. 더욱 상세하게는, 원자층 증착법을 사용하여 개구부(525) 내에 일정한 두께를 갖도록 탄소 박막을 형성할 수 있다. 탄소원으로는 할로겐화탄소(ex, CF4, CF3Cl, CCl4, 또는 CBr4), 반응물로는 수소 가스 또는 수소 플라즈마를 사용할 수 있다. 할로겐원소와 탄소의 결합을 분리시키고, 할로겐원소와 수소의 결합을 통해 순수한 탄소층을 형성하기 위함이다. 이는 전술한 바와 같이, 각 원자들 간의 결합 에너지 차이에 따라 가능할 것이다. 제1 전극(535)을 형성하는 동안 기판(500)을 300℃ 내지 350℃로 유지할 수 있다.
형성되는 제1 전극(135)은 콘택 플러그(515)와 전기적으로 접속될 수 있다. 제1 전극(535)은 콘택 플러그(515)와 접촉되는 평판부 및 상기 평판부의 가장자리로부터 위로 연장되는 측벽부를 포함할 수 있다. 따라서, 제1 전극(535)의 평판부와 측벽부에 의해서 빈 공간이 정의될 수 있다. 예를 들어, 상기 제1 전극(535)은 실린더 형태로 형성될 수 있다.
제1 전극(535)은 기판(500)상에 콘포말(conformal)하게 제1 전극막을 형성하고, 제1 전극막을 몰드막(520)의 상부면이 노출될 때까지 식각하는 것에 의해서 형성될 수 있다. 제1 전극막은 몰드막(520)의 상부면 및 개구부(525)의 내면을 덮도록 형성될 수 있다. 즉, 전극막은 개구부(525)에 의해 노출되는 콘택 플러그(515)의 상부면 및 개구부(525)의 측벽을 모두 덮을 수 있다.
도 9d를 참조하면, 제1 전극(535)을 형성한 후, 몰드막(520)을 제거할 수 있다. 몰드막(520)을 제거하는 것에 의해, 제1 전극(535)의 외측면들이 노출될 수 있다. 즉, 제1 전극(535)의 측벽부의 측면들이 모두 노출될 수 있다. 몰드막(520)은 불화암모늄(NH4F), 불산(HF) 및 물을 포함하는 랄(LAL) 용액을 사용하는 랄 리프트오프(LAL Lift-off) 공정에 의해 제거될 수 있다. 층간 유전막(510)상에 콘포말하게 캐패시터 유전막(540)을 형성할 수 있다. 캐패시터 유전막(540)은 제1 전극(535)의 표면 및 층간 유전막(510)의 상부면을 따라 콘포말하게 형성될 수 있다.
도 9e를 참조하면, 층간 유전막(510) 위에 제2 전극(550)을 형성할 수 있다. 제2 전극(550)은 도핑된 반도체막, 도전성 금속질화막(ex, 티타늄 질화막, 탄탈늄 질화막 또는 텅스텐 질화막 등), 금속막(ex, 루세늄막, 이리듐막, 티타늄막 또는 탄탈늄막 등) 및 도전성 금속산화막(ex, 산화 이리듐막 등) 등에서 선택된 적어도 하나를 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 반도체 기억 소자 제조방법에 의해 제조되는 반도체 기억 소자는 도 9e에 도시된 바와 같은 구조를 가질 수 있다. 본 발명의 일 실시예에 따른 반도체 기억 소자의 제1 전극막은 탄소막이며, 할로겐 원소를 5% 이내로 포함할 수 있다.
이상에서 언급한 바와 같이, 본 발명의 일 실시예에 따른 탄소 박막 제조방법에 따르면 증착되는 탄소 박막의 두께를 선형적으로 조절할 수 있다. 또한, 저온에서 탄소 박막의 증착이 가능하며, 제조비용을 줄일 수 있다. 그리고 증착되는 탄소 박막의 불순물 함유량을 5% 이내로 향상시킬 수 있다. 나아가 본 발명의 일 실시예에 따른 반도체 기억 소자 제조방법은 상기의 탄소 박막으로 제1 전극을 형성하여, 우수한 단차피복성을 갖는 전극을 형성할 수 있으며, 각각의 트렌치(trench)에서의 커패시턴스 차이를 줄여 반도체 기억 소자의 신뢰성을 향상시킬 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
500: 기판
510: 층간 유전막
515: 콘택 플러그
520: 몰드막
525: 개구부
535: 제1 전극
540: 커패시터 유전막
550: 제2 전극

Claims (14)

  1. 반응 공간에 탄소원으로 할로겐화탄소를 공급하여 상기 할로겐화탄소를 증착하고,
    상기 반응 공간에 상기 할로겐화탄소의 할로겐 원소에 대하여 탄소보다 큰 결합 에너지를 갖는 반응물을 공급하되,
    상기 탄소와 상기 할로겐 원소 간의 결합 에너지와 상기 반응물과 상기 할로겐 원소 간의 결합 에너지 사이의 차이를 이용하여 상기 증착된 할로겐화탄소로부터 상기 할로겐 원소를 제거하는 것을 특징으로 하는 탄소 박막 제조방법.
  2. 제1 항에 있어서,
    상기 할로겐화탄소는 CF4, CF3Cl, CCl4, 또는 CBr4인 것을 특징으로 하는 탄소 박막 제조방법.
  3. 제1 항에 있어서,
    상기 반응 공간은 300℃ 내지 400℃로 유지되는 것을 특징으로 하는 탄소 박막 제조방법.
  4. 제1 항에 있어서,
    상기 탄소 박막에 포함된 상기 할로겐 원소의 원소 비율은 5% 이내인 것을 특징으로 하는 탄소 박막 제조방법.
  5. 제1 항에 있어서,
    상기 반응물은 수소 가스(H2) 또는 수소 플라즈마인 것을 특징으로 하는 탄소 박막 제조방법.
  6. 제1 항에 있어서,
    상기 할로겐화탄소는 CBr4이고, 상기 반응물은 수소 가스인 것을 특징으로 하는 탄소 박막 제조방법.
  7. 제1 항에 있어서,
    상기 반응물과 상기 할로겐 원소가 반응하여 생성된 화합물을 제거하는 과정을 더 포함하는 탄소 박막 제조방법.
  8. 제1 항에 있어서,
    상기 반응 공간에 탄소원으로 할로겐화탄소를 공급하고, 상기 반응 공간에 반응물을 공급하는 과정을 반복하여 상기 탄소 박막의 목표 두께를 형성하는 것을 특징으로 하는 탄소 박막 제조방법.
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 탄소 박막 제조방법은 원자층 증착법(Atomic Layer Deposition, ALD)을 사용하는 것을 특징으로 하는 탄소 박막 제조방법.
  10. 기판 위에 제1 전극막을 형성하는 단계;
    상기 제1 전극 위에 유전막을 콘포말하게 형성하는 단계; 그리고
    상기 유전막 위에 제2 전극막을 형성하는 단계를 포함하며,
    상기 제1 전극을 형성하는 단계는,
    반응 공간에 탄소원으로 할로겐화탄소를 공급하고,
    상기 반응 공간에 상기 할로겐화탄소의 할로겐 원소에 대하여 탄소보다 큰 결합에너지를 갖는 물질을 포함하는 반응물을 공급하여 상기 제1 전극막을 형성하는 것을 특징으로 하는 반도체 기억 소자 제조방법.
  11. 제10 항에 있어서,
    상기 할로겐화탄소는 CF4, CF3Cl, CCl4, 또는 CBr4인 것을 특징으로 하는 반도체 기억 소자 제조방법.
  12. 제10 항에 있어서,
    상기 반응물은 수소 가스(H2) 또는 수소 플라즈마인 것을 특징으로 하는 반도체 기억 소자 제조방법.
  13. 기판 위에 형성되는 제1 전극막;
    상기 제1 전극막 위에 형성되는 유전막; 그리고
    상기 유전막 위에 형성되는 제2 전극막을 포함하고,
    상기 제1 전극막은 비정질 탄소막이며, 할로겐 원소를 5% 이내로 포함하는 것을 특징으로 하는 반도체 기억 소자.
  14. 제13 항에 있어서,
    상기 제1 전극막은 원자층 증착법을 이용하여 형성되는 것을 특징으로 하는 반도체 기억 소자.
KR1020110066555A 2011-07-05 2011-07-05 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법 KR101261548B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110066555A KR101261548B1 (ko) 2011-07-05 2011-07-05 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110066555A KR101261548B1 (ko) 2011-07-05 2011-07-05 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20130005150A KR20130005150A (ko) 2013-01-15
KR101261548B1 true KR101261548B1 (ko) 2013-05-09

Family

ID=47836550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066555A KR101261548B1 (ko) 2011-07-05 2011-07-05 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법

Country Status (1)

Country Link
KR (1) KR101261548B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101704723B1 (ko) 2015-04-06 2017-02-09 연세대학교 산학협력단 탄소 박막 소자 및 이의 제조 방법
KR101697660B1 (ko) * 2015-06-12 2017-01-19 주식회사 레이크머티리얼즈 방향족 전구체를 이용한 탄소 박막 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20130005150A (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
TWI743035B (zh) 改善硬遮罩膜及氧化矽膜之間的黏著的電漿處理
TWI490945B (zh) 處理基板的方法
KR100622609B1 (ko) 박막 형성 방법
KR100304797B1 (ko) 용량소자 및 그 제조방법과 반도체장치
TWI322487B (en) Method for fabricating capacitor in semiconductor device
US9159551B2 (en) Methods of forming capacitors
TWI333261B (en) Method for producing a layer arrangement, method for producing an electrical component, layer arrangement, and electrical component
TWI299879B (en) Capacitor for a semiconductor device and manufacturing method thereof
JP2006060230A (ja) 3次元半導体キャパシタおよびその製造方法
EP1130628A1 (en) Semiconductor device and method for manufacturing the same
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR101261548B1 (ko) 탄소 박막 제조방법 및 이를 이용한 반도체 기억 소자 제조방법
JP4406784B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US8298909B2 (en) Semiconductor device and method for fabricating the same
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
US20070264770A1 (en) Capacitor forming method
JP2003318285A (ja) 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法
KR100670726B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100673217B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20170023627A (ko) 개선된 mos 커패시터용 전기소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7