KR101251349B1 - 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. - Google Patents

박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. Download PDF

Info

Publication number
KR101251349B1
KR101251349B1 KR1020060077931A KR20060077931A KR101251349B1 KR 101251349 B1 KR101251349 B1 KR 101251349B1 KR 1020060077931 A KR1020060077931 A KR 1020060077931A KR 20060077931 A KR20060077931 A KR 20060077931A KR 101251349 B1 KR101251349 B1 KR 101251349B1
Authority
KR
South Korea
Prior art keywords
opening
color filter
inorganic insulating
electrode
insulating layer
Prior art date
Application number
KR1020060077931A
Other languages
English (en)
Other versions
KR20080016173A (ko
Inventor
류혜영
김장수
강수형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060077931A priority Critical patent/KR101251349B1/ko
Priority to EP07015870A priority patent/EP1890334A3/en
Priority to US11/840,161 priority patent/US7977677B2/en
Priority to CN2007101426745A priority patent/CN101127358B/zh
Publication of KR20080016173A publication Critical patent/KR20080016173A/ko
Priority to US13/168,769 priority patent/US8604478B2/en
Application granted granted Critical
Publication of KR101251349B1 publication Critical patent/KR101251349B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판, 상기 기판 위에 형성되며, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체층, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하며 상기 반도체층의 채널 영역을 정의하는 드레인 전극, 상기 데이터선 위에 형성되며, 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터, 상기 색필터 위에 형성된 무기 절연막, 및 상기 무기 절연막 위에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고, 상기 무기 절연막은 상기 제1 개구부를 덮으며, 실질적으로 동일한 두께를 갖도록 형성되는 박막 트랜지스터 표시판에 관한 것이다.
색필터, 무기 절연막, 표시 장치, 잔상

Description

박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 표시 장치.{THIN FILM TRNASISTOR ARRAY PANEL, MANUFACTURING METHOD THEREOF AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 3은 본 발명의 도 1의 박막 트랜지스터 표시판의 제조 방법 중 일 단계를 나타낸 단면도이다.
도 4는 도 3의 다음 단계의 박막 트랜지스터 표시판을 도시한 단면도이다.
도 5는 도 4의 다음 단계의 박막 트랜지스터 표시판을 도시한 단면도이다.
도 6은 도 5의 다음 단계의 박막 트랜지스터 표시판을 도시한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 10은 도 9의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시판 110 : 기판
131 : 유지 전극선 141 : 게이트 절연막
181 : 색필터 191 : 무기 절연막
본 발명은 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 잔상 등의 표시 불량을 방지할 수 있는 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.
최근 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD) 등의 평판 표시 장치가 개발되고 있다.
플라즈마 표시 장치는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하고, 유기 전계 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 표시한다.
일반적으로 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor, TFT) 표시판, 공통 전극 표시판 및 두 표시판 사이에 위치하는 액정층을 포함한다. 그런데 박막 트랜지스터 표시판과 공통 전극 표시판의 결합시 얼라인 미스가 발생되면 액정 표시 장치의 표시 품질이 저하된다.
얼라인 미스로 인한 액정 표시 장치의 품질 저하를 방지하기 위하여, 박막 트랜지스터 표시판 위에 색필터를 형성한 COA(Color filter On Array) 구조의 액정 표시 장치가 제안된 바 있다.
그러나 화소 전극 아래의 색필터로부터 발생되는 불순물 성분이 화소 전극의 절개 부나 화소 전극 사이의 개구된 영역으로 유출될 수 있으며, 그 결과 액정이 오염되어 잔상이 발생될 수 있다.
또한 화소 전극 아래에 평탄화막으로서 유기 절연막을 사용하는 경우, 유기 절연막으로부터 불순물 성분이 유출될 수 있으며, 그 결과 액정이 오염되어 잔상이 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 잔상 등의 표시 불량을 제거하여 표시 품질을 향상시킬 수 있는 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치를 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는 공정 비용 및 공정 시간이 감소되는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되며, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체층, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하며 상기 반도체층의 채널 영역을 정의하는 드레인 전극, 상기 데이터선 위에 형성되며, 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터, 상기 색필터 위에 형성된 무기 절연막, 및 상기 무기 절연막 위에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고, 상기 무기 절연막은 상기 제1 개구부를 덮으며, 실질적으로 동일한 두께를 갖도록 형성될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하여 반도체층의 채널 영역을 정의하는 드레인 전극을 형성하는 단계, 상기 데이터선 위에 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터를 형성하는 단계, 상기 색필터 위에 무기 절연막을 형성하는 단계, 및 상기 무기 절연막 위에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함할 수 있으며, 이 때 상기 무기 절연막은 제1 개구부를 덮으며, 실질적으로 동일한 두께를 갖도록 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되며, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성된 게이트 절 연막, 상기 게이트 절연막 위에 형성된 반도체층, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하며 상기 반도체층의 채널 영역을 정의하는 드레인 전극, 상기 데이터선 위에 형성되며, 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터, 상기 색필터 위에 형성된 무기 절연막, 상기 무기 절연막 위에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극, 및 상기 제1 기판과 마주보며, 공통 전극을 포함하는 제2 기판을 포함하고, 상기 무기 절연막은 상기 제1 개구부를 덮으며, 그 하부에 형성된 상기 색필터의 단차 형상에 대응되게 형성될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판(100)에 대하여, 도 1 및 도 2를 참고로 하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 게이트 전극(gate electrode)(124)과 게이트 패드(도시하지 않음)를 포함한다. 게이트 패드는 다른 층 또는 외부 구동 회로와의 접속을 위한 것이며, 게이트선(121) 끝 부분에 형성된다.
한편 게이트선(121)과 동일한 층에 유지 전극(133)을 포함하는 유지 전극선(131)이 형성된다. 유지 전극(133)은 필요에 따라 다양한 면적 및 형태로 만들어 질 수 있으나, 본 발명의 일 실시예에서 유지 전극(133)은 화소 영역 중심부에 직사각형으로 만들어 질 수 있다.
도 1 및 도 3을 참조하면, 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극(133)을 포함하는 유지 전극선(131)은 다음의 방법으로 만들어 질 수 있다.
투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 도전층(도시하지 않음)을 형성한다. 그 다음 도전층을 습식 또는 건식 식각하여 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극(133)을 포함하는 유지 전극선(131)을 형성한다.
게이트선(121)과 유지 전극선(131)은 금속 또는 도전체로 만들어질 수 있다. 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이 나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또한 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
도 1 및 도 2를 다시 참조하면, 게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어진 게이트 절연막(gate insulating layer)(141)이 형성되어 있다. 게이트 절연막(141) 위에 수소화 비정질 실리콘(hydrogenated amorphous silicon)(비정질 실리콘은 약칭 a-Si로 씀) 등으로 만들어진 반도체층(151)이 형성되어 있다. 반도체층(151)은 게이트 전극(124)과 중첩되는 돌출부와, 데이터선(171)과 중첩되는 선형부를 갖는다.
반도체층(151) 위에 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 반도체층(151)과 소스 전극(173) 및 드레인 전극(175) 사이의 층에 존재하며, 이들 사이의 접촉 저항을 낮추어 준다.
저항성 접촉 부재(163, 165) 위에 데이터선(data line)(171)과 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(source electrode)(173)과 데이터 패드(도시하지 않음)를 포함한다. 데이터 패드는 다른 층 또는 외부 구동 회로와의 접속을 위한 것으로 데이터선(171) 끝부분에 형성되어 있다. 드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다.
반도체층(151)은 박막 트랜지스터가 위치하는 돌출부를 제외하면 데이터선(171) 및 드레인 전극(175) 및 그 하부의 저항성 접촉층(163, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 즉 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(163, 165)의 아래에 모두 형성되어 있으며, 소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있다. 한편 저항성 접촉 부재(163, 165)는 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 형태를 가지고 있다.
도 1 및 도 4를 참조하면 반도체층(151), 저항성 접촉 부재(163, 165), 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)는 다음의 방법으로 만들어 질 수 있다.
게이트선 및 유지 전극선이 형성된 절연 기판 위에 질화 규소(SiNx)층(도시하지 않음), 비정질 규소(a-Si)층(도시하지 않음) 및 도핑된 비정질 규소층(도시하지 않음) 형성한다. 질화 규소층, 비정질 규소층 및 도핑된 비정질 규소층은 화학 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 형성될 수 있다. 그 다음 도핑된 비정질 규소층 위에 스퍼터링 등의 방법으로 도전층(도시하지 않음)을 형성한다. 도전층 위에 감광성 물질을 형성하고, 부분 노광하여 두께가 두꺼운 제1 부분 및 두께가 얇은 제 2 부분을 갖는 제1 감광막 패턴(도시하지 않음)을 형성한다.
그 다음 제1 감광막 패턴을 식각 마스크로 도전층을 건식 또는 습식 식각 하여 데이터선 패턴(도시하지 않음)을 형성한다. 그 다음 제1 감광막 패턴을 식각 마스크로 도핑된 비정질 규소층 및 비정질 규소층을 건식 또는 습식 식각하여 저항성 접촉 패턴(도시하지 않음) 및 반도체층(151)을 형성한다.
그 다음 제1 감광막 패턴을 소정 두께만큼 식각하여 채널 영역을 노출 시키는 제2 감광막 패턴(도시하지 않음)을 형성한다. 그 다음 제2 감광막 패턴을 식각 마스크로 데이터선 패턴을 건식 또는 습식 식각하여 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 형성한다.
그 다음 제2 감광막 패턴을 제거하고, 데이터선(171)과 드레인 전극(175)를 식각 마스크로 도핑된 비정질 규소층을 습식 또는 건식 식각하여 저항성 접촉 부재(163, 165)를 형성한다. 한편 제2 감광막 패턴을 제거하기 전에 도핑된 비정질 규소층을 습식 또는 건식 식각하여 저항성 접촉 부재(163, 165)를 형성하고, 제2 감광막 패턴을 제거할 수도 있다.
도 1 및 도 2를 다시 참조하면, 기판 위에 데이터선(171), 드레인 전극(175) 및 게이트 절연막(141)을 덮는 색필터(181)가 형성되어 있다. 색필터(181)는 감광성 유기물에 색을 표현하기 위한 안료 등이 포함된 물질이 사용된다. 예를 들면, 감광성 유기물에 적색, 녹색 또는 청색의 안료가 포함된 적색, 녹색 또는 청색 색필터가 사용될 수 있다.
데이터선(171) 방향으로 동일한 색을 띤 색필터(181)가 배열되며, 게이트선(121) 방향으로 다른 색의 색필터(181)가 배열된다. 동일한 색을 띤 색필터(181)는 연결되어 띠 형상으로 형성될 수 있으며, 서로 다른 색을 띤 색필터(181)는 데이터선(171) 위에서 중첩되게 형성될 수 있다. 반면 동일한 색을 띤 색필터(181)는 화소 영역에 대응되도록 섬 형상으로 형성되고, 서로 다른 색을 띤 색필터(181)와 데이터선(171) 상에서 중첩되도록 형성될 수도 있다.
색필터(181)는 채널 영역 위에 형성된 제1 개구부(183), 유지 전극(133)에 대응되는 영역 위에 형성된 제2 개구부(185), 드레인 전극의 일부 영역 위에 형성되어 드레인 전극을 드러내는 제3 개구부(187)를 포함한다.
채널 영역 위에 색필터(181)가 형성되면, 색필터(181)로부터 발생된 불순물이 채널 영역에 유입되어 박막 트랜지스터의 특성이 저하될 수 있으므로 색필터(181)는 채널 영역을 드러내는 제1 개구부(183)를 포함하는 것이 바람직하다. 또한 제1 개구부(183)는 뒤의 공정에서 형성될 질화 규소(SiNx) 또는 산화 규소(SiOx)를 포함하는 무기 절연막(191)으로 덮이며, 그 결과 박막 트랜지스터의 특성이 향상될 수 있다.
도 1 및 도 5를 참조하면, 색필터(181)는 다음의 방법으로 형성될 수 있다. 데이터선(171)이 형성된 기판 위에 색필터 물질(도시하지 않음)을 형성한다. 이 때 슬릿 코팅 또는 스핀 코팅 등의 방법이 사용될 수 있으며, 색필터 물질은 약 2.5um 내지 3.5um의 두께로 형성될 수 있다.
그 후 색필터 물질을 마스크를 이용하여 노광 및 현상하여 제1 개구부(183), 제2 개구부(185) 및 제3 개구부(187)를 포함하는 색필터(181)를 형성한다.
그 다음 다른 색의 색필터를 마찬가지 방법으로 형성한다.
적색, 녹색, 청색의 색필터를 모두 형성한 후, 기판을 플라즈마 처리 한다. 예를 들면 색필터가 형성된 기판을 챔버에 넣고, 수소(H2) 또는 암모니아(NH3) 기체를 공급하면서 플라즈마를 발생시켜 플라즈마 처리를 수행할 수 있다. 이 때 300W 내지 900W의 범위에서 20 내지 60 초 동안 플라즈마 처리를 할 수 있다. 플라즈마 처리를 하면 채널 영역에 형성된 불순물이 제거되므로 박막 트랜지스터의 특성이 향상된다.
일반적으로 감광성 유기물을 포함하는 색필터 물질에서 발생되는 불순물 성분이 화소 전극의 개구부로 유출되면 잔상 등이 발생될 수 있다. 따라서 본 발명의 일 실시예에서 색필터(181) 위에 무기 절연막(191)을 형성한다.
도 1 및 도 2를 다시 참조하면, 색필터(181) 위에 무기 절연막(191)이 형성되어 있다. 즉 무기 절연막(191)은 색필터(181) 전체를 덮도록 형성되며, 색필터(181)의 제1 개구부(183) 및 제2 개구부(185)를 덮도록 형성된다. 무기 절연막(191)은 불순물 성분의 용출을 차단하고, 유기물과의 반응성이 낮은 물질로 이루어지는 것이 바람직하다. 예를 들면 무기 절연막(191)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있다. 색필터 물질이나 유기 절연 물질은 낮은 온도에서 분해되어 불순물이 발생될 수 있는데, 산화 규소 또는 질화 규소 등의 물질은 색필터 물질이나 유기 절연 물질보다 열에 안정하여 표시 품질이 향상된다.
무기 절연막(191)은 색필터(181) 위에 얇게 증착되어, 실질적으로 동일한 두 께를 갖도록 형성된다. 이 때 실질적으로 동일한 두께로 형성된다는 것은 전체적으로 유사한 두께로 형성되나, 하부막에 단차가 포함된 경우 단차의 에지 부분 등에서 다소 얇게 또는 두껍게 형성되는 경우도 포함한다. 즉, 무기 절연막(191)이 하부에 형성되어 있는 색필터(181)의 단차 형상에 대응되게 형성되는 것을 의미한다.
부연 설명하면, 무기 절연막(191)은 하부의 형상에 따라 소정의 단차를 갖도록 형성된다. 무기 절연막(191)은 색필터(181) 위의 제1 개구부, 제2 개구부를 덮도록 형성되어 제1 개구부, 제2 개구부의 형상과 유사한 단차를 갖는다.
무기 절연막(191)은 색필터(181)의 제1 개구부(183) 사이로 드러난 채널 영역을 덮어 채널 영역을 보호하여, 박막 트랜지스터의 특성을 향상시킨다. 또한 무기 절연막(191)은 드레인 전극의 일부 영역 상에 형성된 개구부(193)를 포함한다.
도 1 및 도 6을 참조하면, 무기 절연막(191)은 다음과 같은 방법으로 형성된다.
색필터(181)가 형성된 기판 위에 화학 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 무기 절연막(191)을 기판 전면에 형성한다. 무기 절연막(191)으로 질화 규소(SiNx) 또는 산화 규소(SiOx)가 사용될 수 있다. 이 때 약 100℃ 내지 약 250℃의 저온에서 공정을 진행하는 것이 바람직하다. 더욱 바람직하게는 약 100℃ 내지 약 200℃의 온도에서 공정을 진행할 수 있다. 무기 절연막(191) 증착 시, 증착 온도를 높이게 되면 하부의 색필터(181)층이 열분해 되어 손상될 수 있다.
한편 무기 절연막(191)은 일반적으로 증착 공정으로 형성되는데, 1um 이상 의 무기 절연막(191)을 형성하기 위해서는 공정 시간이 많이 소요된다. 따라서 무기 절연막(191)은 색필터(181)를 덮을 수 있는 정도의 두께로 형성하는 것이 바람직하다. 예를 들면 무기 절연막(191)은 약 500Å 내지 약 2000Å의 두께로 형성하여 공정 시간 및 공정 비용을 감소시킬 수 있다.
그 다음 무기 절연막(191)이 형성된 기판 위에 감광성 물질을 슬릿 코팅 또는 스핀 코팅 등의 방법으로 형성한다. 그 후 감광성 물질을 노광 및 현상하여 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 무기 절연막(191)을 건식 또는 습식 식각한다. 그 결과 드레인 전극을 드러내는 개구부(193), 게이트 패드 및 데이터 패드를 드러내는 개구부(도시하지 않음)가 형성된다. 이 때 게이트 패드 상의 게이트 절연막(141)에도 개구부가 함께 형성된다.
도 1 및 도 2를 참조하면, 무기 절연막(191) 위에 화소 전극(197)이 형성되어 있다.
화소 전극(197)은 색필터(181)에 형성된 제1 개구부(183) 영역에서 개구 되어 있다. 제1 개구부(183)는 무기 절연막(191)으로 덮여있는데, 제1 개구부(183) 내부에 화소 전극(197)이 형성되면, 기생 축전기(capacitor)가 형성되어 박막 트랜지스터 특성이 저하될 수 있다. 제1 개구부(183) 영역은 절연 물질의 두께(d)가 작아져서 기생 축전기의 전기 용량이 커질 수 있다. 따라서 제1 개구부(183) 영역에서 화소 전극(197)을 제거하는 것이 바람직하다.
화소 전극(197)은 색필터(181)의 제2 개구부(185)가 형성된 영역에서, 무기 절연막(191) 및 게이트 절연막(141)을 사이에 두고 유지 전극(133)과 유지 축전 기(Cst)를 형성한다. 이와 같이 유지 축전기(Cst)가 형성되는 영역의 색필터(181)에 제2 개구부(185)를 형성하여, 유지 전극(133)과 화소 전극(197) 간의 거리(d)를 감소시켜 유지 축전기(Cst)의 전기 용량을 증가시킬 수 있다. 따라서 유지 전극(133)과 화소 전극(197) 사이에 별도의 금속 전극이 형성되지 않아도 안정적인 전기 용량값을 갖는 유지 축전기(Cst) 구조를 형성할 수 있다.
화소 전극(197)은 색필터(181)의 제3 개구부(187)와 무기 절연막(191)의 개구부(193)를 통하여 드레인 전극(175)과 전기적으로 연결된다. 한편 화소 전극(197)은 게이트 패드 및 데이터 패드의 개구부를 덮도록 형성된다.
본 발명의 일 실시예에서 화소 전극(197)은 게이트선(121) 및 데이터선(171)과 중첩되게 형성된다. 한편, 화소 전극(197)은 게이터선(121) 또는 데이터선(171)과 중첩되지 않도록 형성될 수도 있다.
화소 전극은 다음의 방법으로 형성된다. 무기 절연막(191)이 형성된 기판 위에 스퍼터링 등의 방법으로 투명 도전막을 형성할 수 있다. 투명 도전막은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 등이 사용될 수 있다.
이하에서 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도 7을 참고로 하여 설명한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판(300)은 색필터의 제1 개구부(383), 색필터의 제2 개구부(385)에 대응되는 영역에 기둥형 스페이서(398)가 형성되어 있다. 기둥형 스페이서(398)는 화소 전극 위에 형성된다.
기둥형 스페이서(398)는 박막 트랜지스터 표시판(300)과 공통 전극 표시판(도시하지 않음) 간의 간격을 유지시켜 주는 역할을 한다.
또한 기둥형 스페이서(398)는 차광 물질을 포함하여 색필터(381)의 제1 개구부(383), 색필터의 제2 개구부(385)에 대응되는 영역에서 발생되는 빛샘을 차단해 주어 표시 품질을 향상시킬 수 있다.
한편 색필터의 제3 개구부(387)에 대응되는 영역에도 차광 물질을 포함하는 기둥형 스페이서(398)를 형성할 수 있다.
이하에서 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도 8을 참고로 하여 설명한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판(300)은 색필터의 제1 개구부(383), 색필터의 제2 개구부(385), 색필터의 제3 개구부(387)에 대응되는 영역에 차광막(399)이 형성되어 있다.
차광막(399)은 색필터의 제1 개구부(383), 색필터의 제2 개구부(385), 색필터의 제3 개구부(387)에 대응되는 영역에서 발생되는 빛샘을 차단해 주어 표시 품질을 향상시킬 수 있다. 한편 차광막(399)은 색필터의 제1 개구부(383), 색필터의 제2 개구부(385), 색필터의 제3 개구부(387) 중 적어도 하나 이상에 형성될 수도 있다.
차광막(399)은 잉크젯 공정을 이용하여, 액상의 차광 물질을 색필터의 개구부에 젯팅하여 형성될 수 있다.
한편, 본 발명의 다른 실시예에서 액상의 차광 물질에 비즈 스페이서를 분산 시킨 후, 잉크젯 공정을 이용하여 액상의 차광 물질과 비즈 스페이서를 색필터의 개구부에 젯팅할 수 있다. 이 때에는 차광 물질과 비즈 스페이서가 함께 형성된다.
이하에서 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도 9 및 도 10을 참조하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(510) 위에 복수의 게이트선(gate line)(521)이 형성되어 있다.
게이트선(521)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(521)은 위로 돌출한 복수의 게이트 전극(gate electrode)(524)과 게이트 패드(도시하지 않음)를 포함한다.
한편 게이트선(521)과 동일한 층에 유지 전극(533)을 포함하는 유지 전극선(531)이 형성된다. 본 발명의 다른 실시예에서 유지 전극(533)은 화소 영역 중심부에 직사각형의 형상으로 만들어 질 수 있다.
게이트선(521)과 유지 전극선(531)은 금속 또는 도전체로 만들어질 수 있다. 한편, 게이트선(521) 및 유지 전극선(531)은 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 도전층(도시하지 않음)을 형성한다. 그 다음 도전층을 습식 또는 건식 식각하여 만들어질 수 있다.
게이트선(521) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어진 게이트 절연막(gate insulating layer)(541)이 형성되어 있다. 게이트 절연막(541) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 만들어진 반도체층(551)이 형성되어 있다.
반도체층(551)은 게이트 전극(524)과 중첩되며, 섬 형상일 수 있다.
반도체층(551) 위에 저항성 접촉 부재(ohmic contact)(563, 565)가 형성되어 있다. 저항성 접촉 부재(563, 565)는 반도체층(551)과 소스 전극(573) 및 드레인 전극(575) 사이의 층에 존재하며, 이들 사이의 접촉 저항을 낮추어 준다. 저항성 접촉 부재(563, 565)는 반도체층(551)과 중첩되게 형성되며, 섬 형상일 수 있다. 한편 저항성 접촉 부재(563, 565)는 소스 전극(573)과 드레인 전극(575) 사이로 반도체층(551)을 노출시킨다.
저항성 접촉 부재(563, 565) 위에 데이터선(data line)(571), 드레인 전극(drain electrode)(575)이 형성되어 있다.
데이터선(571)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(521)과 교차한다. 데이터선(571)은 게이트 전극(524)을 향하여 뻗은 소스 전극(source electrode)(573)과 데이터 패드(도시하지 않음)를 포함한다. 데이터 패드는 다른 층 또는 외부 구동 회로와의 접속을 위한 것으로 데이터선(571) 끝부분에 형성되어 있다.
드레인 전극(575)은 데이터선(571)과 분리되어 있고 게이트 전극(524)을 중심으로 소스 전극(573)과 마주 본다. 한편 드레인 전극(575)은 유지 전극선(533)과 중첩되어 유지 축전기(Cst)를 형성하는 넓은 끝부분(579)을 포함한다. 본 발명의 다른 실시예에서 넓은 끝 부분(579)은 화소 영역 중심부에 직사각형으로 형성될 수 있다. 드레인 전극(575)과 연결된 넓은 끝 부분(579)은 게이트 절연막(541)을 사이에 두고 유지 전극(533)과 중첩하여 유지 축전기(Cst)를 형성할 수 있다.
하나의 게이트 전극(524), 하나의 소스 전극(573) 및 하나의 드레인 전극(575)은 반도체층(551)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(573)과 드레인 전극(575) 사이에서 형성된다.
반도체층(551), 저항성 접촉 부재(563, 565), 소스 전극(573)을 포함하는 데이터선(571) 및 드레인 전극(575)은 다음의 방법으로 만들어 질 수 있다.
게이트선(521) 및 유지 전극선(533)이 형성된 절연 기판 위에 질화 규소(SiNx)층(도시하지 않음), 비정질 규소(a-Si)층(도시하지 않음) 및 도핑된 비정질 규소층(도시하지 않음) 형성한다. 질화 규소층, 비정질 규소층 및 도핑된 비정질 규소층은 화학 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 형성될 수 있다.
그 후 도핑된 비정질 규소층 위에 감광성 유기 물질을 도포한다. 감광성 유기 물질을 노광 및 현상하여 감광막 패턴을 만들고, 감광막 패턴을 식각 마스크로 도핑된 비정질 규소층, 비정질 규소층을 건식 또는 습식 식각하여 반도체층(551)과 저항성 접촉 패턴(도시하지 않음)을 형성한다.
그 후 반도체층(551)과 저항성 접촉 패턴이 형성된 기판 위에 스퍼터링 등의 방법으로 도전층(도시하지 않음)을 형성한다. 도전층 위에 감광성 물질을 형성하고, 노광 및 현상하여 감광막 패턴(도시하지 않음)을 만들고, 감광막 패턴을 식각 마스크로 도전층을 건식 또는 습식 식각하여 데이터선(571) 및 드레인 전극(575)을 형성한다.
그 후 감광막 패턴을 제거하고, 데이터선(571) 및 드레인 전극(575)을 식각 마스크로 도핑된 비정질 규소층을 식각하여 저항성 접촉층(563, 565)를 형성한다. 한편, 감광막 패턴을 제거하기 전에 감광막 패턴을 식각 마스크로 사용하여 도핑된 비정질 규소층을 식각하여 저항성 접촉층(563, 565)을 형성할 수도 있다.
데이터선(571) 및 드레인 전극(575)이 형성된 기판 위에 색필터(581)가 형성되어 있다. 색필터(581)는 감광성 유기물에 색을 표현하기 위한 안료 등이 포함된 물질이 사용된다.
색필터(581)는 채널 영역 위에 형성된 제1 개구부(583), 드레인 전극의 넓은 끝 부분(579) 위에 형성된 제2 개구부(585)를 포함한다. 채널 영역 위에 색필터(581)가 형성되면, 색필터(581)로부터 발생된 불순물이 채널 영역에 유입되어 박막 트랜지스터의 특성이 저하될 수 있으므로 색필터(581)는 채널 영역을 드러내는 제1 개구부(583)를 포함하는 것이 바람직하다.
색필터(581) 위에 무기 절연막(591)이 형성되어 있다. 일반적으로 감광성 유기물을 포함하는 색필터 물질에서 불순물 등이 발생하여 표시 품질이 떨어질 수 있다. 따라서 무기 절연막(591)은 색필터(581) 전체를 덮도록 형성되며, 색필터(581)의 제1 개구부(583)를 덮도록 형성된다. 무기 절연막(591)은 불순물 성분의 용출을 차단하고, 유기물과의 반응성이 낮은 물질로 이루어지는 것이 바람직하다. 예를 들어 무기 절연막(591)은 산화 규소 (SiNx) 또는 질화 규소(SiNx) 등으로 형성될 수 있다. 무기 절연막(591)은 색필터(581)의 제1 개구부(583) 사이로 드러난 채널 영역을 덮어 채널 영역을 보호하여, 박막 트랜지스터의 특성을 향상시킨다.
무기 절연막(591)은 색필터(581) 위에 얇게 증착되어 실질적으로 동일한 두께를 갖도록 형성된다. 이 때 실질적으로 동일한 두께로 형성된다는 것은 전체적으로 유사한 두께로 형성되나, 하부막에 단차가 포함된 경우 단차의 에지 부분 등에서 다소 얇게 또는 두껍게 형성되는 경우도 포함한다. 즉, 무기 절연막(591)이 하부에 형성되어 있는 색필터(581)의 단차 형상에 대응되게 형성되는 것을 의미한다.
부연 설명하면, 무기 절연막(591)은 하부의 형상에 따라 소정의 단차를 갖도록 형성된다. 무기 절연막(591)은 색필터(581)의 제1 개구부(583)를 덮도록 형성되어, 제1 개구부(583)의 형상과 유사한 단차를 갖는다.
한편 무기 절연막(591)은 드레인 전극의 일부 영역 상에 형성된 개구부(593)를 포함한다.
무기 절연막(591)은 다음의 방법으로 형성된다.
색필터(581)가 형성된 기판 위에 화학 기상 증착 등의 방법으로 무기 절연막(591)을 기판 전면에 형성한다. 무기 절연막으로 질화 규소(SiNx) 또는 산화 규소(SiOx)가 사용될 수 있다. 이 때 약 100℃ 내지 약 250℃의 저온 증착 공정으로 진행하는 것이 바람직하다. 바람직하게 약 100℃ 내지 약 200℃의 온도에서 공정이 진행될 수 있다.
한편 색필터(581) 형성 후, 무기 절연막(591) 형성 전에 적색, 녹색, 청색의 색필터를 모두 형성한 후, 플라즈마 처리를 한다. 예를 들면 색필터가 형성된 기판을 챔버에 넣고, 수소(H2) 또는 암모니아(NH3) 기체를 공급하면서 플라즈마를 발생시켜 플라즈마 처리를 수행할 수 있다. 플라즈마 처리를 하면 채널 영역에 형성된 불순물이 제거되므로 박막 트랜지스터의 특성이 향상된다.
무기 절연막(591)은 일반적으로 증착 공정으로 형성되는데, 1um 이상의 무기 절연막(591)을 형성하기 위해서는 공정 시간이 많이 소요된다. 따라서 공정 시간 및 효율을 높이기 위하여 무기 절연막은 약 500Å ~ 약 2000Å의 두께로 형성되는 것이 바람직하다.
그 다음 무기 절연막을 패터닝 하여 드레인 전극의 넓은 끝 부분의 일부를 드러내는 개구부(593)를 형성한다. 이 때 게이트 패드 및 데이터 패드를 드러내는 개구부(도시하지 않음)를 함께 형성한다. 이 때 게이트 패드 상의 게이트 절연막(541)에도 개구부가 함께 형성된다.
무기 절연막(591) 위에 화소 전극(597)이 형성되어 있다.
화소 전극(597)은 색필터(581)에 형성된 제1 개구부(583) 영역에서는 개구 되어 있다. 제1 개구부(583)는 무기 절연막(591)으로 덮여 있는데, 제1 개구부(583) 내부에 화소 전극(597)이 형성되면, 기생 축전기가 형성되어 박막 트랜지스터 특성이 저하될 수 있다.
화소 전극(597)은 색필터(581)의 제2 개구부(197)와 무기 절연막(591)의 개구부(593)를 통하여 드레인 전극(575)의 넓은 끝 부분(579)과 전기적으로 연결된다.
본 발명의 다른 실시예에서 화소 전극(597)은 전계를 왜곡시켜 액정 도메인 방향을 형성하기 위한 절개 패턴을 포함한다. 절개 패턴의 수 및 모양은 필요에 따라 다양하게 형성할 수 있다. 또한 화소 전극(597)은 게이트선(521) 및 데이터 선(571)과 중첩되지 않도록 형성될 수 있다.
화소 전극은 다음의 방법으로 형성된다. 무기 절연막(591)이 형성된 기판 위에 스퍼터링 등의 방법으로 투명 도전막을 형성할 수 있다. 투명 도전막은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 등이 사용될 수 있다.
이상에서 설명한 본 발명의 다른 실시예에 따른 박막 트랜지스터 v표시판은 데이터선, 드레인 전극과 반도체층이 중첩되게 형성되지 않으므로, 드레인 전극의 넓은 끝부분과 유지 전극을 이용하여 유지 축전기를 형성할 수 있다.
이하에서 본 발명의 일 실시예에 따른 표시 장치에 대하여 도 11을 참조로 하여 설명한다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(800)는 박막 트랜지스터 표시판(100), 공통 전극 표시판(600) 및 두 표시판 사이에 배치된 액정층(도시하지 않음)을 포함한다.
박막 트랜지스터 표시판(100)은 도 1 및 도 2에 도시된 것과 동일한 구조를 가지므로, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
공통 전극 표시판(600)은 절연 기판(610)과 절연 기판(610) 상에 형성된 공통 전극(620)을 포함한다.
공통 전극(620)은 투명한 도전성 물질로 이루어진다. 예를 들어, 공통 전극(620)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이 드(Indium Tin Oxide : ITO)로 이루어진다.
액정층(도시하지 않음)은 박막 트랜지스터 표시판(100)과 공통 전극 표시판(600)사이에 위치한다.
한편 액정층은 PVA, TN, OCB 등 액정 모드에 따라 다양한 종류의 액정이 사용될 수 있으며, 각각의 모드에 따라 액정 분자들이 수직 또는 수평 등으로 다양하게 배열될 수 있다.
본 발명의 박막 트랜지스터 표시판 및 표시 장치는 색필터 위에 무기 절연막을 형성하여, 색필터로부터 발생되는 불순물을 차단함으로써 액정의 오염을 방지하고, 잔상 등의 표시 불량을 감소시킬 수 있다.
본 발명의 박막 트랜지스터 표시판의 제조 방법은 무기 절연막을 100℃ 내지 250℃의 저온에서 형성하여 하부 색필터의 손상을 막아 표시 품질을 향상시킬 수 있다.
또한 본 발명의 박막 트랜지스터 표시판의 제조 방법은 무기 절연막을 적절한 두께로 형성하여 공정 시간을 단축시킬 수 있다.
본 발명의 상세한 설명에서 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (36)

  1. 기판,
    상기 기판 위에 형성되며, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성된 게이트 절연막,
    상기 게이트 절연막 위에 형성된 반도체층,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하며 상기 반도체층의 채널 영역을 정의하는 드레인 전극,
    상기 데이터선 위에 형성되며, 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터,
    상기 색필터 위에 형성된 무기 절연막, 및
    상기 무기 절연막 위에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하고,
    상기 무기 절연막은 상기 제1 개구부를 덮으며, 실질적으로 동일한 두께를 갖도록 형성되는 박막 트랜지스터 표시판.
  2. 제1항에 있어서, 상기 무기 절연막은 질화 규소 또는 산화 규소를 포함하는 박막 트랜지스터 표시판.
  3. 제1항에 있어서, 상기 무기 절연막은 100℃ 내지 250℃의 저온 증착 공정으로 형성되는 박막 트랜지스터 표시판.
  4. 제1항에 있어서, 상기 무기 절연막은 상기 색필터 전체를 덮도록 형성된 박막 트랜지스터 표시판.
  5. 제1항에 있어서, 상기 무기 절연막은 500Å ~ 2000Å의 두께로 형성되는 박막 트랜지스터 표시판.
  6. 제1항에 있어서, 상기 색필터는 상기 데이터선, 드레인 전극 및 게이트 절연막 중 적어도 하나와 접촉되게 형성되는 박막 트랜지스터 표시판.
  7. 제1항에 있어서, 상기 색필터는 2.5㎛ ~ 3.5㎛의 두께로 형성되는 박막 트랜지스터 표시판.
  8. 제1항에 있어서, 상기 반도체층은 상기 데이터선 및 상기 드레인 전극과 중첩되게 형성된 박막 트랜지스터 표시판.
  9. 제8항에 있어서, 상기 게이트선과 동일한 층에 형성된 유지 전극을 더 포함하고, 상기 색필터는 상기 유지 전극 위에 형성된 상기 게이트 절연막의 적어도 일 부를 노출시키는 제2 개구부를 포함하는 박막 트랜지스터 표시판.
  10. 제9항에 있어서, 상기 무기 절연막은 상기 제2 개구부 위에 형성되어 있는 박막 트랜지스터 표시판.
  11. 제9항에 있어서, 상기 색필터는 상기 드레인 전극의 일부 영역 위에 형성된 제3 개구부를 포함하고, 상기 무기 절연막은 상기 드레인 전극의 일부 영역 위에 형성된 개구부를 포함하며, 상기 화소 전극은 상기 무기 절연막의 개구부와 상기 색필터의 제3 개구부를 통과하여 상기 드레인 전극과 전기적으로 연결되어 있는 박막 트랜지스터 표시판.
  12. 제11항에 있어서, 상기 제1 개구부, 상기 제2 개구부, 상기 제3 개구부에 대응되는 영역 중 적어도 하나 이상에 형성된 스페이서를 포함하며, 상기 스페이서는 차광물질을 포함하는 박막 트랜지스터 표시판.
  13. 제11항에 있어서, 상기 제1 개구부, 상기 제2 개구부, 상기 제3 개구부에 대응되는 영역 중 적어도 하나에 형성된 차광막을 포함하는 박막 트랜지스터 표시판.
  14. 제1항에 있어서, 상기 화소 전극은 상기 제1 개구부 위에 형성되어 있지 않는 박막 트랜지스터 표시판.
  15. 제1항에 있어서, 상기 화소 전극은 하나의 화소부를 다수의 도메인으로 분할하는 절개부를 갖는 박막 트랜지스터 표시판.
  16. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하여 반도체층의 채널 영역을 정의하는 드레인 전극을 형성하는 단계,
    상기 데이터선 위에 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터를 형성하는 단계,
    상기 색필터 위에 무기 절연막을 형성하는 단계, 및
    상기 무기 절연막 위에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 무기 절연막은 제1 개구부를 덮으며, 실질적으로 동일한 두께를 갖도록 형성되는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에 있어서, 상기 색필터가 형성된 기판을 플라즈마 처리하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에 있어서, 상기 플라즈마 처리 시, 수소(H2) 또는 암모니아(NH3) 기체를 사용하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제16항에 있어서, 상기 무기 절연막은 질화 규소 또는 산화 규소를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제16항에 있어서, 상기 무기 절연막을 형성하는 단계는 100℃ ~ 250℃의 저온 증착 공정을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제16항에 있어서, 상기 무기 절연막은 500Å ~ 2000Å의 두께로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  22. 제16항에 있어서, 상기 색필터는 2.5㎛ ~ 3.5㎛의 두께로 형성되는 박막 트랜지스터 표시판의 제조 방법.
  23. 제16항에 있어서, 상기 게이트선 위에 게이트 절연막, 비정질 실리콘층, 도핑된 비정질 실리콘층을 형성하는 단계,
    상기 도핑된 비정질 실리콘층 위에 도전층을 형성하는 단계,
    상기 도전층 위에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 식각 마스크로 상기 도전층을 식각하여 데이터선 패턴을 형성하는 단계,
    상기 제1 감광막 패턴 또는 상기 데이터선 패턴을 식각 마스크로 상기 도핑된 비정질 실리콘층 및 상기 비정질 실리콘층을 식각하는 단계,
    상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 식각 마스크로 상기 데이터선 패턴을 식각하여 저항성 접촉 패턴을 드러내는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제23항에 있어서, 상기 게이트선과 함께 유지 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에 있어서, 상기 색필터는 상기 유지 전극에 대응되는 제2 개구부를 포함하고, 상기 색필터를 형성하는 단계는 상기 색필터를 노광 및 현상하여 제1 개구부와 제2 개구부를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  26. 제1 기판,
    상기 제1 기판 위에 형성되며, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성된 게이트 절연막,
    상기 게이트 절연막 위에 형성된 반도체층,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하며 상기 반도체층의 채널 영역을 정의하는 드레인 전극,
    상기 데이터선 위에 형성되며, 상기 채널 영역을 드러내는 제1 개구부를 포함하는 색필터,
    상기 색필터 위에 형성된 무기 절연막,
    상기 무기 절연막 위에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소 전극, 및
    상기 제1 기판과 마주보며, 공통 전극을 포함하는 제2 기판을 포함하고,
    상기 무기 절연막은 상기 제1 개구부를 덮으며, 그 하부에 형성된 상기 색필터의 단차 형상에 대응되게 형성되는 표시 장치.
  27. 제26항에 있어서, 상기 무기 절연막은 질화 규소 또는 산화 규소를 포함하는 표시 장치.
  28. 제26항에 있어서, 상기 무기 절연막은 100℃ 내지 250℃의 저온 증착 공정으로 형성되는 표시 장치.
  29. 제26항에 있어서, 상기 무기 절연막은 500Å ~ 2000Å의 두께로 형성되는 표시 장치.
  30. 제26항에 있어서, 상기 색필터는 2.5㎛ ~ 3.5㎛의 두께로 형성되는 표시 장 치.
  31. 제26항에 있어서, 상기 반도체층은 상기 데이터선 및 상기 드레인 전극과 중첩되게 형성된 표시 장치.
  32. 제31항에 있어서, 상기 게이트선과 동일한 층에 형성된 유지 전극을 더 포함하고, 상기 색필터는 상기 유지 전극 위에 형성된 상기 게이트 절연막의 적어도 일부를 노출시키는 제2 개구부를 포함하는 표시 장치.
  33. 제32항에 있어서, 상기 색필터는 상기 드레인 전극의 일부 영역 위에 형성된 제3 개구부를 포함하고, 상기 무기 절연막은 상기 드레인 전극의 일부 영역 위에 형성된 개구부를 포함하며, 상기 화소 전극은 상기 무기 절연막의 개구부와 상기 색필터의 제3 개구부를 통과하여 상기 드레인 전극과 전기적으로 연결되어 있는 표시 장치.
  34. 제33항에 있어서, 상기 제1 개구부, 상기 제2 개구부, 상기 제3 개구부에 대응되는 영역 중 적어도 하나 이상에 형성된 스페이서를 포함하며, 상기 스페이서는 차광물질을 포함하는 표시 장치.
  35. 제33항에 있어서, 상기 제1 개구부, 상기 제2 개구부, 상기 제3 개구부에 대 응되는 영역 중 적어도 하나에 형성된 차광막을 포함하는 표시 장치.
  36. 제26항에 있어서, 상기 화소 전극은 상기 제1 개구부 위에 형성되어 있지 않는 표시 장치.
KR1020060077931A 2006-08-18 2006-08-18 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. KR101251349B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060077931A KR101251349B1 (ko) 2006-08-18 2006-08-18 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
EP07015870A EP1890334A3 (en) 2006-08-18 2007-08-13 Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
US11/840,161 US7977677B2 (en) 2006-08-18 2007-08-16 Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
CN2007101426745A CN101127358B (zh) 2006-08-18 2007-08-20 薄膜晶体管基板及其制造方法和具有其的显示设备
US13/168,769 US8604478B2 (en) 2006-08-18 2011-06-24 Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077931A KR101251349B1 (ko) 2006-08-18 2006-08-18 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.

Publications (2)

Publication Number Publication Date
KR20080016173A KR20080016173A (ko) 2008-02-21
KR101251349B1 true KR101251349B1 (ko) 2013-04-05

Family

ID=38616541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077931A KR101251349B1 (ko) 2006-08-18 2006-08-18 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.

Country Status (4)

Country Link
US (2) US7977677B2 (ko)
EP (1) EP1890334A3 (ko)
KR (1) KR101251349B1 (ko)
CN (1) CN101127358B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
KR20090024383A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
US8629960B2 (en) * 2008-10-02 2014-01-14 Sharp Kabushiki Kaisha Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
JP5574773B2 (ja) * 2010-03-23 2014-08-20 パナソニック液晶ディスプレイ株式会社 液晶表示装置用ｔｆｔ基板及び液晶表示装置の製造方法
KR20120055261A (ko) * 2010-11-23 2012-05-31 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101339000B1 (ko) * 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
CN103353683B (zh) * 2013-06-26 2016-02-10 京东方科技集团股份有限公司 一种阵列基板以及包括该阵列基板的显示装置
CN103337497A (zh) * 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN104091783A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 Tft阵列基板的制作方法、tft阵列基板和显示面板
CN105137683B (zh) * 2015-07-24 2018-01-12 深圳市华星光电技术有限公司 一种像素单元、coa基板和液晶显示面板
CN105161504B (zh) * 2015-09-22 2019-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN105932031A (zh) * 2016-06-15 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制造方法、触控面板、触控显示装置
CN105957834A (zh) * 2016-06-17 2016-09-21 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN108520892B (zh) * 2018-05-09 2021-01-05 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382807B1 (ko) * 1999-08-27 2003-05-09 닛뽕덴끼 가부시끼가이샤 액정 표시 장치 및 그 제조방법
KR20030055125A (ko) * 2001-12-24 2003-07-02 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060043040A (ko) * 2004-07-30 2006-05-15 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594983B2 (ja) * 1987-11-10 1997-03-26 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6060714A (en) * 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
US7279239B2 (en) * 2002-08-07 2007-10-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminating product including adhesion layer and laminate product including protective film
KR100992123B1 (ko) 2003-06-20 2010-11-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101006434B1 (ko) * 2003-06-26 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
WO2005047968A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101001969B1 (ko) * 2003-12-26 2010-12-17 삼성전자주식회사 광감지 패널과, 이를 갖는 액정 표시 장치
KR20060018137A (ko) * 2004-08-23 2006-02-28 삼성전자주식회사 반투과 액정표시장치와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382807B1 (ko) * 1999-08-27 2003-05-09 닛뽕덴끼 가부시끼가이샤 액정 표시 장치 및 그 제조방법
KR20030055125A (ko) * 2001-12-24 2003-07-02 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060043040A (ko) * 2004-07-30 2006-05-15 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20110254007A1 (en) 2011-10-20
EP1890334A2 (en) 2008-02-20
KR20080016173A (ko) 2008-02-21
US7977677B2 (en) 2011-07-12
EP1890334A3 (en) 2012-03-28
CN101127358A (zh) 2008-02-20
CN101127358B (zh) 2010-09-29
US20080042135A1 (en) 2008-02-21
US8604478B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
KR101251349B1 (ko) 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
KR20090024383A (ko) 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
US8054395B2 (en) Liquid crystal display device and fabrication method thereof
US7876390B2 (en) Liquid crystal display fabrication method
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
US20090147165A1 (en) Display panel and method of manufacturing the same
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
KR101187744B1 (ko) 액정 표시 장치, 그의 제조 방법 및 제조 장치
KR20090009630A (ko) 표시 패널 어셈블리, 그 제조 방법 및 이를 구비한 표시장치
KR20070117788A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US20090135347A1 (en) Display device and manufacturing method thereof
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
US9915844B2 (en) Liquid crystal display and method of manufacturing the same
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR101230318B1 (ko) 액정 표시 장치의 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101411670B1 (ko) 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치
KR20050011476A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7