KR101234963B1

KR101234963B1 - Ｏｆｄｍｆｄｄ 통신 시스템에서의 송신 및 수신 경로들의 ｉ/ｑ 교정

Info

Publication number: KR101234963B1
Application number: KR1020117004647A
Authority: KR
Inventors: 미하엘 콜만
Original assignee: 퀄컴 인코포레이티드
Priority date: 2008-07-30
Filing date: 2009-07-30
Publication date: 2013-02-19
Also published as: JP2011530227A; CN102090037A; JP2013081197A; JP5571155B2; TW201021482A; EP2332307A1; US8135055B2; CN102090037B; WO2010014805A1; US20100027689A1; JP5237451B2; KR20110036948A

Abstract

OFDM FDD 트랜시버의 송신 경로 및 수신 경로 양자 모두의 I/Q 이득 및 위상 부정합들이 동시에 추정된다. 송신 경로가 단일의 측파대 톤을 갖는 기준 신호에 대해 IQ 변조를 수행할 때 상향변환된 RF 신호가 생성된다. 상향변환된 RF 신호가 루프백 경로를 통해 수신 경로로 전송된다. 수신 경로가 상향변환된 RF 신호에 대해 IQ 복조를 수행할 때 하향변환된 평가 신호가 생성된다. 단일의 평가 신호가 사용되어, 송신 경로 이득 및 위상 부정합들 및 수신 경로 이득 및 위상 부정합들을 결정한다. 그렇지 않으면 데이터 신호들의 규칙적인 송신에서 사용되지 않는, 중요한 하드웨어를 이용하지 않고도 4 개의 I/Q 부정합들이 추정된다. 동위상 및 직교위상 신호들의 감쇠된 컴포넌트들을 서로에게 가산함으로써, 상향변환된 RF 신호들을 사전처리하고 하향변환된 RF 신호들을 사후처리함으로써 데이터 신호들에서의 I/Q 부정합들이 정정된다.

Description

ＯＦＤＭＦＤＤ 통신 시스템에서의 송신 및 수신 경로들의 Ｉ/Ｑ 교정{I/Q CALIBRATION OF TRANSMIT AND RECEIVE PATHS IN OFDM FDD COMMUNICATION SYSTEMS}

본 발명은 일반적으로 무선 통신 디바이스들에 관한 것으로서, 보다 구체적으로, OFDM FDD 시스템의 무선 트랜시버의 송신 및 수신 경로들에 있어서의 I/Q 이득 부정합 및 위상 부정합을 동시에 추정하는 방법에 관한 것이다.

직교 진폭 변조를 이용하는 무선 통신 시스템들을 위한 트랜시버들은, 통상적으로 I/Q 이득 및 위상 부정합들을 나타낸다. 직교 변조를 채용한 통신 시스템에 의해 송신되는 데이터 신호는, 먼저, 동위상 (in-phase) (I-위상) 송신 컴포넌트 및 직교위상 (quadrature-phase) (Q-위상) 송신 컴포넌트 송신 컴포넌트로 변환된다. 그 후, 아날로그형 무선 송신기에서, 데이터 신호의 I 컴포넌트 및 Q 컴포넌트가 라디오 주파수 (radio frequency; RF) 대역으로 상향변환 (up-convert) 된다. 이 I-위상 송신 컴포넌트가 로컬 오실레이터 (local oscillator) 신호의 I-위상 컴포넌트와 믹싱 (mixing) 되는 경우, 상향변환된 I-위상 RF 신호가 생성된다. 유사하게, 이 Q-위상 송신 컴포넌트가 로컬 오실레이터 신호의 Q-위상 컴포넌트와 믹싱되는 경우, 상향변환된 Q-위상 RF 신호가 생성된다. 그 후, I-위상 및 Q-위상 RF 신호들이 부가되어, 에어 인터페이스 (air interface) 를 통해 송신되는 복합 RF 신호를 형성한다. 로컬 오실레이터 신호의 I-위상 및 Q-위상 컴포넌트들이 정확하게 90 도 만큼 분리되지 않은 경우, 및 상향변환된 I-위상 RF 신호의 진폭이 상향변환된 Q-위상 RF 신호의 진폭과 정확하게 동일하지 않은 경우, 송신기의 I 및 Q 브랜치 (branch) 들 사이의 위상 및 이득 불균형들이 유도된다. 유사한 방식으로, 수신된 RF 복합 신호가 로컬 오실레이터 신호의 I-위상 및 Q-위상 컴포넌트들과의 믹싱에 의해 하향변환되는 경우, 아날로그형 무선 수신기의 I 및 Q 브랜치들 사이의 위상 및 이득 불균형들이 유도된다. 수신기에서 로컬 오실레이터 신호의 I-위상 및 Q-위상 컴포넌트들이 정확하게 90 도 만큼 분리되지 않은 경우 및 하향변환된 I-위상 신호의 진폭이 하향변환된 Q-위상 신호의 진폭과 정확하게 동일하지 않은 경우, 수신기의 I 및 Q 브랜치들 사이의 위상 및 이득 불균형들이 발생한다. 송신기 및 수신기에서의 위상 및 이득 불균형들에 의해 야기된 4 개의 장애들은 신호 스펙트럼의 포지티브 대역 및 네거티브 측 대역 사이에서 간섭을 야기한다.

직교 주파수 분할 다중화 (orthogonal frequency-division multiplexing; OFDM) 및 시분할 이중화 (time division duplexing; TDD) 에 기초한 몇몇 무선 통신 시스템들은, 일반적으로 송신기에서 및 수신기에서의 I/Q 이득 및 위상 장애들을 추정하기 위한 기능성을 포함한다. 그러나, I/Q 부정합들을 추정하는 기존의 방법들은 각종 불이익한 점을 갖고 있다. 첫째, 기존의 방법들은 2 단계로 수행된다. 수신 경로가 교정되기 전에 송신 경로가 교정되어야 한다. 송신 I/Q 부정합들이 추정되고; 그 후 송신 경로가 정정되고; 최종적으로, 이 교정된 송신 경로가 수신 경로의 I/Q 부정합들을 추정하기 위한 기준 신호를 제공하는데 이용된다. 둘째, 기존의 방법들은, WLAN 및 WiMax 표준들에 대해 사용되는 트랜시버들과 같은 현재의 OFDM 모뎀 트랜시버들에서의 데이터 신호들의 규칙적인 송신에서 사용되는, 그렇지 않으면 사용되지 않았을 추가적인 하드웨어를 요구한다. 송신 경로에서의 부정합을 추정하기 위해, 별개의 전용 하드웨어가 필요하다. 통상적으로, 이 하드웨어는 RF 포락선 (envelope) 검출기이다. 전용 하드웨어를 이용하여 송신 경로에서의 I/Q 부정합들이 추정된 후, 수신기에서의 믹서들 및 로컬 오실레이터가 이용되어 수신기에서의 I/Q 부정합들을 추정한다.

OFDM 트랜시버의 송신기 및 수신기 양방 모두에서 I/Q 이득 및 위상 장애들을 한번에 추정하는 방법이 요청된다. 또한, 데이터 신호들의 규칙적인 송신에서 중요한 하드웨어가 사용되지 않고도, OFDM 트랜시버의 송신기 및 수신기 양방 모두에서 I/Q 이득 및 위상 장애들을 추정할 수 있는 장치가 요청된다.

OFDM FDD 통신 시스템의 송신기 및 수신기 양방 모두에서 I/Q 이득 및 위상 부정합들을 동시에 추정하는 방법은, 송신 경로의 직교 믹서 (quadrature mixer) 의 출력으로부터 수신 경로의 직교 믹서의 입력으로 가는 RF 루프백 (loop-back) 경로를 이용하여 수행된다. 이 추정 방법은, OFDM FDD RF 트랜시버와 기저대역 모뎀 외부의 전용 하드웨어, 이를 테면 외부 믹서 또는 외부 포락선 검출기를 이용하지 않고도 수행된다. 따라서, 이 추정 방법은, RF 루프백 경로에 대한 전용 접속을 제외하고는, 데이터 신호들의 규칙적인 송신에서 사용되는 하드웨어를 사용하지 않고도 수행된다. 몇몇 실시형태들에서는, 예를 들어 집적회로의 기판을 통해 온-칩 (on-chip) 커플링이 송신 경로의 출력을 수신 경로로 중계하는 경우에는, 전용 루프백 경로조차도 사용되지 않는다.

OFDM 트랜시버는 추정 모드에서 및 정정 모드에서 동작한다. 추정 모드에서, 트랜시버는 단일 측파대 톤 (sideband tone) 을 갖는 평가 신호를 생성한다. 역 고속 푸리에 변환 블록은, 기준 신호를 동위상 (I-위상) 및 직교위상 (Q-위상) Tx 컴포넌트들로 변환한다. 트랜시버의 송신 경로는 I-위상 및 Q-위상 컴포넌트들 상에서 IQ 변조를 수행한다. I-위상 Tx 컴포넌트는 I-위상 송신기 오실레이터 신호와 믹싱되어, 상향변환된 동위상 신호를 생성한다. Q-위상 Tx 컴포넌트는 Q-위상 송신기 오실레이터 신호와 믹싱되어, 상향변환된 직교위상 신호를 생성한다. 복합 RF 신호는 상향변환된 동위상 신호 및 상향변환된 직교위상 신호를 부가함으로써 생성된다. 복합 RF 신호는 RF 루프백 경로를 통해 트랜시버의 수신 경로로 송신되며, 여기서 수신 경로는 IQ 복조를 수행한다. 복합 RF 신호는 I-위상 수신기 오실레이터 신호와 믹싱되어, 하향변환된 동위상 신호를 생성한다. 복합 RF 신호는 또한, Q-위상 수신기 오실레이터 신호와 믹싱되어, 하향변환된 직교위상 신호를 생성한다. 고속 푸리에 변환 블록은 하향변환된 동위상 신호 및 하향변환된 직교위상 신호를 4 개의 측파대 톤들을 갖는 평가 신호로 변환한다. 각각의 측파대 톤은, 진폭과 같은 특성을 나타낸다. 트랜시버가 4 개의 측파대 톤들의 진폭들을 이용하여, 8 개의 승산 인자 (multiplication factor) 들을 산출한다. 이 승산 인자들은, 송신 및 수신 경로들의 I 및 Q 컴포넌트들이 승산 인자들에 따라 서로에게 부가될 때, 측파대 통들 중 하나의 진폭이 증가하고 다른 3 개의 측파대 톤들의 진폭은 감소하도록 결정된다. 송신 및 수신 경로들 양방의 이득 및 위상 부정합들을 완전히 제거하는 이들 승산 인자들로 인해, 측파대 톤들 중 3개의 진폭이 제로 (0) 가 되도록 하여 단일 측파대 톤을 갖는 평가 신호가 발생한다.

정정 모드에서, 데이터 신호들에서의 I/Q 부정합들은 상향변환된 RF 신호들을 사전처리하고 하향변환된 RF 신호들을 사후처리함으로써 정정된다. 일 실시형태에서, 트랜시버는 디지털 기저대역 집적회로 (IC) 및 아날로그형 RF 트랜시버 IC 로 구성되어 있다. 디지털 기저대역 IC 는, 역 고속 푸리에 변환 블록과 디지털-아날로그 변환기들 사이에 있는 제1 정정 회로를 포함한다. 디지털 기저대역 IC 는 또한, 아날로그-디지털 변환기들과 고속 푸리에 변환 블록 사이에 있는 제2 정정 회로를 포함한다. 각각의 정정 회로는 4 개의 승산기들 및 2 개의 가산기들을 포함한다. I/Q 부정합들의 정정은 동위상 및 직교위상 신호들의 감쇠되는 컴포넌트들을 서로에게 부가함으로써 수행된다. 예를 들어, 제2 정정 회로는, 제1, 제2, 제3 및 제4 승산기들 및 제1 및 제2 가산기들을 갖는다. 제1 승산기는 하향변환된 동위상 신호를 수신하고, 제1 감쇠된 컴포넌트 신호를 생성한다. 제2 승산기는 하향변환된 직교위상 신호를 수신하고, 제2 감쇠된 컴포넌트 신호를 생성한다. 제3 승산기는 하향변환된 동위상 신호를 수신하고, 제3 감쇠된 컴포넌트 신호를 생성한다. 제4 승산기는 하향변환된 직교위상 신호를 수신하고, 제4 감쇠된 컴포넌트 신호를 생성한다. 제1 가산기는, 제1 감쇠된 컴포넌트 신호에 제2 감쇠된 컴포넌트 신호를 가산함으로써 동위상 컴포넌트 신호를 생성한다. 제2 가산기는 제4 감쇠된 컴포넌트 신호에 제3 감쇠된 컴포넌트 신호를 가산함으로써 직교위상 컴포넌트 신호를 생성한다.

푸리에 변환 산출 회로는 동위상 컴포넌트 신호 및 직교위상 컴포넌트 신호를 이용하여 기저대역 신호를 생성한다. 감쇠된 신호들을 생성하기 위해 승산기들에 의해 이용되는 승산 인자들은 평가 신호에 기초한 추정 모드에서 산출되고 정정 모드에서 사용되어, 정정된 기저대역 신호를 생성하기 위해 조합된 동위상 컴포넌트 신호와 직교위상 컴포넌트 신호를 생성한다. 정정된 기저대역 신호로부터 4 개의 장애들이 정정된다. 정정 모드에서 사용되는 승산 인자들은, 평가 신호 증가의 일 측파대 톤의 진폭 및 평가 신호 감소의 3 개의 측파대 톤들의 진폭을 발생시킨다.

다른 실시형태에서, 정정 회로들은, 상향변환될 신호들을 사전처리하고 다운 변환된 신호들을 사후처리하기 보다는, 오히려 그들의 소스들에서의 I/Q 장애들을 정정한다. 이 실시형태에서, 직교 믹서들 내의 정정 승산기들 및 정정 시프터 (shifter) 들은, 직교 믹서들에 의해 유도된 이득 부정합들 및 위상 부정합들을 보상한다.

상기 설명은 개요이며, 따라서 필요성, 단순화, 일반화 및 상세설명의 생략에 의해 억제된 것이고; 결과적으로 당업자는 본 개요가 단지 설명적인 것이며 어떤 방식으로든 한정하기 위해 기재된 것이 아님을 이해할 것이다. 오로지 청구범위에 의해서만 규정된, 본 명세서에 기재된 디바이스 및/또는 프로세스들의 다른 양태들, 창의적인 특징들, 및 이점들은, 본 명세서에 기재된 비한정적인 상세한 설명에서 명확해질 것이다.

각종 실시형태들의 첨부 도면들에서 동일한 번호들은 동일한 컴포넌트들을 나타낸다.
도 1 은 송신기와 수신기 양방의 이득 및 위상 부정합들을 동시에 추정하는 방법을 수행하는 OFDM 트랜시버에 대한 단순화된 개략 블록도이다.
도 2 는 도 1 의 트랜시버의 이득 및 위상 부정합들을 추정하는 단계 및 정정하는 단계의 흐름도이다.
도 3 은 도 1 의 트랜시버에 의해 생성된 기준 신호를 나타내는 주파수 도메인에서의 다이어그램이다.
도 4 는 도 1 의 트랜시버의 역 고속 푸리에 변환 (IFFT) 블록에 의해 I-위상 및 Q-위상 컴포넌트들을 설명하는 복소 식이다.
도 5 는 도 1 의 트랜시버의 동위상 및 직교위상 송신 믹서들을 설명하는 식을 나타낸다.
도 6 은 IFFT 블록에 의해 출력된 I 컴포넌트 및 Q 컴포넌트를 도 1 의 트랜시버의 동위상 송신 믹서의 출력의 실수부와 믹싱함으로써 생성된 상향변환된 동위상 신호를 설명하는 식이다.
도 7 은 복합 RF 신호와 믹싱하기 전에 오직 로컬 오실레이터 신호들에만 기초하여 도 1 의 트랜시버의 수신 믹서들의 출력을 설명하는 식을 나타낸다.
도 8 은 도 1 의 트랜시버의 루프백 경로의 특성과 수신 믹서들의 출력의 콤볼루션을 설명하는 식을 나타낸다.
도 9 는 복합 RF 신호가 도 1 의 트랜시버의 수신기의 로컬 오실레이터 신호와 믹싱될 때 야기되는 기저대역 신호를 나타내는 식이다.
도 10 은 기준 신호를 이용하여 생성된 평가 신호의 4 개의 복소 주파수 계수들의 크기를 나타내는 주파수 도메인에서의 다이어그램이다.
도 11 은, 도 10 의 복소 주파수 계수들을, 송신기와 수신기의 이득 부정합 및 위상 부정합 및 RF 루프백 경로의 시간 지연의 함수로서 나타내는 식이다.
도 12 는 이득 컴포넌트들과 이득 부정합들 사이의 관련성을 설명하는 식들을 나타낸다.
도 13 은 위상 컴포넌트들과 위상 부정합들 사이의 관련성을 설명하는 식들을 나타낸다.
도 14 는 도 11 의 식에 설명된 복소 진폭들의 실수부들 및 허수부들을 설명하는 식들을 나타낸다.
도 15 는 도 11 의 식에서 설명된 복소 진폭들의 실수부들 및 허수부들의 선형 조합으로서 이득 컴포넌트들 및 위상 컴포넌트들을 표현하는 식들을 나타낸다.
도 16 은, 평가 신호 (105) 로부터 측정된 복소 주파수 계수들에 대한 이득 컴포넌트들을 표현하는 식들을 나타낸다.
도 17 은 이득 컴포넌트들에 대한 송신기의 이득 장애 및 수신기의 이득 장애를 설명하는 식들을 나타낸다.
도 18 은 평가 신호 (105) 로부터 측정된 복소 주파수 계수들에 대한 위상 컴포넌트들을 표현하는 식들을 나타낸다.
도 19 는 상향변환되고 하향변환된 후, 복소 데이터 신호의 기저대역 컴포넌트들을 표현하는 식이다.
도 20 은 도 1 의 트랜시버의 정정 회로들에서 승산기들의 승산 인자들에 대응하는 역행렬의 계수들을 나타낸다.
도 21 은 도 1 의 트랜시버의 송신기의 이득 부정합들 및 위상 부정합들의 함수로서 Q 행렬의 계수들을 표현하는 식이다.
도 22 는 도 1 의 트랜시버의 송신기의 이득 부정합들 및 위상 부정합들의 함수로서 역행렬의 승산 인자들을 표현하는 식이다.
도 23 은 도 1 의 트랜시버의 수신기의 이득 부정합들 및 위상 부정합들의 함수로서 Q 행렬의 계수들을 표현하는 식이다.
도 24 는 도 1 의 트랜시버의 수신기의 이득 부정합들 및 위상 부정합들의 함수로서 역행렬의 승산 인자들을 표현하는 식이다.
도 25 는 정정 회로들이 아날로그 집적회로에 위치된 도 1 의 트랜시버에 대한 다른 실시형태의 개략적인 블록도이다.
도 26 은 이득 장애들 및 위상 장애들이 정정 회로들에 의해 사전처리되고 사후처리되기 보다는, 오히려 직교 믹서들에서의 그들의 소스들에서 정정되는 도 1 의 트랜시버의 또 다른 실시형태의 개략적인 블록도이다.

이제, 첨부 도면들에 도시된 예들을 참조하여 각종 실시형태들에 대해 상세히 설명하기로 한다.

도 1 은 주파수 분할 이중화 (frequency division duplexing; FDD) 을 이용하여 직교 주파수 분할 다중화 (OFDM) 에 기초한 무선 통신 시스템에 대한 IQ 변조 및 복조를 수행하는 트랜시버 (10) 의 단순화된 블록도이다. 트랜시버 (10) 는, 송신 경로의 직교 믹서로부터 수신 경로의 직교 믹서로의 RF 루프백 경로 (11) 를 포함한다. RF 루프백 경로 (11) 는 송신기와 수신기 양방 모두의 동위상 경로들 및 직교위상 경로들에서의 이득 부정합들 및 위상 부정합들을 동시에 추정하는 방법을 수행하는데 이용된다. 트랜시버 (10) 의 외부에 있는 임의의 추가적인 하드웨어를 이용하지 않고도 I/Q 교정 방법이 수행된다. 송신기와 수신기 양방 모두에서의 I/Q 이득 및 위상 부정합들 (장애들) 을 동시에 추정하는 방법은, 이들 수신기들이 송신 주파수들과 수신 주파수들을 독립적으로 생성하기 때문에, FDD 모뎀 트랜시버들에 특히 적합하다. 또한, OFDM 수신기들이 이 방법의 I/Q 부정합 추정을 수행할 수 있는 신호 생성 및 처리 디바이스들을 포함하기 때문에, 이 방법은 OFDM 모뎀 트랜시버들에 특히 적합하다. 따라서, 3GPP LTE (Long-Term Evolution), Evolution-Data Optimized Revision C 로도 알려져 있는 UMB (Ultra Mobile Broadband), 및 FDD WiMax (IEEE 802.16) 의 무선 통신 표준들 하에서 동작하는 디바이스들은 중요한 추가적인 하드웨어 없이도 이 방법을 수행할 수 있다. 일 예에서, 트랜시버 (10) 는, 셀폰 또는 PDA (personal digital assistant) 와 같은 모바일 통신 디바이스의 일부이다. 다른 예에서, 트랜시버 (10) 는, 모바일 통신 디바이스들로부터 신호들을 수신하고 모바일 통신 디바이스들로 신호들을 송신하는 기지국의 일부이다.

트랜시버 (10) 는 RF 루프백 경로 (11), 송신기 (12), 수신기 (13), DSP (digital signal processor) (14), SPI (serial peripheral interface) 버스 (15) 및 I/Q 교정 레지스터 (16) 를 포함한다. 트랜시버 (10) 는 듀플렉서 (17) 와 안테나 (18) 에 커플링된다. 송신기 (12) 는 OFDM 에 기초하여 IQ 변조를 수행하고, 수신기 (13) 는 OFDM 에 기초하여 IQ 복조를 수행한다. 일 실시형태에서, 송신기 (12) 및 수신기 (13) 의 기능들은, 아날로그 라디오 주파수 (RF) 트랜시버 집적회로 (IC) (19) 및 디지털 기저대역 IC (20) 양방 모두에서 수행된다. RF 트랜시버 IC (19) 및 디지털 기저대역 IC (20) 는 SPI 시리얼 버스 (15) 를 통해 통신한다. I/Q 교정 레지스터 (16) 는 SPI 시리얼 버스 (15) 로부터 기록될 수 있으며, RF 루프백 경로 (11) 를 제어하는데 이용된다. 몇몇 실시형태들에서는, SPI 시리얼 버스 (15) 가 RF 트랜시버 IC (19) 와 디지털 기저대역 IC (20) 사이의 병렬 인터페이스로 대체된다. IC (19) 와 IC (20) 사이의 통신은, SPI 시리얼 버스 (15) 와 같은 단일의 핀 인터페이스를 통할 때보다 병렬 인터페이스를 통할 때 더 빠르다.

도 1 에 나타내지 않은 트랜시버 (10) 의 다른 실시형태에서는, 시스템-온-칩 (system on a chip; SOC) 으로 불리는 단일의 집적회로 상에서, 트랜시버 (10) 의 아날로그 기능들 및 디지털 기능들 양방 모두가 수행된다. SOC 는, 기저대역 처리 블록들 및 디지털 제어 블록들뿐만 아니라, 송신 및 수신 경로들의 직교 믹서들을 포함한다. 기저대역 처리 블록은 I/Q 교정 방법의 산출들을 수행하고, 디지털 제어 블록은 송신 및 수신 동작들을 제어하여 송신기 및 수신기에서의 I/Q 이득 및 위상 부정합들에 대해 정정한다.

도 1 의 실시형태에서, 송신기 (12) 는 역 고속 푸리에 변환 (IFFT) 블록 (21), 제1 정정 회로 (22), 제1 디지털-아날로그 변환기 (DAC) (23), 제2 DAC (24), 제1 저역 통과 필터 (25), 제2 저역 통과 필터 (26), 송신 로컬 오실레이터 (27), 송신 주파수 합성기 (28), 송신 위상 시프터 (29), 동위상 송신 믹서 (30), 직교위상 송신 믹서 (31), 합산기 (summer) (32) 및 전력 증폭기 (33) 를 포함한다. 수신기 (13) 는 저잡음 증폭기 (34), 수신 로컬 오실레이터 (35), 수신 주파수 합성기 (36), 수신 위상 시프터 (37), 동위상 수신 믹서 (38), 직교위상 수신 믹서 (39), 제3 저역 통과 필터 (40), 제4 저역 통과 필터 (41), 제1 아날로그-디지털 변환기 (ADC) (42), 제2 ADC (43), 제2 정정 회로 (44) 및 고속 푸리에 변환 블록 (FFT) (45) 을 포함한다. 디지털 기저대역 IC (20) 는, 송신 주파수 합성기 (28) 에 의해 믹서들 (30-31) 로 공급된 로컬 오실레이터 (LO) 신호 (46) 의 주파수 ω_a 및 수신 주파수 합성기 (36) 에 의해 믹서들 (38-39) 로 공급된 LO 신호 (47) 의 주파수 ω_b 를 제어함으로써, 송신기 (12) 와 수신기 (13) 를 튜닝한다. 송신 로컬 오실레이터 (27) 는 오실레이팅 신호를 생성하고, 송신 주파수 합성기 (28) 는 오실레이팅 신호를 조정하여 LO 신호 (46) 를 생성한다. 유사하게, 수신 주파수 합성기 (36) 는 수신 로컬 오실레이터 (35) 에 의해 출력된 오실레이팅 신호를 조절하여 LO 신호 (47) 를 생성한다.

수신 및 송신 I/Q 부정합들 양방 모두를 동시에 추정하는 방법에서, 트랜시버 (10) 는 FDD 통신 시스템의 송신기 및 수신기 사이에서 주파수 오프셋을 이용하여 수신기 I/Q 부정합들의 결정으로부터 I/Q 부정합들의 결정을 디커플링하여, 이에 의해 4 개의 부정합들의 결정을 한 세트의 산출법들로 풀도록 한다. 트랜시버 (10) 는, 송신기의 I/Q 부정합들을 먼저 추정한 후 송신 경로를 교정하고 나서 수신기의 I/Q 부정합들을 추정하는 것 대신에, 송신기에서의 I/Q 이득 및 위상 부정합들 및 수신기에서의 I/Q 이득 및 위상 부정합들을 동시에 추정한다.

송신기 및 수신기가 시분할 이중화 (TDD) 시스템들에서와 같이 동일한 주파수를 이용하는 경우, 송신기의 I/Q 부정합들은 추가적인 하드웨어를 이용하지 않고도 수신기의 I/Q 부정합들로부터 별개로 분해될 수 없다. 따라서, TDD 시스템들에 대한 I/Q 추정 방법들은 추가적인 하드웨어를 이용하여, 수신기가 RF 송신 신호를 하향변환하는 주파수에서보다 다른 주파수에서 RF 송신 신호를 하향변환한다. TDD 시스템 및 FDD 시스템 양방 모두에 대한 종래의 I/Q 추정 방법들은, 수신 경로의 I/Q 부정합들을 추정하기 전에 송신 경로를 먼저 교정했다. 수신 I/Q 부정합들 및 송신 I/Q 부정합들 양방 모두를 동시에 추정하는 방법은 한번에 4 개의 I/Q 부정합 추정들에 대한 처리를 수행하기 때문에, 이 추정 방법은 종래의 I/Q 추정 방법들보다 적어도 2 배 빠르다.

도 2 는 OFDM 트랜시버의 송신 및 수신 경로들의 4 개의 I/Q 장애들 모두가 동시에 추정되어 정정되는 방법 48 의 단계들을 나타내는 흐름도이다. 트랜시버 (10) 의 동작은, 도 1 에 나타낸 바와 같이, 도 2 에 리스팅된 단계 (49-61) 와 관련하여 상세히 설명된다. 트랜시버 (10) 는, 2 개의 모드들, 즉 추정 모드 및 정정 모드에서 동작한다. 추정 모드는, 4 개의 I/Q 장애들이 추정되는 방법 48 의 제1 국면에 대응한다. 정정 모드는 제1 정정 회로 (22) 및 제2 정정 회로 (44) 를 이용하여 4 개의 I/Q 장애들이 정정되는 방법 48 의 제2 국면에 대응한다. 제1 단계 (49) 에서, 수신 및 송신 I/Q 부정합들 양방 모두를 동시에 추정하는 방법 48 은 기준 신호 (62) 를 생성하기 위해 DSP (14) 에서의 리소스들을 이용한다. 기준 신호 (62) 는 주파수 도메인에서 생성되어 단일의 측파대 톤을 갖는다.

도 3 은 기준 신호 (62) 의 각종 "주파수 빈들" 의 진폭들을 나타내는 주파수 도메인에서의 다이어그램이다. 예시적인 일 구현형태에서, 64 개의 주파수 빈들이 존재한다. 도 3 은 기준 신호 (62) 가 주파수 ω₀ 에서 주파수 빈 (63) 에서만 진폭을 갖는 것으로 도시하고 있다. 기준 신호 (62) 의 주파수 빈들의 진폭들은 도 1 에서 (0, 0, 1, 0...0, 0, 0) 으로서 표현된다. 따라서, 기준 신호 (62) 는 ω₀ 에서 단일의 측파대 톤을 갖는다.

단계 50 에서, 역 고속 푸리에 변환 블록 (21) 은, 기준 신호 (62) 를 주파수 도메인으로부터 시간 도메인으로 변환한다. IFFT (21) 는 실수의 I-위상 Tx 컴포넌트 (64) 및 허수의 Q-위상 Tx 컴포넌트 (65) 의 형식으로 기준 신호 (62) 의 시간 도메인 변환을 출력한다. I-위상 Tx 컴포넌트 (64) 는 cos (ω₀t) 로서 표현되며, Q-위상 Tx 컴포넌트 (65) 는 jsin (ω₀t) 으로서 표현된다.

도 4 는 IFFT (21) 에 의해 출력된 I-위상 컴포넌트 (64) 및 Q-위상 컴포넌트 (65) 를 설명하는 복소 식 (66) 이다. 식 (66) 은 컴포넌트들 (64 및 65) 을 시간 도메인에서 ω₀ 와 관련된 x(t) 로서 설명했으며, 여기서 j 는 허수 유닛이다.

I-위상 Tx 컴포넌트 (64) 및 Q-위상 Tx 컴포넌트 (65) 는 제1 정정 회로 (22) 에 의해 수신된다. 제1 정정 회로 (22) 는 4 개의 승산기 (67-70) 와 2 개의 가산기들 (71-72) 을 포함한다. I-위상 Tx 컴포넌트 (64) 는 제1 승산기 (67) 및 제3 승산기 (69) 에 의해 수신되고, Q-위상 Tx 컴포넌트 (65) 는 제2 승산기 (68) 및 제4 승산기 (70) 에 의해 수신된다. 제1 가산기 (71) 는 제1 승산기 (67) 및 제2 승산기 (68) 의 출력을 수신하는 한편, 제2 가산기 (72) 가 제3 승산기 (69) 및 제4 승산기 (70) 의 출력을 수신한다. 4 개의 I/Q 장애들이 추정되고 장애들이 정정되기 전인 방법 48 의 제1 국면에서, 제1 정정 회로 (22) 는 변경되지 않은 I-위상 컴포넌트 (64) 및 Q-위상 컴포넌트 (65) 를 디지털-아날로그 변환기들 (23-24) 로 단순히 전한다. 트랜시버 (10) 가 추정 모드에서 동작하고 있는 동안인 제1 국면에서, 제2 및 제3 승산기들 (68-69) 의 승산 인자들은 0 으로 설정된다. 제1 DAC (23) 는 I-위상 Tx 컴포넌트 (64) 를 수신하고 아날로그 I-위상 Tx 컴포넌트를 출력한다. 제2 DAC (24) 는 Q-위상 Tx 컴포넌트 (65) 를 수신하고 아날로그 Q-위상 Tx 컴포넌트를 출력한다. 아날로그 Tx 컴포넌트들은 디지털 기저대역 IC (20) 에 의해 출력되고 아날로그 RF 트랜시버 IC (19) 에 의해 수신된다. 아날로그 I-위상 Tx 컴포넌트는 제1 저역 통과 필터 (25) 에 의해 필터링되며, 아날로그 Q-위상 Tx 컴포넌트는 제2 저역 통과 필터 (26) 에 의해 필터링된다.

단계 51 에서, 변환 및 필터링된 I-위상 Tx 컴포넌트는, 이를 송신기 LO 신호 (46) 와 믹싱함으로써 상향변환된다. 송신 주파수 합성기 (28) 는 주파수 ω_a 를 갖는 송신기 LO 신호 (46) 를 생성하고, 동위상 송신기 LO 신호 (73) 를 동위상 송신 믹서 (30) 에 제공한다. 동위상 송신 믹서 (30) 는 상향변환된 동위상 신호 (74) 를 생성한다. 단계 52 에서, 변환 및 필터링된 Q-위상 Tx 컴포넌트는 직교위상 송신 믹서 (31) 에 의해 상향변환된다. 송신 위상 시프터 (29) 는 송신기 LO 신호 (46) 를 수신하고, 위상을 90 도 만큼 지연시키고, 직교위상 송신기 LO 신호 (75) 를 출력한다. 믹서 (31) 는, 변환 및 필터링된 Q-위상 Tx 컴포넌트와 직교위상 송신기 LO 신호 (75) 를 믹싱하고, 상향변환된 직교위상 신호 (76) 를 출력한다. 도 1 에는, 송신기 LO 신호 (46) 의 위상을

만큼 시프트시키는 송신 위상 시프터 (29) 가 나타나 있다. 또한, 송신기 LO 신호 (46) 로부터

시프트된 위상을 갖는 동위상 송신기 LO 신호 (73) 가 나타나 있다.

는 상향변환된 동위상 신호 (76) 는 상향변환된 동위상 신호 (74) 와 비교될 때 정확히 90 도 만큼 시프트되지 않게 되는 위상 장애를 나타낸다. 유사하게,

이 곱해지는 승산기 (77) 및

이 곱해지는 승산기 (78) 는 송신기의 동위상 및 직교위상 경로들 사이의 이득 부정합을 나타낸다.

는 상향변환된 동위상 신호 (74) 의 진폭이 상향변환된 직교위상 신호 (76) 의 진폭보다 크게 되는 이득 장애를 나타낸다.

도 5 는, 실수의 I-위상 Tx 컴포넌트 (64) 로부터 획득된 변환 및 필터링된 I-위상 Tx 컴포넌트와 믹싱하기 전이고 동위상 송신기 LO 신호 (73) 에만 기초한 동위상 송신 믹서 (30) 를 설명하는 식 (79) 을 나타낸다. 도 5 는 또한 허수의 Q-위상 Tx 컴포넌트 (65) 로부터 획득된 변환 및 필터링된 Q-위상 Tx 컴포넌트와 믹싱하기 전이고 직교위상 송신기 LO 신호 (75) 에만 기초한 직교위상 송신 믹서 (31) 의 출력을 설명하는 식 (80) 을 나타낸다. 식 (79) 는 송신 믹서들의 출력의 실수부를, 식 (80) 은 송신 믹서들의 출력의 허수부를, 송신기 LO 신호 (46) 의 주파수 ω_a , 위상 부정합

, 및 이득 부정합

의 함수로서 설명하고 있다.

단계 53 에서, 합산기 (32) 는 상향변환된 동위상 신호 (74) 및 상향변환된 직교위상 신호 (76) 를 가산하고, 복합 RF 신호 (81) 를 출력한다. 추정 모드에서, 신호들이 안테나 듀플렉서 (17) 를 통해 전달되지도 않고 안테나 (18) 에 의해 송신되지도 않는다. 추정 모드에서, 복합 RF 신호 (81) 는 RF 루프백 경로 (11) 를 통해 송신기 (12) 의 직교 믹서로부터 수신기 (13) 의 직교 믹서로 전달된다. 방법 48 의 제1 국면에서는, RF 루프백 경로 (11) 에서의 스위치 (82) 가 닫힌다. 방법 48 의 제2 국면에서는, 스위치 (82) 가 개방된다. 일 실시형태에서, 스위치 (82) 는 2 개의 트랜지스터들로 구성된다. 스위칭 신호 (83) 가 어서팅 (assert) 될 때 스위치 (82) 가 닫힌다. 일 실시형태에서, 디지털 1 이 I/Q 교정 레지스터 (16) 의 제6 비트에 기록될 때 스위칭 신호 (83) 가 어서팅된다. 디지털 기저대역 IC (20) 는, SPI 시리얼 버스 (15) 를 통해 통신하여 디지털 1 을 I/Q 교정 레지스터 (16) 의 제6 비트에 기록함으로써, 스위치 (82) 를 제어한다.

다른 실시형태에서는, 송신기 (12) 의 직교 믹서로부터 수신기 (13) 의 직교 믹서로 복합 RF 신호 (81) 를 전달하는데 전용 루프백 경로가 이용되지 않는다. 대신에, IC (19) 및 IC (20) 의 기판 또는 SOC 의 기판이 RF 루프백 경로로서 동작하고, 송신기와 수신기 사이에서 기판 커플링을 통해 복합 RF 신호 (81) 가 전달된다. 이와 달리, 송신기 (12) 로부터 수신기 (13) 로의 신호들의 커플링이 변환기를 통해 수행될 수 있다. 또 다른 실시형태에서는, 송신기 (12) 의 직교 믹서로부터 수신기 (13) 의 직교 믹서로 복합 RF 신호 (81) 를 전달하는데 오프칩 (off-chip) 의 커플러가 이용된다.

도 6 은 송신기 (12) 의 직교 믹서의 상향변환된 출력을 설명하는 식 (84) 를 나타낸다. 식 (84) 은 상향변환된 동위상 신호 (74) 및 상향변환된 직교위상 신호 (76) 양방 모두를 설명하고 있다. 상향변환된 동위상 신호 (74) 는, 동위상 송신기 LO 신호 (73) 를 이용하여 생성된 동위상 송신 믹서 (30) 의 출력의 실수부를 설명하는 식 (79) 과, IFFT (21) 에 의해 출력된 I 및 Q 컴포넌트들 (64-65) 을 설명하는 식 (66) 의 곱이다. 상향변환된 직교위상 신호 (76) 는, 직교위상 송신기 LO 신호 (75) 를 이용하여 생성된 직교위상 송신 믹서 (31) 의 출력의 허수부를 설명하는 방정식 (80) 과, I 및 Q 컴포넌트들 (64-65) 을 설명하는 식 (66) 의 곱이다. 식 (84) 은 상향변환된 신호 (74 및 76) 를 기준 신호 (62) 의 단일 측파대 톤의 주파수 ω₀ , 송신기 LO 신호 (46) 의 주파수 ω_a , 송신 위상 부정합

및 송신 이득 부정합

의 함수

로서 설명하고 있다.

단계 54 에서, 복합 RF 신호 (81) 는 이를 수신기 LO 신호 (47) 와 믹싱함으로써 하향변환된다. 수신 주파수 합성기 (36) 는 주파수 ω_b 를 갖는 수신기 LO 신호를 생성하고, 동위상 수신기 LO 신호 (85) 를 동위상 수신 믹서 (38) 에 제공한다. 동위상 수신 믹서 (38) 는 하향변환된 동위상 신호 (86) 를 생성한다. 단계 55 에서, 복합 RF 신호 (81) 는 또한 이를 직교위상 수신 LO 신호 (87) 와 믹싱함으로써 하향변환된다. 수신 위상 시프터 (37) 는 수신기 LO 신호 (47) 를 수신하고, 위상을 90 도 만큼 지연시키고, 직교위상 수신 LO 신호 (87) 를 출력한다. 믹서 (39) 는 직교위상 수신 LO 신호 (87) 를 복합 RF 신호 (81) 와 믹싱하고, 하향변환된 직교위상 신호 (88) 를 출력한다. 도 1 에는, 수신기 LO 신호 (47) 의 위상을

만큼 시프트하는 수신 위상 시프터 (37) 가 나타나 있다. 또한, 수신기 LO 신호 (47) 로부터

시프트된 위상을 갖는 동위상 수신 LO 신호 (85) 가 나타나 있다.

는, 하향변환된 직교위상 신호 (88) 가 하향변환된 동위상 신호 (86) 와 비교할 때 정확히 90 도 만큼 시프트되지 않았다는 위상 장애를 나타낸다. 유사하게,

가 곱해지는 승산기 (89) 및

가 곱해지는 승산기 (90) 는 수신기의 동위상 및 직교위상 경로들 사이의 이득 부정합을 나타낸다.

는 하향변환된 동위상 신호 (86) 의 진폭이 하향변환된 직교위상 신호 (88) 의 진폭보다 더 크다는 이득 장애를 나타낸다.

도 7 은 복합 RF 신호 (81) 와 믹싱하기 전이고 동위상 수신기 LO 신호 (85) 에만 기초한 동위상 수신 믹서 (38) 의 출력을 설명하는 식 (91) 을 나타낸다. 도 7 은 또한 복합 RF 신호 (81) 와 믹싱하기 전이고 직교위상 수신기 LO 신호 (87) 에만 기초한 ㅈ직교위상 수신 믹서 (39) 의 출력을 설명하는 식 (92) 을 나타낸다. 식 (91) 은, 수신기 LO 신호 (47) 의 주파수 ω_b , 위상 부정합

, 이득 부정합

의 함수로서, 수신기 (13) 의 직교 믹서의 출력의 실수부를 설명하고, 식 (92) 은 그 허수부를 설명한다.

I/Q 부정합들을 추정하기 위한 목적으로 수신기 (13) 의 직교 믹서에서 하향변환된 복합 RF 신호 (81) 를 특성화할 때, RF 루프백 경로 (11) 에 의해 유도된 복합 RF 신호 (81) 에서의 감쇠 및 지연을 고려함으로써 더 정확한 추정이 획득된다. RF 루프백 경로 (11) 는 미지의 이득, 위상 및 지연 에러들을 유도한다. RF 루프백 경로 (11) 는 송신기 (12) 로부터 수신기 (13) 로의 채널 접속에 걸쳐 이득 스케일링 및 시간 지연을 야기한다. 채널 접속의 특성은 다음 식으로 설명된다.

여기서,

는 이득 스케일링을 나타내고,

는 위상 시프트를 나타내며,

는 시간 지연을 나타낸다. 함수

는 디랙 임펄스 (Dirac impulse) 를 나타낸다. 동위상 신호 (86) 및 하향변환 직교위상 신호 (88) 를 보다 상세히 설명하기 위해, 수신 믹서들 (38-39) 의 출력은, 먼저, 복합 RF 신호 (81) 와 수신기 LO 신호 (47) 의 곱이 산출되기 전에 채널 접속의 특성들과 컨볼빙 (convolve) 된다.

도 8 은 RF 루프백 경로 (11) 의 특성들과 수신 믹서들 (38-39) 의 출력의 컨볼루션 (convolution) 을 설명하는 식들 (94-95) 을 나타낸다. 식 (94) 은

을 나타내며, 식 (91) 에 의해 설명된 수신기 (13) 의 직교 믹서의 출력의 실수부와 식 (93) 의 컨볼루션을 표현하고 있다. 식 (95) 은

을 나타내며, 식 (92) 에 설명된 허수부와 식 (93) 의 컨볼루션을 표현하고 있다.

도 9 는 복합 RF 신호 (81) 가 수신기 LO 신호 (47) 와 믹싱되어 하향변환될 때 발생하는 기저대역 신호를 표현하는 식 (96) 을 나타낸다. 식 (96) 은

(상향변환된 동위상 신호 (74) 의 실수부를 표현하는 식 (84)) 및

(RF 루프백 경로 (11) 와 수신 믹서들 (38-39) 의 컨볼루션의 실수부 및 허수부를 표현하는 식들 (94-95)) 의 곱이다. 따라서, 식 (96) 은 그 곱인

이다. I/Q 부정합들의 산출을 단순화하기 위해, 식 (96) 은 상향변환된 동위상 신호 (74) 및 기저대역 대역폭 내에 속하는 RF 루프백 경로 (11) 와 믹서들 (38-39) 의 특성들의 컨볼루션의 곱만을 고려한다. 주파수

가 복합 RF 신호 (21) 의 캐리어 주파수의 대략 2 배이고 제3 저역 통과 필터 (40) 와 제4 저역 통과 필터 (41) 에 의해 필터링 아웃되는 것으로 가정되었기 때문에, 주파수

에 속하는 식 (84) 과 식들 (94-95) 의 곱셈의 신호 컴포넌트들은, 무시된다.

하향변환된 동위상 신호 (86) 는 제3 저역 통과 필터 (40) 에 의해 필터링되고, 하향변환된 직교위상 신호 (88) 는 제4 저역 통과 필터 (41) 에 의해 필터링된다. 그 후, RF 트랜시버 IC (19) 는 필터링된 하향변환된 신호들 (86 및 88) 을 디지털 기저대역 IC (20) 로 보낸다. 제1 아날로그-디지털 변환기 (ADC) (42) 는 필터링된 하향변환된 동위상 신호 (86) 를 디지털화하고, 제2 ADC (43) 는 필터링된 하향변환된 직교위상 신호 (88) 를 디지털화한다.

디지털화 및 필터링된 하향변환된 신호들 (86 및 88) 은 제2 정정 회로 (44) 에 의해 수신된다. 제2 정정 회로 (44) 는 승산기들 (97-100) 및 2 개의 가산기들 (101-102) 을 포함한다. 디지털화 및 필터링된 동위상 신호 (86) 는 제5 승산기 (97) 및 제7 승산기 (99) 에 의해 수신되고, 디지털화 및 필터링된 직교위상 신호 (88) 는 제6 승산기 (98) 및 제8 승산기 (100) 에 의해 수신된다. 제3 가산기 (101) 는 제5 승산기 (97) 및 제6 승산기 (98) 의 출력을 수신하는 한편, 제4 가산기 (102) 는 제7 승산기 (99) 및 제8 승산기 (100) 의 출력을 수신한다. 4 개의 I/Q 부정합들이 추정되고 이 부정합들이 정정되기 전인 방법 48 의 제1 국면에서, 제2 정정 회로 (44) 는 변경되지 않은 디지털화 및 필터링된 동위상 신호 (86) 와 디지털화 및 필터링된 직교-신호 (88) 를 고속 푸리에 변환 (FFT) 블록 (45) 으로 단순히 전한다. 트랜시버 (10) 가 추정 모드에서 동작하고 있는 동안인 제1 국면에서, 제6 및 제7 승산기들 (98-99) 의 승산 인자들은 0 으로 설정된다. 추정 모드에서, 제2 정정 회로 (44) 는 I-위상 Rx 컴포넌트 (103) 를, 제2 정정 회로 (44) 가 ADC (42) 로부터 수신한 디지털화 및 필터링된 동위상 신호 (86) 와 동일한 형식으로 동시에 출력한다. 추정 모드에서, 제2 정정 회로 (44) 는 Q-위상 Rx 컴포넌트 (104) 를, 제2 정정 회로 (44) 가 ADC (43) 로부터 수신한 디지털화 및 필터링된 직교위상 신호 (88) 와 동일한 형식으로 동시에 출력한다.

단계 56 에서, FFT 블록 (45) 은 디지털화 및 필터링된 하향변환된 신호들 (86 및 88) 을 수신하고, 이들을 평가 신호 (105) 로 변환한다. 하향변환된 동위상 신호 (86) 및 하향변환된 직교위상 신호 (88) 는 FFT 블록 (45) 에 의해 시간 도메인에서 수신되고, FFT 블록 (45) 은 주파수 도메인에서 평가 신호 (105) 를 출력한다. 기준 신호 (62) 는 단일의 측파대 톤을 갖는 반면, 평가 신호 (105) 는 4 개의 측파대 톤들을 갖는다. 4 개의 측파대 톤들의 각각은 진폭, 위상 및 다른 특성들을 나타낸다. 측파대 톤들의 특성들은, 도 1 에 나타낸 각종 주파수 빈들 (0, 0...C₊₁...C₊₂...C_-1...C_-2...0, 0, 0) 에 대응하는 복소 주파수 계수들 (C₊1, C₊₂, C_-1 및 C_-2) 로 표현된다. ω_a > ω_b 및 ω₀ < (ω_a-ω_b) 라 가정하면, 복소 푸리에 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 로 규정된 크기들에서의 특성들을 갖는 4 개의 측파대 톤들은 (ω_a-ω_b+ω₀), (ω_a-ω_b-ω₀), -(ω_a-ω_b+ω₀) 및 -(ω_a-ω_b-ω₀)에 각각 속한다.

도 10 은 4 개의 대응 주파수 빈들에서의 복소 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 의 크기들을 나타내는 주파수 도메인에서의 평가 신호 (105) 의 다이어그램이다. 추정 모드에서, 복소 주파수 계수들의 크기들은 측정한 평가 신호 (105) 에 의해 결정된다.

단계 57 에서, DSP (14) 는 제1 측파대 톤의 제1 특성 C₊₁, 제2 측파대 톤의 제2 특성 C₊₂, 제3 측파대 톤의 제3 특성 C_-1 및 제4 측파대 톤의 제4 특성 C_- ₂ 를 결정한다. 4 개의 모든 I/Q 장애들을 동시에 평가하는 방법 48 은 평가 신호 (105) 의 측파대들의 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 을 이용하여, 정정 회로 (22 및 44) 의 8 개의 승산기들에 대한 승산 인자들을 산출한다. 승산 인자들은, 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 중 하나는 증가하고 그 밖의 3 개의 복소 진폭은 감소하도록 서로에게 더해질 수 있는 정정 회로들 (22 및 44) 에 입력된 I-위상 및 Q-위상의 진폭들에 대응한다. 하나의 복소 진폭의 증가 및 그 밖의 3 개의 복소 진폭들의 감소는 4 개의 I/Q 장애들에서의 축소에 대응한다.

도 11 은 복소 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 의 크기를, 송신기 (12) 의 이득 및 위상 부정합들 (

및

), 수신기 (13) 의 이득 및 위상 부정합들 (

및

) 및 RF 루프백 경로 (11) 의 시간 지연 (

) 의 함수로서 표현하는 식 (106) 을 나타낸다. 정정 회로들 (22 및 44) 의 제8 승산기들에 대한 승산 인자들의 결정은, 평가 신호 (105) 의 관측된 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 을 이용한 몇몇 산출법들로 수행된다. 먼저, 식 (106) 은 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 및 위상 컴포넌트들 (

및

) 로 바꿔 쓰인다. 또한, 시간 지연 (

) 은

로 표현되며, 여기서

이다. 도 12 는 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 과 이득 부정합들 (

및

) 사이의 관련성을 설명하는 식들을 나타낸다. 도 13 은 위상 컴포넌트들 (

및

) 과 위상 부정합들 (

및

) 사이의 관련성을 설명하는 식들을 나타낸다.

그 후, 식 (106) 에서 설명된 복소 진폭들은 이들의 실수부 및 허부수로 분할 된다. 도 14 는 식 (106) 의 복소 진폭들의 실수부를 설명하는 식 (107) 을 나타낸다. 도 14 는 또한 식 (106) 의 복소 진폭들의 허수부를 설명하는 식 (108) 을 나타낸다. 그 후, 식 (107) 은 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 및 위상 컴포넌트들 (

및

) 을 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 의 실수부의 선형 조합으로서 표현하도록 바꿔 쓰인다. 도 15 는 이득 및 위상 컴포넌트들을 표현하는 식 (109) 을 복소 진폭들의 실수부의 선형 조합으로서 나타낸다. 도 15 는 또한, 이득 및 위상 컴포넌트들을 복소 진폭들의 허수부의 선형 조합으로서 표현하는 식 (110) 을 나타낸다.

그 후, 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 에 대해 푸는데 식들 (109 및 110) 이 이용된다. 식들 (109 및 110) 의 각 행의 이득 컴포넌트는

로서 산출된다. 도 16 은 평가 신호 (105) 로부터 측정되었던 복소 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 로 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 을 표현하는 식들 (111-114) 을 나타낸다. 복소 주파수 계수들의 측정된 값들을 이용하여 이득 컴포넌트들의 값들이 산출된다.

다음으로, 도 12 의 식들을

및

로 풀고 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 에 대한 식들 (111-114) 로부터 획득된 값들을 대입함으로써, 송신기 (12) 의 직교-믹서의 이득 장애 (

) 및 수신기 (13) 의 직교-믹서의 이득 장애 (

) 가 결정된다. 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--)은 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 로 식들 (111-114) 에서 표현된다. 따라서, 관측된 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 로부터 이득 장애들 (

및

) 이 결정된다.

도 17 은 이득 장애 (

) 를 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--)로 표현한 2 개의 식들 (115-116) 을 나타낸다. 2 개의 식들 (115-116) 의 결과들은 트랜시버 (10) 에 의해 유도된 잡음 때문에 동일하지 않을 것이다. 따라서, 송신기 (12) 에서의 이득 장애 (

) 의 2 개의 값들은 양 식들을 이용하여 결정되며, 그 결과들이 평균화된다. 도 17 은 또한 수신기 (13) 에서의 이득 장애 (

) 를 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--)로 표현한 2 개의 식들 (117-118) 을 나타낸다. 2 개의 식들 (117-118) 의 결과들은 또한 평균화되어 이득 장애 (

) 를 획득한다. 식 (115-118) 에서의

및

에 대한 값들은 식들 (111-114) 에 존재하는 이득 스케일링 팩터 (β) 로 표현된 채널 접속의 이득에 더 이상 의존하지 않는다.

다음으로, 송신기 (12) 의 직교 믹서의 위상 부정합 (

) 및 수신기 (13) 의 직교 믹서의 위상 부정합 (

) 이 결정된다. 도 13 의 식들을 이용하여, 위상 부정합들 (

및

) 이 위상 컴포넌트들 (

및

) 로 다음과 같이 표현된다.

(119)

(120)

그 후, 도 15 의 식들 (109 및 110) 로부터 위상 컴포넌트들 (

및

) 이 추출된다. 식 (110) 의 4 개의 행들의 각각은 식 (109) 의 대응 행으로 나뉜다. 그 후, 위상은 tan^-1 을 적용함으로써 추출된다. 그 후, 채널 접속에 의해 유도된 회전은 열들 1 및 4 와 열들 2 및 3 을 가산함으로써 제거된다. 도 18 은 위상 컴포넌트들 (

및

) 을 복소 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 로 표현한 식들 (121 및 122) 을 나타낸다. 따라서, 관측된 복소 진폭들 (C₊₁, C₊₂, C_-1 및 C_-2) 로부터 위상 부정합들 (

및

) 이 결정된다.

방법 48 의 제1 국면의 최종 단계에서 트랜시버 (10) 가 추정 모드에서 여전히 동작하고 있는 동안, 제2 국면에서 이용될 승산 인자들이 결정된다. 그 후, 방법 48 의 제2 국면에서 트랜시버 (10) 가 정정 모드에서 동작하고 있는 동안, 4 개의 I/Q 장애들 (이득 장애들 (

및

) 및 위상 부정합들 (

및

)) 에 대해 정정하기 위해, 승산 인자들을 이용하여 승산기들 (67-70 및 97-100) 이 설정된다.

단계 58 에서, 이득 및 위상 장애들 (

및

) 에 대해 정정하기 위해 서로에게 더해지는 I-위상 Tx 컴포넌트 (64) 및 Q-위상 Tx 컴포넌트 (65) 의 진폭들이 결정된다. 예를 들어, 주파수 계수들 중 2 개 (C₊₁ 및 C_-1)가 증가하고 나머지 2 개의 계수들 (C₊₂ 및 C_-2)은 감소하도록, 승산기 (67) 의 승산 인자에 의해 지배되는 바와 같은 I-위상 Tx 컴포넌트 (64) 의 진폭 및 승산기 (68) 의 승산 인자에 의해 지배되는 바와 같은 Q-위상 Tx 컴포넌트 (65) 의 진폭이 더해진다. (그 후, 수신 경로의 이득 및 위상 장애들 (

및

) 의 정정이 주파수 계수 C₊₁ 로 하여금 감소하게 한다.) 주파수 계수에서의 증가는, 측파대 톤의 진폭과 같은, 평가 신호 (105) 의 대응 측파대 톤의 특성에서의 증가를 나타낸다. 또한, 단계 58 에서, 4 개의 측파대 톤들의 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 로 표현된 바와 같이, 하나의 측파대 톤의 특성이 증가하고 다른 3 개의 측파대 톤들은 감소하는, 디지털화 및 필터링된 하향변환된 동위상 신호 (86) 및 하향변환된 직교위상 신호 (88) 의 진폭들이 결정된다. 기준 신호 (62) 가, 다양한 주파수 빈들 (0, 0...C₊₁...C₊₂...C_-1...C_-2...0, 0, 0) 에서 측파대 톤들을 갖는 평가 신호 (105) 를 발생시키는 특정 주파수 빈 (0, 0, 1, 0...0, 0, 0) 에서, 단일의 측파대 톤을 갖는 구현형태에 있어서, 증가하는 주파수 계수는 C_- ₁ 이다. 상이한 주파수 빈들이 이용되는 다른 구현형태들에서, 증가하는 주파수 계수는 C_- ₂ 이다.

이상적인 상향변환 및 하향변환을 발생시키는 단위 행렬 (unity matrix) Q 를 가정함으로써, 승산기들 (67-70 및 97-100) 에 대한 승산 인자들이 산출된다. 트랜시버 (10) 에 의해 송신 및 수신되는 복소 데이터 신호는 다음과 같이 표현된다.

(123)

식 (123) 은 실수부 및 허부수 컴포넌트들을 분리하고 단위 행렬 Q 를 포함시킴으로써 바꿔 쓰인다. 도 19 는 a(t) 에 의한 상향변환 및 b(t) 에 의한 하향변환 후의 복소 데이터 신호의 기저대역 컴포넌트들을 나타내는 결과물인 바꿔 쓰인 식 (124) 을 나타내며, 여기서 ω_a=ω_b 이다. 단위 행렬 Q 에 의한 곱은 이상적인 상향변환 및 하향변환을 발생시키기 때문에, 실제 행렬 Q (Q^-1)의 역에 의한 곱은 단위 행렬을 발생시킬 것이며 임의의 I/Q 이득 및 위상 부정합들을 보상할 것이다. 따라서, 데이터 신호에 역행렬 Q^- ¹ 의 이득 계수들에 대응 승산 인자들을 곱함으로써 I/Q 장애들의 정정이 달성된다. 도 20 은 승산기들 (67-70 및 97-100) 의 승산 인자들에 대응하는 역행렬 Q^- ¹ 의 계수들을 나타낸다.

송신기 (12) 의 직교 믹서의 I/Q 이득 및 위상 부정합들에 대해 정정하는데 사용되는 승산기들 (67-70) 에 대한 승산 인자들을 결정하기 위해, 수신기 (13) 의 직교 믹서는 장애들이

인 이상적인 것으로 가정된다. 그 후, Q 는 식 (124) 로 풀리고

및

의 값은 식들 (79 및 80) 로부터 대입되고,

및

의 값은 식들 (91 및 92) 로부터 대입된다. 수신기 (13) 의 직교 믹서의 I/Q 이득 및 위상 부정합들에 대해 정정하는데 이용되는 승산기들 (97-100) 에 대한 승산 인자들을 결정하기 위해, 송신기 (12) 의 장애들은 0 으로, 즉

으로 설정된다. 따라서,

이고 이득 장애 (

) 및 위상 부정합 (

) 이 이 산출법에서 이용될 때, 승산기 (67) 의 제1 승산 인자는 도 20 의 행렬 위치 11 에서의 계수이고; 승산기 (68) 의 제2 승산 인자는 행렬 위치 12 에서의 계수이고; 승산기 (69) 의 제3 승산 인자는 행렬 위치 21 에서의 계수이고; 그리고 승산기 (70) 의 제4 승산 인자는 행렬 위치 22 에서의 계수이다.

이고 이득 장애 (

) 및 위상 부정합 (

) 이 이 산출법에서 이용될 때, 승산기 (97) 의 제5 승산 인자는 행렬 위치 11 에서의 계수이고; 승산기 (98) 의 제6 승산 인자는 행렬 위치 12 에서의 계수이고; 승산기 (99) 의 제7 승산 인자는 행렬 위치 21 에서의 계수이고; 그리고 승산기 (100) 의 제8 승산 인자는 행렬 위치 22 에서의 계수이다.

이고 이득 장애 (

) 및 위상 부정합 (

) 이 이 산출법에서 이용될 때, 식 (124) 에서 Q 에 대해 푸는 것에 의해 도 21 의 식 (125) 이 도출된다. 그 후, 제1 정정 회로 (22) 에 의해 이용된 이득 계수들에 도달하도록 Q 의 역이 산출되어 송신기 (12) 의 이득 및 위상 장애들에 대해 정정한다. 도 22 는 4 개의 승산기 (67-70) 의 승산 인자들을 설명하는 식 (126) 을 나타낸다. 예를 들어, 승산기 (67) 에 대한 제1 승산 인자를 결정하기 위해,

과 등가인 행렬 위치 11 에 식 (126) 의 공통 승수를 곱한다.

수신기 (13) 의 직교 믹서의 I/Q 이득 및 위상 부정합들에 대해 정정하는데 이용되는 승산기들 (97-100) 에 대한 승산 인자들을 결정하기 위해, 송신기 (12) 의 직교 믹서는 장애들이

으로 이상적이라고 가정된다. 그 후, 송신기 정정 팩터들로서, Q 는 식 (124) 에서 풀리고

및

의 값들은 식들 (79, 80, 91 및 92) 로부터 대입된다.

이고 이득 장애 (

) 및 위상 부정합 (

) 이 이 산출법에서 사용될 때, 식 (124) 에서 Q 에 대해 푸는 것에 의해 도 23 의 식 (127) 이 도출된다. 그 후, 제2 정정 회로 (44) 에 의해 이용되는 이득 계수들에 도달하도록 Q 의 역이 산출되어, 수신기 (13) 의 이득 및 위상 장애들에 대해 정정한다. 도 24 는 4 개의 승산기들 (97-100) 의 승산 인자들을 설명하는 식 (128) 을 나타낸다. 예를 들어, 승산기 (98) 에 대한 제6 승산 인자를 결정하기 위해, 식 (128) 의 공통 승수에

와 등가인 행렬 위치 12 를 곱한다.

요약하면, 방법 48 의 제1 국면에서 트랜시버 (10) 가 추정 모드에서 동작할 때, 기준 신호 (62) 가 생성되어 평가 신호 (105) 가 관측된다. 평가 신호 (105) 를 측정함으로써 복소 주파수 계수들 (C₊₁, C₊₂, C_-1 및 C_-2) 이 결정된다. DSP (14) 에서 수행된 일련의 산출에서, 이득 컴포넌트들 (K₊₊, K_+-, K_-+ 및 K_--) 에 및 위상 컴포넌트들 (

및

) 이 산출된다. 이득 컴포넌트들 및 위상 컴포넌트들을 이용하면, 단일의 기준 신호에 기초하여 4 개의 모든 I/Q 장애들 (이득 장애들 (

및

) 및 위상 부정합들 (

및

)) 이 한번에 결정된다. 트랜시버가 정정 모드에서 동작하고 있을 때, 4 개의 장애들은 방법 48 의 제2 국면에서 이용되는 8 개의 승산 인자들을 산출하는데 이용된다. 첫 번째의 4 개의 승산 인자들은 제1 정정 회로 (22) 의 승산기들에 의해 이용되어, 송신기 (12) 의 이득 장애 (

) 및 위상 장애 (

) 를 정정하고, 두 번째 4 개의 승산 인자들은 제2 정정 회로 (44) 의 승산기들에 의해 이용되어, 수신기 (13) 의 이득 장애 (

) 및 위상 장애 (

) 를 정정한다.

데이터 신호들이 정정 모드에서 송신될 때, 송신기 (12) 의 이득 및 위상 장애들을 정정하기 위해 제1 정정 회로 (22) 를 이용하여 데이터 신호들을 사전처리함으로써, 그리고 수신기 (13) 의 이득 및 위상 장애들에 대해 정정하기 위해 제2 정정 회로 (44) 를 이용하여 수신된 데이터 신호들을 사후처리함으로써, I/Q 장애들이 정정된다. 예를 들어, OFDM 통신 시스템의 사용자에 의해 송신된 정보를 포함하는 데이터 신호 (129) 를 역 푸리에 변환 산출 회로 (21) 가 수신한 후에 사전처리가 수행된다. IFFT (21) 는 I-위상 Tx 컴포넌트 (64) 및 Q-위상 Tx 컴포넌트 (65) 를 생성한다. I-위상 Tx 컴포넌트 (64) 는 제1 승산기 (67) 및 제3 승산기 (69) 에 의해 수신되고, Q-위상 Tx 컴포넌트 (65) 는 제2 승산기 (68) 및 제4 승산기 (70) 에 의해 수신된다. 4 개의 I/Q 장애들이 정정되는 방법 48 의 제2 국면에서, 제1 정정 회로 (22) 는 변경되지 않은 I-위상 컴포넌트 (64) 및 Q-위상 컴포넌트 (65) 를 단순히 통과시키지 않는다. 대신에, 추정 모드에서 산출된 승산 인자들은, 컴포넌트들 (64 및 65) 의 각각 중 얼마나 많은 것이 다른 컴포넌트에 가산될 것인지를 결정한다.

단계 59 에서, 제1 승산 인자를 이용하여 I-위상 Tx 컴포넌트 (64) 의 감쇠된 컴포넌트가 생성된다. DSP (14) 는 제1 승산 인자를 포함하는 디지털 제어 신호 (130) 를 승산기 (67) 로 전송한다. 승산기 (67) 는 제1 승산 인자에 대응하는 양만큼 I-위상 Tx 컴포넌트 (64) 의 진폭을 감쇠시킨다. 일 예에서, 모든 승산 인자들은 승산기들로 하여금 컴포넌트들 (64 및 65) 을 감쇠시키게 한다. 다른 실시형태에서, 승산 인자들은 승산기들로 하여금 컴포넌트들 (64 및 65) 을 증폭하게 하거나 아니면 감쇠시키게 한다.

단계 60 에서, 승산기 (68) 가 Q-위상 Tx 컴포넌트 (65) 의 진폭을 제2 승산 인자에 대응하는 양만큼 감쇠시킬 때 Q-위상 Tx 컴포넌트 (65) 의 감쇠된 컴포넌트가 생성된다.

단계 61 에서, Q-위상 Tx 컴포넌트 (65) 의 감쇠된 컴포넌트에 I-위상 Tx 컴포넌트 (64) 의 감쇠된 컴포넌트가 가산된다. 제1 가산기 (71) 는 제1 승산기 (67) 및 제2 승산기 (68) 의 출력들을 수신하고, 정정된 I-위상 Tx 컴포넌트 (131) 를 생성한다.

또한, 승산기 (69) 는 I-위상 Tx 컴포넌트 (64) 를 제3 승산 인자에 대응하는 양만큼 감쇠시키고, 승산기 (70) 는 Q-위상 Tx 컴포넌트 (65) 를 제4 승산 인자에 대응하는 양만큼 감쇠시킨다. 제2 가산기 (72) 는 제3 승산기 (69) 및 제4 승산기 (70) 의 출력들을 수신하고, 정정된 Q-위상 Tx 컴포넌트 (132) 를 생성한다. 동위상 컴포넌트에 작은 양의 직교위상 컴포넌트를 가산하거나 그 반대로 가산함으로써, 각 컴포넌트의 위상 및 진폭 양방 모두가 수정되고, 이에 의해 정정된다. 먼저, 데이터 신호 (129) 는 사전처리되어, 송신 직교 믹서에 의해 차후에 유도되는 I/Q 이득 및 위상 장애들을 보상한 후 정정된 송신 신호 (133) 로서 상향변환되어 송신된다.

정정 모드는 또한, 수신 직교 믹서에 의해 유도된 I/Q 이득 및 위상 장애들을 보상하기 위해, 사후처리의 하향변환된 수신 신호들을 포함한다. 제2 정정 회로 (44) 는 수신기 (13) 의 직교 믹서의 I/Q 부정합들을 보상하기 위해, 수신된 RF 복합 신호들을 정정한다. 안테나 (18) 에 수신되어 듀플렉서 (17) 를 통과한 RF 수신 신호 (134) 는 저잡음 증폭기 (34) 에 의해 증폭되고, 그 후 수신기 (13) 의 직교 믹서에 의해 하향변환된다. 직교 믹서는 하향변환된 동위상 신호 (86) 및 하향변환된 직교위상 신호 (88) 를 출력한다. 그 후, 신호들 (86 및 88) 은 필터링 및 디지털화된다. 디지털화 및 필터링된 동위상 신호 (86) 는 제5 승산기 (97) 및 제7 승산기 (99) 에 의해 수신되고, 디지털화 및 필터링된 직교위상 신호 (88) 는 제6 승산기 (98) 및 제8 승산기 (100) 에 의해 수신된다. 그 후, 추정 모드에서 산출된 승산 인자들은 신호들 (86 및 88) 의 각각 중 얼마나 많은 것이 제2 정정 회로 (44) 에 의해 다른 신호에 가산될 것인지를 지배하는데 이용된다.

예를 들어, 제5 승산 인자를 이용하여 디지털화 및 필터링된 동위상 신호 (86) 의 감쇠된 컴포넌트가 생성된다. DSP (14) 는 제5 승산 인자를 포함하는 디지털 제어 신호 (135) 를 승산기 (97) 로 전송한다. 승산기 (97) 는 디지털화 및 필터링된 동위상 신호 (86) 를 제5 승산 인자에 대응하는 양만큼 감쇠시킨다. 또한, 승산기 (98) 가 디지털화 및 필터링된 하향변환된 직교위상 신호 (88) 를 제6 승산 인자에 대응하는 양만큼 감쇠시킬 때, 디지털화 및 필터링된 하향변환된 신호 (88) 의 감쇠된 컴포넌트가 생성된다. 그 후, 신호 (86) 의 감쇠된 컴포넌트에 신호 (88) 의 감쇠된 컴포넌트가 가산된다. 제3 가산기 (101) 는 제5 승산기 (97) 및 제6 승산기 (98) 의 출력을 수신하고, 정정된 I-위상 Rx 컴포넌트 (136) 를 생성한다.

또한, 승산기 (99) 는 디지털화 및 필터링된 동위상 신호 (86) 를 제7 승산 인자에 대응하는 양만큼 감쇠시키고, 승산기 (100) 는 디지털화 및 필터링된 하향변환된 직교위상 신호 (88) 를 제8 승산 인자에 대응하는 양만큼 감쇠시킨다. 제4 가산기 (102) 는 제7 승산기 (99) 및 제8 승산기 (100) 의 출력을 수신하고, 정정된 Q-위상 Rx 컴포넌트 (137) 를 생성한다. 그 후, 푸리에 변환 산출 회로 (45) 는 정정된 I-위상 Rx 컴포넌트 (136) 및 정정된 Q-위상 Rx 컴포넌트 (137) 를 정정된 기저대역 신호 (138) 로 변환한다. 그 후, 정정된 기저대역 신호 (138) 의 디지털 스트림들이 후속하는 디지털 신호 처리용 심볼들로 변환된다. 제2 정정 회로 (44) 는, 수신기 (13) 의 직교 믹서에 의해 유도되었던 정정된 기저대역 신호 (138) 로부터 이득 및 위상 장애들 (

및

) 을 제거했다. 따라서, 정정 모드에서, 트랜시버 (10) 는, 송신될 데이터 신호들을 사전처리하고 수신된 데이터 신호들을 사후처리하여, 송신기 및 수신기의 직교 믹서들에 의해 유도된 4 개의 I/Q 이득 및 위상 부정합들에 대해 정정한다. 제1 정정 회로 (22) 는 데이터 신호 (129) 가 상향변환되어 송신되기 전에 데이터 신호 (129) 를 사전처리하므로, 송신기 (12) 에 의해 유도될 이득 장애 (

) 및 위상 부정합 (

) 에 대해 정정한다. 제2 정정 회로 (44) 는 RF 수신 신호 (134) 가 수신되어 하향변환된 후에 RF 수신 신호 (134) 를 사후처리하므로, 수신기 (13) 에 의해 유도되었던 이득 장애 (

) 및 위상 부정합 (

) 에 대해 정정한다. 식 (107) 에 의해 나타낸 바와 같이, 제1 정정 회로 (22) 및 제2 정정 회로 (44) 가 동위상 컴포넌트들 및 직교위상 컴포넌트들을 서로에게 가산함으로써 I/Q 장애들을 보상할 때, 주파수 계수 C_-1 은 증가하고 주파수 계수 C₊₁, C₊₂ 및 C_-2 는 감소한다. 제1 정정 회로 (22) 및 제2 정정 회로 (44) 가 4 개의 I/Q 장애들에 대해 완전히 정정하는 이상적인 경우, 주파수 계수 C₊₁, C₊₂ 및 C_-2 는 진폭들을 갖지 않는다. 이 이상적인 경우, 도 10 의 다이어그램은, 주파수 계수 C_-1 에 대응하는 주파수 빈 -40 근처의 피크인 하나의 피크만을 표시한다. 채널 접속의 특성들이 이상적이지 않고 채널 접속에 걸친 RF 루프백 경로 (11) 가 이득 스케일 및 시간 지연을 야기하는 경우, 채널 접속의 장애들은 주파수 계수들에 영향을 준다. 따라서, 채널 접속의 장애들은 모든 측파대들의 위상을 동일하게 변경하고 주파수 계수들의 상대적인 크기들을 변경하지 않는다.

일 실시형태에서, 정상적인 동작 중에 OFDM 시스템의 사용자가 데이터 신호들을 전송 및 수신하고 있는 동안, 트랜시버 (10) 의 동작은 사용자 데이터를 송신하는 것과 송신 및 수신 체인들을 재교정하는 것 사이를 번갈아 수행한다. 트랜시버 (10) 는, 데이터 신호들이 소정량의 시간 동안 전송 및 수신된 후 그 추정 모드에 진입한다. 일 구현형태에서, 주파수 합성기 (36) 는 추정 모드에서 이용되는 LO 신호 (47) 의 주파수 ω_b 를 수신된 데이터 신호들을 하향변환하는데 이용되는 주파수로부터 변경한다. 예를 들어, 주파수 ω_b 는 송신 주파수 합성기 (28) 에 의해 생성되고 송신될 신호들을 상향변환하는데 이용되는 약 100 kHz 의 주파수 ω_a 내에 있도록 변경된다. 그 후, 트랜시버 (10) 는 기준 신호 (62) 를 생성하고, 기준 신호 (105) 를 평가하고, 그리고 승산 인자들을 결정한다. 그 후, 송신 및 수신 체인들이 재교정된 후, 트랜시버 (10) 는 정정 모드로 되돌아오기를 교대로 반복하고, 음성 통신 및 데이터 통신을 포함하는 데이터 신호들을 송신 및 수신한다. 정정 모드에서, 트랜시버 (10) 는 정부의 스펙트럼 라이센싱 권한에 의해 지정되는 LO 신호 (47) 의 원 주파수 (original frequency) ω_b 를 재이용한다. 다른 실시형태에서, 트랜시버 (10) 는 트랜시버 (10) 를 포함하는 모바일 통신 디바이스에 전원을 공급할 때에만 그 추정 모드에 진입한다.

도 25 는 디지털 기저대역 IC (20) 대신에 아날로그형 RF 트랜시버 IC (19) 에 정정 회로들이 위치되는 트랜시버 (10) 의 실시형태의 개략적인 블록도이다. 따라서, 송신기와 수신기 양방 모두의 이득 및 위상 부정합들을 동시에 추정하는 방법은, 아날로그 도메인에서 I/Q 장애들에 대해 정정한다. 제1 정정 회로 (22) 는 아날로그형 RF 트랜시버 IC (19) 상에 위치되며, 제1 DAC (23) 에 의해 출력된 아날로그 I-위상 Tx 컴포넌트뿐만 아니라 DAC (24) 에 의해 출력된 아날로그 Q-위상 Tx 컴포넌트 양방 모두를 수신한다. I-위상 Tx 컴포넌트 (64) 및 Q-위상 Tx 컴포넌트 (65) 의 감쇠된 컴포넌트들은 아날로그 도메인에서 서로에게 더해지고 정정된 I-위상 Tx 컴포넌트 (131) 및 정정된 Q-위상 Tx 컴포넌트 (132) 로서 출력된다. 유사하게, 제2 정정 회로 (44) 는 또한 아날로그형 RF 트랜시버 IC (19) 상에 위치되며, 필터링된 하향변환된 동위상 신호 (86) 및 필터링된 하향변환된 직교위상 신호 (88) 를 수신한다. 그 후, 제2 정정 회로 (44) 는 신호들 (86 및 88) 의 감쇠된 컴포넌트들을 서로에게 가산하고, I-위상 Rx 컴포넌트 (136) 및 정정된 Q-위상 Rx 컴포넌트 (137) 를 출력한다. 그 후, 정정된 I-위상 Rx 컴포넌트 (136) 는 ADC (42) 에 의해 디지털화되고, Q-위상 Rx 컴포넌트 (137) 는 ADC (43) 에 의해 디지털화된다.

도 25 의 실시형태의 아날로그형 정정 회로들은 I/Q 정정 레지스터들에 의해 제어된다. 디지털 기저대역 IC (20) 는 I/Q 정정 레지스터들을 통해 SPI 시리얼 버스 (15) 를 거쳐 정정 회로들로 승산 인자들 및 다른 정정 정보를 통신한다. 예를 들어, 도 25 는 제2 정정 회로 (44) 의 승산기들 (97-100) 을 제어하는 I/Q 정정 레지스터 (139) 를 나타낸다. 제1 정정 회로 (22) 를 제어하는 I/Q 정정 레지스터들은 도 25 에 나타내지 않는다. 일 양태에서, 승산기 (97) 는 I/Q 정정 레지스터 (139) 로부터 수신된 정정 신호들에 의해 제어된다. 디지털 1 이 I/Q 정정 레지스터 (139) 의 제8 비트에 기록될 때 제어 신호 (140) 가 어서팅되며, 디지털 1 이 I/Q 정정 레지스터 (139) 의 제7 비트에 기록될 때 제어 신호 (141) 가 어서팅된다. 다른 양태들에서는, 각 승산기의 승산 인자를 설정하기 위해 2 개보다 많은 제어 신호들이 사용된다. 디지털 기저대역 IC (20) 는, SPI 시리얼 버스 (15) 를 거쳐 통신하여 I/Q 정정 레지스터 (139) 의 제7 및 제8 비트에 디지털 값들 00, 01, 10 또는 11 을 기록함으로써, 승산기 (97) 의 승산 인자를 설정한다.

도 26 은, I/Q 장애들이 사전처리 및 사후처리되기보다는 오히려 그들의 소스에서 정정되는 트랜시버 (10) 의 다른 실시형태의 개략적인 블록도이다. 도 26 의 실시형태는, 이득 부정합 및 위상 부정합들을 보상하는 직교 믹서들 내에 정정 승산기들 및 정정 시프터들을 포함한다. 정정이 없다면, 동위상 송신기 LO 신호 (73) 는 직교위상 송신기 LO 신호 (75) 로부터

시프트된 위상을 갖는다. 도 26 에서, 송신기 위상 시프터 (29) 에서의

및 상기 위상 시프터 (29) 위의

는, 송신기 (12) 의 직교 믹서에 의해 유도된

의 위상 부정합을 표현한다. 일 실시형태에서, 아날로그형 송신 위상 시프터 (29) 는 I/Q 정정 레지스터로부터의 정정 신호들에 의해 제어된다. 송신 위상 시프터 (29) 에 의해 생성된 위상 시프트는, 위상 부정합 (

) 이 제거되도록 변경된다. DSP (14) 는, 식 (119) 로부터 획득된 위상 부정합 (

) 을 이용하여 I/Q 정정 레지스터의 비트들을 기록함으로써 송신 위상 시프터 (29) 를 제어한다. 다른 실시형태에서, 직교 믹서에 의해 유도된

위상 부정합에 대해 정정하는 양

만큼 직교위상 송신기 LO 신호 (75) 의 위상을 시프트하기 위해, 정정 시프터 (142) 가 직교 믹서에 가산된다.

도 26 에서, 승산기들 (77 및 78) 은 상향변환된 동위상 신호 (74) 및 상향변환된 직교위상 신호 (76) 사이에서의

의 이득 부정합을 나타낸다. 직교 믹서에 의해 신호 (74) 에 유도된

이득 부정합에 대해 정정하는 양

만큼 신호 (74) 를 감쇠시키기 위해, 아날로그형의 전압-제어형 정정 증폭기 (143) 가 직교 믹서에 가산된다. 유사하게, 직교 믹서에 의해 신호 (76) 에 도입된

이득 부정합에 대해 정정하는 양

만큼 아날로그형의 전압-제어형 정정 증폭기 (144) 가 직교 믹서에 가산된다. DSP (14) 는 도 17 에서의 식 (115) 으로부터 획득된 이득 부정합 (

) 을 이용하여, I/Q 정정 레지스터의 비트들에 기입함으로써 전압-제어형 증폭기들 (143 및 144) 을 제어한다. 몇몇 구현형태들에서, 증폭기 (143) 가 신호 (74) 를 증폭하고 증폭기 (144) 가 신호 (76) 를 감쇠시키도록 하기 위해, 이득 부정합 (

) 은 네거티브 양이다.

도 26 의 구현형태는 또한 수신기 (13) 의 직교 믹서 내에 정정 승산기들 및 정정 시프터들을 포함한다. 일 실시형태에서, 송신 경로의 직교 믹서와 수신 경로의 직교 믹서 양방 모두는 LO 신호를

또는

만큼 시프트하는 단일의 정정 시프터, 이를 테면 정정 시프터 (142) 를 갖는다. 다른 실시형태에서, 각 직교 믹서는 2 개의 정정 시프터들을 가지며, 이들 시프터의 각각은 LO 신호를 2 개의 믹서들 중 하나로

만큼 시프트시킨다. 도 26 은 수신기 (13) 의 직교 믹서에 대해 2 개의 시프터 실시형태를 도시하고 있다. 직교 믹서에 의해 신호 (85) 에 유도되는

위상 부정합에 대해 정정하는 양

만큼 동위상 수신기 LO 신호 (85) 의 위상을 시프트하기 위해, 정정 시프터 (145) 가 수신 직교 믹서에 가산된다. 유사하게, 직교 믹서에 의해 신호 (87) 에 유도되는

위상 부정합에 대해 정정하는 양

만큼 직교-위상 수신기 LO 신호 (87) 를 시프트하기 위해, 정정 시프터 (146) 가 수신 직교 믹서에 가산된다. 또한, 직교 믹서에 의해 신호 (86) 에 유도되는

이득 부정합에 대해 정정하는 양

만큼 하향변환된 동위상 신호 (86) 를 감쇠시키기 위해, 정정 증폭기 (147) 가 직교 믹서에 가산된다. 유사하게, 직교 믹서에 의해 신호 (88) 에 유도되는

이득 부정합에 대해 정정하는 양

만큼 하향변환된 동위상 신호 (88) 를 감쇠시키기 위해, 정정 증폭기 (148) 가 직교 믹서에 가산된다.

도 26 의 실시형태의 정정 시프터들 및 정정 승산기들은 I/Q 정정 레지스터들에 의해 제어된다. 디지털 기저대역 IC (20) 는 I/Q 정정 레지스터들을 통해 SPI 시리얼 버스 (15) 를 거쳐 정정 시프터들 및 정정 승산기들로 정정 정보를 통신한다. 정정 정보는 도 17 에서의 식들 (115-118) 로부터 획득된 이득 부정합들 (

및

) 및 식들 (119-120) 로부터 획득된 위상 부정합들 (

및

) 을 포함한다. 예를 들어, 도 26 은 수신기 (13) 의 직교 믹서의 정정 시프터들 (145-146) 및 정정 승산기들 (147-148) 을 제어하는 I/Q 정정 레지스터 (149) 를 나타낸다. 송신기 (12) 의 직교 믹서의 정정 시프터들 및 정정 승산기들을 제어하는 I/Q 정정 레지스터들은 도 26 에 나타내지 않는다. 정정 시프터들 및 정정 승산기들은 I/Q 정정 레지스터 (149) 로부터 수신된 정정 신호들에 의해 제어된다. 예를 들어, 디지털 1 이 I/Q 정정 레지스터 (149) 의 제8 비트에 기록될 때 제어 신호 (150) 가 어서팅되고, 디지털 1 이 I/Q 정정 레지스터 (149) 의 제7 비트에 기록될 때 제어 신호 (151) 가 어서팅된다. 다른 예들에서, 정정 승산기 (147) 에 대한 감쇠량을 설정하기 위해 2 개보다 많은 제어 신호들이 사용된다. 디지털 기저대역 IC (20) 는, SPI 시리얼 버스 (15) 를 거쳐 통신하고 I/Q 정정 레지스터 (149) 의 제8 비트들에 디지털 값들을 기록함으로써, 정정 승산기들 (147-148) 에 대한 감쇠량들 및 증폭량들과 정정 시프터들 (145-146) 에 대한 위상 지연들을 설정한다.

하나 이상의 예시적인 실시형태에서, 설명된 함수들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 함수들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 송신될 수도 있다. 컴퓨터 판독가능 매체는, 컴퓨터 저장 매체 및 어느 위치로부터 다른 위치로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 양방 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 한정하는 의미가 아닌 예시로서, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 이나 다른 광디스크 저장소, 자기 디스크 저장소나 다른 자기 저장 소자들, 또는 명령들 또는 데이터 구조들의 형식으로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체로 적절하게 지칭된다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어 (twisted pair), DSL (digital subscriber line) 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들을 이용하여 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 사용되는 디스크 (disk) 및 디스크 (disc) 는 CD (compact disc), 레이저 디스크 (laser disc), 광디스크 (optical disc), DVD (digital versatile disc), 플로피 디스크 (floppy disk) 및 블루레이 디스크 (blu-ray disc) 를 포함하며, 여기스 디스크 (disk) 는 통상적으로 데이터를 자기적으로 (magnetically) 복제하는 한편, 디스크 (disc) 는 데이터를 광학적으로 (optically) 레이저에 의해 복제한다. 상기의 조합들도 또한 컴퓨터 판독가능 매체의 범위 내에 포함될 수도 있다.

단일의 평가 신호를 관측한 후 송신 경로 및 수신 경로 양방 모두의 이득 및 위상 부정합들을 결정하는 트랜시버가 어떤 특정 실시형태들과 관련하여 설명 목적으로 설명되었지만, 트랜시버가 이에 한정되는 것은 아니다. 예를 들어, 트랜시버 (10) 는 디지털 기저대역 IC 의 다른 부분에서 수행되는 것으로 설명된다. 다른 실시형태들에서는, 디지털 기저대역 IC 의 다른 부분들에서 산출이 수행된다. 예를 들어, 내장된 마이크로제어기에서 또는 내장된 프로그램가능한 로직에서 산출이 수행된다. 트랜시버 (10) 가 레지스터들로부터 전송된 제어 신호들을 이용하여 정정 회로들, 정정 시프트들 및 정정 승산기들을 제어하는 것으로 설명된다. 다른 실시형태들에서는, 제어 신호들이 디지털 기저대역 IC 로부터 직접 전송된다. 4 개의 모든 I/Q 장애들을 동시에 산출하는 방법은 모바일 통신 디바이스에서 수행되는 것으로 설명된다. 다른 실시형태들에서는, 모바일 통신 디바이스들로부터 신호들을 수신하고 모바일 통신 디바이스들로 신호들을 송신하는 기지국에서 이 방법이 수행된다. 개시된 실시형태들에 대한 상기 설명은 당업자로 하여금 계단형 이득 믹서를 구현하거나 이용하게 할 수 있도록 제공된다. 이들 실시형태에 대한 다양한 변형형태들은 당업자에게 매우 자명할 것이고, 본 명세서에 규정된 포괄적인 원리들은, 개시된 본 발명의 요지 또는 범위를 벗어나지 않는 한도 내에서, 다른 실시형태들에 적용될 수도 있다. 따라서, 단일의 평가 신호를 관측한 후 송신 경로 및 수신 경로 양방 모두의 이득 및 위상 부정합들을 결정하는 상기 개시된 방법은 본 명세서에 나타낸 실시형태들에 한정되도록 의도된 것이 아니며, 본 명세서에 개시된 원리들과 신규한 특징들과 조화를 이루는 가장 넓은 범위와 일치되는 것이다.

Claims

(a) 이득 부정합 및 위상 부정합을 나타내는 송신 경로의 직교 믹서로의 단일 톤 기준 신호를 수신하는 단계;
(b) 상기 단일 톤 기준 신호를 이용하여 상향변환된 RF 신호를 생성하는 단계;
(c) RF 루프백 경로를 통해, 이득 부정합 및 위상 부정합을 나타내는 수신 경로의 직교 믹서로 상기 상향변환된 RF 신호를 송신하는 단계;
(d) 상기 상향변환된 RF 신호를 이용하여 하향변환된 평가 신호를 생성하는 단계로서,
상기 하향변환된 평가 신호는 상기 (a) 단계에서 수신되는 상기 단일 톤 기준 신호의 결과물로써 생성되는, 상기 하향변환된 평가 신호를 생성하는 단계; 및
(e) 상기 하향변환된 평가 신호를 이용하여 상기 송신 경로의 상기 이득 부정합 및 상기 위상 부정합과 상기 수신 경로의 상기 이득 부정합 및 상기 위상 부정합을 동시에 결정하는 단계를 포함하는 방법으로서,
상기 평가 신호는, 제1 진폭을 갖는 제1 측파대 톤, 제2 진폭을 갖는 제2 측파대 톤, 제3 진폭을 갖는 제3 측파대 톤 및 제4 진폭을 갖는 제4 측파대 톤을 가지며, 상기 송신 경로의 상기 이득 부정합 및 상기 위상 부정합과 상기 수신 경로의 상기 이득 부정합 및 상기 위상 부정합은 상기 제1 진폭, 상기 제2 진폭, 상기 제3 진폭 및 상기 제4 진폭에 기초하여 결정되는, 방법.
제 1 항에 있어서,
상기 송신 경로의 직교 믹서는 직교 주파수 분할 다중화 (OFDM) 및 주파수 분할 이중화 (FDD) 에 기초하여 통신하는 통신 디바이스의 일부인, 방법.
제 2 항에 있어서,
상기 통신 디바이스는 데이터 신호들의 규칙적인 송신을 수행하며, 상기 송신 경로의 상기 이득 부정합 및 상기 위상 부정합과 상기 수신 경로의 상기 이득 부정합 및 상기 위상 부정합을 결정하는 단계는, 그렇지 않으면 상기 데이터 신호들의 규칙적인 송신에서 이용되지 않는, 상기 RF 루프백 경로 이외의 하드웨어를 이용하지 않고 수행되는, 방법.
삭제
(a) 기준 신호를 생성하는 단계;
(b) 상기 기준 신호를 동위상 Tx 컴포넌트 및 직교위상 Tx 컴포넌트로 변환하는 단계;
(c) 상기 동위상 Tx 컴포넌트를 동위상 송신기 오실레이터 신호와 믹싱함으로써, 상향변환된 동위상 신호를 생성하는 단계;
(d) 상기 직교위상 Tx 컴포넌트를 직교위상 송신기 오실레이터 신호와 믹싱함으로써, 상향변환된 직교위상 신호를 생성하는 단계;
(e) 상기 상향변환된 동위상 신호 및 상기 상향변환된 직교위상 신호를 가산함으로써 복합 RF 신호를 생성하는 단계;
(f) 상기 복합 RF 신호를 동위상 수신기 오실레이터 신호와 믹싱함으로써, 하향변환된 동위상 신호를 생성하는 단계;
(g) 상기 복합 RF 신호를 직교위상 수신기 오실레이터 신호와 믹싱함으로써, 하향변환된 직교위상 신호를 생성하는 단계;
(h) 상기 하향변환된 동위상 신호 및 상기 하향변환된 직교위상 신호를, 제1 특성을 갖는 제1 측파대 톤, 제2 특성을 갖는 제2 측파대 톤, 제3 특성을 갖는 제3 측파대 톤 및 제4 특성을 갖는 제4 측파대 톤을 갖는 평가 신호로 변환하는 단계;
(i) 상기 제1 특성, 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성을 결정하는 단계; 및
(j) 상기 제1 특성은 증가하고 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성 각각은 감소하는, 상기 하향변환된 동위상 신호의 진폭 및 상기 하향변환된 직교위상 신호의 진폭을 결정하는 단계를 포함하는, 방법.
제 5 항에 있어서,
상기 동위상 송신기 오실레이터 신호는 제1 주파수를 가지고, 상기 동위상 수신기 오실레이터 신호는 제2 주파수를 가지며,
상기 제1 주파수는 상기 제2 주파수와 상이한, 방법.
제 5 항에 있어서,
상기 특성은 진폭인, 방법.
제 5 항에 있어서,
상기 제1 특성은 상기 제1 측파대 톤의 진폭 및 위상의 조합인, 방법.
제 8 항에 있어서,
상기 제1 특성은 복소 푸리에 계수에 의해 규정되는, 방법.
제 5 항에 있어서,
상기 기준 신호는 주파수 도메인에서 생성되고 단지 하나의 주파수 빈에서만 진폭을 갖는, 방법.
제 5 항에 있어서,
상기 기준 신호는 단일의 측파대 톤을 갖는, 방법.
제 5 항에 있어서,
(k) 상기 하향변환된 동위상 신호의 감쇠된 컴포넌트를 생성하는 단계;
(l) 상기 하향변환된 직교위상 신호의 감쇠된 컴포넌트를 생성하는 단계; 및
(m) 상기 하향변환된 동위상 신호의 상기 감쇠된 컴포넌트에 상기 하향변환된 직교위상 신호의 감쇠된 컴포넌트를 가산하는 단계를 더 포함하는, 방법.
제 5 항에 있어서,
상기 (e) 의 생성하는 단계는 아날로그 집적회로 상에서 수행되며, 상기 (h) 의 변환하는 단계는 디지털 집적회로 상에서 수행되는, 방법.
제 5 항에 있어서,
상기 (e) 의 생성하는 단계는 시간 도메인에서 수행되며, 상기 (h) 의 변환하는 단계는 주파수 도메인에서 수행되는, 방법.
제 5 항에 있어서,
상기 동위상 Tx 컴포넌트는 진폭을 갖고, 상기 직교위상 Tx 컴포넌트는 진폭을 가지며,
상기 방법은,
(k) 상기 동위상 Tx 컴포넌트의 상기 진폭 및 상기 직교위상 Tx 컴포넌트의 상기 진폭을 조정하는 단계; 및
(l) 상기 조정된 직교위상 Tx 컴포넌트에 상기 조정된 동위상 Tx 컴포넌트를 가산하는 단계를 더 포함하는, 방법.
회로로서,
하향변환된 동위상 신호를 수신하여 진폭을 갖는 제1 감쇠된 컴포넌트 신호를 생성하는 제1 승산기;
하향변환된 직교위상 신호를 수신하여 진폭을 갖는 제2 감쇠된 컴포넌트 신호를 생성하는 제2 승산기로서, 상기 하향변환된 동위상 신호 및 상기 하향변환된 직교위상 신호를 생성하기 위해 단일의 측파대 톤을 갖는 데이터 신호가 송신되어 이용되는, 상기 제2 승산기;
상기 하향변환된 동위상 신호를 수신하여 진폭을 갖는 제3 감쇠된 컴포넌트 신호를 생성하는 제3 승산기;
상기 하향변환된 직교위상 신호를 수신하여 진폭을 갖는 제4 감쇠된 컴포넌트 신호를 생성하는 제4 승산기;
상기 제1 감쇠된 컴포넌트 신호에 상기 제2 감쇠된 컴포넌트 신호를 가산함으로써 동위상 컴포넌트 신호를 생성하는 제1 가산기;
상기 제4 감쇠된 컴포넌트 신호에 상기 제3 감쇠된 컴포넌트 신호를 가산함으로써 직교위상 컴포넌트 신호를 생성하는 제2 가산기; 및
상기 동위상 컴포넌트 신호 및 상기 직교위상 컴포넌트 신호를 이용하여 정정된 신호를 생성하는 푸리에 변환 산출 회로를 포함하며,
상기 정정된 신호는 제1 특성을 갖는 제1 측파대 톤, 제2 특성을 갖는 제2 측파대 톤, 제3 특성을 갖는 제3 측파대 톤 및 제4 특성을 갖는 제4 측파대 톤을 가지며,
모두 상기 제1 특성은 증가하고 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성은 감소하도록, 상기 제1 승산기는 상기 제1 감쇠된 컴포넌트 신호의 상기 진폭을 조정하고, 상기 제2 승산기는 상기 제2 감쇠된 컴포넌트 신호의 상기 진폭을 조정하고, 상기 제3 승산기는 상기 제3 감쇠된 컴포넌트 신호의 상기 진폭을 조정하고, 상기 제4 승산기는 상기 제4 감쇠된 컴포넌트 신호의 상기 진폭을 조정하는, 회로.
제 16 항에 있어서,
상기 정정된 신호는 평가 신호인, 회로.
제 16 항에 있어서,
상기 특성은 진폭인, 회로.
제 16 항에 있어서,
상기 제1 특성은 복소 푸리에 계수에 의해 규정되는, 회로.
제 16 항에 있어서,
상기 하향변환된 동위상 신호는 상기 제1 승산기 및 상기 제3 승산기에 의해 수신되기 전에 필터링 및 디지털화되고, 상기 하향변환된 직교위상 신호는 상기 제2 승산기 및 상기 제4 승산기에 의해 수신되기 전에 필터링 및 디지털화되는, 회로.
제 16 항에 있어서,
상기 제1 승산기 및 상기 제3 승산기에 의해 수신된 상기 하향변환된 동위상 신호는 디지털화된 하향변환된 동위상 신호이고, 상기 제2 승산기 및 상기 제4 승산기에 의해 수신된 상기 하향변환된 직교위상 신호는 디지털화된 하향변환된 직교위상 신호이며,
상기 회로는,
아날로그의 하향변환된 동위상 신호를 수신하여 상기 디지털화된 하향변환된 동위상 신호를 출력하는 제1 아날로그-디지털 변환기; 및
아날로그의 하향변환된 직교위상 신호를 수신하여 상기 디지털화된 하향변환된 직교위상 신호를 출력하는 제2 아날로그-디지털 변환기를 더 포함하는, 회로.
제 21 항에 있어서,
상기 아날로그의 하향변환된 동위상 신호는 상기 제1 아날로그-디지털 변환기에 의해 수신되기 전에 필터링되는, 회로.
제 16 항에 있어서,
상기 데이터 신호를 수신하여 동위상 컴포넌트 및 직교위상 컴포넌트를 생성하는 역 푸리에 변환 산출 회로를 더 포함하며,
상기 동위상 컴포넌트 및 상기 직교위상 컴포넌트는 상기 하향변환된 동위상 신호 및 상기 하향변환된 직교위상 신호를 생성하는데 이용되는, 회로.
제 16 항에 있어서,
상기 회로는, 직교 주파수 분할 다중화 (OFDM) 및 주파수 분할 이중화 (FDD) 에 기초하여 통신하는 통신 디바이스의 일부인, 회로.
제1 모드 및 제2 모드에서 동작하는 회로로서,
I-위상 Tx 컴포넌트 및 Q-위상 Tx 컴포넌트를 출력하는 역 푸리에 변환 산출 회로;
상기 I-위상 Tx 컴포넌트를 수신하는 제1 승산기 및 제3 승산기와 상기 Q-위상 Tx 컴포넌트를 수신하는 제2 승산기 및 제4 승산기를 갖는 제1 정정 회로;
하향변환된 동위상 신호를 수신하는 제5 승산기 및 제7 승산기와 하향변환된 직교위상 신호를 수신하는 제6 승산기 및 제8 승산기를 갖는 제2 정정 회로로서, 상기 제2 정정 회로는 I-위상 Rx 컴포넌트 및 R-위상 Rx 컴포넌트를 생성하는, 상기 제2 정정 회로;
상기 I-위상 Rx 컴포넌트 및 상기 Q-위상 Rx 컴포넌트를 수신하는 푸리에 변환 산출 회로; 및
디지털 신호 프로세서를 포함하며,
상기 제1 모드에서, 상기 역 푸리에 변환 산출 회로는 기준 신호를 수신하고, 상기 푸리에 변환 산출 회로는 평가 신호를 생성하고,
상기 평가 신호는, 제1 특성을 갖는 제1 측파대 톤, 제2 특성을 갖는 제2 측파대 톤, 제3 특성을 갖는 제3 측파대 톤 및 제4 특성을 갖는 제4 측파대 톤을 가지고,
상기 디지털 신호 프로세서는, 상기 평가 신호를 이용하여 상기 제1 특성, 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성을 결정하고,
상기 디지털 신호 프로세서는 상기 제1 승산기 및 제3 승산기가 상기 I-위상 Tx 컴포넌트를 감쇠시키는 제1 승산 인자 및 제3 승산 인자, 상기 제2 승산기 및 제4 승산기가 상기 Q-위상 Tx 컴포넌트를 감쇠시키는 제2 승산 인자 및 제4 승산 인자, 상기 제5 승산기 및 제7 승산기가 상기 하향변환된 동위상 신호를 감쇠시키는 제5 승산 인자 및 제7 승산 인자, 및 상기 제6 승산기 및 제8 승산기가 상기 하향변환된 직교위상 신호를 감쇠시키는 제6 승산 인자 및 제8 승산 인자를 결정하고,
상기 디지털 신호 프로세서는, 상기 제1 특성은 증가하고 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성의 각각은 감소하도록, 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 승산 인자들을 결정하는, 회로.
제 25 항에 있어서,
상기 제2 모드에서, 상기 역 푸리에 변환 산출 회로는 데이터 신호를 수신하고 상기 푸리에 변환 산출 회로는 정정된 기저대역 신호를 출력하며,
상기 제1 모드 및 상기 제2 모드에서 동작하는 상기 회로는, 상기 제1 모드에서 결정된 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 승산 인자들을 이용하여 상기 제2 모드에서 상기 푸리에 변환 산출 회로에 의해 수신된 상기 I-위상 Rx 컴포넌트 및 상기 Q-위상 Rx 컴포넌트를 생성하는, 회로.
제 25 항에 있어서,
상기 특성은 진폭인, 회로.
제 25 항에 있어서,
상기 제1 특성은 상기 제1 측파대 톤의 진폭 및 위상의 조합인, 회로.
제 25 항에 있어서,
상기 제1 특성은 복소 푸리에 계수에 의해 규정되는, 회로.
제 25 항에 있어서,
상기 하향변환된 동위상 신호는 상기 제5 승산기 및 상기 제7 승산기에 의해 수신되기 전에 필터링 및 디지털화되고, 상기 하향변환된 직교위상 신호는 상기 제6 승산기 및 제8 승산기에 의해 수신되기 전에 필터링 및 디지털화되는, 회로.
제 25 항에 있어서,
상기 제1 정정 회로는, 제1 가산기 및 제2 가산기를 더 포함하고,
상기 제1 가산기는 상기 제1 승산기 및 상기 제3 승산기에 커플링되고,
상기 제2 가산기는 상기 제2 승산기 및 상기 제4 승산기에 커플링되고,
상기 제2 정정 회로는 제3 가산기 및 제4 가산기를 더 포함하고,
상기 제3 가산기는 상기 제5 승산기 및 상기 제6 승산기에 커플링되고,
상기 제4 가산기는 상기 제7 승산기 및 상기 제8 승산기에 커플링되는, 회로.
제 25 항에 있어서,
상기 제1 정정 회로는, I 및 Q 송신 컴포넌트들을 출력하고, 상기 제2 정정 회로는 I 및 Q 수신 컴포넌트들을 수신하고,
상기 회로는,
상기 I 및 Q 송신 컴포넌트들을 수신하고 복합 RF 신호를 출력하는 송신 직교 믹서;
상기 복합 RF 신호를 수신하고 상기 I 및 Q 수신 컴포넌트들을 출력하는 수신 직교 믹서; 및
상기 복합 RF 신호가 상기 송신 직교 믹서로부터 상기 수신 직교 믹서로 전송되는 RF 루프백 경로를 더 포함하는, 회로.
제 31 항에 있어서,
상기 회로는 디지털 기저대역 집적회로의 일부인, 회로.
(a) 기준 신호를 생성하고;
(b) 상기 기준 신호를 동위상 Tx 컴포넌트 및 직교위상 Tx 컴포넌트로 변환하고, 상기 동위상 Tx 컴포넌트를 동위상 송신기 오실레이터 신호와 믹싱함으로써 상향변환된 동위상 신호를 생성하며, 상기 직교위상 Tx 컴포넌트를 직교위상 송신기 오실레이터 신호와 믹싱함으로써 상향변환된 직교위상 신호를 생성하고, 상기 상향변환된 동위상 신호와 상기 상향변환된 직교위상 신호를 가산함으로써 복합 RF 신호를 생성하며, 상기 복합 RF 신호를 동위상 수신기 오실레이터 신호와 믹싱함으로써 하향변환된 동위상 신호를 생성하고, 상기 복합 RF 신호를 직교위상 수신기 오실레이터 신호와 믹싱함으로써 하향변환된 직교위상 신호를 생성하며,
(c) 상기 하향변환된 동위상 신호 및 상기 하향변환된 직교위상 신호를 평가 신호로 변환하고, 상기 평가 신호는 제1 특성을 갖는 제1 측파대 톤, 제2 특성을 갖는 제2 측파대 톤, 제3 특성을 갖는 제3 측파대 톤 및 제4 특성을 갖는 제4 측파대 톤을 가지며;
(d) 상기 제1 특성, 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성을 결정하고;
(e) 상기 제1 특성은 증가하고 상기 제2 특성, 상기 제3 특성 및 상기 제4 특성의 각각은 감소하는, 상기 하향변환된 동위상 신호의 진폭 및 상기 하향변환된 직교위상 신호의 진폭을 결정하도록, 무선 디바이스에서 동작가능한 명령들을 저장하는, 프로세서 판독가능 매체.
제 34 항에 있어서,
상기 동위상 송신기 오실레이터 신호는 제1 주파수를 가지고, 상기 동위상 수신기 오실레이터 신호는 제2 주파수를 가지며,
상기 제1 주파수는 상기 제2 주파수와 상이한, 프로세서 판독가능 매체.
제 34 항에 있어서,
상기 제1 특성은 상기 제1 측파대 톤의 진폭 및 위상의 조합인, 프로세서 판독가능 매체.
제 34 항에 있어서,
상기 기준 신호는 주파수 도메인에서 생성되고 단지 하나의 주파수 빈에서만 진폭을 갖는, 프로세서 판독가능 매체.
제 34 항에 있어서,
상기 기준 신호는 단일의 측파대 톤을 갖는, 프로세서 판독가능 매체.
제 34 항에 있어서,
(k) 동위상 Tx 컴포넌트의 진폭 및 직교위상 Tx 컴포넌트의 진폭을 조정하고;
(l) 상기 조정된 동위상 Tx 컴포넌트를 상기 조정된 직교위상 Tx 컴포넌트에 가산하도록, 상기 무선 디바이스에서 동작가능한 명령들을 더 저장하는, 프로세서 판독가능 매체.
회로로서,
(a) 상향변환된 동위상 신호 및 상향변환된 직교위상 신호 사이의 상향변환 위상 부정합 및 상향변환 이득 부정합 양방 모두에 대해 정정하는 제1 정정 회로로서, 상기 제1 정정 회로는 I-위상 Tx 컴포넌트에 상기 제1 승산 인자 및 상기 제3 승산 인자를 곱하고, 상기 제1 정정 회로는 Q-위상 Tx 컴포넌트에 상기 제2 승산 인자 및 상기 제4 승산 인자를 곱하는, 상기 제1 정정 회로;
(b) 하향변환된 동위상 신호 및 하향변환된 직교위상 신호 사이의 하향변환 위상 부정합 및 하향변환 이득 부정합 양방 모두에 대해 정정하는 제2 정정 회로로서, 상기 제2 정정 회로는 상기 하향변환된 동위상 신호에 상기 제5 승산 인자 및 상기 제7 승산 인자를 곱하고, 상기 제2 정정 회로는 상기 하향변환된 직교위상 신호에 상기 제6 승산 인자 및 상기 제8 승산 인자를 곱하는, 상기 제2 정정 회로, 및
(c) 단일의 평가 신호를 평가하는 것에 기초하여 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 승산 인자들을 결정하는 수단을 포함하는, 회로.
제 40 항에 있어서,
상기 단일의 평가 신호는 단일의 기준 신호로부터 생성되며, 상기 단일의 기준 신호는 단일의 측파대 톤을 갖는, 회로.
제 40 항에 있어서,
상기 제1 정정 회로는 제1 가산기 및 제2 가산기를 포함하고,
상기 제1 가산기는 제1 승산기 및 제3 승산기에 커플링되고,
상기 제2 가산기는 제2 승산기 및 제4 승산기에 커플링되고,
상기 제2 정정 회로는 제3 가산기 및 제4 가산기를 포함하고,
상기 제3 가산기는 제5 승산기 및 제6 승산기에 커플링되고,
상기 제4 가산기는 제7 승산기 및 제8 승산기에 커플링되고,
상기 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 승산기들은 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7 및 제8 승산 인자들을 각각 적용하는, 회로.
제 40 항에 있어서,
상기 회로는 직교 주파수 분할 다중화 (OFDM) 및 주파수 분할 이중화 (FDD) 에 기초하여 통신하는 통신 디바이스의 일부인, 회로.