KR101232031B1 - 질화갈륨계 화합물 반도체 발광소자 - Google Patents

질화갈륨계 화합물 반도체 발광소자 Download PDF

Info

Publication number
KR101232031B1
KR101232031B1 KR1020087005574A KR20087005574A KR101232031B1 KR 101232031 B1 KR101232031 B1 KR 101232031B1 KR 1020087005574 A KR1020087005574 A KR 1020087005574A KR 20087005574 A KR20087005574 A KR 20087005574A KR 101232031 B1 KR101232031 B1 KR 101232031B1
Authority
KR
South Korea
Prior art keywords
type
layer
gallium nitride
compound semiconductor
light emitting
Prior art date
Application number
KR1020087005574A
Other languages
English (en)
Other versions
KR20080035682A (ko
Inventor
히로나오 시노하라
히사유키 미키
노리타카 무라키
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20080035682A publication Critical patent/KR20080035682A/ko
Application granted granted Critical
Publication of KR101232031B1 publication Critical patent/KR101232031B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 목적은 광인출 효율이 우수하고, 또한 낮은 구동전압(Vf)만이 필요한 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다. 본 발명의 질화갈륨게 화합물 반도체 발광소자는 질화갈륨계 화합물 반도체로 이루어고, 기판 상에 순차로 적층된 n형 반도체층, 발광층 및 p형 반도체층, 그리고 상기 p형 반도체층 및 n형 반도체층과 각각 접촉하도록 배열되어 있는 정극 및 부극을 포함하는 질화갈륨계 화합물 반도체 발광소자로서, 상기 정극과 접촉하는 p형 반도체층 중에는 p형 불순물과 수소원자가 공존하는 영역이 존재하고, 상기 정극의 적어도 p형 반도체층과 접촉하는 부분이 n형 도전성 투광성 재료로 이루어진 질화갈륨계 화합물 반도체 발광소자이다.
질화갈륨계 화합물 반도체 발광소자

Description

질화갈륨계 화합물 반도체 발광소자{GALLIUM NITRIDE-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE}
(관련출원의 상호참조)
본 출원은 35 U.S.C. §111(b)에 따라서 2005년 9월 15일에 출원한 가 출원번호 제60/716,970호의 제출일의 35 U.S.C. §119(e)(1)에 따른 이익을 주장하는 35 U.S.C. §111(a) 하에 출원한 출원이다.
본 발명은 질화갈륨계 화합물 반도체 발광소자에 관한 것이다. 더욱 구체적으로, 본 발명은 구동전압(Vf)이 낮고 광인출 효율이 우수한 질화갈륨계 화합물 반도체 발광소자에 관한 것이다.
최근, 단파장 발광소자용 반도체 재료로서 GaN계 화합물 반도체 재료가 주목받고 있다. GaN계 화합물 반도체는 사파이어 단결정, 각종 산화물 및 III-V족 화합물을 기판으로 사용하고, 상기 기판에 유기금속 기상 화학반응법(MOCVD법) 또는 분자선 에피택시법(MBE법)을 적용함으로써 제조된다.
GaN계 반도체 재료의 특성 중 하나는 전류확산이 횡방향에서 작은 것이다. 그러므로, 전류가 전극 바로 아래의 반도체로만 주입될 수밖에 없어서, 발광층으로부터 발광된 광은 전극에 의해 가로막혀 인출될 수 없다. 그러므로, 이러한 형태의 발광소자에서는 통상적으로 정극으로서 투명전극이 사용되어, 광이 이 정극을 통해서 인출된다.
종래기술에 따른 정극은 Ni 또는 Co의 산화물과 p형 반도체에 접촉하는 콘택트 금속으로서의 Au을 조합시킴으로써 형성된 층구조를 갖는다(예컨대, 일본특허 제 2,803,742호 참조). 최근에는, ITO 등의 도전성이 보다 높은 금속 산화물을 사용함으로써 콘택트 금속의 막두께를 최소화하여, 콘택트 금속을 사용하지 않고 투명성을 향상시킨 층구조가 정극으로서 채용되고 있다(예컨대, 일본 실용신안공개 평 6-38265호 참조).
ITO 등의 도전성 투명재료의 층은 Ni 또는 Co 등의 산화물의 층 보다 광에 대한 투과율이 더 높아서 비교적 두껍게 형성할 수 있다. Ni 또는 Co의 산화물은 약 10~50nm의 막두께를 갖는 반면, ITO의 층 등에 대해서는 200nm~500nm의 두께가 이용된다. ITO 등의 n형의 도전성 투명재료는 그것의 높은 광투과율로 인하여 Ni 또는 Co와 비교하여 광인출 효율을 향상시킬 수 있다. 그러나, 상기 재료가 n형이기 때문에, p형 반도체와 높은 접촉저항이 발생한다고 하는 문제가 있다.
본 발명의 목적은, 상기 문제점을 해결하고, 광인출 효율이 우수하고, 또한 낮은 구동전압(Vf)만을 필요로 하는 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다.
본 발명은 하기 발명을 제공한다.
(1) 질화갈륨계 화합물 반도체로 이루어고, 기판 상에 순차로 적층된 n형 반도체층, 발광층 및 p형 반도체층, 그리고 상기 p형 반도체층 및 n형 반도체층과 각각 접촉하도록 배열되어 있는 정극 및 부극을 포함하는 질화갈륨계 화합물 반도체 발광소자로서:
상기 정극과 접촉하는 p형 반도체층 중에는 p형 불순물과 수소원자가 공존하는 영역이 존재하고, 상기 정극의 적어도 p형 반도체층과 접촉하는 부분이 n형 도전성 투광성 재료로 이루어지고,
p형 반도체층의 정극과 접하는 표층영역에서의 수소원자 농도가 p형 불순물 농도에 대하여 1/10 이상~1/3 이하이고, 심부에서의 수소원자 농도가 p형 불순물 농도와 실질적으로 서로 같은 질화갈륨계 화합물 반도체 발광소자.
삭제
삭제
삭제
(5) 상기 p형 불순물과 수소원자가 공존하는 영역의 두께가 상기 정극과 접촉하는 p형 반도체층의 전체 두께의 40% 이상인 (1)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(6) 상기 p형 불순물과 수소원자가 공존하는 영역의 두께가 상기 정극과 접촉하는 p형 반도체층의 전체 두께의 70% 이상인 (5)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(7) 상기 n형 도전성 투광성 재료는 ITO, TiO2, ZnO, Bi2O3, MgO, ZnAlO, ZnS 및 SnO2로 이루어진 군에서 선택된 1종 이상의 재료인 (1), (5), (6) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(8) 상기 n형 도전성 투광성 재료는 적어도 ITO를 함유하는 (7)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(9) 상기 정극의 n형 도전성 투광성 재료로 이루어진 부분의 두께가 35nm~10㎛인 (1), (5)~(8) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.
(10) 상기 정극의 n형 도전성 투광성 재료로 이루어진 부분의 두께가 100nm~1㎛인 (9)에 기재된 질화갈륨계 화합물 반도체 발광소자.
(11) (1), (5)~(10) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자를 포함하는 램프.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자에 있어서는, 정극과 접촉하는 p형 콘택트층에 수소를 존재시킨다. 그러므로, ITO 등의 광투과율이 높은 금속 산화물로 이루어진 n형 도전성 투광성 재료가 p형 반도체층 상에 정극로서 직접 배치된 경우에도 구동전압(Vf)이 낮다.
ITO 등의 광투과율이 높은 금속 산화물로 이루어진 n형 도전성 투광성 재료가 p형 반도체층 상에 정극으로서 직접 배치된 경우, 투명전극에 의한 광의 흡수를 억제하여 광인출 효율을 향상시키고, 또한 다른 재료는 사용하지 않기 때문에 공정을 간략화하는 것이 가능하게 된다.
도 1은 본 발명에 따른 III족 질화물 반도체 발광소자를 모식적으로 나타낸 도이다.
도 2는 실시예 1 및 2에서 제조한 에피택셜 적층 구조체의 단면 모식도이다.
도 3은 실시예 1 및 2에서 제조한 LED의 평면 모식도이다.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자에 있어서, p형 반도체층과 직접 접촉하는 정극의 재료는 ITO, TiO2, ZnO, Bi2O3, MgO, ZnAlO, ZnS 및 SnO2로 이루어진 군에서 선택되는 투광성 도전성 재료이다. 이들 도전성 재료는 일반적으로 금속 박막 보다도 높은 투광성을 나타내기 때문에, 광인출 효율이 우수하다. ITO가 특히 바람직하다.
그러나, 이들 재료는 n형이기 때문에, 이들을 p형 반도체층과 접촉시켜도 오믹접촉을 형성할 수 없었다. 본 발명의 발명자들은, p형 반도체층에 p형 불순물과 수소원자를 공존시킴으로써, 이들 n형 도전성 투광성 재료와 p형 반도체층이 오믹접촉을 형성할 수 있는 것을 발견하였다.
"투광성" 및 "투명"이란 용어는 반드시 전체 파장영역에서 100%의 광투과율을 나타내는 것을 의미하는 것이 아니고, 반도체 내부에서 발생한 광을 통과시키는 기능을 갖는 것을 의미한다. 그러므로, 상기 용어는 발광 파장에서 50% 이상의 광 투과율을 실현할 수 있도록 재료와 막두께를 제어함으로써 제조된 막에 대해서 사용된다.
상기 n형 도전성 투광성 재료로 이루어진 정극은 p형 반도체층의 전면을 실질적으로 덮는 방식으로 형성해도 좋고, 또는 갭을 갖는 격자형상 또는 나무형상으로 형성해도 좋다. 정극을 형성한 후에, 일부 경우에 있어서는 합금화 또는 투명도를 향상시키기 위한 서멀아닐링 처리를 실시하지만, 이러한 처리를 항상 실시할 필요는 없다.
적어도 정극의 일부를 구성하는 n형 도전성 투광성 층의 두께는 35nm~10㎛인 것이 바람직하다. 두께가 10㎛를 초과하면, 광투과율의 저하가 현저해진다. 간섭 효과를 고려하면 두께는 50nm~1㎛인 것이 더욱 바람직하다.
상기 p형 반도체층에 대한 이들 재료의 막형성 방법은 특별히 한정하지 않고, 공지의 진공증착법 및 스퍼터링법을 사용할 수 있다. 진공증착은 가열방법으로 저항가열 시스템 및 전자선 가열 시스템이 열거되지만, 전자선 가열법이 금속 산화물과 같은 단체 금속 이외의 재료의 증착에 적합하다. 또한, 우선 원료로서의 금속 화합물 용액을 p형 반도체층의 표면에 도포한 후, 상기 용액을 산소 함유 분위기 하에서의 열처리와 같은 필요한 처리에 의해 금속 산화물막으로 형성하는 방법도 사용할 수 있다.
회로기판 또는 리드프레임과의 전기적 접속을 위해서 일반적으로 정극의 최외층으로서 본딩패드층이 배치된다. 본딩패드층으로는 Au, Al, Ni 및 Cu와 같은 재료를 사용한 각종 구조가 공지되어 있고, 이들 공지의 재료 및 구조를 포함하는 각 종 재료 및 각종 구조를 아무런 제한없이 사용할 수 있다. 그 두께는 100~1000nm가 바람직하다. 본딩패드의 특성으로 인하여 두께가 두꺼워지는 경우에는 본딩성도 커지게 된다. 그러므로, 두께는 300nm 이상이 바람직하다. 또한, 제조 비용의 관점으로부터, 두께는 500nm 이하가 바람직하다. 최외층은 본딩볼과의 밀착성이 높은 재료, 예컨대 Au로 이루어진 것이 바람직하다.
상기 n형 도전성 투광성 재료로 이루어진 정극이 배열된 질화갈륨계 화합물 반도체 소자로는, 기판(1) 상에 버퍼층(2), n형 반도체층(3), 발광층(4) 및 p형 반도체층(5)이 순차적으로 각각 결정으로서 성장되어 있고, 발광층(4) 및 p형 반도체층(5)의 각각의 일부가 에칭 제거되어서 n형 반도체층(3)이 노출되어 있고, 노출된 n형 반도체층(3) 상에 부극(6)이 배치되어 있고, 남겨진 p형 반도체층(5) 상에 정극(7)이 배열되어 있는 구조를 갖는 질화갈륨계 화합물 반도체 소자가 공지되어 있다. 이러한 구조의 질화갈륨계 화합물 반도체 소자에 본 발명에 따른 n형 도전성 투광성 재료로 이루어진 정극을 아무런 제한없이 배열할 수 있다.
기판 재료로서, 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정 및 MgO 단결정과 같은 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정, 및 ZrB2와 같은 붕소화물 단결정이 공지되어 있다. 본 발명에 있어서, 이들 공지된 기판 재료를 포함한 어느 기판 재료를 제한없이 사용할 수 있다. 이들 중에서 바람직한 것은 사파이어 단결정 및 SiC 단결정이다. 또한, 기판의 면배향은 특별히 한정되지 않는다. 상기 기판은 저스트(just) 배향된 기판 또는 오프각이 부여된 기판 중 어느 것이어도 좋다.
질화갈륨계 화합물 반도체로 이루어진 n형 반도체층, 발광층 및 p형 반도체층은 통상적으로 기판 상에 버퍼층을 통해서 적층된다. 상기 버퍼층은 사용되는 기판 및 에피택셜층의 성장조건에 따라서 불필요한 경우도 있다.
본 발명에 있어서도, 질화갈륨계 화합물 반도체로서 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1 및 X+Y+Z=1; M은 질소(N)와는 다른 V족 원소를 나타내고, 0≤A<1임)으로 표시되는 다수의 질화갈륨계 화합물 반도체가 공지되어 있고, 이들 공지의 반도체를 포함해서 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1 및 X+Y+Z=1; M은 질소(N)와는 다른 V족 원소를 나타내고, 0≤A<1임)으로 표시되는 질화갈륨계 화합물 반도체를 아무런 제한없이 사용할 수 있다.
질화갈륨계 화합물 반도체는 Al, Ga 및 In 이외의 다른 III족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P, As 및 B를 더 함유할 수도 있다. 일부 경우에 있어서는 상기 화합물 반도체는 고의로 첨가한 상기 원소 이외에, 막형성 조건에 따라서 필연적으로 포함되는 분순물, 및 원료 및 반응관 재료에 함유된 미량의 불순물을 함유한다.
질화갈륨계 화합물 반도체의 성장방법은 특별히 한정하지 않고, MOCVD(유기금속 화학 기상성장), HVPE(히드라이드 기상성장), MBE(분자선 에피택시) 등과 같은 질화갈륨계 화합물 반도체를 성장시킬 수 있는 것으로서 알려진 모든 방법을 적 용할 수 있다. 바람직한 성장방법은 막두께 제어성 및 양산성의 관점으로부터 MOCVD법이다. MOCVD법은 캐리어 가스로서 수소(H2) 또는 질소(N2), III족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), III족 원료인 Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), III족 원료인 In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 및 아지드를 사용한다. 도펀트로는, n형 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4), 또는 테트라메틸게르마늄 ((CH3)4Ge) 또는 테트라에틸게르마늄((C2H5)4Ge)과 같은 유기 게르마늄 화합물을 이용할 수 있다. MBE에서는 원소 게르마늄도 도핑원으로서 사용할 수 있다.
p형 반도체층의 기상 성장시에 첨가되는 p형 불순물(도펀트)의 예로는 Mg, 아연(Zn), 베릴륨(Be), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 카드뮴(Cd) 및 수은(Hg)과 같은 II족 원소가 열거된다. 탄소(C)와 같이 IV족에 속하는 양성 불순물도 가능하지만, Mg와 같이 II족 원소가 p형 불순물로서 바람직하게 사용된다. Mg 원료의 예로는 비스시클로펜타디에닐 마그네슘(bis-Cp2Mg) 또는 비스에틸시클로펜타디에닐 마그네슘(bis-EtCp2Mg)이 열거된다.
본 발명에 있어서는, p형 불순물과 수소원자를 정극과 접촉하는 p형 반도체층 중에 공존시킨다. p형 반도체층은 통상 밴드갭 에너지가 발광층보다 큰 p형 클래드층과 정극이 배열되는 p형 콘택트층으로 구성된다. 그러나, p형 콘택트층이 p 형 클래드층으로서 기능을 해도 좋다. 그러므로, p형 불순물과 수소원자를 공존시키는 것은 p형 콘택트층이다.
만족스러운 오믹접촉을 제공하고, 크랙의 발생을 방지하고, 우수한 결정성을 유지하기 위해서는, p형 콘택트층 중의 Mg와 같은 p형 불순물을 층내의 불순물의 원자 농도가 1×1018cm-3~1×1022cm-3가 되도록 첨가하는 것이 바람직하다. p형 반도체층 중의 p형 불순물의 농도는 통상의 2차 이온 질량분석법(SIMS) 및 오제전자 분광법(AES)과 같은 분석 수단에 의해 정량될 수 있다.
p형 콘택트층의 두께는 0.01~0.5㎛가 바람직하고, 0.05~0.2㎛가 더욱 바람직하고, 0.1㎛ 이하인 것이 가장 바람직하다. p형 콘택트층의 두께는 기상성장을 행할 때에 성장 반응계로의 III족 원소인 원료의 공급시간을 조정함으로써 제어할 수 있다. p형 콘택트층의 두께는 광학 현미경, 주사형 전자 현미경(SEM) 및 투과형 전자 현미경(TEM)을 통한 관찰에 의해 알 수 있다.
상술한 두께를 갖는 p형 콘택트층에 있어서, 본 발명은 고의로 상기 층으로부터 수소원자를 일탈시키지 않고, 층의 심부에 수소원자를 존재시킨다. "심부"란 p형 콘택트층의 표면으로부터 떨어져 있는 부분을 의미하로, 발광층측의 영역이다. 수소원자를 고의로 존재시키는 영역에 있어서, p형 불순물과 고의로 존재시킨 수소원자 사이의 원자 농도의 비율(수소원자/p형 불순물)은 1/10~2/1이 바람직하고, 1/5~1.5/1이 보다 바람직하다. 더욱 바람직하게는, 상기 비는 실질적으로 1/1이다. 첨가되는 p형 불순물과 고의로 함께 존재시키는 수소원자는 상기 영역 내에서 전기 적으로 불활성인 복합체를 정량적으로 형성한다. p형 불순물과 수소원자는 SIMS와 같은 분석수단에 의해 정량될 수 있다. SIMS에 의한 정량은 프로파일 곡선이 평탄한 부분에 대해서 행한다.
상기 p형 불순물을 전기적으로 불활성화시키기 위해서 고의로 존재시킨 수소원자는 순방향 전압(Vf) 및 역치 전압(Vth)을 낮추고, 이것을 위해서는 소정 수준을 초과하는 영역(두께)이 필요하다. 예컨대 두께는 p형 콘택트층의 전체 두께의 40% 이상이다. 바람직하게는, p형 콘택트층의 전체 두께의 70%를 초과하는 영역이다.
첨가한 p형 불순물과 함께 전기적으로 불활성인 복합체를 구성하는 거의 모든 수소원자를 층외로 고의로 일탈시키는 종래기술에 따른 열처리 수단은 본 발명에 따른 특정 영역에 수소원자를 고의로 잔존시키기 위한 충분한 기술 수단으로서 작용하지 않는다. 본 발명에 있어서, p형 불순물을 함유하는 층을 p형 불순물을 첨가하여 형성한 후, 주로 불활성 가스로 구성된 분위기에서 열처리를 행하여 일부 수소원자를 고의로 잔존시킨 영역을 형성한다. 상기 열처리에는 성장에 사용되는 성장로를 사용해도 좋다.
p형 콘택트층의 성장을 종료한 후의 냉각공정에 있어서, 상기 층을 불활성 가스로 주로 구성된 분위기 내에서 제어된 속도로 냉각하여, 일부 수소원자를 잔존시킨 영역을 형성한다. 냉각을 시작하는 온도(예컨대, p형 콘택트층의 형성 온도)가 동일할 경우에는, 냉각속도가 커지면, 수소원자를 고의로 잔존시킨 영역의 폭(두께)은 감소한다. 냉각속도가 동일할 경우, 냉각을 시작하는 온도가 고온이면 수 소원자를 고의로 잔존시킨 영역의 폭(두께)은 감소한다.
p형 콘택트층의 냉각은 질소(N2), 아르곤(Ar) 또는 헬륨(He)과 같은 불활성 가스와 수소(H2) 가스의 혼합 분위기 내에서 실시할 수 있다. 냉각을 수소 체적비가 큰 분위기 내에서 행하면, 수소원자를 고의로 잔존시킨 영역의 폭(두께)이 증가한다.
일부 수소원자를 고의로 잔존시키는 영역의 폭(두께)은 냉각 시작온도, 냉각속도 및 분위기 구성 이외에, 냉각장치의 형태에 따라 변화한다. 그러므로, 냉각속도를 일률적으로 규정할 수 없지만, Mg가 도프된 GaN층을 95체적% 질소 및 5체적% 수소의 혼합 분위기 내에서 성장 온도인 1050℃로부터 실온까지 냉각할 경우, 수소원자를 고의로 잔존시킨 영역을 형성하기에 적합한 냉각속도는 일반적으로 분당 40~120℃이다. AlXGaYN (0≤X, Y≤1, X+Y=1)층과 같은 알루미늄 함유 층의 경우에는냉각속도가 작아도(느려도) 허용가능하다.
p형 콘택트층에 도프된 p형 불순물의 원자 농도의 분포는 냉각속도 및 냉각시의 분위기 가스의 구성을 변화시켜도 거의 변화하지 않는다. 따라서, p형 콘택트층에 함유되어 있는 수소원자의 감소율의 냉각속도 의존성을 미리 조사하면, 그 감소율을 기초로 하여 냉각속도 등을 조정함으로써, p형 콘택트층의 심부의 p형 불순물과 수소원자 사이의 원자 농도비가 대략 1:1인 영역을 형성하는 것이 가능해 진다.
n형 도전성 투광성 재료의 특성, 특히 캐리어 농도는 재료 및 조성을 바꿈으 로써 변화될 수 있다. n형 도전성 투광성 재료의 특성에 따라, 수소원자의 농도를 저감시킴으로써 p형 콘택트층의 표층층 영역에 전기적으로 활성화된 p형 불순물을 다량 함유하는 저저항영역을 형성할 수 있다. 불활성 가스만으로 구성된 분위기 내에서 냉각을 행하는 것이 효과적이다. 예컨대, 질소, 아르곤 또는 헬륨으로 구성된 분위기 내에서 냉각을 행하는 것이 효과적이다. 구체적으로, 예컨대 p형 콘택트층을 MOCVD법에 의해 성장시킨 후, 성장시의 분위기를 구성하는 수소 가스를 주로 질소 가스로 이루어진 분위기로 변경하여 냉각을 행한다. 그 결과, 냉각시에 다량의 수소원자를 고의로 함유한 영역이 상기 바람직한 비율로 수소 가스를 함유하는 분위기 내에서 p형 콘택트층의 심부에 형성되고, 그 후에 분위기를 구성하는 가스를주로 불활성 가스로 이루어진 분위기로 변경하여 냉각을 행하여, 다량의 수소 원자를 고의로 잔존시킨 심부에 고저항 영역이 형성되는 동시에, 수소원자의 농도가 상기 심부 영역의 수소농도의 1/3 이하인 표층 영역에 저저항 영역으로서 p형 콘택트층이 형성된다.
p형 콘택트층의 표층 영역에 저저항 영역을 형성할 때의 냉각속도는 다량의 수소원자를 잔류시킨 심부에 상기 영역을 형성하기 위해 채용한 냉각속도보다 큰(빠른) 것이 바람직하다. 암모니아(NH3)와 같은 수소와 질소로 이루어진 화합물의 가스로 주로 구성된 분위기 내에서 p형 콘택트층의 표층 영역에 저저항층을 형성하기 위한 냉각 조작을 행하는 것이 고려될 수 있지만, 이것은 일부 경우에 있어서 수소와 질소 사이의 화학결합의 해방에 인하여 방출되는 수소(원자)가 냉각시 p형 콘택트층의 표층 영역을 침입하는 경우가 있기 때문에 바람직하지 않다.
n형 반도체층 및 발광층에 있어서, 각종 조성 및 각종 구조를 갖는 것들이 공지되어 있고, 이러한 공지된 층에 포함되는 것들을 아무런 제한없이 본 발명에 사용할 수 있다. 또한, 부극에 대해서도 각종 조성 및 각종 구조가 공지되어 있고, 이들 공지된 전극에 포함되는 부극을 아무런 제한없이 본 발명에 사용할 수 있다.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자는 당업계에 공지된 수단에 의해 투명 커버를 일체적으로 적용하여 램프를 구성하는데 사용될 수 있다. 또한, 본 발명의 질화갈륨계 화합물 반도체 발광소자와 형광체를 함유하는 커버를 조합시켜서 백색 램프를 제조할 수도 있다.
실시예
이하에, 본 발명을 그 실시예를 참조하여 상세하게 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 아니다.
(실시예 1)
본 실시예는 수소를 고의로 잔류시킨 영역을 포함하는 p형 GaN계 반도체층 상에 직접 배열된 ITO 정극을 갖는 GaN계 반도체 LED를 구체적으로 설명한다.
도 2는 본 실시예에 기재된 LED(10)를 제작하기 위해서 사용한 에피택셜 구조체(11)의 단면 모식도를 나타낸다. 도 3은 LED(10)의 평면 모식도이다.
적층 구조체(11)에 있어서 사파이어의 C면((0001)결정면)으로 이루어진 기판(101) 상에 AlN으로 이루어진 버퍼층(도시하지 않음)을 통해서 언도프 GaN층(층 두께=2㎛)(102), 규소(Si) 도프 n형 GaN층(층두께=2㎛, 캐리어 농도=1×1019cm-3)(103), Si 도프 n형 Al0.07Ga0.93N 클래드층(층두께=12.5nm, 캐리어 농도=1×1018cm-3)(104), 6층의 Si 도프 GaN 장벽층(층두께=14.0nm, 캐리어 농도=1×1018cm-3) 및 5층의 언도프 In0.20Ga0.80N 우물층(층두께=2.5nm)을 포함하는 다중 양자우물 구조를 갖는 발광층(105), Mg 도프 p형 Al0.07Ga0.93N 클래드층(층두께=10nm)(106), 및 Mg 도프 p형 GaN 콘택트층(층두께=100nm)(107)을 순차적으로 적층한다. 상기 적층 구조체(11)의 각 구성층(102~107)은 일반적인 감압 MOCVD 수단에 의해 성장시킨다.
특히, Mg 도프 p형 GaN 콘택트층(107)은 이하의 순서에 의해 성장된다.
(1) Mg 도프 p형 Al0.07Ga0.93N 클래드층(106)의 성장이 종료된 후, 성장 반응 로 내부의 압력을 2×104Pascal(Pa)로 설정한다.
(2) 트리메틸갈륨과 암모니아를 원료로 사용하고, 비스시클로펜타마그네슘(bis-Cp2Mg)을 Mg의 도핑원으로 사용하여, 1050℃에서 Mg 도프 p형 GaN층의 기상 성장을 시작한다.
(3) 트리메틸갈륨, 암모니아 및 Mg의 도핑원을 성장 반응로 내로 4분간에 걸쳐서 연속적으로 공급하여, 층두께 0.1㎛의 Mg 도프 p형 GaN층을 성장시킨다.
(4) 트리메틸갈륨과 bis-Cp2Mg의 성장 반응로 내로의 공급을 정지하여 Mg 도프 p형 GaN층의 성장을 정지한다.
Mg 도프 p형 GaN층으로 이루어진 p형 콘택트층(107)의 기상 성장을 종료한 직후, 기판(101)을 가열하기 위해서 사용되는 고주파 유도 가열기에 대한 전원 공급을 정지한다. 각 구성층(102~107)을 기상에서 성장시킨 성장 반응로 내에서 적층 구조체(11)의 냉각을 시작한다. 냉각시의 분위기는 적층 구조체(11)의 각 구성층를 기상 성장시키는데 사용되는 수소 캐리어 가스와 질소를 혼합함으로써 형성된다. 질소와 수소의 혼합비는 체적비로 95:5이다. 이 상태에서, 기판의 온도를 실온까지 20분에 걸쳐 저하시킨다. 즉, 평균 냉각속도는 분당 53℃이다.
실온까지 냉각을 행한 후, 성장 반응로로부터 적층 구조체(11)를 꺼내고, Mg 도프 GaN층으로 이루어진 콘택트층(107) 중의 마그네슘 및 수소의 원자 농도를 일반적인 SIMS 분석법에 의해 정량한다. Mg 원자는 7×1019cm-3의 농도로 표면으로부터 깊이 방향으로 거의 일정한 농도로 분포되어 있다. 한편, 수소원자의 함량은 표층 영역에서 약 2×1019cm-3 정도로 작지만, 표면으로부터 깊이 30nm 이상의 깊이에서는 6×1019cm-3의 실질적으로 일정한 농도로 존재한다. 따라서, Mg와 수소 사이의 원자 농도의 비가 대략 1:1인 영역이 하층(106)과의 접합 계면으로부터 두께 증가방향으로 70nm의 두께에 이르는 Mg 도프 p형 GaN층(107)의 최심부에 형성되어 있는 것이 증명된다. 이 영역의 저항은 전류-전압(I-V) 특성으로부터 약 2kΩ으로 측정된다.
상기 p형 콘택트층(107)을 구비한 적층 구조체(11)를 사용해서 LED(10)를 제조한다. 우선, n형 오믹전극(108)이 형성될 영역에 통상의 드라이 에칭을 가하여, 이 영역에서만 Si 도프 GaN층(103)의 표면을 노출시킨다. 서로 적층된 티타늄(Ti)/ 알루미늄(Al)을 포함하는 n형 오믹전극(108)을 형성한다. 고의로 수소를 잔류시킨 영역을 포함하는 p형 콘택트층의 실질적으로 전체 표면 상에 두께 350nm의 ITO로 이루어진 p형 오믹전극(109)을 형성한다. 또한, 상기 p형 오믹전극(109) 상에 Ti, Au, Al 및 Au를 이 순서로 순차 적층함으로써 정극 본딩패드(110)를 형성한다(Ti가 오믹전극측 상에 위치함).
정극 본딩패드(110)를 형성한 후, 사파이어 기판(101)의 이면을 다이아몬드 미세 분말과 같은 연마재를 사용하여 연마하여, 최종적으로 경면으로 한다. 그 후, 적층 구조체(11)를 정방형으로 재단하여, 350㎛각의 LED(10)로 분리한다. 각 LED(10)를 리드프레임 상에 적재하고, 금(Au)선으로 리드프레임에 결선시킨다.
이렇게 마운팅된 LED의 오믹전극(108, 109) 사이에 순방향 전류를 통전시켜 전기적 특성 및 발광 특성을 평가한다. 순방향 전류를 20mA로 했을 때의 순방향 전압(Vf)은 3.2V이다. 외부로 투과하는 발광광의 파장은 455nm이다. 일반적인 적분구(integrating sphere)에 의해 측정한 발광 출력은 10mW이다. 이러한 특성을 갖는 LED를 지름 2인치의 디스크 기판(101)의 실질적으로 전면에 형성된 약 10,000개의 LED(외관 불량의 LED를 제외한 제품)에 대해서 변동없이 얻을 수 있다.
LED(10)에 대해서 간단한 정전 파괴시험을 실시한다. 정전기가 돌발적으로 인가된다는 가정하에, 펄스(플러스) 전압을 전극 사이에 순간적으로 인가하고, 그 후에 역방향에서의 전극 사이의 단락을 조사한다. 100개의 샘풀 중에서, 1,000V 펄스 전압의 인가에 의해 파괴된 LED의 수는 1개뿐이다. 즉, 역전압(Vr)의 불량 발생율은 1%이다.
(실시예 2)
본 실시예에서는 실시예 1과는 다른 조건을 이용하여 수소를 고의로 잔류시킨 영역을 포함하는 p형 GaN계 반도체층 상에 ITO 전극을 직접 접촉시킨 GaN계 반도체 LED에 대해서 설명한다.
도 2는 본 실시예의 LED(10)를 제조하기 위해서 사용한 에피택셜 적층 구조체(11)의 단면 모식도를 나타낸다. 도 3은 LED(10)의 평면 모식도이다.
적층 구조체(11)에 있어서 사파이어의 C면((0001)결정면)으로 이루어진 기판(101) 상에, AlN으로 이루어진 버퍼층(도시하지 않음)을 통해서 언도프 GaN층 (층두께=2㎛)(102), 규소(Si) 도프 n형 GaN층(층두께=2㎛, 캐리어 농도=1×1019cm-3)(103), Si 도프 n형 Al0.07Ga0.93N 클래드층(층두께=12.5nm, 캐리어 농도=1×1018cm-3)(104), 6층의 Si 도프 GaN 장벽층(층두께=14.0nm, 캐리어 농도=1×1018cm-3)과 5층의 언도프 In0.20Ga0.80N 우물층(층두께=2.5nm )을 포함하는 다중 양자우물 구조를 갖는 발광층(105), Mg 도프 p형 Al0.07Ga0.93N 클래드층(층두께=10nm)(106), 및 Mg 도프 p형 GaN 콘택트층(층두께=100nm)(107)을 순차로 적층한다. 상기 적층 구조체(11)의 각 구성층(102~107)은 일반적인 감압 MOCVD 수단에 의해 성장시킨다.
특히, Mg 도프 p형 GaN 콘택트층(107)은 이하의 순서에 의해 성장된다.
(1) Mg 도프 p형 Al0.07Ga0.98N 클래드층(106)의 성장이 종료된 후, 성장 반응 로 내의 압력을 2×104Pascal(Pa)로 설정한다.
(2) 트리메틸갈륨과 암모니아를 원료로 사용하고, 비스시클로펜타마그네슘(bis-Cp2Mg)을 Mg의 도핑원으로 사용하여, 1050℃에서 Mg 도프 p형 GaN층의 기상 성장을 시작한다.
(3) 트리메틸갈륨, 암모니아 및 Mg의 도핑원을 성장 반응로 내로 4분간에 걸쳐서 연속적으로 공급하여 층두께 0.1㎛의 Mg 도프 p형 GaN층을 성장시킨다.
(4) 트리메틸갈륨과 bis-Cp2Mg의 성장 반응로 내로의 공급을 정지하여 Mg 도프 p형 GaN층의 성장을 정지한다.
Mg 도프 GaN층으로 이루어진 p형 콘택트층(107)의 기상성장을 종료시킨 직후, 기판(101)을 가열하기 위해서 사용되는 고주파 유도 가열기에 대한 전원 공급을 정지한다. 각 구성층(102~107)을 기상에서 성장시키는 성장 반응로 내에서, 적층 구조체(11)의 냉각을 시작한다. 냉각시의 분위기는 적층 구조체(11)의 각 구성층을 기상 성장시키는데 사용되는 수소 캐리어 가스와 암모니아를 혼합함으로써 형성된다. 암모니아의 농도는 체적비로 수소의 0.2%이다. 이러한 상태에서, 기판의 온도를 1분 30초에 걸쳐서 800℃까지 저하하고, 암모니아의 공급을 정지한 후, 온도를 실온까지 저하시킨다. 즉, 평균 냉각속도는 실시예 1에서와 마찬가지로 분당 53℃이다.
실온까지 냉각을 행한 후, 성장 반응로로부터 적층 구조체(11)를 꺼내고, Mg 도프 GaN층으로 이루어진 p형 콘택트층(107) 중의 마그네슘 및 수소의 원자 농도를 실시예 1과 동일한 방법으로 정량한다. Mg 원자는 1.5×1020cm-3의 농도로 표면으로부터 깊이 방향으로 거의 일정한 농도로 분포되어 있다. 한편, 수소원자의 함량은 실질적으로 약 7.5×1019cm-3으로 일정하다. 따라서, Mg 도프 p형 GaN층 중의 Mg와 수소 사이의 원자 농도비는 실질적으로 2:1이다. 이 영역의 저항은 전류-전압(I-V) 특성으로부터 약 2kΩ으로 측정된다.
상기 p형 콘택트층(107)을 구비한 적층 구조체(11) 상에 실시예 1과 동일한 방법으로 ITO 등을 형성하여 LED(10)를 제조한다.
그 후, 실시예 1과 마찬가지로 적층 구조체(11)를 정방형으로 재단하여 350㎛각의 LED(10)로 분리하고, 각 LED(10)를 리드프레임 상에 적재하고, 금(Au)선으로 리드프레임에 결선시킨다.
이러게 마운팅된 LED의 오믹전극(108, 109) 사이에 순방향 전류를 통전하여 전기적 특성 및 발광 특성을 평가한다. 순방향 전류를 20mA라고 했을 때의 순방향 전압(Vf)은 3.1V이다. 외부로 투과하는 발광광의 파장은 455nm이다. 일반적인 적분구에 의해 측정한 발광 출력은 10.5mW이다. 이러한 특성을 갖는 LED를 지름 2인치의 디스크 기판의 실질적으로 전면에 형성된 약 10,000개의 LED(외관 불량의 LED를 제외한 제품)에 대해서 변동없이 얻을 수 있다.
실시예 1과 동일한 방법으로 LED(10)에 대해서 간단한 정전 파괴시험을 실시한다. 정전기가 돌발적으로 인가된다는 가정하에, 펄스(플러스) 전압을 전극 사이에 순간적으로 인가하고, 그 후에 역방향에서의 전극 사이의 단락을 조사한다. 100 개의 샘풀 중에서, 1,000V 펄스 전압의 인가에 의해 파괴된 LED의 수는 1개뿐이다. 즉, 역전압(Vr)의 불량 발생율은 1%이다.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자는 양호한 발광 출력 및 낮은 구동전압을 갖는다. 따라서, 그 산업상 유용성은 매우 크다.

Claims (11)

  1. 질화갈륨계 화합물 반도체로 이루어고, 기판 상에 순차로 적층된 n형 반도체층, 발광층 및 p형 반도체층, 그리고 상기 p형 반도체층 및 n형 반도체층과 각각 접촉하도록 배열되어 있는 정극 및 부극을 포함하는 질화갈륨계 화합물 반도체 발광소자로서:
    상기 p형 반도체층은 p형 GaN 콘택트층을 포함하며, 이 p형 GaN 콘택트층이 정극과 접촉하고 있고,
    상기 정극과 접촉하는 상기 p형 GaN 콘택트층 중에는 p형 불순물과 수소원자가 공존하는 영역이 존재하고, 상기 정극의 적어도 상기 p형 GaN 콘택트층과 접촉하는 부분이 n형 도전성 투광성 재료로 이루어지고,
    상기 p형 GaN 콘택트층의 정극과 접하는 표층영역에서의 수소원자 농도가 p형 불순물 농도에 대하여 1/10 이상~1/3 이하이고, 심부에서의 수소원자 농도가 p형 불순물 농도와 실질적으로 서로 같은 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 p형 불순물과 수소원자가 공존하는 영역의 두께가 상기 p형 GaN 콘택트층의 전체 두께의 40% 이상인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  6. 제 5 항에 있어서, 상기 p형 불순물과 수소원자가 공존하는 영역의 두께가 상기 p형 GaN 콘택트층의 전체 두께의 70% 이상인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  7. 제 1 항에 있어서, 상기 n형 도전성 투광성 재료는 ITO, TiO2, ZnO, Bi2O3, MgO, ZnAlO, ZnS 및 SnO2로 이루어진 군에서 선택된 1종 이상의 재료인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  8. 제 7 항에 있어서, 상기 n형 도전성 투광성 재료는 적어도 ITO를 함유하는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  9. 제 1 항에 있어서, 상기 정극의 n형 도전성 투광성 재료로 이루어진 부분의 두께가 35nm~10㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  10. 제 9 항에 있어서, 상기 정극의 n형 도전성 투광성 재료로 이루어진 부분의 두께가 100nm~1㎛인 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.
  11. 제 1 항에 기재된 질화갈륨계 화합물 반도체 발광소자를 포함하는 것을 특징으로 하는 램프.
KR1020087005574A 2005-09-06 2006-09-05 질화갈륨계 화합물 반도체 발광소자 KR101232031B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00258184 2005-09-06
JP2005258184A JP4841206B2 (ja) 2005-09-06 2005-09-06 窒化ガリウム系化合物半導体発光素子
PCT/JP2006/317930 WO2007029841A1 (en) 2005-09-06 2006-09-05 Gallium nitride-based compound semiconductor light-emitting device

Publications (2)

Publication Number Publication Date
KR20080035682A KR20080035682A (ko) 2008-04-23
KR101232031B1 true KR101232031B1 (ko) 2013-02-12

Family

ID=37934894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087005574A KR101232031B1 (ko) 2005-09-06 2006-09-05 질화갈륨계 화합물 반도체 발광소자

Country Status (7)

Country Link
US (1) US7847314B2 (ko)
EP (1) EP1922768B1 (ko)
JP (1) JP4841206B2 (ko)
KR (1) KR101232031B1 (ko)
CN (1) CN100568562C (ko)
TW (1) TWI315106B (ko)
WO (1) WO2007029841A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283551A (ja) 2008-05-20 2009-12-03 Showa Denko Kk 半導体発光素子及びその製造方法、ランプ
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
US8669585B1 (en) * 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020602A (en) 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP2002033279A (ja) 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd p型窒化物半導体の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538628B2 (ja) * 1994-10-18 2004-06-14 豊田合成株式会社 3族窒化物半導体発光素子の製造方法
JP3233139B2 (ja) 1999-09-30 2001-11-26 松下電器産業株式会社 窒化物半導体発光素子及びその製造方法
US6984851B2 (en) * 2000-06-21 2006-01-10 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting diode, light-emitting diode lamp, light source, electrode for group-III nitride semiconductor light-emitting diode, and method for producing the electrode
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
JP3833227B2 (ja) * 2003-11-04 2006-10-11 昭和電工株式会社 III族窒化物p型半導体の製造方法およびIII族窒化物半導体発光素子
JP4901115B2 (ja) * 2004-03-04 2012-03-21 昭和電工株式会社 窒化ガリウム系半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020602A (en) 1996-09-10 2000-02-01 Kabushiki Kaisha Toshba GaN based optoelectronic device and method for manufacturing the same
JP2002033279A (ja) 2000-07-13 2002-01-31 Matsushita Electric Ind Co Ltd p型窒化物半導体の製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jpn. J. Appl. Phys., Vol.43, No. 1, 23-29[Hydrogen Dissociation from Mg-doped GaN, 출판일 2004.01.13] *
Jpn. J. Appl. Phys., Vol.43, No. 1, 23-29[Hydrogen Dissociation from Mg-doped GaN, 출판일 2004.01.13]*
Solid State Electron. 49, 1381-1386[Investigation of ITO ohmic contact to p-GaN and its application to high-brightness GaN-based LEDs, 인터넷 공개일 2005.07.18] *
Solid State Electron. 49, 1381-1386[Investigation of ITO ohmic contact to p-GaN and its application to high-brightness GaN-based LEDs, 인터넷 공개일 2005.07.18]*

Also Published As

Publication number Publication date
EP1922768B1 (en) 2014-06-25
CN100568562C (zh) 2009-12-09
TWI315106B (en) 2009-09-21
TW200802959A (en) 2008-01-01
CN101258615A (zh) 2008-09-03
JP2007073690A (ja) 2007-03-22
WO2007029841A1 (en) 2007-03-15
JP4841206B2 (ja) 2011-12-21
EP1922768A4 (en) 2010-12-22
US7847314B2 (en) 2010-12-07
KR20080035682A (ko) 2008-04-23
EP1922768A1 (en) 2008-05-21
US20090152585A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR100406200B1 (ko) 이중 헤테로구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치
EP2012372B1 (en) Method for manufacturing gallium nitride compound semiconductor light emitting element
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
KR101087601B1 (ko) 화합물 반도체 발광소자 및 그것의 제조방법
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR101025500B1 (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
KR20100082379A (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR20080104363A (ko) 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프
WO2007108531A1 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
KR100827993B1 (ko) 질화갈륨계 반도체 소자
US7436045B2 (en) Gallium nitride-based semiconductor device
KR101232031B1 (ko) 질화갈륨계 화합물 반도체 발광소자
US7525128B2 (en) Zinc-oxide-based double-heterostructure light-emitting diode
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
CN108365060B (zh) GaN基LED的外延结构及其生长方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100813

Effective date: 20121023

Free format text: TRIAL NUMBER: 2010101006187; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100813

Effective date: 20121023

N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6