KR101226073B1 - Strain engineered composite semiconductor substrates and methods of forming same - Google Patents
Strain engineered composite semiconductor substrates and methods of forming same Download PDFInfo
- Publication number
- KR101226073B1 KR101226073B1 KR1020117012475A KR20117012475A KR101226073B1 KR 101226073 B1 KR101226073 B1 KR 101226073B1 KR 1020117012475 A KR1020117012475 A KR 1020117012475A KR 20117012475 A KR20117012475 A KR 20117012475A KR 101226073 B1 KR101226073 B1 KR 101226073B1
- Authority
- KR
- South Korea
- Prior art keywords
- iii
- substrate
- nitride material
- strained
- seed layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 205
- 239000002131 composite material Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000000463 material Substances 0.000 claims abstract description 200
- 239000002019 doping agent Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000001816 cooling Methods 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 230000003313 weakening effect Effects 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 description 33
- 239000010980 sapphire Substances 0.000 description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 21
- 229910010271 silicon carbide Inorganic materials 0.000 description 21
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 17
- 239000010408 film Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005498 polishing Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 229910052738 indium Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000001939 inductive effect Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004381 surface treatment Methods 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000227 grinding Methods 0.000 description 6
- 238000000678 plasma activation Methods 0.000 description 6
- CUOITRGULIVMPC-UHFFFAOYSA-N azanylidynescandium Chemical compound [Sc]#N CUOITRGULIVMPC-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000011272 standard treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003623 transition metal compounds Chemical class 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Abstract
지지 기판 위에 변형된 III-질화물 재료 시드층을 구비하는 복합 기판들이 생성된다. 복합 기판을 생성하는 방법들은 복합 기판 위에 형성될 디바이스 구조의 격자 상수와 실질적으로 일치하는 격자 상수를 생성하기 위해 III-질화물 재료에서 원하는 격자 변형을 발전시키는 단계를 포함한다. III-질화물 재료는 Ga 극성 또는 N 극성으로 형성될 수 있다. 원하는 격자 변형은 III-질화물 재료와 성장 기판 사이에 버퍼층을 형성하고, III-질화물 재료에 도펀트를 주입하거나 불순물을 도입하여 그 격자 상수를 변경하는 단계, 또는 상이한 열팽창 계수(CTE)를 갖는 성장 기판 위에 CTE를 갖는 III-질화물 재료를 형성하는 단계에 의해 발전될 수 있다.Composite substrates are created having a modified III-nitride material seed layer over the support substrate. Methods of producing a composite substrate include developing a desired lattice strain in the III-nitride material to produce a lattice constant that substantially matches the lattice constant of the device structure to be formed over the composite substrate. III-nitride materials may be formed with Ga polarity or N polarity. The desired lattice strain can be achieved by forming a buffer layer between the III-nitride material and the growth substrate, implanting dopants or introducing impurities into the III-nitride material to change its lattice constant, or growth substrates having different coefficients of thermal expansion (CTE) Can be developed by forming a III-nitride material having a CTE thereon.
Description
본 발명은 일반적으로 반도체 구조들 또는 디바이스들의 제조에 사용하기 위한 조절된 기판들의 제조, 반도체 구조들 또는 디바이스들의 제조 중 형성되는 중간 구조들, 및 조절된 기판들을 이용하는 반도체 구조들 또는 디바이스들에 관한 것이다.The present invention relates generally to the manufacture of conditioned substrates for use in the manufacture of semiconductor structures or devices, to intermediate structures formed during the manufacture of semiconductor structures or devices, and to semiconductor structures or devices using conditioned substrates. will be.
반도체 재료의 하나 이상의 층들을 포함하는 기판들은 예를 들어 집적 회로(IC) 디바이스들(예컨대, 로직 프로세서들 및 메모리 디바이스들), 방사선 방출 디바이스들(radiation emitting devices)(예컨대, 발광 다이오드들(LEDs), 공진 공동 발광 다이오드들(RCLEDs), 및 수직 공동 면발광 레이저들(vertical cavity surface emitting lasers; VCSELs)), 및 방사선 감지 디바이스들(radiation sensing devices)(예컨대, 광 센서들)을 포함하는 매우 다양한 반도체 구조들 및 디바이스들을 형성하는 데 사용된다. 이와 같은 반도체 디바이스들은 통상 반도체 기판의 표면 위 및/또는 표면에 한층 한층씩(layer-by-layer manner)(즉, 리소그라피로) 형성된다.Substrates comprising one or more layers of semiconductor material are for example integrated circuit (IC) devices (eg, logic processors and memory devices), radiation emitting devices (eg, light emitting diodes (LEDs). ), Resonant cavity light emitting diodes (RCLEDs), and vertical cavity surface emitting lasers (VCSELs), and radiation sensing devices (eg, optical sensors). Used to form various semiconductor structures and devices. Such semiconductor devices are typically formed in a layer-by-layer manner (ie, lithography) on and / or on the surface of the semiconductor substrate.
역사적으로, 반도체 디바이스 제조 산업에서 사용되어 온 대부분의 이와 같은 반도체 기판들은 실리콘 재료의 얇은 디스크들 또는 "웨이퍼들(wafers)"로 구성된다. 이와 같은 실리콘 재료의 웨이퍼들은 먼저 큰 대략 원통형의 실리콘 단결정 잉곳(single crystal ingot)을 형성하고 이어서 단결정 잉곳을 그 종축에 수직으로 절단(slicing)하여 복수의 실리콘 웨이퍼들을 형성하여 제조된다. 이와 같은 실리콘 웨이퍼들은 30 센티미터(30 cm) 이상(약 20 인치(12 in) 이상)의 직경을 가질 수 있다. 실리콘 웨이퍼들은 일반적으로 수백 미크론(예컨대, 약 700 미크론) 이상의 두께를 가지지만, 실리콘 웨이퍼의 주면(major surface) 위의 반도체 재료의 매우 얇은 층(예컨대, 약 3백 나노미터(300 nm) 이하)만이 실리콘 웨이퍼 위에 능동 소자들(active devices)을 형성하기 위해 실제로 사용된다.Historically, most such semiconductor substrates that have been used in the semiconductor device manufacturing industry consist of thin disks or "wafers" of silicon material. Wafers of this silicon material are produced by first forming a large, substantially cylindrical silicon single crystal ingot, followed by slicing the single crystal ingot perpendicular to its longitudinal axis to form a plurality of silicon wafers. Such silicon wafers may have a diameter of 30 centimeters (30 cm) or more (about 20 inches (12 in) or more). Silicon wafers typically have a thickness of several hundred microns (eg, about 700 microns) or more, but a very thin layer of semiconductor material (eg, about 300 nanometers (300 nm) or less) on the major surface of the silicon wafer. Only practically are used to form active devices on a silicon wafer.
반도체 디바이스들의 속도 및 전력 효율은 기판의 잔류 벌크 반도체 재료(remaining bulk semiconductor material)로부터 반도체 디바이스들을 형성하기 위해 실제로 사용되는 반도체 기판 위의 반도체 재료의 부분을 전기적으로 절연시킴으로써 개선될 수 있다는 것이 발견되었다. 그 결과, 약 3백 나노미터(300 nm) 이하의 두께를 가진 비교적 얇은 반도체 재료의 층이 유전체 재료층(a layer of dielectric material)(예컨대, 실리콘 이산화물(SiO2), 실리콘 질화물((Si3N4) 또는 알루미늄 산화물(Al2O3)) 위에 배치되는 소위 "조절된 기판들(engineered substrates)"이 개발되었다. 선택적으로, 유전체 재료의 층은 상당히 얇을 수 있고(예컨대, 너무 얇아서 종래의 반도체 디바이스 제조 장비로는 취급할 수 없음), 반도체 재료 및 유전체 재료의 층은 제조 장비에 의해 전체 조절된 기판의 취급을 용이하게 하기 위해 상대적으로 큰 호스트 또는 베이스 기판(base substrate) 위에 배치될 수 있다. 그 결과, 베이스 기판은 종종 이 기술에서 "핸들(handle)" 또는 "핸들링(handling)" 기판이라 한다. 베이스 기판은 또한 실리콘 이외의 반도체 재료를 포함할 수 있다.It has been found that the speed and power efficiency of semiconductor devices can be improved by electrically insulating a portion of the semiconductor material over the semiconductor substrate that is actually used to form the semiconductor devices from the remaining bulk semiconductor material of the substrate. . As a result, a relatively thin layer of semiconductor material having a thickness of about 300 nanometers (300 nm) or less results in a layer of dielectric material (eg, silicon dioxide (SiO 2 ), silicon nitride ((Si 3) So-called “engineered substrates” have been developed that are disposed on N 4 ) or aluminum oxide (Al 2 O 3 ). Alternatively, the layer of dielectric material can be quite thin (eg, too thin Layer of semiconductor material and dielectric material may be disposed on a relatively large host or base substrate to facilitate handling of the substrate controlled by the manufacturing equipment. As a result, the base substrate is often referred to in this technology as a "handle" or "handling" substrate, which may also include semiconductor materials other than silicon.
매우 다양한 조절된 기판들이 이 기술에서 알려져 있고, 예를 들어 실리콘(Si), 게르마늄(Ge), III-V형 반도체 재료들, 및 II-VI형 반도체 재료들과 같은 반도체 재료들을 포함할 수 있다. A wide variety of controlled substrates are known in the art and may include semiconductor materials such as, for example, silicon (Si), germanium (Ge), III-V type semiconductor materials, and II-VI type semiconductor materials. .
예를 들어, 조절된 기판은 예를 들어 알루미늄 산화물(Al2O3)("사파이어(sipphire)"라 불릴 수 있음)과 같은 베이스 기판의 표면 위에 형성되는 III-V형 반도체 재료의 에피택셜 층을 포함할 수 있다. 이와 같은 조절된 기판을 이용하여, 추가의 재료층들이 형성될 수 있고 III-V형 반도체 재료의 에피택셜 층 위에서 처리(예컨대, 패터닝)되어 조절된 기판 위에 하나 이상의 디바이스들을 형성한다.For example, the controlled substrate is an epitaxial layer of III-V type semiconductor material formed over the surface of the base substrate, such as, for example, aluminum oxide (Al 2 O 3 ) (which may be called “sipphire”). It may include. Using such a controlled substrate, additional layers of material may be formed and processed (eg, patterned) over the epitaxial layer of III-V type semiconductor material to form one or more devices on the controlled substrate.
반도체 층들, 예를 들어 III-질화물 재료들에서의 변형은 여러 이유로 바람직하지 않다. 변형된 층들은 일반적으로 결함들/전위들(defects/dislocations)의 밀도를 증가시키고 심지어 막들에 균열(crack)을 생기게 할 수 있다. 예를 들어, 변형 효과들은 높은 인듐 함량 InGaN 발광 디바이스들에 주된 손실인데, 그 이유는 이와 같은 디바이스들에 필요로 되는 증가된 인듐 백분율은 변형도를 상승시키기 때문이다. 이들 층들은 상 분리된 재료(phase separated material)의 시작 및 층을 통한 인듐의 얻어진 불균일 분포를 방지하기 위해 단지 극히 얇은 두께 및 낮은 인듐 함량에서 성장될 수 있어, 재료 목표들을 달성하기 위한 비실용적인 접근방법으로 된다.Deformation in semiconductor layers, for example III-nitride materials, is undesirable for several reasons. Deformed layers generally increase the density of defects / dislocations and may even cause cracks in the films. For example, strain effects are the major loss for high indium content InGaN light emitting devices, because the increased indium percentage needed for such devices increases the strain. These layers can be grown only at extremely thin thicknesses and low indium contents to prevent the beginning of phase separated material and the resulting uneven distribution of indium through the layers, thus making an impractical approach to achieving material targets. It is a way.
변형이 유도되는 하나의 방법은 반도체 층들이 처리 중 경험할 수 있는 온도 변화들을 통하는 것이다. 반도체 재료의 층이 상승된 온도에서 이종 기판(heterogeneous substrate) 또는 복합 구조 위에 형성(예컨대, 에피택셜 성장)될 때, 얻어진 구조는 실온까지 냉각되기 때문에, 각각의 인접한 재료들이 나타내는 열팽창(CTE) 계수들의 어떤 차이때문에 격자 변형이 반도체 재료의 결정 격자에 도입될 수 있다. 반도체 재료가 나타내는 열팽창 계수보다 높은 열팽창 계수를 하부 재료가 나타내면, 반도체 재료는 얻어진 구조의 냉각시 압축 변형 상태로 배치될 수 있다. 대조적으로, 반도체 재료가 나타내는 열팽창 계수보다 작은 열팽창 계수를 하부 재료가 나타내면, 반도체 재료는 얻어진 구조의 냉각시 인장 변형의 상태로 배치될 수 있다. 이와 같은 격자 변형은 제조될 수 있는 디바이스들에 대해 제한들을 지우는 여러 반도체 디바이스들 및 공정들이 있다.One way in which deformation is induced is through temperature changes that semiconductor layers may experience during processing. When a layer of semiconductor material is formed (eg epitaxially grown) on a heterogeneous substrate or composite structure at elevated temperatures, the resulting structure is cooled to room temperature, so the coefficient of thermal expansion (CTE) exhibited by each adjacent material Because of some differences, lattice strain can be introduced into the crystal lattice of the semiconductor material. If the underlying material exhibits a coefficient of thermal expansion higher than that of the semiconductor material, the semiconductor material can be placed in a compressive strain state upon cooling of the obtained structure. In contrast, if the underlying material exhibits a coefficient of thermal expansion that is smaller than the coefficient of thermal expansion represented by the semiconductor material, the semiconductor material can be placed in a state of tensile strain upon cooling of the obtained structure. Such grating modifications have several semiconductor devices and processes that place restrictions on the devices that can be fabricated.
InGaN/AlGaN 막들의 성장을 위한 시드(seed)로서 이완된(relaxed)(즉 변형되지 않은) GaN의 사용은 InGaN의 경우에, 층을 통한 인듐의 얻어진 불균일 분포 및 상 분리된 재료의 시작(on set), 또는 AlGaN의 경우에, 막들의 가능한 균열을 방지하기 위해 극히 얇은 두께 및 낮은 인듐/알루미늄 함량으로 제한된다. 예로서, 막이 상분리되고 그러므로 격자 부정합 유도 변형 효과에 의해 열화되기 때문에 7%보다 큰 인듐 함량을 갖는 막들은 두껍게(즉 > 500 nm) 성장하기 곤란하다.The use of relaxed (ie undeformed) GaN as seed for the growth of InGaN / AlGaN films has resulted in the inhomogeneous distribution of indium through the layer and the start of phase separated material in the case of InGaN. set), or in the case of AlGaN, is limited to an extremely thin thickness and low indium / aluminum content to prevent possible cracking of the films. For example, films with indium content greater than 7% are difficult to grow thick (ie> 500 nm) because the films are phase separated and therefore degraded by the lattice mismatch induced strain effect.
상기의 관점에서, 에피택셜 막 위에 성장되거나 침착될 에피택셜 막과의 격자 부정합을 감소 또는 삭제시키는 데 적합한 격자 상수를 제공하는 기판 기술에 대한 요구가 있다.In view of the above, there is a need for a substrate technology that provides a lattice constant suitable for reducing or eliminating lattice mismatch with an epitaxial film to be grown or deposited over the epitaxial film.
본 발명의 실시예들은, 복합 기판 위에 형성될 디바이스 구조(예컨대 InGaN계 발광기)와 실질적으로 일치하는 격자 상수를 갖는 지지 기판(예컨대 GaN-온-사파이어 GANOS 또는 GaN-온-절연체 GANOI 등) 위에 변형된 III-질화물 재료 시드층(예컨대 GaN 등)을 포함하는 복합 기판의 제조와 관련이 있다.Embodiments of the present invention are modified on a support substrate (e.g., GaN-on-sapphire GANOS or GaN-on-insulator GANOI, etc.) having a lattice constant that substantially matches the device structure (e.g., InGaN-based light emitter) to be formed on the composite substrate. Related to the manufacture of a composite substrate comprising a III-nitride material seed layer (such as GaN, etc.).
일부 실시예들에 있어서, 반도체 기판을 제조하는 방법은, 원하는 격자 변형(lattice strain)을 갖는 제 1 기판 위에 III-질화물 재료를, 상기 III-질화물 재료의 제 1 표면 위에 Ga-면을 그리고 상기 III-질화물 재료의 제 2 표면 위에 N-면을 형성하여 변형된 도너 구조(strained donor structure)를 형성하는 단계를 포함한다. 부착면이 선택되고, 여기서 부착면은 N-극성 복합 기판(N-polar composite substrate)을 형성하기 위한 상기 제 1 표면 또는 Ga-극성 복합 기판(Ga-polar composite substrate)을 형성하기 위한 상기 제 2 표면이다. 약화된 영역이 상기 부착면과 상기 약화된 영역 사이에 변형된 시드층을 규정하고 상기 약화된 영역과 상기 부착면에 대향하는 표면 사이에 잔류 변형된 도너 구조를 규정하기 위해 미리 결정된 깊이로 상기 변형된 도너 구조에 형성된다. 이 방법은 또한 상기 III-질화물 재료의 상기 부착면에 지지 기판을 접합하는 단계; 및 상기 지지 기판 및 상기 변형된 시드층을 포함하는 변형된 복합 기판을 형성하기 위해 상기 약화된 영역에서 상기 변형된 시드층으로부터 상기 잔류 변형된 도너 구조를 분리하는 단계를 포함한다.In some embodiments, a method of making a semiconductor substrate includes drawing a III-nitride material over a first substrate having a desired lattice strain, a Ga-plane over the first surface of the III-nitride material, and Forming an N-plane over the second surface of the III-nitride material to form a strained donor structure. An attachment surface is selected, where the attachment surface is the first surface for forming an N-polar composite substrate or the second for forming a Ga-polar composite substrate. Surface. The deformation to a predetermined depth to define a seed layer in which the weakened region defines a strained seed layer between the attached and weakened regions and a residual strained donor structure between the weakened region and the surface opposite the attached surface. Formed in the donor structure. The method also includes bonding a support substrate to the attachment surface of the III-nitride material; And separating the residual strained donor structure from the strained seed layer in the weakened region to form a strained composite substrate comprising the support substrate and the strained seed layer.
다른 실시예들에 있어서, 반도체 기판을 제조하는 방법은 원하는 격자 변형을 갖는 성장 기판(growth substrate) 위에 상기 III-질화물 재료를 그리고 상기 III-질화물 재료의 상기 제 1 표면 위에 상기 Ga-면을 형성하여 변형된 도너 구조를 형성하는 단계를 포함한다. 제 1 표면과 약화된 영역 사이에 변형된 시드층을, 약화된 영역과 성장 기판 사이에 잔류 변형된 도너 구조를 규정하기 위해 약화된 영역이 미리 결정된 깊이로 변형된 도너 구조에 형성된다. 상기 방법은 또한 지지 기판을 III-질화물 재료의 제 1 표면에 접합하고 지지 기판 및 변형된 시드층을 포함하는 변형된 복합 기판을 형성하기 위해 약화된 영역에서 변형된 시드층으로부터 변형된 도너 구조를 분리하는 단게를 포함한다.In other embodiments, a method of manufacturing a semiconductor substrate forms the III-nitride material over a growth substrate having a desired lattice strain and the Ga-plane over the first surface of the III-nitride material. Thereby forming a modified donor structure. A strained seed layer is formed between the first surface and the weakened region, and the weakened region is formed in the modified donor structure to a predetermined depth to define a residual strained donor structure between the weakened region and the growth substrate. The method also provides a modified donor structure from the strained seed layer in the weakened region to bond the support substrate to the first surface of the III-nitride material and form a modified composite substrate comprising the support substrate and the strained seed layer. Includes steps to separate.
또 다른 실시예들에 있어서, 반도체 기판을 제조하는 방법은 변형된 도너 구조를 형성하는 단계를 포함한다. 도너 구조는 원하는 격자 변형을 갖는 성장 기판 위에 III-질화물 재료를 형성하고 III-질화물 재료의 제 1 표면 위에 Ga-면을 형성하고, 제 1 표면에 캐리어 기판을 접합하고, 성장 기판을 제거하여 N-면을 갖는 III-질화물 재료의 제 2 표면을 노출시켜 형성된다. 상기 방법은 또한 제 1 표면과 약화된 영역 사이에 변형된 시드층을, 약화된 영역과 제 1 표면 사이에 잔류 변형된 도너 구조를 규정하기 위해 미리 결정된 깊이로 변형된 도너 구조에 약화된 영역을 형성하는 단계를 포함한다. 상기 방법은 또한 지지 기판을 III-질화물 재료의 제 2 표면에 접합하는 단계 및 지지 기판 및 변형된 시드층을 포함하는 변형된 복합 기판을 형성하기 위해 약화된 영역에서 변형된 시드층으로부터 변형된 도너 구조를 분리하는 단계를 포함한다.In yet other embodiments, a method of manufacturing a semiconductor substrate includes forming a modified donor structure. The donor structure forms a III-nitride material over a growth substrate having a desired lattice strain, forms a Ga-plane over a first surface of the III-nitride material, bonds the carrier substrate to the first surface, and removes the growth substrate to form N. It is formed by exposing the second surface of the III-nitride material having a side. The method also includes a strained seed layer between the first surface and the weakened region, and a region weakened to the deformed donor structure to a predetermined depth to define a residual strained donor structure between the weakened region and the first surface. Forming a step. The method also includes bonding the support substrate to the second surface of the III-nitride material and the donor strained from the strained seed layer in the weakened region to form a modified composite substrate comprising the support substrate and the strained seed layer. Separating the structure.
또 다른 실시예들에 있어서, 변형된 복합 기판은 지지 기판 및 상기 지지 기판 위에 배치되는 III-질화물 재료를 포함하는 변형된 시드층을 포함한다. 변형된 시드층은 제 2 지지 기판 위에 형성된 원하는 격자 변형을 갖는 III-질화물 재료를 포함하는 변형된 도너 구조로부터 분리된다.In still other embodiments, the modified composite substrate comprises a modified seed layer comprising a support substrate and a III-nitride material disposed over the support substrate. The strained seed layer is separated from the strained donor structure comprising III-nitride material having the desired lattice strain formed on the second support substrate.
또 다른 실시예들에 있어서, 적어도 하나의 전자 소자, 적어도 하나의 광소자 또는 이들의 조합을 반도체 디바이스 위에 형성하기 위해 반도체 디바이스는 변형된 복합 기판 및 상기 변형된 복합 기판 위에 배치되는 반도체 디바이스층들을 포함한다. 변형된 복합 기판은 지지 기판 및 이 지지 기판 위에 배치되는 III-질화물 재료를 구비하는 변형된 시드층을 포함한다. 변형된 시드층은 제 2 지지 기판 위에 형성된 원하는 격자 변형을 갖는 III-질화물 재료를 포함하는 변형된 도너 구조로부터 분리된다.In still other embodiments, the semiconductor device comprises a modified composite substrate and semiconductor device layers disposed over the modified composite substrate to form at least one electronic device, at least one optical device, or a combination thereof over the semiconductor device. Include. The modified composite substrate includes a modified seed layer having a support substrate and a III-nitride material disposed over the support substrate. The strained seed layer is separated from the strained donor structure comprising III-nitride material having the desired lattice strain formed on the second support substrate.
명세서는 본 발명으로서 간주되는 것을 특별히 가리키고 명확하게 청구하는 청구항들로 결론지워지지만, 본 발명의 이점들은 첨부 도면들과 관련하여 읽을 때 본 발명의 설명으로부터 용이하게 확정될 수 있을 것이다.While the specification concludes with the claims particularly pointed out and specifically claimed as what is regarded as the present invention, the advantages of the present invention will be readily apparent from the description of the invention when read in connection with the accompanying drawings.
도 1a 내지 도 1d는 변형된 복합 기판 및 변형된 도너 구조를 발전시키는 여러단계 도중 형성될 수 있는 구조들의 단순화된 단면도들.
도 2a 내지 도 2e는 N-극성의 변형된 복합 기판 및 Ga-극성의 변형된 도너 구조를 발전시키기 위한 여러 단계 도중 형성될 수 있는 구조들의 단순화된 단면도들.
도 3a 내지 도 3g는 Ga-극성 복합 기판 및 N-극성의 변형된 도너 구조를 발전시키는 여러 단계 도중 형성될 수 있는 구조들의 단순화된 단면도들.1A-1D are simplified cross-sectional views of structures that can be formed during various stages of developing a modified composite substrate and a modified donor structure.
2A-2E are simplified cross-sectional views of structures that can be formed during various steps to develop an N-polar modified composite substrate and a Ga-polar modified donor structure.
3A-3G are simplified cross-sectional views of structures that may be formed during various stages of developing a Ga-polar composite substrate and an N-polar modified donor structure.
본원에 제시된 도면들은 본 발명을 기술하기 위해 채용되는 어떤 특정 재료, 장치, 시스템 또는 방법의 실제 도면들을 의미하지 않고 단순히 이상화된 표현들이다. 추가로, 도면들 사이의 공통 요소들은 동일한 참조 번호를 유지할 수 있다.The drawings presented herein are merely idealized representations without referring to the actual drawings of any particular material, apparatus, system or method employed to describe the present invention. In addition, common elements between the figures may keep the same reference numerals.
본원에 사용된 것과 같이, 용어 "III-V형 반도체 재료(III-V type semiconductor material)"는 주기율표(B, Al, Ga, In, 및 Ti)의 IIIA족으로부터의 하나 이상의 원소들 및 주기율표(N, P, As, Sb, 및 Bi)의 VA족으로부터의 하나 이상의 원소들로 대부분 구성되는 임의의 재료를 의미하고 이것을 포함한다.As used herein, the term "III-V type semiconductor material" refers to one or more elements from the group IIIA of the periodic table (B, Al, Ga, In, and Ti) and the periodic table ( By N, P, As, Sb, and Bi) is meant any material consisting mostly of one or more elements from Group VA and includes it.
본원에 사용된 것과 같이, 재료 또는 구조에 대해 사용될 때 용어 "열팽창 계수(coefficient of thermal expansion)"는 온도 간격(temperature interval)(예컨대: 냉각 또는 가열 공정 단계들)에 걸친 재료 또는 구조의 평균 선형 열팽창 계수를 의미한다.As used herein, the term “coefficient of thermal expansion” when used for a material or structure is an average linearity of the material or structure over a temperature interval (eg, cooling or heating process steps). Means the coefficient of thermal expansion.
본원에 사용된 것과 같이, 용어 "조절된 기판(engineered substrate)"은, 가장 넓은 의미로, 둘 이상의 재료층들을 포함하는 임의의 기판을 의미하며 이것을 구비하고 그 위에 하나 이상의 반도체 디바이스들의 제조를 위한 기판으로서 사용되도록 의도된다. 조절된 기판들은 비제한적 예들로서, 반도체-온-절연체형 기판들(semiconductor-on-insulator type substrates)을 포함한다. As used herein, the term “engineered substrate” means, in the broadest sense, any substrate comprising two or more layers of material, having and having thereon for the manufacture of one or more semiconductor devices thereon. It is intended to be used as a substrate. Regulated substrates include, by way of non-limiting examples, semiconductor-on-insulator type substrates.
본원에 사용된 것과 같이, 용어 "재료의 에피택셜층(epitaxial layer of material)"은 적어도 실질적으로 단결정의 재료이고 단결정이 알려진 결정 배향(crystallographic orientation)을 나타내도록 형성되는 재료의 층을 의미한다.As used herein, the term “epitaxial layer of material” means a layer of material that is at least substantially a material of a single crystal and is formed such that the single crystal exhibits a known crystallographic orientation.
본원에 사용된 것과 같이, 용어 "격자 상수(lattice parameter)"는 표면의 평면에서 측정되는 단위 셀(unit cell)의 원자간의 거리를 의미하고 이를 포함한다.As used herein, the term “lattice parameter” means and includes the distance between atoms of a unit cell measured in the plane of the surface.
본원에 사용된 것과 같이, 반도체 재료의 에피택셜층에 대해 사용될 때 용어 "성장 격자 상수(growth lattice parameter)"는 반도체 재료의 층이 상승된 온도에서 에피택셜 성장될 때 반도체 재료의 층이 나타내는 평균 격자 상수를 의미한다.As used herein, the term “growth lattice parameter” when used for an epitaxial layer of a semiconductor material is an average represented by the layer of semiconductor material when the layer of semiconductor material is epitaxially grown at an elevated temperature. Means the lattice constant.
본원에 사용된 것과 같이, 재료의 층에 대해 사용될 때 용어 "격자 변형(lattice strain)"은 재료의 층의 평면에 적어도 실질적으로 평행한 방향들에서의 결정 격자의 변형을 의미한다. 유사하게, 재료의 층에 대해 사용될 때 용어 "평균 격자 상수(average lattice parameter)"는 재료의 층의 평면에 적어도 실질적으로 평행한 치수들(dimenssions)에 있어서의 평균 격자 상수들을 의미한다. 격자 변형은 압축 변형(compressive strain) 또는 인장 변형(tensile strain)일 수 있다.As used herein, the term “lattice strain” when used with respect to a layer of material refers to the deformation of the crystal lattice in directions at least substantially parallel to the plane of the layer of material. Similarly, the term “average lattice parameter” when used for a layer of material refers to average lattice constants in dimensions at least substantially parallel to the plane of the layer of material. The lattice strain can be compressive strain or tensile strain.
유사하게, 용어 "변형된(strained)은 그 격자 간격이 균질 이완된 결정(homogeneous relaxed crystal)에서 이와 같은 재료가 통상 보일 수 있는 것과는 다르도록 결정 격자가 이와 같은 재료에 대한 정상 간격으로부터 변형된(예컨대, 신장된 또는 압축된) 것을 나타내기 위해 사용된다.Similarly, the term “strained” means that the crystal lattice is deformed from the normal spacing for such a material so that the lattice spacing is different from what would normally be seen in a homogeneous relaxed crystal. Eg, stretched or compressed).
본원에 사용된 것과 같은, 각각의 용어들 "이완(relax)" 또는 "이완된(relaxed)"은 효과적으로 선호 가능한 방식(energetically favorable manner)으로 배향되는 비대칭 단위들(asymmetric units)(예를 들어 원자들 또는 분자들)을 포함하는 변형되지 않은 결정 구조를 가진 임의의 반도체 재료의 층을 의미하고 이를 포함한다. 용어 "이완시키는 것(relaxing)"은, 재료에서의 격자 변형이 적어도 부분적으로 경감되고 상기 재료가 그 평형 격자 상수에 접근하거나 도달하도록 벌크 위치들(bulk positions)에 대한 재료층에서의 원자들의 위치를 변경시키는 것을 의미하고 이를 포함한다.As used herein, each of the terms "relax" or "relaxed" refers to asymmetric units (e.g., atoms that are oriented in an energetically favorable manner). Or molecules), and means any layer of semiconductor material having an unmodified crystal structure. The term "relaxing" refers to the position of atoms in the material layer relative to the bulk positions such that the lattice strain in the material is at least partially alleviated and the material approaches or reaches its equilibrium lattice constant. Means to change and includes it.
제목들이 상세한 설명의 특정 절(sections)을 찾는 데 도움을 주기 위해 본원에 포함된다. 이들 제목들은 임의의 특정 제목 하에 기술되는 개념들의 범위를 제한하는 것을 고려하지 않아야 한다. 더욱이, 임의의 특정 제목에 기재된 개념들은 일반적으로 전체 명세서를 통해 다른 절들에 적용 가능하다.Headings are included herein to help find specific sections of the description. These headings should not be considered limiting the scope of the concepts described under any particular heading. Moreover, the concepts described in any particular heading are generally applicable to other sections throughout the entire specification.
본 발명의 실시예들은 기판 위에 형성될 디바이스 구조(예컨대 InGaN계 발광기)와 실질적으로 일치하는 격자 상수를 갖는 지지체(예컨대, GaN-온-사파이어 GANOS 또는 GaN-온-절연체 GANOI 등) 위의 변형된 III-질화물 시드층(예컨대, GaN 등)을 포함하는 복합 기판을 제조하는 것과 관련이 있다.Embodiments of the present invention are modified on a support (e.g., GaN-on-sapphire GANOS or GaN-on-insulator GANOI, etc.) having a lattice constant that substantially matches the device structure (e.g., InGaN-based light emitter) to be formed over the substrate. It relates to the manufacture of composite substrates comprising III-nitride seed layers (eg, GaN, etc.).
격자 정합은 디바이스 구조들을 위한 성장 온도에서 더 긴밀하게 정합하도록 구성될 수 있다. 성장 온도에서의 격자 상수는 상이한 방식들로 조절될 수 있다. 하나의 방법은 TO에서 시드층에서의 초기 스트레스 그러므로 격자 상수(L)를 변경하는 것, 즉 재료 L(To)를 프리스트레싱하는 것이다. 다른 방법은 성장 온도 L(ΔT, ΔCTE)에서 최선의 변형도 그러므로 최선의 격자 상수를 얻기 위해 기판/시드를 처리하는 것이며, 즉 격자 상수는 성장 온도 및 CTE의 함수이다. 환언하면, 전체 스트레스, 그리므로 얻어진 격자 상수는 L(T) = L(To) + L(ΔT, ΔCTE)로서 온도의 함수로서 표현될 수 있다. 본 출원은 우선 시드층, 즉 L(To)에서의 프리스트레스 레벨을 조절하는 것과 관련이 있다.The lattice match can be configured to match more closely at the growth temperature for the device structures. The lattice constant at the growth temperature can be adjusted in different ways. One method is to change the initial stress in the seed layer at T O and therefore the lattice constant L, ie prestress the material L (T o ). Another method is to treat the substrate / seed to obtain the best strain at growth temperature L (ΔT, ΔCTE) and therefore the best lattice constant, ie the lattice constant is a function of growth temperature and CTE. In other words, the total stress, and thus the lattice constant obtained, can be expressed as a function of temperature as L (T) = L (T o ) + L (ΔT, ΔCTE). The present application first relates to adjusting the prestress level in the seed layer, ie L (T o ).
따라서, 발명의 실시예들은 변형된 도너 구조로부터 증여된(donated) 변형된 시드층을 구비하는 변형 조절된 III-질화물 복합 기판의 형성을 위한 방법들 및 구조를 포함한다. 발명의 실시예들은 조성 및 극성을 포함하는 선택된 결정 특성들을 갖는 대면적의 변형된 도너들을 생성하는 데 최적화될 수 있다. 발명의 실시예들은 면내 격자 상수를 조절함으로써 III-질화물 도너 구조의 변형도(압축 또는 인장)를 관리한다.Accordingly, embodiments of the invention include methods and structures for the formation of a strain controlled III-nitride composite substrate having a modified seed layer donated from a modified donor structure. Embodiments of the invention can be optimized to produce large area modified donors with selected crystal properties including composition and polarity. Embodiments of the invention manage the strain (compression or tensile) of the III-nitride donor structure by adjusting the in-plane lattice constant.
게다가, 복합 기판의 시드층에서의 변형 및 격자 상수는 시드층과 그 위에 침착될 디바이스 구조간의 격자 부정합을 개선하도록 조절된다. 일부 실시예들에 있어서, 복합 기판의 지지체 구조의 열팽창 계수는 디바이스 구조의 성장 온도에서 시드층과 디바이스 구조간의 격자 부정합을 개선하도록 선택된다.In addition, the strain and lattice constants in the seed layer of the composite substrate are adjusted to improve the lattice mismatch between the seed layer and the device structure to be deposited thereon. In some embodiments, the coefficient of thermal expansion of the support structure of the composite substrate is selected to improve the lattice mismatch between the seed layer and the device structure at the growth temperature of the device structure.
다수의 시드층들은 도너 구조의 변형된 III-질화물 재료로부터 갈라질 수 있고 다수의 지지체 구조들로 전사되어 단일의 변형된 도너 구조로부터 다수의 조절된 복합 기판들을 제조할 수 있다.Multiple seed layers can be cleaved from the modified III-nitride material of the donor structure and transferred to multiple support structures to produce multiple controlled composite substrates from a single modified donor structure.
일부 실시예들에 있어서, 변형된 도너 구조의 변형된 III-질화물 재료의 극성은 Ga-극성 또는 N-극성일 수 있다. In some embodiments, the polarity of the modified III-nitride material of the modified donor structure can be Ga-polar or N-polar.
도너 구조의 변형된 III-질화물 재료에서의 변형은 다수의 방법들 또는 방법들의 조합을 이용하여 생성될 수 있다. 제 1 예로서, 변형된 III-질화물 재료에서의 변형은 III-질화물 재료와 그것이 성장되었던 초기 성장 기판간의 열팽창 계수 부정합에 의해 생성될 수 있다. Deformation in the modified III-nitride material of the donor structure can be generated using a number of methods or combinations of methods. As a first example, deformation in a modified III-nitride material may be created by a coefficient of thermal expansion mismatch between the III-nitride material and the initial growth substrate on which it was grown.
제 2 예로서, 변형된 III-질화물 재료에서의 변형은 III-질화물 재료와 초기 성장 기판 위에 형성된 버퍼층간의 격자 부정합에 의해 생성될 수 있다. As a second example, deformation in the modified III-nitride material may be created by lattice mismatch between the III-nitride material and the buffer layer formed over the initial growth substrate.
제 3 예로서, 성장 기판, 또는 III-질화물 재료가 성장되는 버퍼층에 불순물 또는 도펀트 혼입이 행해져서 III-질화물 재료에서의 후속 변형으로 이어지는 격자 상수를 변경할 수 있다.As a third example, incorporation of impurities or dopants into the growth substrate or buffer layer on which the III-nitride material is grown may change the lattice constant leading to subsequent deformation in the III-nitride material.
먼저, 변형된 도너 구조, 복합 기판, 및 디바이스 구조를 형성하는 공정이 논의된다. 다음에, 도너 구조의 변형을 유도하는 이들 3가지 방법들 각각에 대한 추가 상세들이 이하에 논의된다.First, the process of forming the modified donor structure, the composite substrate, and the device structure is discussed. Next, further details about each of these three methods of inducing deformation of the donor structure are discussed below.
본원에 사용되는 번호를 붙인 요소는 일반적으로 번호(예컨대 110)를 갖는 요소 및 특히 알파벳이 뒤에 붙는 번호(예컨대, 11OA, 11OB 등)를 갖는 요소의 특정 실시예들을 가리킬 수 있다.As used herein, numbered elements may refer to particular embodiments of an element generally having a number (eg 110) and in particular an element having a number followed by an alphabet (eg 110A, 11OB, etc.).
변형 조절된 Strain controlled 도너donor 구조들 Structures
도 1a 내지 도 1d는 변형된 복합 기판 및 변형된 도너 구조를 발전시키는 여러단계 도중 형성될 수 있는 구조들의 단순화된 단면도들이다. 도 1a에 있어서, III-질화물 재료를 포함하는 변형된 도너 구조(130)는 기판(110) 위에 형성된다. 1A-1D are simplified cross-sectional views of structures that can be formed during various stages of developing a modified composite substrate and a modified donor structure. In FIG. 1A, a modified
비제한적인 예로서, 본원에 기술된 분리 공정은 SMART-CUTTM 기술을 사용할 수 있다. 이와 같은 공정들은 예를 들어 브루엘(Bruel)의 미국 특허 번호 RE39,484, 아스파(Aspar) 등의 미국 특허 번호 6,303,468, 아스파 등의 미국 특허 번호 6,335,258, 모리세아우(Moriceau) 등의 6,756,286, 아스파 등의 6,809,044, 및 아스파 등의 6,946,365 및 듀퐁(Dupont)의 미국 특허 출원 공개공보 번호 2006/0099776에 상세히 기술되어 있고, 각각의 개시내용은 이들 전체가 본원에 참조된다. 그러나, 미리 결정된 약화된 영역들을 이용하는 것을 포함하는 복합 재료 웨이퍼를 제조하는 데 적합한 다른 공정들도 이용될 수 있다는 것이 이해되어야 한다.As a non-limiting example, the separation process described herein can use SMART-CUT ™ technology. Such processes are described, for example, in US Pat. No. RE39,484 to Bruel, US Pat. No. 6,303,468 to Aspar et al., US Pat. 6,809,044, and 6,946,365 to Aspa et al. And Dupont, US Patent Application Publication No. 2006/0099776, each disclosure of which is incorporated herein by reference in its entirety. However, it should be understood that other processes suitable for manufacturing a composite material wafer, including using predetermined weakened regions, may also be used.
이러한 분리 공정을 수행하기 위해, 미리 결정된 약화된 영역(160)은 변형된 도너 구조(130)에 형성될 수 있다. 도 1a는 SMART-CUTTM 기술의 이용을 나타내고 여기서 원자종(atomic species; 170), 예컨대 수소 이온들 또는 다른 이온들이 어떤 도즈(dose) 및 에너지로 부착면(135)을 통해 주입되어 변형된 도너 구조(130)에 약화된 영역(160)을 생성한다. 약화된 영역(160)은 주부착면(135)에 실질적으로 평행하고 원자종 주입 공정의 파라미터들에 기초하여 미리 결정된 깊이에 있다.In order to perform this separation process, a predetermined weakened
따라서, 도 1b에 도시된 것과 같이, 변형된 시드층(190)이 부착면(135)과 약화된 영역(160) 사이에 형성된다. 또한, 잔류 변형된 도너 구조(290)는 약화된 영역(160)과 부착면(135)으로부터의 대향면 사이에 형성된다. 지지 기판(210)은 부착면(135)에 접합된다. 부착면(135) 및 지지 기판(210)의 마주하는 면은 적당한 접합을 보장하기 위해 접합 이전에 준비될 수 있다. 변형된 도너 기판(130) 및 지지 기판(210)의 전체 구조는 노(도시하지 않음) 내에 배치되어 가열될 수 있고 그 결과 약화된 영역(160)은 더 약화된다. 열 에너지를 제공하는 대신에, 다른 유형의 추가 에너지, 예를 들어, 기계적 에너지, 화학적 에너지, 또는 열, 기계적 에너지, 및 화학적 에너지들의 조합이 약화 및 분리 단계들 동안 사용될 수 있다.Thus, as shown in FIG. 1B, a
분리 후 이렇게 형성된 구조들은 도 1d에 도시된 것과 같은 변형된 III-질화물 재료의 추가의 얇은 층들을 증여할 수 있는 잔류 변형된 도너 구조(290) 및 도 1c에 도시된 것과 같은 변형된 복합 구조(230)이다. 변형된 복합 구조(230)는 변형된 시드층(190) 및 지지 기판(210)을 구비한다. The structures thus formed after separation are residual modified
도 1c에 도시된 것과 같이, 복합 구조는 추가의 공정을 위해 뒤집혀 질 수 있다. 어떤 다른 공정 단계들을 수행하기 전에, 변형된 복합 기판(230)은 예컨대 연마, 세정, 또는 이들의 조합과 같은 표면 처리를 받을 수 있다. 추가의 공정은, 비제한적인 예로서, 복합 구조 위에 디바이스 구조들(240)을 추가하는 것을 포함할 수 있다. 디바이스 구조들(240)은 도핑된 반도체 재료, 도핑되지 않은 반도체 재료의 다수의 층들 및 전자 소자들, 광 소자들 및 이들의 조합들을 생성하기 위해 이 기술 분야에서 알려진 활성 영역들을 포함할 수 있다.As shown in FIG. 1C, the composite structure can be flipped over for further processing. Prior to performing any other process steps, the modified
잔류 변형된 도너 구조(290)는 도 1a 내지 도 1d에 도시된 것과 같은 공정을 반복함으로써 추가의 변형된 복합 구조들을 형성하기 위해 재사용될 수 있다. 물론, 어떤 추가의 공정 단계들을 수행하기 전에, 잔류 변형된 도너 구조(290)는 예를 들어, 연마, 세정, 또는 이들의 조합과 같은 표면 처리를 받을 수 있다. 또한, 다른 변형된 III-질화물 재료가 증여(donation)를 위한 재료의 공급을 계속(replenish)하기 위해 잔류 변형된 도너 구조(290) 위에 침착될 수 있다.The remaining modified
일부 실시예들에 있어서, 변형된 도너 구조(130)의 변형된 III-질화물 재료의 극성은 Ga-극성 또는 N-극성일 수 있다. 변형된 복합 기판은 뒤집혀 지기 때문에, 변형된 복합 기판(230) 내의 시드층(190)의 변형된 III-질화물 재료의 극성은 변형된 도너 구조(160)의 III-질화물 재료의 것으로부터 반전된다. 따라서, Ga-극성 도너 재료는 N-극성의 변형된 시드층(190)을 생기게 하고 N-극성 도너 재료는 Ga-극성의 변형된 시드층(190)을 생기게 한다. 일부 디바이스 응용들에 있어서, 그것은 Ga-극성의 변형된 시드를 가지는 것이 바람직할 수 있다. In some embodiments, the polarity of the modified III-nitride material of the modified
GaGa -극성의 변형된 -Polarized Deformation 도너donor 구조 rescue
도 2a 내지 도 2e는 Ga-극성의 변형된 도너 구조로부터 N-극성의 변형된 복합 기판을 발전시키기 위한 여러 단계 도중 형성될 수 있는 구조들의 단순화된 단면도들이다. 도 2a에 있어서, 초기 성장 기판(110)은 균질 또는 비균질 기판으로서 제공된다. 성장 기판(110)은 성장 기판(110)에 후속하여 첨가되는 III-질화물 재료(130A)에 원하는 변형도를 부여하기 위해 선택되는 CTE를 포함한다.2A-2E are simplified cross-sectional views of structures that may be formed during various steps to develop an N-polar modified composite substrate from a Ga-polar modified donor structure. In FIG. 2A, the
일부 실시예들에 있어서, 버퍼층(120)은 성장 기판(110) 위에 침착될 수 있다. 버퍼층(120)은 이하에 더 완전히 기술된다. 다른 실시예들은 버퍼층(120)을 사용하지 않을 수 있다. III-질화물 재료(130A)의 층은 선택적으로 추가의 변형 조절된 버퍼층들(120)을 포함하여 침착된다. III-질화물 재료(130A)는 Ga-극성 극성으로서 침착된다(Ga-극성은 일반적으로 N-극성보다 고품질이고 일반적으로 디바이스 제조에 바람직하다). 얻어진 구조는 Ga-극성 III-질화물 재료(130A)이고, 따라서 성장 기판(110), 가능하게는 버퍼층(120) 위에 변형된 Ga-극성 III-질화물 재료(130A)를 갖는 변형된 도너 구조(180A)를 생성한다. 성장 기판 위의 재료는 Ga-극성이지만, Ga-극성 재료의 N-면(131)은 성장 기판(110) 또는 가능하게는 버퍼층(120)과 접촉한다. 또한, 부착면(135)은 Ga-면이다In some embodiments, the
도 2b 내지 도 2e에 도시된 나머지 동작들 및 구조들은 도 1a 내지 도 1d에 대해 각각 위에서 기술된 것과 동일하다. 따라서, 이들이 다양한 구조들의 극성을 참조하는 것을 제외하고는 도 2b 내지 도 2e의 상세들을 논의할 필요는 없다.The remaining operations and structures shown in FIGS. 2B-2E are the same as described above with respect to FIGS. 1A-1D, respectively. Thus, it is not necessary to discuss the details of FIGS. 2B-2E except that they refer to the polarities of the various structures.
도 2b 및 도 2c는 III-질화물 재료(130A)가 Ga-극성으로서 구성되는 것을 도시한다. 유사하게, 도 2e는 잔류 변형된 도너 구조(290A)가 Ga-극성으로서 구성되는 것을 도시한다. 도 2d에 있어서, 변형된 시드층(190A)는 도 2c에 도시된 것과 같이 변형된 시드층(190A)에 대해 뒤집어 놓는다. 따라서, 변형된 복합 기판(230A)은 N-극성으로서 구성되고 디바이스 구조들(240)은 N-극성 재료의 N-면 위에 형성된다. 2B and 2C show that the III-
N-극성 변형 조절된 도너 구조 N-polar strain controlled donor structure
도 3a 내지 도 3h는 N-극성의 변형된 도너 구조로부터 Ga-극성 복합 기판을 발전시키는 여러 단계 도중 형성될 수 있는 구조들의 단순화된 단면도들이다. 도 3a에 있어서, 초기 성장 기판(110)은 균질 또는 비균질 기판으로서 제공된다. 성장 기판(110)은 성장 기판(110)에 후속하여 첨가되는 III-질화물 재료(130B)에 원하는 변형도를 부여하기 위해 선택되는 CTE를 포함한다.3A-3H are simplified cross-sectional views of structures that may be formed during the various steps of developing a Ga-polar composite substrate from an N-polar modified donor structure. In FIG. 3A, the
일부 실시예들에 있어서, 버퍼층(120)은 성장 기판(110) 위에 침착될 수 있다. 다른 실시예들은 버퍼층(120)을 사용하지 않을 수 있다. In some embodiments, the
III-질화물 재료(130B)의 층이 선택적으로 추가의 변형 조절된 버퍼층들(120)을 포함해서 침착된다. III-질화물 재료(130B)는 Ga-극성의 극성으로 침착된다(Ga-극성은 일반적으로 N-극성보다 고품질이고 일반적으로 디바이스 제조를 위해 선호된다). 성장 기판 위의 재료는 Ga-극성이지만, Ga-극성 재료의 N-면(131)은 성장 기판(110) 또는 가능하게는 버퍼층(120)과 접촉한다. 또한, 상면은 Ga-면(132)이다. A layer of III-
도 3b에 있어서, 캐리어 기판(150)은 III-질화물 재료(130B)의 노출된 Ga-면(132)에 접합된다. 캐리어 기판(150)의 CTE는 또한 실질적으로 성장 기판(110)의 것과 동일하고 그 결과 III-질화물 재료(130B)의 변형도에 있어서 중요한 변경은 없고, 또는 대안으로 캐리어 기판(150)은 III-질화물 재료에서의 변형을 더 조절하기 위해 초기 성장 기판(110)에 상이한 CTE를 가질 수 있다. III-질화물 재료(130B)에 변형을 부여하기 위한 다양한 방법들이 이하에 더 완전히 기술된다.In FIG. 3B, the
도 3c에 있어서, 성장 기판(110) 및 선택적으로 버퍼층(120)이 제거된다. 층들은 그라인딩(grinding), 에칭(etching), 이온 주입(ion implantation), 레이저 리프트 오프(laser-lift off), 또는 다른 적합한 공정에 의해 제거될 수 있다. 얻어진 구조는 뒤집혀 놓여 극성 반전된 III-질화물 재료(130B)를 생기게 한다. 그 결과, 캐리어 기판(150) 위에 변형된 N-극성 III-질화물 재료(130B)를 갖는 변형된 도너 구조(180B)에는 캐리어 기판(150)에 부착되는 Ga-면(132) 및 노출된 N-면(131)이 제공된다. In FIG. 3C, the
도 3d 내지 도 3g에 도시된 나머지 동작들 및 구조들은 도 1a 내지 1d에 대해 각각 위에서 기술된 것과 동일하다. 따라서, 이들이 다양한 구조들의 극성을 참조하는 것을 제외하고는, 도 3d 내지 도 3g의 상세들을 논의할 필요는 없다.The remaining operations and structures shown in FIGS. 3D-3G are the same as described above for FIGS. 1A-1D, respectively. Thus, there is no need to discuss the details of FIGS. 3D-3G, except that they refer to the polarities of the various structures.
도 3d 및 도 3e는 III-질화물 재료(130B)가 N-극성으로서 구성되는 것을 도시한다(즉, N-면(131)은 지지 기판(210)을 위한 부착면(135)이다). 유사하게, 도 3g는 잔류 변형된 도너 구조(290B)가 N-극성으로서 구성되는 것을 도시한다. 도 3f에 있어서, 변형된 시드층(190B)은 도 3e에 도시된 것과 같이 변형된 시드층(190B)에 대해 뒤집혀 놓인다. 따라서, 변형된 복합 기판(230B)은 Ga-극성으로서 구성되고 디바이스 구조들(240)은 Ga-극성 재료의 Ga-면 위에 형성된다. 3D and 3E show that III-
IIIIII -질화물 Nitride 도너donor 구조들에서의 변형 유도 Induction of deformation in structures
위에서 논의된 실시예들 중 어느 하나에 있어서, 변형은 다수의 방법들로 변형된 도너 구조에서 유도될 수 있다. 여기에 상세하게 논의되는 3개의 특정 방법들은 부정합들을 통한 변형, 버퍼층 방법들을 통한 변형, 불순물 또는 도펀트 혼입 방법들을 통한 변형(예컨대 : 확산, 이온 주입, 양자의 조합)이다. 또한, 일부 실시예들은 변형을 유도하기 위한 2이상의 상이한 방법들의 조합을 포함할 수 있다. 먼저, 각각의 변형 유도 방법들이 상세히 설명된다. 두번째로, 각각의 변형 유도 방법들의 비제한적 예들이 논의된다.In any of the embodiments discussed above, the modification can be induced in a donor structure modified in a number of ways. Three specific methods discussed in detail herein are deformation through mismatches, modification through buffer layer methods, modification through impurity or dopant incorporation methods (eg diffusion, ion implantation, a combination of both). In addition, some embodiments may include a combination of two or more different methods for inducing deformation. First, each deformation induction method is described in detail. Secondly, non-limiting examples of respective deformation induction methods are discussed.
많은 잘 알려진 공정들이 여기에 기재된 여러 층들을 형성 및 제거하는 데 이용될 수 있다. 이들 공정들의 몇몇은: 금속 기상 에피택시(Metalorganic vapour phase epitaxy; MOVPE), 혼성 기상 에피택시(Hydride Vapour Phase Epitaxy; HVPE), 분자 빔 에피택시(Molecular Beam Epitaxy ; MBE), 및 반응성 이온 에칭(Reactive Ion etching; RIE)이다. Many well known processes can be used to form and remove the various layers described herein. Some of these processes are: Metalorganic Vapor Phase Epitaxy (MOVPE), Hybrid Vapor Phase Epitaxy (HVPE), Molecular Beam Epitaxy (MBE), and Reactive Ion Etching (Reactive). Ion etching (RIE).
CTECTE 부정합unconformity 방법들로부터 유도되는 변형을 갖는 With modifications derived from the methods IIIIII -질화물 Nitride 도너donor 구조들 Structures
변형된 도너 구조(180)의 변형된 III-질화물 재료(130)에서의 변형도 및 속성(인장 또는 압축)은 성장 기판(110)이 균질 재료 또는 복수의 유사하지 않은 층들로 만들어진 복합 기판일 수 있는지의 여부의 초기 성장 기판(110)의 선택을 통해 조절될 수 있다.The degree of deformation and properties (tensile or compressive) in the modified III-
예를 들어, 사파이어 성장 기판 상의 GaN의 성장을 고려하라. GaN 층의 열팽창 계수는 사파이어의 것보다 상당히 작다(즉, 사파이어의 8.6 x 10-6℃-1과 비교되는 GaN의 5.6 x 10-6 ℃-1). 그러므로, GaN 성장 사이클의 완료시 (예컨대, ~1100 ℃에서) 실온까지의 냉각 시 CTE의 차이는 압축 변형 하에 GaN 층을 그리고 인장 변형 하에 사파이어를 놓을 것이다.For example, consider the growth of GaN on sapphire growth substrates. The coefficient of thermal expansion of the GaN layer is significantly smaller than that of sapphire (ie 5.6 x 10 -6 ° C -1 of GaN compared to 8.6 x 10 -6 ° C -1 of sapphire). Therefore, the difference in CTE upon cooling to room temperature at the completion of the GaN growth cycle (eg at ˜1100 ° C.) will place the GaN layer under compressive strain and sapphire under tensile strain.
다른 실시예들에 있어서, III-질화물 재료(130)는 인장 변형 하에 있도록 조절되되고, 그것에 의해 III-질화물 재료(130)의 면내 격자 상수를 "신장(stretching)"할 수 있다. 인장 변형은 InGaN계 디바이스 구조(240)를 갖는 격자 부정합을 감소시키기 위해 GaN 격자 상수들의 신장을 위해 바람직할 수 있다. 변형된 도너 구조(180)의 III-질화물 재료(130)로의 인장 변형의 전달을 달성하기 위해, III-질화물 재료(130)의 것보다 작은 평균 열팽창 계수를 갖는 초기 성장 기판(110) 위에 III-계 질화물 재료를 성장시키는 것이 바람직하다. 비제한적인 예들로서, 몇몇 가능한 성장 기판들(110)의 CTE들은; SiC(4.5 x 10-6 ℃-1), Si(3.5 x 10-6 ℃-1), GaAs(5.4 x 10-6 ℃-1), 및 AlAs(3.5 x 10-6 ℃-1)이다. CTE 값들은 표준 처리 온도 범위 [25℃ - 1000℃]에 대해 주어진다. 초기에 기술한 것과 같이, HI-V 질화물들의 것들보다 큰 CTE 값을 갖는 기판들의 사용이 III-질화물 도너 재료에 압축 변형을 도입하기 위한 대안의 실시예들에서 이용될 수 있고, 이들 구조들은 감소된 변형도들을 갖는 AlGaN 막들을 얻기 위해 바람직하다는 것이 또한 이해되어야 한다. In other embodiments, III-
버퍼층Buffer layer 방법들을 통해 유도되는 변형을 갖는 With deformation induced through methods IIIIII -질화물 Nitride 도너donor 구조 rescue
변형된 III-질화물 재료에서의 변형은 변형 유도 버퍼층들(120)을 이용하여 하나 이상의 하부층들과의 격자 부정합에 의해 야기될 수 있다. 버퍼층(120)의 평균 격자 상수가 III-질화물 재료(130)의 평형 격자 상수보다 크면, 이 때 인장 변형이 후속 도너 재료에서 생성된다. 역으로, 버퍼층(120)의 평균 격자 상수가 III-질화물 재료(130)의 평형 격자 상수보다 작으면, 이 때 압축 변형이 후속 도너 재료에서 생성된다. Deformation in the modified III-nitride material may be caused by lattice mismatch with one or more underlying layers using strain inducing buffer layers 120. If the average lattice constant of the
인장 변형은 InGaN계 디바이스 구조 층들(240)과의 부정합을 감소시키기 위한 III-질화물 재료(130)의 신장에 바람직할 수 있고, 한편 압축 변형은 AlGaN계 디바이스 구조 층들(240)과의 부정합을 감소시키기 위한 III-질화물 재료(130)의 압축에 바람직할 수 있다. Tensile strain may be desirable for stretching III-
버퍼층들(120)의 재료들은 III-질화물들을 위한 성장 조건들 하에서 실질적으로 적합해야 하고, 따라서 적합한 변형 유도층들(120)의 본래의 장소에서의 침착에 이어 최선의 III-질화물 재료들(130)의 침착을 가능하게 한다. 버퍼층의 침착이 표준 III-질화물 CVD 기술들에 가능하지 않으면, 변형 유도층들(120)은 예를 들어 MBE, 스퍼터 침착(sputter deposition), 또는 PVD에 의해 본래의 장소가 아닌 장소(ex-situ)에 침착될 수 있다. The materials of the buffer layers 120 should be substantially suitable under growth conditions for III-nitrides, and therefore the best III-
변형 유도 버퍼층들(120) 위에서 후속하여 성장된 III-질화물 재료(130)의 두께는 결함 형성(defect formation)을 통한 변형 이완의 시작을 위한 임계 두께 이하로 유지될 수 있고, 그러므로 이상적으로 낮은 결함 밀도를 유지하면서 III-질화물 재료(130)로 유도되는 변형도를 유지한다. 비제한적인 예들로서, III-질화물 재료(130)의 격자 상수들을 증가시키기 위한 버퍼층들(120)에 대해 일부 적합한 재료들은 알루미늄 갈륨 인듐 질화물(AlGaInN), 아연 산화물(ZnO), 및 적합한 질화물들 또는 전이 금속들의 산화물들, 예컨대, 하프늄 질화물(HfN), 스칸듐 질화물(ScN)의 적합한 합금 조성물들을 포함하지만 이에 한정되는 것은 아니다. The thickness of the III-
불순물 또는 Impurities or 도펀트Dopant 혼입을 통해 유도되는 변형을 갖는 With deformations induced through incorporation IIIIII -질화물 Nitride 도너donor 구조 rescue
III-질화물 재료를 적합한 종들로 도핑함으로써, 후속 성장층을 더 적합하게 정합시키기 위해 격자 상수를 확장 또는 수축시키는 것이 가능하다. 통상적으로, 컬럼 III 격자 자리 상에서의 작은 Si 이온의 치환으로 인해 실리콘, GaN을 위한 공통 n-형 도펀트가 III-질화물 격자를 동요시킬 수 있는 것으로 알려져 있다. 예를 들어, GaN의 면내 격자 상수가 9 x 1018cm-3의 Si 도핑 농도에 대해 3.189 Å의 변형되지 않은 값으로부터 3.1918 Å까지 증가시키는 것이 발견된 친(Chine) 등 "Physica Status Solidi A 203 1954"을 참조하라. 또한 GaN 격자로의 Be 및 Mg 도펀트들의 도입이 압축 변형을 도입한, 카와하라즈카(Kawaharazuka) 등의 "Journal of Crystal Growth, 301 414 2007"을 참조하라.By doping the III-nitride material with suitable species, it is possible to expand or contract the lattice constant to more suitably match subsequent growth layers. Typically, it is known that common n-type dopants for silicon, GaN can shake the III-nitride lattice due to the substitution of small Si ions on the column III lattice sites. For example, Chin et al., "Physica Status Solidi A 203, found to increase the in-plane lattice constant of GaN from 3.189 kV to 3.1918 kV for Si doping concentrations of 9 x 10 18 cm -3 . 1954 ". See also "Kournal of Crystal Growth, 301 414 2007" by Kawaharazuka et al., Where the introduction of Be and Mg dopants into the GaN lattice introduces compressive strain.
비제한적인 예들로서, 이온 종들이 확산 공정들, 이온 주입, 또는 이들의 조합에 의해 격자로 도입될 수 있다. 일부 실시예들에 있어서, 질화물 재료의 얇은 버퍼층이 성장 기판(110)의 표면 위에 침착될 수 있다. 이후 버퍼층은 미리 지정된 깊이 및 밀도로 도펀트 종들이 침입된다. 도입되는 도펀트 종들의 밀도에 대한 정확한 제어는 재료에 도입되는 변형량을 제어하는 것이 크게 바람직하다. 비제한적인 예들로서, 도펀트종들은 Si, Ge, Sn, Mg, Be, Zn 및 Cd를 포함한다. 비록 이러한 실시예에 적합한 이온종들의 리스트는 이전에 나열된 것들로 제한되지 않아야 하고 면내 격자 상수의 변경(alteration)을 도입하면서 III-V 질화물 재료의 격자에 혼입시킬 수 있는 이온종들을 포함해야 한다. As non-limiting examples, ionic species may be introduced into the lattice by diffusion processes, ion implantation, or a combination thereof. In some embodiments, a thin buffer layer of nitride material may be deposited over the surface of the
CTECTE 부정합unconformity 실시예들Examples
제 1 예로서, III-질화물 변형된 도너 구조(180)가 형성되고 이용되어 변형된 복합 기판(230)을 형성한다. 변형된 도너 구조는 사파이어 캐리어 기판(150) 위에 접합되는 0.1 - 1000 ㎛의 두께를 갖는 변형된 N-극성 GaN 도너 재료(130)를 포함한다. 이 예는 실질적으로 도 3a 내지 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다.As a first example, III-nitride modified donor structure 180 is formed and used to form modified
이 예에 있어서, 실리콘 성장 기판(110)이 이용된다. 버퍼층들(120), 예를 들어 AlN, AlGaN, 또는 다른 적합한 재료들이 실리콘 성장 기판(110) 위에 배치되고 나서, Ga-극성 GaN 재료(130)의 후속 증착이 이루어진다. GaN 재료(130) 내에서 얻어진 스트레스는 성장 조건들 및 막 두께에 의존하여 - 100 내지 200 MPa 범위에 있다. 예측 스레딩 전위 밀도(expected threading dislocation density; TDD)는 1 x 106- 5 x 109/cm2 범위에 있다(도 3a). In this example,
사파이어 캐리어 기판(150)은 접합층으로서 Si3N4/SiO2의 조합을 이용하여 실리콘 성장 기판(110)에 대향하는 Ga-극성 GaN 재료(130)의 노출된 Ga-면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화(plasma activation)의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다(도 3b).
버퍼층들(120)의 후면은 기계적 그라인딩, 래핑(lapping), 연마, 및 KOH, TMAH, HF/HNO3의 혼합물을 포함하지만 이에 제한되지 않는 선택적 에천트(selective etchant)에 의한 에칭에 의해 실리콘 성장 기판(110)을 제거하여 노출될 수 있다. 버퍼층들(120)이 RIE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 제거되어 GaN 재료(130)의 하측을 노출시킬 수 있다(도 3c). 원한다면, GaN 재료(130)의 두께는 버퍼층들(120)을 제거하는 공정과 유사한 공정에 의해 조정될 수 있다.The backside of the buffer layers 120 is silicon grown by mechanical grinding, lapping, polishing, and etching by selective etchant, including but not limited to a mixture of KOH, TMAH, HF / HNO 3 . It may be exposed by removing the
얻어진 변형된 도너 구조(180)는 사파이어 지지 기판(210) 위로 전사되어 변형된 복합 기판(230)을 형성할 수 있다. 이 전사는 웨이퍼 접합, 웨이퍼 기계적 제거, SMART-CUTTM 기술, 또는 레이저 리프트 오프의 조합으로 달성될 수 있다. 얻어진 구조는 접합층들(SiO2 / Si3N4)의 사용을 통한 사파이어 지지 기판(210)의 상부 위의 박막 변형된 Ga-극성 GaN 시드층(190)이다. GaN 막은 그 위에 침착될 InGaN 능동 소자층들(240)(예컨대 In0 .15Ga0 .85N)의 것과 더 잘 정합하도록 인 플레이스(in-place) 격자 상수를 증가시키기 위해 압력을 받는다. 이러한 예의 대안은 변형된 도너 구조(180)가 사파이어 캐리어 기판보다는 오히려 실리콘 캐리어 기판(150) 위에 접합되는 GaN 재료(130)를 포함함을 주목하라.The obtained modified donor structure 180 may be transferred onto the
제 2 예에 있어서, III-질화물 변형된 도너 구조(180)가 형성되고 이용되어 변형된 복합 기판(230)을 형성한다. 변형된 도너 구조는 사파이어 캐리어 기판(150) 위에 접합되는 0.1 - 1000 ㎛의 두께를 갖는 변형된 N-극성 GaN 도너 재료(130)를 포함한다. 이 예는 실질적으로 도 3a 내지 도 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다.In a second example, III-nitride modified donor structure 180 is formed and used to form modified
이 예에 있어서, 실리콘 카바이드 성장 기판(110)이 사용된다. 버퍼층들(120), 예를 들어 AlN, AlGaN, 또는 다른 적합한 재료들이 실리콘 카바이드 성장 기판(110) 위에 배치되고 나서, Ga-극성 GaN 재료(130)의 후속 침착이 이루어진다. GaN 재료(130)에서 얻어진 스트레스는 성장 조건들 및 막 두께에 의존하여 -100 내지 200 MPa 범위에 있다. 예측되는 TDD는 1 x lO6- 5 x 109/cm2 범위에 있다.In this example, silicon
사파이어 캐리어 기판(150)은 접합층으로서 SiO2을 이용하여 실리콘 카바이드 성장 기판(110)과 대향하는 Ga-극성 GaN 재료(130)의 노출된 Ga-면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다.
버퍼층들(120)의 후면은 기계적 그라인딩, 래핑, 연마, 및 선택적 에칭에 의해 실리콘 카바이드 성장 기판(110)을 제거함으로써 노출될 수 있다.The backside of the buffer layers 120 may be exposed by removing the silicon
GaN의 두께가 < 1 ㎛ 이하인 경우들에, GaN 막을 통해, SiC 기판에 직접 이온들을 주입함으로써 SMART-CUTTM 기술을 이용하여 SiC를 제거하는 것이 가능하다. GaN 막이 1 ㎛보다 두꺼운 경우들에, SiC의 제거는 상부 GaN 기판에 주입하고 버퍼층들 위에 분리(separation)를 유도하여 달성될 수 있다. 이 경우에, 버퍼층들을 제거할 필요가 없다.In cases where the thickness of GaN is <1 μm or less, it is possible to remove SiC using SMART-CUT ™ technology by implanting ions directly into the SiC substrate through the GaN film. In cases where the GaN film is thicker than 1 μm, removal of SiC can be achieved by injecting into the upper GaN substrate and inducing separation over the buffer layers. In this case, there is no need to remove the buffer layers.
그렇지 않으면, 버퍼층들(120)이 RlE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 제거되어 GaN 재료(130)의 하측을 노출시킬 수 있다. 원한다면, GaN 재료(130)의 두께는 버퍼층들(120)을 제거하는 것과 유사한 공정에 의해 조정될 수 있다.Otherwise, buffer layers 120 may be removed by R1E, selective etching, polishing, or a combination thereof to expose the underside of
얻어진 변형된 도너 구조(180)가 사파이어 지지 기판(210) 위로 전사되어 변형된 복합 기판(230)을 형성할 수 있다. 이 전사는 웨이퍼 접합, 웨이퍼 기계적 제거, SMART-CUTTM 기술, 또는 레이저 리프트 오프의 조합으로 달성될 수 있다. 얻어진 구조는 접합층들(SiO2 / Si3N4)의 사용을 통해 사파이어 지지 기판(210)의 상부 위의 Ga-극성인 박막 변형된 시드층(190)이다. GaN 막은 그 위에 침착될 InGaN 능동 소자층들(240)(예컨대 In0 .15Ga0 .85N)의 것과 더 잘 정합하도록 면내 격자 상수를 증가시키기 위해 압력을 받는다. 이러한 예의 대안은 변형된 도너 구조(180)가 사파이어 캐리어 기판보다는 오히려 실리콘 캐리어 기판 위에 접합되는 GaN을 포함함을 유의하라. The obtained modified donor structure 180 may be transferred onto the
버퍼층Buffer layer 실시예들Examples
제 1 예로서, InGaN(또는 GaN) 도너 구조가 형성된다. 이러한 예는 실질적으로 도 3a 내지 도 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다. 이 예에 있어서, 사파이어 성장 기판(110)이 이용된다. ZnO는 예를 들어, MOVPE, HVPE, 또는 MBE에 의해 사파이어 성장 기판(110) 위에 버퍼층(120)으로서 침착된다. As a first example, an InGaN (or GaN) donor structure is formed. This example substantially follows the steps and structures schematically depicted in FIGS. 3A-3G. In this example,
격자 정합된 In0 .18Ga0 .82N 또는 변형된 GaN는 예를 들어, HVPE, MBE 또는 MOCVD를 통해 ZnO 버퍼층(120)의 표면 위에 성장된다. 질화물 재료의 두께는 변형된 III-질화물 재료들 성장의 경우에 결함 형성의 시작을 방지하기 위해 임계 두께 이하로 유지될 수 있다. The lattice-matched In 0 .18 Ga 0 .82 N or deformed GaN, for example, through the HVPE, MBE or MOCVD it is grown on the surface of the
사파이어 캐리어 기판(150)은 접합층으로서 SiO2를 이용하는 사파이어 성장 기판(110)과 대향하는 변형된 III-질화물 재료(130)의 표면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다. The
버퍼층들(120)의 후면은 묽은 HCl로 ZnO 변형-유도층(120)을 에칭함으로써 웨트 화학적 리프트-오프(wet chemical lift-off)에 의해 사파이어 성장 기판(110)을 제거하여 노출될 수 있다. 원한다면, GaN 재료(130)의 두께는 RIE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 조정될 수 있다. The backside of the buffer layers 120 may be exposed by removing the
ZnO는 3.25 Å의 격자 상수를 가지며 그러므로 대략 18%의 인듐 함량, 발광 소자들(본원에서 광소자들로서도 불림)의 제조에 이용되는 공통값을 갖는 InGaN에 격자 정합된다. 더욱이, ZnO는 2가지 재료들간에 열팽창 계수에 있어서의 우수한 일치로 인해 사파이어 위로 침착하는데 이상적인 재료이다(즉, 양자는 8.6 x 10-6 ℃-1의 CTE를 가짐, 하기 표 2 참조). 또한, ZnO는 구조를 분리하기 위해 상대적으로 직선 전방으로 에칭되고, 이것은 로저스(Rogers) 등의 "응용 물리 문서(Applied Physics Letters) 91 071120 2007"에 제시되어 있다.ZnO has a lattice constant of 3.25 GHz and is therefore lattice matched to InGaN with an indium content of approximately 18%, a common value used in the manufacture of light emitting devices (also called photons). Moreover, ZnO is an ideal material to deposit over sapphire due to a good match in thermal expansion coefficient between the two materials (ie, both have a CTE of 8.6 x 10 -6 ° C -1 , see Table 2 below). In addition, ZnO is etched relatively straight forward to separate the structure, which is presented in Rogers et al. "Applied Physics Letters 91 071120 2007".
얻어진 변형된 도너 구조(180)는 사파이어 지지 기판(210) 또는 다른 적합한 기판 위로 전사되어 변형된 복합 기판(230)을 형성할 수 있다. 이 전사는 웨이퍼 접합, 웨이퍼 기계적 제거, SMART-CUTTM 기술, 또는 레이저 리프트 오프의 조합으로 달성될 수 있다. 얻어진 구조는 접합층들(SiO2 / Si3N4)의 사용을 통해 사파이어 지지 기판(210)의 상부 위에서 종결되는 Ga면인 박막 변형된 시드층(190)이다.The resulting modified donor structure 180 may be transferred onto a
제 2 예로서, InGaN(또는 GaN) 도너 구조가 형성된다. 이러한 예는 실질적으로 도 3a 내지 도 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다. 이 예에 있어서, SiC 성장 기판(110)이 사용된다. 인듐 함량 > 18%를 갖는 알루미늄 인듐 질화물(AlxIn1 - xN)이 예를 들어, MOVPE, HVPE, 또는 MBE에 의해 SiC 성장 기판(110) 위에 버퍼층(120)으로서 침착된다. As a second example, an InGaN (or GaN) donor structure is formed. This example substantially follows the steps and structures schematically depicted in FIGS. 3A-3G. In this example,
InGaN(또는 GaN)은 예를 들어, HVPE 또는 MOVPE를 통해 AlInN 버퍼층(120)의 표면 위에 성장된다. 질화물 재료의 두께는 변형된 III-V 질화물 재료들 성장의 경우에 결함 형성의 시작을 방지하기 위해 임계 두께 이하로 유지될 수 있다. InGaN (or GaN) is grown over the surface of the
사파이어 캐리어 기판(150)은 접합층으로서 SiO2을 이용하는 사파이어 성장 기판(110)과 대향하는 변형된 III-질화물 재료(130)의 표면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다. The
버퍼층들(120)의 후면은 기계적 그라인딩, 래핑, 연마, 및 선택적 에칭에 의해 SiC 성장 기판(110)을 제거하여 노출될 수 있다. 변형 유도 AlInN 버퍼층(120)이 반응성 이온 에칭, 연마, 또는 이들의 조합에 의해 제거되어 InGaN(또는 GaN) 막의 하측 부분을 노출시킨다. 원한다면, GaN 재료(130)의 두께는 RlE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 조정될 수 있다. The backside of the buffer layers 120 may be exposed by removing the
AlInN은 인듐 조성이 대략 18%일 때, 즉 Al0 .82In0 .18N일 때 그것의 격자가 GaN과 정합되기 때문에 질화물 성장을 위한 합금으로서 매우 높은 가능성을 갖는다. 그러므로, AlInN 층 위의 GaN의 오버 층 성장(over layer growth)에서의 변형은 18% 수준 정도의 조정에 의해 강도 및 방향이 변경될 수 있다. 환언하면, 인듐 함량의 18% 이상의 증가는 압축 변형의 증가로 이어질 것이며 한편 18% 이하의 증가는 인장 변형의 증가를 야기할 것이다. 추가로, AlInN 층 중의 인듐 함량은 InGaN 성장을 위한 격자 정합 기초(base)를 제공하기 위해 상기 예에서 기술한 것과 같이 18% 수준을 넘어 증가될 수 있다. AlInN has a very high potential as alloys for the nitride growth, since its lattice matching with GaN time, that is Al 0 .82 In 0 .18 N when the indium composition be about 18%. Therefore, the deformation in the over layer growth of GaN on the AlInN layer can be changed in strength and direction by adjustment of about 18%. In other words, an increase of at least 18% of the indium content will lead to an increase in compressive strain while an increase of 18% or less will result in an increase in tensile strain. In addition, the indium content in the AlInN layer can be increased beyond the 18% level as described in the above examples to provide a lattice match base for InGaN growth.
게다가, 실리콘 카바이드 기판의 이용은 GaN의 것보다 작은 값을 가지는(즉, 5.6 x 10-6 ℃- 1와 비교되는 4.5 x 10-6 ℃-1) SiC의 CTE으로 인해 III-질화물 도너 재료의 격자로 추가의 인장 변형도를 도입할 것이다. 그러므로, III-질화물 성장 후 웨이퍼 냉각 시, GaN 층은 SiC 층보다 더 수축되기를 원하지만 GaN 막에 인장 변형을 생기게 하는, SiC 층의 낮은 CTE로 인해 그렇게 할 수 없다.In addition, the use of a silicon carbide substrate that has a value less than that of GaN - due to (i. E., 5.6 x 10 -6 ℃ 1 4.5 x 10 -6 ℃ -1 compared to) SiC CTE of III- nitride donor material Additional tensile strain will be introduced into the grating. Therefore, upon wafer cooling after III-nitride growth, the GaN layer wants to shrink more than the SiC layer but cannot because of the low CTE of the SiC layer, which causes tensile strain in the GaN film.
다른 예들로서, 지지 기판(210)은 변형된 도너 구조(180)에 접합될 수 있고 변형된 복합 기판(230)은 잔류 변형된 도너 구조(290)로부터 분리될 수 있다. As other examples, the
제 3 예로서, InGaN(또는 GaN) 도너 구조가 형성된다. 이러한 예는 실질적으로 도 3a 내지 도 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다. 이 예에 있어서, SiC 성장 기판(110)이 사용된다. HfN(또는 ScN)의 얇은 변형층이 예를 들어, MOVPE, HVPE, 또는 MBE에 의해 SiC 성장 기판(110) 위에 버퍼층(120)으로서 침착된다.As a third example, an InGaN (or GaN) donor structure is formed. This example substantially follows the steps and structures schematically depicted in FIGS. 3A-3G. In this example,
InGaN(또는 GaN)은 예를 들어, HVPE 또는 MOVPE를 통해 HfN(또는 ScN) 버퍼층(120)의 표면 위에 성장된다. III-질화물 재료의 두께는 변형된 III-질화물 재료들 성장의 경우에 결함 형성의 시작을 방지하기 위해 임계 두께 이하로 유지될 수 있다. InGaN (or GaN) is grown over the surface of the HfN (or ScN)
사파이어 캐리어 기판(150)은 접합층으로서 SiO2을 이용하여 사파이어 성장 기판(110)과 대향하는 변형된 III-질화물 재료(130)의 표면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다. The
버퍼층들(120)의 후면은 기계적 그라인딩, 래핑, 연마, 및 선택적 에칭에 의해 SiC 성장 기판(110)을 제거하여 노출될 수 있다. 변형 유도 HfN(또는 ScN) 버퍼층(120)이 반응성 이온 에칭, 연마, 또는 이들의 조합에 의해 제거되어 InGaN(또는 GaN) 막의 하측 부분을 노출시킨다. 원한다면, GaN 재료(130)의 두께는 RIE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 조정될 수 있다. The backside of the buffer layers 120 may be exposed by removing the
다수의 전이 금속 화합물들이 III-질화물들에 긴밀하게 격자 정합되고 III-질화물 성장 조건들 하에서 상대적으로 안정하다. 특히 관심이 가는 재료는 GaN(0001)/HfN(l11)에 대해 +0.35%의 격자 부정합을 가지는 HfN이고, 그러므로 후속 III-질화물 층에서 인장 변형도를 유도할 것이다. 또한, HfN은 III-질화물 재료들의 성장을 위해 적합한 것으로서 입증되었고, 이에 대해서는 예를 들어 아미테지(Armitage) 등의 "응용 물리 문헌 81 , 1450, 2002"를 참조하라. 또한, ScN은 인장 변형을 유도하면서 III-질화물 성장에 마찬가지로 호환성이 있는 것을 보였고, 이에 대해서는 예를 들어 모람(Moram) 등의 "결정 성장 저널(Journal of Crystal growth) 298 268 2007"를 참조하라. 이전에 기술한 것과 같이 SiC 기판은 또한 InGaN(GaN) 층에 다른 수준의 인장 변형을 도입할 것이다. Many transition metal compounds are closely lattice matched to III-nitrides and are relatively stable under III-nitride growth conditions. Of particular interest is HfN with a lattice mismatch of + 0.35% for GaN (0001) / HfN (11), and will therefore lead to tensile strain in subsequent III-nitride layers. In addition, HfN has been demonstrated as suitable for the growth of III-nitride materials, see, for example, Armitage et al., "Application Physics Documents 81, 1450, 2002". In addition, ScN has been shown to be similarly compatible with III-nitride growth while inducing tensile strain, see for example, "Journal of Crystal growth 298 268 2007" by Moram et al. As previously described, SiC substrates will also introduce different levels of tensile strain in the InGaN (GaN) layer.
다른 예들로서, 지지 기판(210)은 변형된 도너 구조(180)에 접합될 수 있고 변형된 복합 기판(230)은 잔류 변형된 도너 구조(290)로부터 분리될 수 있다. As other examples, the
이온 주입 Ion implantation 실시예들Examples
제 1 예로서, InGaN(또는 GaN) 도너 구조가 변형 유도 이온종들의 도입을 통해 형성된다. 이러한 예는 실질적으로 도 3a 내지 도 3g에 개략적으로 나타낸 단계들 및 구조들을 따른다. 이 예에 있어서, 사파이어 성장 기판(110)이 사용된다. 얇은 GaN 층(130)이 예를 들어, MOVPE, HVPE, 또는 MBE에 의해 사파이어 성장 기판(110) 위에 침착된다.As a first example, an InGaN (or GaN) donor structure is formed through the introduction of strain induced ion species. This example substantially follows the steps and structures schematically depicted in FIGS. 3A-3G. In this example,
얇은 GaN 층은 약 1 x 1019 cm-3의 GaN에 원하는 변형을 얻는 데 적합한 도펀트 밀도까지 실리콘 또는 다른 적합한 도펀트종들이 도핑된다. 도펀트는 복사 손상(radiation damage)을 감소시키고 불순물을 치환(또는 격자간) 자리들에 심기 위해 반도체 구조의 어닐링을 통해 활성될 수 있다.The thin GaN layer is doped with silicon or other suitable dopant species to a dopant density suitable to achieve the desired strain in GaN of about 1 × 10 19 cm −3 . Dopants may be activated through annealing of the semiconductor structure to reduce radiation damage and to plant impurities in substitution (or interlattice) sites.
후속 InGaN(또는 GaN) 층은 HVPE 또는 MOCVD를 통해 도핑된(즉 변형된) 층의 표면 위에 성장된다. 질화물 재료의 두께는 변형된 III-V 질화물 재료들 성장의 경우에 결함 형성의 시작을 위해 임계 두께 이하로 유지된다.Subsequent InGaN (or GaN) layers are grown over the surface of the doped (ie strained) layer via HVPE or MOCVD. The thickness of the nitride material is kept below the critical thickness for initiation of defect formation in the case of strained III-V nitride materials growth.
사파이어 캐리어 기판(150)은 접합층으로서 SiO2를 이용하여 사파이어 성장 기판(110)에 대향하는 변형된 III-질화물 재료(130)의 표면에 접합된다. 접합된 구조는 사전 접합 표면 처리로서 플라즈마 활성화의 사용 및/또는 서멀 어닐링에 의해 강화될 수 있다. The
III-질화물 재료의 후면은 기계적 그라인딩, 래핑, 연마, 및 레이저 리프트 오프에 의해 사파이어 성장 기판(110)을 제거하여 노출될 수 있다. 원한다면, GaN 재료(130)의 두께는 RIE, 선택적 에칭, 연마, 또는 이들의 조합에 의해 조정될 수 있다. The backside of the III-nitride material may be exposed by removing the
다른 예들로서, 지지 기판(210)은 변형된 도너 구조(180)에 접합될 수 있고 변형된 복합 기판(230)은 잔류 변형된 도너 구조(290)로부터 분리될 수 있다. As other examples, the
본원에 기술된 여러 가지 재료들에 대한 격자 상수들 및 CTE들은 표 1 및 표 1에 각각 제시된다.The lattice constants and CTEs for the various materials described herein are shown in Table 1 and Table 1, respectively.
본 발명은 특정 최선의 실시예들에 대해 본원에 기술되었지만, 이 기술분야에서 통상의 지식을 사람은 그것이 그렇게 제한되지 않다는 것을 인식하고 이해할 것이다. 오히려, 최선의 실시예들에 많은 추가들, 삭제들 및 변경들이 이하에 청구된 것과 같은 본 발명의 범위를 벗어나지 않고 이루어질 수 있다. 또한, 일 실시예의 특징들은 여전히 발명자들에 의해 의도된 것과 같이 본 발명의 범위 내에 포함되면서 다른 실시예의 특징들과 결합될 수 있다.
Although the present invention has been described herein with respect to certain best embodiments, one of ordinary skill in the art will recognize and appreciate that it is not so limited. Rather, many additions, deletions, and changes to the best embodiments can be made without departing from the scope of the present invention as claimed below. Also, features of one embodiment may be combined with features of another embodiment while still falling within the scope of the invention as intended by the inventors.
Claims (18)
원하는 격자 변형(lattice strain)을 갖는 제 1 기판 위에 III-질화물 재료를, 상기 III-질화물 재료의 제 1 표면 위에 Ga-면을 그리고 상기 III-질화물 재료의 제 2 표면 위에 N-면을 형성하여 변형된 도너 구조(strained donor structure)를 형성하는 단계;
부착면을 선택하는 단계로서, 상기 부착면이 N-극성 복합 기판(N-polar composite substrate)을 형성하기 위한 상기 제 1 표면 또는 Ga-극성 복합 기판(Ga-polar composite substrate)을 형성하기 위한 상기 제 2 표면인, 상기 부착면을 선택하는 단계;
상기 변형된 도너 구조에 약화 영역(weakened zone)을 형성하는 단계로서, 상기 부착면과 상기 약화 영역 사이에 변형된 시드층을 규정하고 상기 약화 영역과 상기 부착면에 대향하는 표면 사이에 잔류 변형된 도너 구조를 규정하기 위해 미리 결정된 깊이로 상기 변형된 도너 구조에 약화 영역을 형성하는 단계;
상기 III-질화물 재료의 상기 부착면에 지지 기판을 접합하는 단계; 및
상기 지지 기판 및 상기 변형된 시드층을 포함하는 변형된 복합 기판을 형성하기 위해 상기 약화 영역에서 상기 변형된 시드층으로부터 상기 잔류 변형된 도너 구조를 분리하는 단계를 포함하며,
상기 원하는 격자 변형은 상기 변형된 시드층 위에 형성될 디바이스 구조들의 격자 상수와 일치하는 상기 변형된 시드층에서의 격자 상수를 발전시키기 위해 선택되는, 반도체 기판 제조 방법.In the method of manufacturing a semiconductor substrate,
III-nitride material is formed on a first substrate having a desired lattice strain, Ga-face is formed on the first surface of the III-nitride material, and N-face is formed on the second surface of the III-nitride material. Forming a strained donor structure;
Selecting an attachment surface, wherein the attachment surface is to form the first surface or Ga-polar composite substrate for forming an N-polar composite substrate; Selecting the attachment surface, the second surface;
Forming a weakened zone in the deformed donor structure, the strained seed layer being defined between the attachment and weakening regions and remaining deformed between the weakened region and a surface opposing the attachment surface. Forming a weakened region in the deformed donor structure to a predetermined depth to define a donor structure;
Bonding a support substrate to the attachment surface of the III-nitride material; And
Separating the residual strained donor structure from the strained seed layer in the weakened region to form a strained composite substrate comprising the support substrate and the strained seed layer,
And wherein the desired lattice strain is selected to develop a lattice constant in the strained seed layer that matches the lattice constant of device structures to be formed over the strained seed layer.
상기 변형된 도너 구조를 형성하는 단계는 상기 III-질화물 재료의 상기 제 1 표면 위에 상기 Ga-면을 갖는 성장 기판(growth subsrate) 위에 상기 III-질화물 재료를 형성하는 단계를 더 포함하는, 반도체 기판 제조 방법.The method of claim 1,
Forming the modified donor structure further includes forming the III-nitride material over a growth subsrate having the Ga-plane over the first surface of the III-nitride material. Manufacturing method.
상기 변형된 도너 구조를 형성하는 단계는,
상기 III-질화물 재료의 상기 제 1 표면 위에 상기 Ga-면을 갖는 성장 기판 위에 상기 III-질화물 재료를 형성하는 단계;
상기 제 1 표면 위에 캐리어 기판(carrier substrate)을 접합하는 단계; 및
상기 N-면을 갖는 상기 III-질화물 재료의 상기 제 2 표면을 노출시키기 위해 상기 성장 기판을 제거하는 단계를 더 포함하는, 반도체 기판 제조 방법.The method of claim 1,
Forming the modified donor structure,
Forming said III-nitride material over a growth substrate having said Ga-plane over said first surface of said III-nitride material;
Bonding a carrier substrate onto the first surface; And
Removing the growth substrate to expose the second surface of the III-nitride material having the N-plane.
상기 원하는 격자 변형을 갖는 상기 제 1 기판 위에 상기 III-질화물 재료를 형성하는 단계는 상기 III-질화물 재료의 CTE와는 다른 CTE를 갖는 상기 제 1 기판을 선택하는 단계를 포함하고, 성장 사이클 및 냉각 후, 실온의 상기 III-질화물 재료는 실온에서 이완된 III-질화물 재료에 대해 변형 하에 놓이는, 반도체 기판 제조 방법.The method of claim 1,
Forming the III-nitride material over the first substrate having the desired lattice strain includes selecting the first substrate with a CTE different from the CTE of the III-nitride material, after growth cycle and cooling Wherein the III-nitride material at room temperature is placed under strain relative to the relaxed III-nitride material at room temperature.
상기 제 1 기판을 선택하는 단계는 Si, SiC, GaAs, 및 AlAs로 이루어지는 그룹으로부터 재료를 선택하는 단계를 포함하는, 반도체 기판 제조 방법.The method of claim 4, wherein
Selecting the first substrate comprises selecting a material from the group consisting of Si, SiC, GaAs, and AlAs.
상기 원하는 격자 변형을 갖는 상기 제 1 기판 위에 상기 III-질화물 재료를 형성하는 단계는 상기 제 1 기판과 상기 III-질화물 재료 사이에 적어도 하나의 버퍼층(buffer layer)을 형성하는 단계를 더 포함하고, 상기 적어도 하나의 버퍼층의 평균 격자 상수(average lattice parameter)는 상기 III-질화물 재료의 평형 격자 상수(equlibrium lattice parameter)와는 다른, 반도체 기판 제조 방법.The method of claim 1,
Forming the III-nitride material over the first substrate having the desired lattice strain further comprises forming at least one buffer layer between the first substrate and the III-nitride material, The average lattice parameter of the at least one buffer layer is different from the equilibrium lattice parameter of the III-nitride material.
상기 적어도 하나의 버퍼층은 AlGaInN, ZnO, HfN 및 ScN으로 이루어지는 그룹으로부터 선택되는, 반도체 기판 제조 방법.The method according to claim 6,
Wherein said at least one buffer layer is selected from the group consisting of AlGaInN, ZnO, HfN, and ScN.
상기 원하는 격자 변형을 갖는 상기 제 1 기판 위에 상기 III-질화물 재료를 형성하는 단계는 상기 III-질화물 재료의 격자 상수를 변경하도록 구성되는 도펀트 또는 불순물로 상기 III-질화물 재료를 도핑하는 단계를 더 포함하는, 반도체 기판 제조 방법.The method of claim 1,
Forming the III-nitride material over the first substrate having the desired lattice strain further comprises doping the III-nitride material with dopants or impurities configured to change the lattice constant of the III-nitride material. A semiconductor substrate manufacturing method.
상기 도펀트 또는 불순물은 Si, Ge, Sn, Mg, Be, Zn 및 Cd로 이루어지는 그룹으로부터 선택되는, 반도체 기판 제조 방법.The method of claim 8,
And the dopant or impurity is selected from the group consisting of Si, Ge, Sn, Mg, Be, Zn and Cd.
상기 약화 영역을 형성하고, 상기 지지 기판을 접합하고, 상기 잔류 변형된 도너 구조 위에서 상기 변형된 도너 구조를 분리하는 단계를 반복하여 추가의 변형된 복합 기판을 형성하기 위해 상기 잔류 변형된 도너 구조를 재사용하는 단계를 더 포함하는, 반도체 기판 제조 방법.The method of claim 1,
Repeating the step of forming the weakened region, bonding the support substrate, and separating the deformed donor structure above the residual deformed donor structure to form the further deformed composite substrate. The method further comprises the step of reuse.
상기 원하는 격자 변형은 인장 변형(tensile strain)인, 반도체 기판 제조 방법.The method of claim 1,
Wherein the desired lattice strain is a tensile strain.
상기 원하는 격자 변형은 압축 변형(compressive strain)인, 반도체 기판 제조 방법.The method of claim 1,
Wherein the desired lattice strain is a compressive strain.
지지 기판; 및
상기 지지 기판 위에 배치된 III-질화물 재료를 포함하는 변형된 시드층을 포함하고,
상기 변형된 시드층은 원하는 격자 변형을 갖는 제 2 지지 기판 위에 형성된 상기 III-질화물 재료를 포함하는 변형된 도너 구조로부터 분리되며,
상기 원하는 격자 변형은 상기 변형된 시드층 위에 형성될 반도체 디바이스층들의 격자 상수와 일치하는 상기 변형된 시드층에서의 격자 상수를 발전시키는, 변형된 복합 기판.In the modified composite substrate,
Support substrates; And
A strained seed layer comprising III-nitride material disposed over the support substrate,
The strained seed layer is separated from a strained donor structure comprising the III-nitride material formed over a second support substrate having a desired lattice strain,
And wherein the desired lattice strain develops a lattice constant in the strained seed layer that matches a lattice constant of semiconductor device layers to be formed over the strained seed layer.
상기 변형된 시드층은 반도체 디바이스층들을 수용하도록 구성되는 상기 변형된 시드층의 표면 위에 Ga-면 극성을 포함하는, 변형된 복합 기판.15. The method of claim 14,
And the strained seed layer comprises a Ga-plane polarity on the surface of the strained seed layer configured to receive semiconductor device layers.
상기 변형된 시드층은 반도체 디바이스층들을 수용하도록 구성되는 상기 변형된 시드층의 표면 위에 N-면 극성을 포함하는, 변형된 복합 기판.15. The method of claim 14,
And the strained seed layer comprises an N-plane polarity on the surface of the strained seed layer configured to receive semiconductor device layers.
적어도 하나의 전자 소자(electronic element), 적어도 하나의 광 소자(photonic element), 또는 이들의 조합을 형성하기 위해 상기 변형된 복합 기판 위에 배치되는 반도체 디바이스층들을 더 포함하는, 변형된 복합 기판.
15. The method of claim 14,
And further comprising semiconductor device layers disposed over the modified composite substrate to form at least one electronic element, at least one photonic element, or a combination thereof.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2008/003597 WO2010070377A1 (en) | 2008-12-19 | 2008-12-19 | Strain engineered composite semiconductor substrates and methods of forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110081331A KR20110081331A (en) | 2011-07-13 |
| KR101226073B1 true KR101226073B1 (en) | 2013-01-25 |
Family
ID=40949292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117012475A KR101226073B1 (en) | 2008-12-19 | 2008-12-19 | Strain engineered composite semiconductor substrates and methods of forming same |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2377153A1 (en) |
| JP (1) | JP2012513113A (en) |
| KR (1) | KR101226073B1 (en) |
| CN (1) | CN102246291B (en) |
| SG (1) | SG171714A1 (en) |
| WO (1) | WO2010070377A1 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101659738B1 (en) * | 2010-07-08 | 2016-09-26 | 엘지이노텍 주식회사 | Light emitting device fabrication method |
| FR2978605B1 (en) * | 2011-07-28 | 2015-10-16 | Soitec Silicon On Insulator | METHOD OF MANUFACTURING A SEMICONDUCTOR STRUCTURE COMPRISING A FUNCTIONALIZED LAYER ON A SUPPORT SUBSTRATE |
| KR102002898B1 (en) | 2012-09-04 | 2019-07-23 | 삼성전자 주식회사 | The semiconductor buffer structure and semiconductor device having the same |
| CN108780734A (en) * | 2016-01-20 | 2018-11-09 | 麻省理工学院 | The manufacture of device on carrier substrate |
| JP7028547B2 (en) * | 2016-06-20 | 2022-03-02 | 株式会社アドバンテスト | Manufacturing method of compound semiconductor device |
| CN106449368B (en) * | 2016-11-24 | 2020-05-12 | 清华大学 | Semiconductor structure and preparation method |
| TWI701715B (en) * | 2017-06-06 | 2020-08-11 | 黃知澍 | N-face III/nitride epitaxy structure and its active device and its integration of polarity inversion manufacturing method |
| JP7044161B2 (en) * | 2018-08-09 | 2022-03-30 | 信越化学工業株式会社 | Manufacturing method of GaN laminated board |
| JP7253994B2 (en) * | 2019-07-23 | 2023-04-07 | 株式会社ディスコ | How to relocate optical devices |
| CN112735944A (en) * | 2021-01-05 | 2021-04-30 | 西安电子科技大学 | Nitrogen polar surface GaN material and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008501229A (en) * | 2004-06-03 | 2008-01-17 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Support for hybrid epitaxy and method for producing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334155B2 (en) * | 2005-09-27 | 2012-12-18 | Philips Lumileds Lighting Company Llc | Substrate for growing a III-V light emitting device |
| US7638410B2 (en) * | 2005-10-03 | 2009-12-29 | Los Alamos National Security, Llc | Method of transferring strained semiconductor structure |
| US7755172B2 (en) * | 2006-06-21 | 2010-07-13 | The Regents Of The University Of California | Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth |
-
2008
- 2008-12-19 JP JP2011541617A patent/JP2012513113A/en not_active Withdrawn
- 2008-12-19 CN CN200880132349.3A patent/CN102246291B/en active Active
- 2008-12-19 EP EP08875786A patent/EP2377153A1/en not_active Withdrawn
- 2008-12-19 SG SG2011029006A patent/SG171714A1/en unknown
- 2008-12-19 KR KR1020117012475A patent/KR101226073B1/en active IP Right Grant
- 2008-12-19 WO PCT/IB2008/003597 patent/WO2010070377A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008501229A (en) * | 2004-06-03 | 2008-01-17 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Support for hybrid epitaxy and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010070377A1 (en) | 2010-06-24 |
| SG171714A1 (en) | 2011-07-28 |
| KR20110081331A (en) | 2011-07-13 |
| CN102246291A (en) | 2011-11-16 |
| JP2012513113A (en) | 2012-06-07 |
| EP2377153A1 (en) | 2011-10-19 |
| CN102246291B (en) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101226073B1 (en) | Strain engineered composite semiconductor substrates and methods of forming same | |
| US8679942B2 (en) | Strain engineered composite semiconductor substrates and methods of forming same | |
| US9368344B2 (en) | Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain | |
| KR101233105B1 (en) | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters | |
| US8486771B2 (en) | Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same | |
| KR101478977B1 (en) | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such method | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| US20120309172A1 (en) | Epitaxial Lift-Off and Wafer Reuse | |
| JP6831814B2 (en) | Manufacturing method of gallium nitride substrate using multiple ion implantation | |
| KR101914361B1 (en) | Methode for manufacturing gallium nitride substrate using the multi ion implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 8 |