KR101218966B1 - Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자 - Google Patents

Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자 Download PDF

Info

Publication number
KR101218966B1
KR101218966B1 KR1020107014401A KR20107014401A KR101218966B1 KR 101218966 B1 KR101218966 B1 KR 101218966B1 KR 1020107014401 A KR1020107014401 A KR 1020107014401A KR 20107014401 A KR20107014401 A KR 20107014401A KR 101218966 B1 KR101218966 B1 KR 101218966B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
group iii
iii nitride
plane
nitride compound
Prior art date
Application number
KR1020107014401A
Other languages
English (en)
Other versions
KR20100086076A (ko
Inventor
고오지 오꾸노
슈우고 닛따
요시끼 사이또오
야스히사 우시다
나오유끼 나까다
신야 보야마
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20100086076A publication Critical patent/KR20100086076A/ko
Application granted granted Critical
Publication of KR101218966B1 publication Critical patent/KR101218966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에 따르면, 균일하게 배향된 결정축과 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체를 제조하는 방법이 제공된다. c면으로부터 45°이하의 오프각을 갖는 측면을 갖는 메사가 사파이어 기판의 a면 주면에 형성된다. 이어서, 트리메틸알루미늄이 300℃ 내지 420℃로 공급되어서, 4㎚ 이하의 두께를 갖는 알루미늄층이 형성된다. 알루미늄층은 질화 처리되어 질화알루미늄층이 형성된다. 이 과정을 통해, a면 주면을 갖는 사파이어 기판에서 c면으로부터 45°이하의 오프각을 갖는 메사의 측면으로부터만 Ⅲ족 질화물계 화합물 반도체가 에피텍셜 성장한다. 따라서, 사파이어 기판의 주면에 평행한 m면을 갖는 Ⅲ족 질화물계 화합물 반도체가 형성될 수 있다.

Description

Ⅲ족 질화물계 화합물 반도체의 제조 방법, Ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 Ⅲ족 질화물계 화합물 반도체 소자{METHOD FOR PRODUCING GROUP Ⅲ NITRIDE-BASED COMPOUND SEMICONDUCTOR, WAFER INCLUDING GROUP Ⅲ NITRIDE-BASED COMPOUND SEMICONDUCTOR, AND GROUP Ⅲ NITRIDE-BASED COMPOUND SEMICONDUCTOR DEVICE}
본 발명은 소위 섬유 아연석(wurtzite) 구조를 갖는 Ⅲ족 질화물계 화합물 반도체의 제조 방법에 관한 것이다. 더 구체적으로, 본 발명은 에피텍셜 성장을 통해 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체를 제조하는 방법에 관한 것이다.
본 명세서에서, "Ⅲ족 질화물계 화합물 반도체"는 화학식 AlxGayIn1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1)로 표현되는 반도체로, 이러한 반도체는 예컨대 n형/p형화를 위해 미리 정해진 원소를 함유하는 것과, Ⅲ족 원소의 일부가 B 및/또는 Tl로 치환되고 그리고/또는 Ｖ족 원소의 일부가 P, As, Sb 및/또는 Bi로 치환되는 것을 포함한다.
Ⅲ족 질화물계 화합물 반도체 발광 소자가 널리 사용되고 있고, 그 소자의 특성을 개량하기 위한 다양한 시도가 이뤄지고 있다. 일반적으로 Ⅲ족 질화물계 화합물 반도체 발광 소자는, 예컨대 사파이어 기판과 같은 Ⅲ족 질화물계 화합물 반도체와 상이한 재료로 만들어진 기판(이하, 이 기판을 "헤테로 기판"이라 함) 상에서 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장에 의해 제조된다. 가장 보편적인 에피텍셜 성장 방법에서, Ⅲ족 질화물계 화합물 반도체는 반도체의 두께 방향이 c축을 따르고, 반도체는 c면 주면을 갖도록 성장한다.
알려진 바와 같이, Ⅲ족 질화물계 화합물 반도체 발광 소자에서, 예컨대 다중 양자 우물 구조(multiple quantum well structure)를 갖는 층들이 c축 방향으로 적층되어 있을 경우(즉, 적층된 층 사이의 경계가 c면과 평행할 경우), 발광 소자 내의 변형에 의해 피에조 전계가 발생하고, 양자 효율이 저하된다. 이러한 내부 변형에 기인한 피에조 전계의 발생은 발광 소자 이외의 소자(예컨대, HEMT)의 형성 시에도 바람직하지 않다.
전술한 바를 고려하여, 반도체의 두께 방향이 c축을 따르지 않도록 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시키는 기술을 개발하려는 시도가 이루어지고 있다.
특허문헌 1 : 일본특허출원공개 제2006-036561호
비특허문헌 1 : 고오지 오꾸노 등의 전자 정보 통신 학회 기술 연구 보고 ED2002-20
특허문헌 1은 마스크의 형성을 통해 원치 않는 성장축 방향으로의 결정의 성장을 방지하기 위한 기술을 개시하고 있다. 비특허문헌 1에 개시된 기술은 원치 않는 성장축 방향으로의 결정의 성장을 방지할 수 없다. 본 발명자들은 비특허문헌 1에 개시된 기술의 응용 및 개선을 통해 본 발명을 달성하였다.
본 발명의 제1 태양에 따르면, 적어도 경사진 측면을 갖는 메사(mesa)가 상부에 형성된 기판의 주면을 열처리하는 단계와, 암모니아를 공급하여 질화 처리함으로써 메사를 갖는 기판의 표면 상에 질화알루미늄 박막을 형성하는 단계와, 주로 기판의 메사의 측면 상에 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시키는 단계를 포함하는, Ⅲ족 질화물계 화합물 반도체의 제조 방법이 제공된다.
본 발명의 제2 태양에 따르면, 기판은 m면 주면을 갖는 사파이어 기판이고, 메사는 주면 이외의 측면을 갖고, 측면과 주면에 의해 형성된 라인은 사파이어 기판의 m면 내에서 a축으로부터 c축 방향을 향해 15°이상 90°이하로 경사진다.
본 발명의 제3 태양에 따르면, 기판은 c면 주면을 갖는 사파이어 기판이고, 메사는 주면 이외의 측면을 갖는다.
본 발명의 제4 태양에 따르면, c면으로부터 45°이하의 오프각을 갖는 측면을 적어도 하나 갖는 메사가 상부에 형성된 사파이어 기판의 a면 주면을 열처리하는 단계와(본 명세서에서, "오프"라는 용어는 표면이 결정면으로부터 경사진 경우를 말한다), 암모니아를 공급하여 질화 처리함으로써 메사를 갖는 기판 상에 질화알루미늄 박막을 형성하는 단계와, 주로 c면으로부터 45°이하의 오프각을 갖는 메사의 측면 상에 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시킴으로써 사파이어 기판의 a면에 평행한 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계를 포함하는, Ⅲ족 질화물계 화합물 반도체의 제조 방법이 제공된다.
본 발명의 제5 태양에 따르면, 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 Ⅲ족 질화물계 화합물 반도체가 쉽게 에피텍셜 성장하는 것을 허용하지 않는 재료로 커버된다.
본 발명의 제6 태양에 따르면, 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 요철 또는 거칠기를 갖도록 처리되어, 처리된 측면 상에는 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 쉽게 진행되지 않는다. 이 경우, 상이한 법선 벡터를 갖는 2개의 측면 중 하나 상에 요철 또는 거칠기를 형성하는 것은, 예컨대 에칭을 통해 측면을 형성한 후에 수행될 수 있다. 다르게는, 요철 또는 거칠기를 갖는 이러한 측면은 처음에 형성될 수 있다.
본 발명의 제7 태양에 따르면, 메사는 위에서 관측했을 때 스트라이프 형태로 배열된다.
본 발명의 제8 태양에 따르면, 메사는 위에서 관측했을 때 격자 형태로 배열된다.
본 발명의 제9 태양에 따르면, 열처리에서, 알루미늄 또는 알루미늄 화합물의 공급을 통해 1Å 내지 40Å 두께를 갖는 알루미늄 박막이 형성된다.
본 발명의 제10 태양에 따르면, 알루미늄 박막은 트리메틸알루미늄의 공급을 통해 형성된다.
본 발명의 제11 태양에 따르면, 알루미늄 박막은 300℃ 내지 420℃에서 형성된다.
본 발명의 제12 태양에 따르면, 열처리는 900℃ 내지 1200℃의 미리 정해진 온도로 가열하고, 수소 분위기에서 20분 이하 동안 미리 정해진 온도로 유지시키는 것을 포함한다.
본 발명의 제13 태양에 따르면, 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는다.
본 발명의 제14 태양에 따르면, 기판의 주면과 상이하고 주면 상에서보다 더 쉽게 Ⅲ족 질화물계 화합물 반도체가 성장하는 측면을 갖는 메사를 상부에 구비한 사파이어 기판과, 측면 상에 에피텍셜 성장하고 원하는 결정 배향을 갖는 주면을 구비하는 Ⅲ족 질화물계 화합물 반도체를 포함하는 웨이퍼가 제공된다.
본 발명의 제15 태양에 따르면, a면 주면을 갖는 사파이어 기판과, m면 주면을 갖고 사파이어 기판 상에 형성되는 Ⅲ족 질화물계 화합물 반도체를 포함하는 웨이퍼로서, 사파이어 기판과 Ⅲ족 질화물계 화합물 반도체 사이에는 Ⅲ족 질화물계 화합물 반도체 이외의 재료로 만들어진 막이 전혀 형성되지 않은 웨이퍼가 제공된다.
본 발명의 제16 태양에 따르면, a면 주면을 갖는 사파이어 기판과, m면 주면을 갖고 사파이어 기판 상에 형성되는 Ⅲ족 질화물계 화합물 반도체를 포함하는 웨이퍼로서, 사파이어 기판과 Ⅲ족 질화물계 화합물 반도체 사이에 사파이어 기판의 a면 주면의 적어도 일부 상에는, Ⅲ족 질화물계 화합물 반도체 이외의 재료로 만들어진 막이 전혀 형성되지 않은 웨이퍼가 제공된다.
본 발명의 제17 태양에 따르면, 본 발명의 제14 내지 제16 태양 중 하나에 따른 웨이퍼의 특정 실시예로, 기판은 주면 이외의 면이 형성된 메사를 갖도록 처리되고, Ⅲ족 질화물계 화합물 반도체는 주면 이외의 면의 적어도 일부와 접촉한다.
본 발명의 제18 태양에 따르면, 본 발명의 제14 내지 제17 태양 중 하나에 따른 웨이퍼 상에 소자 성분을 형성하고, 이어서 그 결과물의 분할에 의해 제조된, Ⅲ족 질화물계 화합물 반도체 소자가 제공된다.
특허문헌 1은, 예컨대 미리 정해진 주면을 갖는 헤테로 기판(예컨대, 사파이어 기판) 상에 원하는 결정 성장면을 갖는 메사가 형성되고, 결정 성장면 이외의 면은 면 상에서 결정 성장이 발생하지 않도록 커버되고, 예컨대 Ⅲ족 질화물계 화합물 반도체는 반도체의 c축 방향이 헤테로 기판의 결정 성장면에 수직인 방향이 되도록, 즉 반도체의 원하는 축 방향이 헤테로 기판의 주면의 수직 방향이 되도록, 에피텍셜 성장하는 기술을 개시하고 있다.
본 발명자들의 연구에 따르면, 비특허문헌 1에 개시된 기술은 단지 반도체의 c면 및 m면이 모두 기판의 주면과 평행하게 되도록 사파이어 기판 상의 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장을 허용한다.
또한 본 발명자들의 연구에 따르면, c면으로부터 45°이하의 오프각을 갖는 측면을 적어도 하나 갖는 메사가 상부에 형성된 사파이어 기판의 a면 주면 상에 알루미늄 박막이 형성되고, 그 후 최적의 조건 하에서 질화 처리가 수행될 때, 반도체의 m면이 사파이어 기판의 주면에 평행하도록 Ⅲ족 질화물계 화합물 반도체가 형성된다(제4 태양).
다음으로 본 발명자들에 의해 제공된 방법의 전술한 단계를 통한 에피텍셜 성장의 메카니즘이 설명된다.
도 1a 및 도 1b는 이하의 실시예에서 수행된 에피텍셜 성장의 특징을 도시하고 있다. 에피텍셜 성장의 메카니즘은 도 1a 및 도 1b를 참조하여 설명한다. 도 1a에도시된 바와 같이, 육각기둥(육각뿔대) 메사가 사파이어 기판의 a면 주면 상에 적절한 간격으로 제공된다. 도 1a는 하나의 메사만 제공되는 경우를 도시하고 있다. 도 1a에 도시된 바와 같이, 육각기둥(육각뿔대) 메사는 c면으로부터 45°이하의 오프각을 갖는 2개의 측면(즉, 회색 측면과 거기에 대향하는 면)을 갖는다. 육각기둥(육각뿔대) 메사의 나머지 측면은 c면에 평행 또는 수직이 아니다. 즉, 측면은 c면, m면 또는 a면이 아니다.
본 발명자들의 연구에 따르면, 도 1a에 도시된 바와 같이 a면 주면과 육각기둥(육각뿔대) 메사가 상부에 형성된 사파이어 기판 상에 알루미늄 박막(두께: 40Å 이하)이 형성되고, 그 후 알루미늄 박막이 질화 처리를 통해 AlN막으로 전환된 뒤, Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 수행되면, 반도체의 에피텍셜 성장은 사파이어 기판의 c축이 반도체의 c축과 일치하도록 주로 c면으로부터 45°이하의 오프각을 갖는 메사의 측면 상에 발생한다. 이 경우, 반도체의 급속한 성장은 사파이어 기판의 메사의 나머지 측면, 사파이어 기판의 메사의 a면 상부면, 또는 사파이어 기판의 볼록하지 않은 영역에서는 발생하지 않는다.
이와 같이, Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장은 사파이어 기판의 c축이 반도체의 c축과 일치하도록 c면으로부터 45°이하의 오프각을 갖는 사파이어 기판의 육각기둥(육각뿔대) 메사의 측면 상에 주로 발생한다. 즉, 반도체가 사파이어 기판의 전체 주면을 커버하도록 소위 측방향 에피텍셜 성장(ELO)이 진행된다. 이 경우, Ⅲ족 질화물계 화합물 반도체의 m면[또는 그 법선(즉, m축)]이 사파이어 기판의 a면 주면[또는 그 법선(즉, a축)]에 평행하도록 에피텍셜 성장이 진행된다(도 1b). 도 1b에 도시된 바와 같이, Ⅲ족 질화물계 화합물 반도체의 축은 기호 "GaN"으로 표시하고, 사파이어 기판의 축은 기호 "Sap"로 표시한다. 이 현상은 Ⅲ족 질화물계 화합물 반도체가 c면 주면을 갖는 사파이어 기판 상에서 에피텍셜 성장할 때, 사파이어 기판의 a축 방향이 Ⅲ족 질화물계 화합물 반도체의 m축 방향과 일치한다는 공지된 사실과 정합한다.
다르게는, 도 1c에 도시된 메사가 형성될 수 있다. 도 1c에 도시된 메사는 위에서 관측했을 때 스트라이프 형태를 갖는다. 메사의 상부면 및 바닥면은 사파이어 기판의 a면이고, 메사의 측면은 c면 뿐이다.
도 1b에 도시된 바와 같이, 메사의 측면 상의 Ⅲ족 질화물계 화합물 반도체의 성장은 c방향으로 진행하고, 반도체의 성장면은 c면이다. 이는 성장하는 Ⅲ족 질화물계 화합물 반도체가 알칼리 용액에 침지될 때 반도체의 성장면이 매우 에칭되기 쉽다는 사실에 기초한다.
메사의 형성을 위해, 예컨대 바람직하게는 에칭 마스크를 사용하여 건조 에칭이 수행된다.
도 1d의 평면도에 도시된 에칭 마스크(빗금친 부분)의 사용에 의해 건조 에칭이 수행되면, 도 1e에 도시된 바와 같이 위에서 관측했을 때 스트라이프 형태로 배열된 메사를 갖는 기판(이하, 이 메사를 "스트라이프형 메사"라 함)이 형성된다(제7 태양).
도 1f의 평면도에 도시된 에칭 마스크(빗금친 부분)의 사용에 의해 건조 에칭이 수행되면, 도 1g에 도시된 바와 같이 위에서 관측했을 때 격자 형태로 배열된 메사를 갖는 기판이 형성된다(제8 태양).
도 1e에 도시된 사파이어 기판에서, 스트라이프형 메사의 측면은 모두 c면이다. 도 1e에 도시된 형태를 갖는 사파이어 기판 상에 Ⅲ족 질화물계 화합물 반도체 발광 소자가 형성되면, 기판의 메사의 형태로 인해, Ⅲ족 질화물계 화합물 반도체층과 기판 사이의 경계에서의 광의 굴절에 의한 광 추출 성능은 도 1a에 도시된 형태를 갖는 사파이어 기판 상에 Ⅲ족 질화물계 화합물 반도체 발광 소자가 형성되는 경우에 비해 더 저하된다. 이는 도 1e에 도시된 바와 같이, 메사가 기판의 a면 주면에 평행한 m축에 평행한 면만을 갖고, 그에 따라 m축 방향으로 조사된 광의 성분이 메사에 의해 (굴절에 대해서) 전혀 영향을 받지 않기 때문이다. 광 추출 성능의 향상을 위해, 바람직하게는 도 1g에 도시된 바와 같이, 기판은 위에서 관측했을 때 격자 형태로 배열된 메사를 갖도록 처리된다. 이 경우, Ⅲ족 질화물계 화합물 반도체는 메사의 m면 측면 상에서 에피텍셜 성장하지 않는다. 따라서, 바람직하게는, 도 1f에 도시된 에칭 마스크의 측면부는 얇고 측면부의 수가 감소되어, a면 주면을 갖는 사파이어 기판 상에 형성되는 메사의 c면 측면의 면적이 감소하는 것을 억제하는 것이 바람직하다.
m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체는 전술한 메사만을 갖는 면 상에 형성될 수 있다. 그러나, Ⅲ족 질화물계 화합물 반도체가 모든 사파이어 기판의 메사의 c면 측면 상에 성장하면, 불연속면이 형성된다. 특히, 도 1h의 단면도에 도시된 바와 같이, Ⅲ족 질화물계 화합물 반도체는 사파이어 기판의 대향 메사의 c면 측면 상에 c축 방향으로 에피텍셜 성장하고, 그에 따라 이렇게 성장된 Ⅲ족 질화물계 화합물 반도체들 사이의 접합 경계는 불연속면을 형성한다. 도 1h 내지 도 1l에서, 사파이어 기판의 메사의 측면은 약간 오프된 c면이다. 그러나, 설명의 간략화를 위해, 본 명세서에서는 이 측면은 "c면"이라 부른다.
도 1i의 단면도에 도시된 바와 같이, 사파이어 기판의 메사의 측면 중에서, 법선 벡터가 동일한 방향으로 배향된 c면은 남겨지고, 법선 벡터가 그것과 반대 방향으로 배향된 c면은 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 발생하지 않는 재료에 의해 마스킹되는 것이 바람직하다. 이 경우, 마스킹되지 않은 c면 은 모두 동일한 방향으로 배향된 법선 벡터를 갖고, 그에 따라 Ⅲ족 질화물계 화합물 반도체는 c면 상에서 c방향으로 에피텍셜 성장한다. 따라서, 사파이어 기판의 다른 메사의 c면 상에 에피텍셜 성장한 Ⅲ족 질화물계 화합물 반도체 사이의 접합 경계에 의한 불연속면이 형성되지 않는다.
도 1j의 단면도에 도시된 바와 같이, 사파이어 기판의 메사의 측면 중, 법선 벡터가 동일한 방향으로 배향된 c면은 남겨지고, 법선 벡터가 반대 방향으로 배향된 c면은 Ⅲ족 질화물계 화합물 반도체가 에피텍셜 성장하지 않는 정도로 거친 면 또는 요철을 형성하도록 처리되는 것이 바람직하다. 이 경우, 처리되지 않은(예컨대, 거칠기 처리되지 않은) c면은 모두 동일한 방향으로 배향된 법선 벡터를 갖고, 그에 따라 Ⅲ족 질화물계 화합물 반도체는 c면 상에서 c방향으로 에피텍셜 성장한다. 따라서, 사파이어 기판의 다른 메사의 c면 상에 에피텍셜 성장한 Ⅲ족 질화물계 화합물 반도체 사이의 접합 경계에 의한 불연속면이 형성되지 않는다.
예컨대, 도 1k에 도시된 에칭 마스크가 채용되면, 도 1e에 도시된 평면도의 단순한 스트라이프 형태를 갖는 메사가 형성되고, 법선 벡터가 약 180°만큼 이격된 방향으로 배향된 면이 형성된다. 반면, 도 1l에 도시된 에칭 마스크를 사용하면 법선 벡터가 동일한 방향으로 배향된 측면과, 요철로 인해 에피텍셜 성장이 생기지 않거나, 에피텍셜 성장이 매우 느리게 진행되거나, 다양한 종류의 결정이 성장된 측면이 모두 형성된다.
또한, 본 발명자의 발견에 따르면, 스트라이프형 메사의 측면이 메사의 길이 방향 결정 배향의 설계를 기초로 특수한 면 지수(plane index)를 갖도록 m면 주면을 갖는 사파이어 기판 상에 스트라이프형 메사가 형성되면, 측면 상에서 에피텍셜 성장하고 그후 측방향 성장을 통해 메사를 모두 커버하는 Ⅲ족 질화물계 화합물 반도체의 주면이 사파이어 기판의 m면에 평행한 m면 또는 r면{(10-12)면}, 또는 사파이어 기판의 m면으로부터 약간 오프된 m면이 된다.
본 발명자의 연구에 따르면, Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장한 면은 m면에 수직이 아니며, 따라서, 한 쌍의 스트라이프형 메사의 대향하는 측면 상에는 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 발생하지 않거나, 또는 에피텍셜 성장이 매우 느리게 진행한다(제2 태양).
또한, 본 발명자의 발견에 따르면, 스트라이프형 메사가 메사의 길이 방향 결정 배향의 설계를 기초로 c면 주면을 갖는 사파이어 기판 상에 형성되면, 측면 상에서 에피텍셜 성장하고 그후 측방향 성장을 통해 메사를 모두 커버하는 Ⅲ족 질화물계 화합물 반도체의 주면이 사파이어 기판의 c면에 평행한 a면 또는 m면이 된다(제3 태양).
이와 같이, 본 발명은 기판의 주면과 상이한 결정 배향을 갖는 면이 형성되도록 기판 상에 메사를 제공하고, 기판 주면이나 메사의 원치 않는 측면 상이 아닌 메사의 미리 정해진 측면 상에 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시킨다는 포괄적인 기술 개념을 기초로 달성된다(제1 태양). 미리 정해진 메사의 측면 상에 에피텍셜 성장이 다른 면 상의 에피텍셜 성장보다 압도적으로 우세한데는 다양한 이유가 있다. 예컨대, 미리 정해진 측면 이외의 면 상에서는 에피텍셜 성장이 발생하지 않거나 거의 발생하지 않도록 미리 정해진 측면이 제공되므로, 또는 후술하는 바와 같이 사파이어 기판 면의 질화 처리 또는 열처리와 같은 기술을 통해 에피텍셜 성장의 선택성이 현저하게 향상되므로, 이외의 면 상에서는 에피텍셜 성장이 발생하지 않거나 에피텍셜 성장이 매우 느리게 진행한다. 후술하는 실시예에서는, 사파이어 기판이 사용된다. 그러나, 본 발명은 사파이어 이외의 재료로 만들어진 기판(적어도 육방정계의 기판)에도 적용될 수 있다. 예컨대, 본 발명은 스피넬(spinel) 또는 SiC 기판에 적용될 수 있다.
메사의 미리 정해진 측면과 다른 면 사이의 표면 에너지에 있어서의 차이를 기초로, 또는 메사의 미리 정해진 측면 상에 에피텍셜 성장한 Ⅲ족 질화물계 화합물 반도체 또는 결정의 원료(화학종)의 기판 면의 근방에서의 확산 길이를 기초로, 전술한 현상이 이해될 수 있다.
메사를 갖는 기판 상에 알루미늄 박막이 형성되고 질화 처리가 수행되면, 예컨대 다음과 같은 이유 때문에 메사의 측면 상에 에피텍셜 성장이 발생하고, 기판의 주면 상에는 에피텍셜 성장이 발생하지 않는다.
본 발명에 따른 질화 처리 및 열처리를 통해, 기판의 주면(평활한 면) 상에는 에피텍셜 성장이 발생하지 않지만, 측면(처리되어 평활하지 않은 면) 상에는 에피텍셜 성장이 발생한다. 처리된 측면은 처리되지 않은 면 또는 처리된 바닥면에 비해 더 거칠다고 생각될 수 있다(예컨대, 면이 불균일하거나, 만곡되거나, 또는 큰 표면 거칠기를 갖는다). 이는 Ⅲ족 질화물계 화합물 반도체가 측면 상에서 우선적으로 성장되기 쉬운 이유일 수 있다. 본 발명은 이 선택적인 성장에 최적인 조건 하에서 수행된다.
본 발명은 고온 수소 가스로 사파이어 기판을 처리함으로써 간단하게 효과적으로 수행될 수 있다. 그러나, 알루미늄원을 적극적으로 공급함으로써 기판 상에 알루미늄 금속층을 형성할 수 있다. 고온 수소 가스로 사파이어 기판을 처리하는 것은 에칭과 환원 반응을 통해 사파이어 기판 내에 존재하는 알루미늄 원자를 표면에 드러나게 하는 것인 반면, 알루미늄원을 공급하는 것은 알루미늄 원자를 새롭게 부가하는 것이다. 알루미늄원은, 특히 사파이어 기판 표면과의 반응을 제어하는 관점에서, 유기 알루미늄 화합물이 바람직하다. 알킬 알루미늄 화합물(특히, 트리메틸알루미늄)을 사용하는 것이 바람직하다. 이하의 실험 데이터에 도시된 바와 같이, 알루미늄 박막의 형성을 위한 온도와 막의 두께는 본 발명의 근본적인 조건이며, 특히 바람직한 범위가 결정되어 있다.
사파이어 기판 표면이 알루미늄원을 공급하지 않고 고온 수소 가스로 처리된 경우에, 예컨대 기판의 온도가 수소 가스 처리 후에 일시적으로 300 내지 420℃까지 하강한 후에 질화 처리가 수행되는 것이 더욱 바람직하다. 사파이어 기판이 고온 수소 가스로 처리되면, 기판은 미리 정해진 기간 동안 목표 온도로 유지될 수 있고, 또는 기판은 목표 온도에 도달한 후에 바로 냉각될 수도 있다. 후자의 경우, 사파이어 기판은 목표 온도에 도달한 시점을 전후하여 임의의 기간 동안 고온 수소 가스로 처리된다.
따라서, 본 발명에 따르면, 기판의 주면과 결정의 주면 사이의 결정 배향의 관계가, 기판의 단순한 표면 처리 또는 기판 상에 층(버퍼층)의 형성 후에 편평 기판 상에 Ⅲ족 질화물계 화합물 반도체가 형성될 때 얻어진 단순히 평탄한 표면의 주면과 에피텍셜 성장한 결정의 주면 사이의 결정 배향의 관계와 상이한, 기판과 에피텍셜 성장한 결정을 포함하는 웨이퍼가 제조된다(제14 태양). 구체적으로, a면 주면을 갖는 사파이어 기판과, m면 주면을 가지면서 마스킹 재료를 통하지 않고 기판 상에 형성되는 Ⅲ족 질화물계 화합물 반도체를 구비한, 웨이퍼가 제조되고(제15 태양), 또는 a면 주면을 갖는 사파이어 기판과, m면 주면을 가지면서 사파이어 기판 상에 형성되는 Ⅲ족 질화물계 화합물 반도체를 구비한 웨이퍼로서, 기판과 반도체 사이에 a면 주면을 완전히 덮지 않을 정도로 마스킹 재료가 제공되는 웨이퍼가 제조된다(제16 태양). 이런 웨이퍼는, 예컨대 메사를 갖는 기판을 사용하여 전술한 제조 방법을 통해 용이하게 제조될 수 있다(제17 태양). 본 발명에서, 에피텍셜 성장은 메사의 미리 정해진 면 전체에 일어날 필요는 없으며, 예컨대 공극이 존재할 수 있다.
이러한 웨이퍼를 사용하면 층의 경계면이 m면 또는 m면에서 약간 오프된 면에 평행한 층을 갖는 Ⅲ족 질화물계 화합물 반도체를 제조할 수 있다. 이러한 반도체 소자에서, Ⅲ족 질화물계 화합물 반도체층 사이의 경계에 수직인 방향으로는 피에조 전계가 발생되지 않는다. 따라서, 반도체 소자는 층의 경계가 c면에 평행한 Ⅲ족 질화물계 화합물 반도체 소자에 비해 향상된 특성을 나타낸다. 예컨대, 이러한 웨이퍼를 포함하는 발광 소자는 개선된 발광 특성이 예상된다(제18 태양).
도 1a는 본 발명에 채용된 a면 주면을 갖는 사파이어 기판 상에 형성된 메사의 사시도이다.
도 1b는 a면 주면을 갖는 사파이어 기판 상에 형성된 메사의 단면도이다.
도 1c는 a면 주면을 갖는 사파이어 기판 상에 형성된 다른 메사의 사시도이다.
도 1d는 기판을 처리하기 위해 채용된 에칭 마스크의 평면도이다.
도 1e는 도 1d에 도시된 마스크를 사용하여 처리된 기판의 사시도이다.
도 1f는 기판을 처리하기 위해 채용된 다른 에칭 마스크의 평면도이다.
도 1g는 도 1f에 도시된 마스크를 사용하여 처리된 기판의 사시도이다.
도 1h는 대향 방향으로 성장한 Ⅲ족 질화물계 화합물 반도체의 개략도이다.
도 1i는 동일 방향으로 성장한 Ⅲ족 질화물계 화합물 반도체의 개략도이다.
도 1j는 동일 방향으로 성장한 Ⅲ족 질화물계 화합물 반도체의 다른 개략도이다.
도 1k는 기판을 처리하기 위해 채용된 에칭 마스크의 평면도이다.
도 1l는 결정이 동일 방향으로 성장하도록 기판을 처리하기 위해 채용된 에칭 마스크의 평면도이다.
도 2는 본 발명에 따른 방법의 구체적인 실시예의 개략도로서, 방법의 단계들에 있어서 기판의 온도 및 원료의 공급/비공급을 도시한 개략도이다.
도 3a는 본 발명에 채용된 a면 주면을 갖는 사파이어 기판 상에 메사를 형성하기 위한 마스크의 평면도이다.
도 3b는 형성된 메사의 사시도이다.
도 4는 제1 실시예에서 3개의 상이한 조건 하에 성장한 m-GaN의 비율을 X선 회절을 통해 판별하여 도시한 3개의 그래프이다.
도 5a 및 도 5b는 제1 실시예에서 m-GaN의 c축 방향이 사파이어 기판의 c축에 상응한다는 것을 도시한 Φ 스캔의 데이터와(도 5a), 2개의 결정의 축방향의 개략도(도 5b)이다.
도 6은 m면 주면을 갖는 사파이어 기판의 스트라이프형 메사의 측면 상에 성장한 Ⅲ족 질화물계 화합물 반도체의 개략도이다.
도 7은 제4 실시예에서 X선 회절(2θ)을 통해 얻어진 4가지 형태의 데이터를 도시한 그래프이다.
도 8은 제4 실시예에서 X선 회절(Φ 스캔)을 통해 얻어진 데이터를 도시한 그래프이다.
도 9는 제4 실시예에서 메사 측면(즉, 사파이어 기판의 c면) 상에 성장한 GaN의 결정 배향의 개략도이다.
도 10은 제5 실시예에서 X선 회절(2θ)을 통해 얻어진 4가지 형태의 데이터를 도시한 그래프이다.
도 11은 제5 실시예에서 X선 회절(Φ 스캔)을 통해 얻어진 데이터를 도시한 그래프이다.
도 12는 제5 실시예에서 X선 회절(Φ 스캔)을 통해 얻어진 다른 데이터를 도시한 그래프이다.
도 13은 제5 실시예에서 사파이어 기판 상에 형성된 메사의 측면 상에 성장한 GaN의 결정 배향의 개략도이다.
도 14는 제5 실시예에서 메사 측면(즉, 사파이어 기판의 a면) 상에 성장한 GaN의 결정 배향의 개략도이다.
도 15는 제6 실시예에서 X선 회절(2θ)을 통해 얻어진 4가지 형태의 데이터를 도시한 그래프이다.
도 16은 제6 실시예에서 X선 회절(Φ 스캔)을 통해 얻어진 데이터를 도시한 그래프이다.
도 17은 제6 실시예에서 X선 회절(Φ 스캔)을 통해 얻어진 다른 데이터를 도시한 그래프이다.
도 18은 제6 실시예에서 메사 측면(즉, 사파이어 기판의 a면) 상에 성장한 GaN의 결정 배향의 개략도이다.
도 19는 제6 실시예에서 메사 측면(즉, 사파이어 기판의 m면) 상에 성장한 GaN의 결정 배향의 개략도이다.
도 20은 제6 실시예에서 메사 측면(즉, 사파이어 기판의 m면) 상에 성장한 다른 GaN의 결정 배향의 개략도이다.
질화갈륨이 Ⅲ족 질화물계 화합물 반도체로서 에피텍셜 성장하는 실시예가 이하에 설명된다. 당연한 것이지만, 이렇게 성장한 Ⅲ족 질화물계 화합물 반도체 상에 질화갈륨 이외의 Ⅲ족 질화물계 화합물 반도체로 형성된 층 또는 후막이 용이하게 제공될 수 있다. 본 발명은 이렇게 제조된 결과물을 포함한다.
제1 실시예
도 2는 본 발명의 Ⅲ족 질화물계 화합물 반도체 제조 방법의 특정 실시예를 개략적으로 도시하며, 기판의 온도와, 원료 또는 캐리어 가스(수소)의 공급/비공급을 도시하고 있다. 도 2의 하단에 단계 번호가 기재되어 있다.
단계 1에서는, 수소 분위기에서 사파이어 기판이 1160℃까지 가열된 후, 300 내지 420℃까지 냉각된다.
단계 2에서는, 기판이 300 내지 420℃로 유지되면서, 캐리어 가스(질소-수소 혼합물)의 공급하에 트리메틸알루미늄이 도입된다.
단계 3에서는, 트리메틸알루미늄의 도입이 중단되고, 캐리어 가스(질소-수소 혼합물)와 암모니아의 공급하에 기판의 온도가 1010℃까지 상승된다.
단계 4에서는, 캐리어 가스(질소-수소 혼합물)와 암모니아의 공급하에 트리메틸갈륨을 도입함으로써 에피텍셜 성장이 수행된다.
단계 5에서는, 암모니아와 질소의 분위기 내에서 기판의 온도가 300℃ 이하로 하강된다.
후술하는 바와 같이, 단계 2 내지 4에서 질소-수소 혼합물이 사용될 경우에 얻어진 실험 데이터는 단계 2 내지 4에서 질소나 수소가 캐리어 가스로서 단독으로 사용될 경우에 얻어진 실험 데이터와 유사하다.
도 3은 제1 실시예에 사용된, a면 주면을 갖는 처리된 사파이어 기판의 형태를 도시하고 있다. 도 3a에 도시된 바와 같은 다수의 규칙적인 육각형 개구를 갖는 마스크를 사용함으로써, 기판의 표면이 에칭되어 육각 기둥(육각뿔대) 메사(mesa)가 형성된다. 이 경우, 하나의 육각형 개구의 대향하는 측면 사이의 거리는 "A"로 표현하고, 인접하는 육각형 개구의 대향하는 측면 사이의 거리는 "B"로 표현한다. 육각형 개구의 측면에 평행한 3개의 직선 중 하나는 사파이어 기판의 m축에 평행, 즉 c축에 수직이다.
a면 주면을 갖는 사파이어 기판이 도 3a에 도시된 마스크를 사용하여 에칭되면, 도 3b에 도시된 바와 같이, 각각 약간 경사진 측면을 갖는 육각뿔대 메사가 형성된다. 이 경우, 메사의 육각형 상부면의 변들 중 사파이어 기판의 m축에 평행한(즉, c축에 수직인) 변을 포함하는 각 메사의 측면은 사파이어 기판의 c면으로부터 약간 경사진다(오프된다). 측면과 c면 사이의 각도는 45°이하이고, 도 3b에는 사파이어 기판의 c축과 함께 측면이 도시되어 있다. 메사의 높이는 "h"로 표현한다.
우선, 도 3a에 도시된 마스크(거리 A: 3㎛, 거리 B: 2㎛)를 사용하여 a면 주면을 갖는 사파이어 기판이 에칭되어, 도 3b에 도시된 다수의 메사(높이 h: 0.8㎛)가 형성된다. 이어서, 도 2에 도시된 절차에 따라, 알루미늄 박막이 형성되고, 질화 처리가 수행되고, 질화갈륨(두께: 4㎛)이 에피텍셜 성장한다. 이 실험에서, 후술하는 조건하에 알루미늄 박막의 형성과 질화 처리가 수행된다.
후술하는 바와 같이 이렇게 형성된 질화갈륨에 대해서, X선 회절(2θ 스캔)을 통해 c면 간의 간섭에 의한 회절 X선 강도에 대한 m면 간의 간섭에 의한 회절 X선 강도의 비율을 기초로 하여, 사파이어 기판의 a면 주면에 평행한 면이 c면인 GaN 결정(이하, 이 GaN 결정은 단순히 "c-GaN"이라 함)에 대한, 사파이어 기판의 a면 주면에 평행한 면이 m면인 GaN 결정(이하, 이 GaN 결정은 단순히 "m-GaN"이라 함)의 양의 비가 결정된다.
1. 암모니아의 존재 여부
트리메틸알루미늄이 공급되는 시점에 암모니아가 존재하게 할 것인지 여부를 결정하기 위한 시험이 수행된다. 트리메틸알루미늄에 대한 암모니아의 몰비(Ⅴ/Ⅲ비)가 (0, 10, 60 또는 110)으로 변경되고, 이렇게 형성된 질화갈륨은 X선 회절(2θ 스캔)을 통해 결정되는 것과 같이 m-GaN/c-GaN 비에 관해 평가된다. 그 결과가 도 4a에 도시되어 있다.
트리메틸알루미늄에 대한 암모니아의 몰비가 0 또는 10일 때, c-GaN은 검출되지 않는다. 트리메틸알루미늄에 대한 암모니아의 몰비가 60일 때, c-GaN에 기인한 피크가 검출된다. 트리메틸알루미늄에 대한 암모니아의 몰비가 110일 때, m-GaN에 기인한 피크는 검출되지 않는다. 즉, 사실상 모든 질화갈륨이 c-GaN으로 형성된다.
이 데이터로부터 명백한 바와 같이, 다량의 암모니아가 존재하는 상태에서 트리메틸알루미늄이 공급되면, 주로 사파이어 기판의 a면 상에 양호한 질화알루미늄 버퍼층이 형성되고, 이어서 GaN이 주로 사파이어 기판의 a면 상에서 에피텍셜 성장한다. 즉, c-GaN은 다량 형성되지만, m-GaN은 소량 형성된다. 이는 암모니아가 사실상 존재하지 않는 것이 바람직하다는 것을 나타낸다.
2. 알루미늄 박막 형성 시간(알루미늄 박막의 두께)
트리메틸알루미늄의 공급 동안 기판 온도는 400℃로 유지되고, 그 공급 시간이 0에서 480초까지 변경된다. 이렇게 형성된 질화갈륨은 X선 회절(2θ 스캔)을 통해 결정되는 것과 같이 m-GaN/c-GaN 비에 대해 평가된다. 그 결과가 도 4b에 도시되어 있다.
트리메틸알루미늄의 공급 시간이 400초 이하이면, c-GaN에 기인한 피크는 검출되지 않는다. 반면, 트리메틸알루미늄의 공급 시간이 480초이면, m-GaN이 소량(0.3%) 형성된다.
이 데이터로부터 명백한 바와 같이, 알루미늄 박막의 두께가 과도하게 증가하면, 질화 처리를 통해 사파이어 기판의 a면 상에 양호한 질화알루미늄 버퍼층이 형성되고, 이어서 GaN이 주로 사파이어 기판의 a면 상에서 에피텍셜 성장한다. 즉, c-GaN은 다량 형성되지만, m-GaN은 소량 형성된다. 이는 알루미늄 박막의 두께가 40Å 이하(트리메틸알루미늄 400초 공급에 상응)로 조절되어야 한다는 것을 나타낸다.
3. 알루미늄 박막의 형성시 온도
트리메틸알루미늄의 공급 시간이 160초(알루미늄 박막의 두께 15Å에 상응)로 유지되고, 기판 온도는 350에서부터 450℃까지 변경된다. 이렇게 형성된 질화갈륨은 X선 회절(2θ 스캔)을 통해 결정되는 것과 같이 m-GaN/c-GaN 비에 대해 평가된다. 그 결과가 도 4c에 도시되어 있다.
기판 온도가 420℃ 이하이면, c-GaN에 기인한 피크는 검출되지 않는다. 반면, 기판 온도가 430℃ 이상이면, 이하의 이유로 m-GaN이 소량(약 0.01% 이하) 형성된다.
알루미늄 박막의 형성 온도가 과도하게 높으면, 질화 처리를 통해 사파이어 기판의 a면 상에 양호한 질화알루미늄 버퍼층이 형성되고, 이어서 GaN이 주로 사파이어 기판의 a면 상에서 에피텍셜 성장한다. 즉, c-GaN은 다량 형성되지만, m-GaN은 소량 형성된다. 이 데이터는 알루미늄 박막의 형성시 온도가 420℃ 이하로 조절되어야 한다는 것을 나타낸다. 형성 온도가 350℃ 이상인 것이 바람직하다. 300℃에서도 양호한 m-GaN이 형성될 수 있다.
c-GaN이 검출되지 않은 전술한 실험에서 얻어진 m-GaN는, m면 내의 결정축 방향을 확인하기 위해 (4축 X선 회절계에 의한) X선 회절(Φ 스캔)을 행한다. 그 결과가 도 5a에 도시되어 있다. 도 5a의 상부는 사파이어 기판의 (11-23)면으로부터의 Φ 스캔의 데이터에 대응하고, 사파이어 기판의 c축 방향으로 피크가 관측된다. 도 5a의 하부는 GaN의 (10-11)면으로부터의 Φ 스캔의 데이터에 대응하고, GaN의 c축 방향으로 피크가 관측된다. 이 피크들이 일치한다는 것은 전술한 실험에서 얻어진 m-GaN의 c축이 a면 주면을 갖는 사파이어 기판의 c축에 평행하다는 것을 나타낸다. 이는 도 5b에 개략적으로 도시된다. 도 5b에 도시된 바와 같이, m-GaN의 축은 기호 "GaN"으로 표시하고, 사파이어 기판의 축은 기호 "사파이어"로 표시한다.
이와 같이, 본 발명에 따르면, m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체 후막이 a면 주면을 갖는 사파이어 기판 상에 형성될 수 있다. 이 경우, 사파이어 기판의 c축은 Ⅲ족 질화물계 화합물 반도체의 c축에 평행하다.
이와 같이, 본 발명에 따르면, 마스크를 형성하지 않고 m면 주면을 갖는 아주 양질의 Ⅲ족 질화물계 화합물 반도체가 제조될 수 있다.
도 3a에 도시된 육각형의 마스크에서 거리 A와 B가 0.5㎛ 또는 0.75㎛로 변경되거나, 도 3b에 도시된 메사의 높이가 0.35에서 1.2㎛의 범위 내에서 변경되는 것을 제외하고는, 전술한 것과 동일한 방식으로 다른 실험들이 수행된다. 그러나, 전술한 실험에서 얻어진 것과 이 실험에서 얻어진 데이터 사이에 유의미한 차이는 관찰되지 않는다.
제2 실시예
제2 실시예에서, 사파이어 기판의 표면은 트리메틸알루미늄을 공급하지 않고 열처리 된다. 즉, 도 2에 도시된 단계 2가 생략된다. 즉, 사파이어 기판의 표면은 수소 분위기에서 열처리 된다. 단계 3(질화 처리)은 300 내지 420℃에서 개시된다. 결과적으로, 비교적 양호한 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체가 제조된다.
단계 1에서 기판 온도가 1160℃에 도달한 순간에 사파이어 기판의 냉각이 시작되더라도(즉, 사파이어 기판의 온도가 1160℃로 유지되는 시간이 0이더라도), 전술한 경우와 마찬가지로, 비교적 양호한 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체가 제조된다.
제3 실시예
후술하는 바와 같이, m면 주면을 갖는 사파이어 기판 상에 스트라이프형 메사가 형성된다. 구체적으로, 길이 방향이 주면 내에 c축으로부터 a축을 향해 45°만큼 경사지도록 스트라이프형 메사가 형성된다.
각 메사(즉, 에칭되지 않은 부분)의 폭이 2㎛, 인접하는 메사 사이의 거리(즉, 에칭된 부분의 폭)가 3㎛가 되도록, 에칭 마스크를 사용하여 스트라이프형 메사가 형성된다. 에칭 깊이는 0.7㎛로 조절된다. 각각의 스트라이프형 메사의 측면과 m면 주면 사이의 각도는 약 70°이다.
이렇게 형성된 메사를 갖는 m면 사파이어 기판은 제1 실시예에서 전술한 것과 유사한 방식으로 처리되고, 도 6에 개략적으로 도시된 바와 같이 질화갈륨(Ⅲ족 질화물계 화합물 반도체)이 에피텍셜 성장한다.
도 6에 도시된 바와 같이, 사파이어 기판의 각 메사의 일부를 커버하도록 육각 기둥형 Ⅲ족 질화물계 화합물 반도체가 형성된다.
이와 같이, m면 사파이어 기판의 에칭은 Ⅲ족 질화물계 화합물 반도체가 성장할 수 있는 표면을 형성하고, 그 표면이 이러한 에피텍셜 성장을 허용한다는 것은 지금까지 알려져 있지 않는다. 이러한 표면의 유효성은 제3 실시예에서 확인된다.
제3 실시예에서 얻어진 결과를 근거로, a면 주면을 갖는 사파이어 기판, m면 주면을 갖는 사파이어 기판, 그리고 c면 주면을 갖는 사파이어 기판이 준비되고, 아래 설명된 각도 범위 내에서 각 기판 상에 상이한 방향으로 각각 2㎛ 폭을 갖는 스트라이프형 메사가 형성되고, 질화갈륨 후막이 그 상부에서 60분 동안 에피텍셜 성장하고, 이어서 사파이어 기판의 주면에 평행한 후막의 결정면을 판별한다.
이하에 설명된 제4 실시예 내지 제6 실시예에서는, 인접한 메사들 사이의 각도가 0.01°가 되도록 전술한 3개의 사파이어 기판 각각에 스트라이프형 메사(폭: 2㎛)가 방사상으로 형성된다. 인접한 스트라이프형 메사들 사이의 거리는 일단에서 2㎛이고, 타단에서 4㎛이다. 각각의 스트라이프형 메사의 길이는 약 13㎜이다. 이와 같이, 3개의 사파이어 기판 각각에 90°의 범위 내에서 상이한 길이 방향으로 스트라이프형 메사가 형성되고, (4축 X선 회절계에 의한) X선 회절(Φ 스캔)과 X선 회절(2θ 스캔)이 매 10도마다 수행되고, 그로 인해 기판 상에 형성된 질화갈륨 후막 결정 배향이 판별된다. 120초 동안 질화갈륨이 성장한 후에, 길이 방향에 수직인 스트라이프형 메사 각각의 단면이 스캐닝 전자 현미경(SEM)을 사용하여 분석되고, 그로 인해 메사의 측면 또는 주면 상에 결정 성장이 발생했는지 여부를 판별한다.
성장 시간이 변경된 것을 제외하고는, 제1 실시예에 채용된 것과 동일한 방식으로 질화갈륨 박막이 형성된다. 그 결과가 제4 실시예 내지 제6 실시예로서 이하에 설명된다.
제4 실시예
a면 주면을 갖는 사파이어 기판이 사용되고, 전술한 조건 하에 질화갈륨 후막이 형성된다. 분석 결과는 표 1에 도시되어 있다. 길이 방향이 a면(즉, 주면) 내에서 m축 방향으로부터 c축 방향까지 변경되도록 스트라이프형 메사가 형성된다. 도 7은 X선 회절(2θ 스캔)(0°, 30°, 60°, 90°)을 통해 얻어진 데이터를 도시하고 있다.
Figure 112010041845861-pct00001
표 1(즉, 단면의 SEM 분석의 데이터)에 도시된 바와 같이, 전술한 방향으로 형성된 스트라이프형 메사 중 어떤 것에서도 주면 상에서만 GaN 성장한 것은 발생하지 않는다.
그 길이 방향과 m축 사이의 각도(이하, 이 각도는 간단히 "m축에 대한 각도"라고 함)가 0°내지 40°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에만 GaN 성장이 관측되고, X선 회절 분석은 사파이어 기판의 a면 주면에 평행하게 성장한 GaN 후막의 표면이 (10-10)m면 임을 보여준다.
그 길이 방향과 m축 사이의 각도가 50°또는 80°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에만 GaN 성장이 관측되고, 사파이어 기판의 a면 주면에 평행하게 성장한 GaN 후막의 표면은 X선 회절 분석을 통해 특정되지 않는다.
그 길이 방향과 m축 사이의 각도가 90°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에만 GaN 성장이 관측되고, X선 회절 분석은 사파이어 기판의 a면 주면에 평행하게 성장한 GaN 후막의 표면이 (11-22)면 임을 보여준다.
그 길이 방향과 m축 사이의 각도가 60°또는 70°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면과 주면 모두에 GaN 성장이 관측되고, X선 회절 분석은 사파이어 기판의 a면 주면에 평행하게 성장한 GaN 후막의 표면이 (0001)c면 임을 보여준다. c면 GaN 후막의 피크는 사파이어 기판의 a면 주면 상에 성장한 c면 GaN의 피크에 상응하는 것으로 생각된다. 그러나, 메사의 측면 상에 성장한 GaN의 주면은 고지수 결정면(high-index crystal plane)이며, 이 면에 기인한 피크는 관측되지 않는다.
m축에 대한 각도가 0°내지 40°가 되도록 제공된 메사 상에 성장한 (10-10)m면 GaN과 (11-20)a면 사파이어 기판의 면내 배향을 분석하기 위해 X선 회절(Φ 스캔)이 실시된다. 구체적으로, a면 사파이어 기판의 (11-23)면과 m면 GaN의 (10-11)면 상에서 X선 회절(Φ 스캔)이 실시된다. 면내 배향 분석을 통해 얻어진 모든 데이터는 m면 GaN의 c축이 a면 사파이어 기판의 c축에 평행하다는 것을 보여준다(도 8 참조).
[제4 실시예의 고찰]
일반적으로, GaN가 (11-20)a면 사파이어 기판 상에 직접 성장하거나, 또는 버퍼층을 통해 성장할 때, GaN의 (0001)c면은 사파이어 기판의 주면{즉, (11-20)a면}에 평행하게 된다.
메사의 길이 방향과 m축 사이의 각도가 0°내지 40°가 되도록 준비된 a면 사파이어 기판의 스트라이프형 메사의 경우, 메사의 측면이 (0001)c면 또는 (0001)c면에서 오프된 면이면, GaN은 GaN의 (10-10)m면이 사파이어 기판의 주면{즉, (11-20)a면}에 평행하게 되도록 성장한다. 사파이어 기판과 GaN의 면내 배향에서, GaN의 c축은 사파이어 기판의 c축에 평행하다. 이 현상은 이하에서 더욱 상세하게 설명될 것이다.
공지된 바와 같이, c면 GaN은 c면 사파이어 기판 상에서 성장한다. 사파이어 기판과 GaN의 면내 배향에서, c면 사파이어 기판의 a축 방향은 도 9에 도시된 바와 같이 c면 GaN의 m축 방향과 평행하다.
a면 사파이어 기판의 처리를 통해 형성된 전술한 메사의 측면{즉, (0001)c면 또는 (0001)c면에서 오프된 면} 상에 (0001)c면 GaN이 성장하고, 전술한 공지의 면내 배향(도 9에 도시된 바와 같이)이 달성되면, GaN은 GaN의 (10-10)m면이 사파이어 기판의 주면{즉, (11-20)a면}에 평행하게 성장한다. m축에 대한 각도가 0°내지 40°가 되도록 준비된 메사의 측면 상에 성장한 (10-10)m면 GaN의 면내 배향 분석을 통해 유사한 데이터가 얻어진다는 사실을 기초로, 측면은 모두 (0001)c면에서 오프된 면일 것으로 예상된다.
메사의 길이 방향과 m축 사이의 각도가 50°내지 90°가 되도록 준비된 스트라이프형 메사의 경우, 사파이어 기판의 메사의 측면은 (10-14), (10-15) 또는 (10-10)면과 같은 고지수 결정면이다. m축에 대한 각도가 60°또는 70°가 되도록 준비된 스트라이프형 메사의 경우, SEM 분석은 메사의 측면과 주면 상에 GaN 성장이 발생한다는 것을 보여준다. 이는 이러한 고지수 결정면의 측면 상에서는 우선적으로 GaN 성장이 발생하기 어렵다는 것을 나타낸다. X선 회절은 (0001)c면에 기인한 피크를 보여준다. 따라서, (0001)c면 GaN이 기판의 주면 상에서 성장했다고 생각할 수 있다. m축에 대한 각도가 60°또는 70°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상의 GaN 성장이 SEM 분석을 통해 관측되지만, 측면 상에 성장한 GaN에 기인한 피크는 X선 회절을 통해 관측되지 않는다. 이러한 고지수 결정면의 표면 상에 성장한 GaN의 결정 배향은 아직 알려져 있지 않다. 따라서, 사파이어 기판의 주면{즉, (11-20)a면}에 평행하게 성장한 GaN의 결정 배향을 예측하는 것은 어렵다. 그러나, m축에 대한 각도가 50°, 80°또는 90°가 되도록 준비된 스트라이프형 메사의 경우, 이러한 고지수 결정면의 측면 상에서만 GaN이 성장한 것이 관측된다. 이는 기판의 주면 상에서 보다 이들 측면 상에서, 더 우선적으로 GaN이 성장한다는 것을 나타낸다.
제5 실시예
m면 주면을 갖는 사파이어 기판이 채용되고, 전술한 조건 하에 질화갈륨 후막이 형성된다. 분석 결과는 표 2에 도시되어 있다. 길이 방향이 m면(즉, 주면) 내에서 a축 방향으로부터 c축 방향까지 변경되도록 스트라이프형 메사가 형성된다. 도 10은 X선 회절(2θ 스캔)(0°, 30°, 70°및 90°)을 통해 얻어진 데이터를 도시하고 있다.
Figure 112010041845861-pct00002
표 2(단면의 SEM 분석 데이터)에 도시된 바와 같이, 전술한 방향으로 준비된 스트라이프형 메사 중 어느 것에서도 주면 상에만 GaN이 성장하지는 않는다. 그 길이 방향과 a축 사이의 각도(이하, 이 각도는 간단히 "a축에 대한 각도"라고 함)가 0°또는 10°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 주면과 측면 상에서 GaN 성장이 관측되고, X선 회절 분석은 성장한 GaN 후막의 (11-22)면이 사파이어 기판의 m면 주면에 평행하다는 것을 보여준다. 공지된 바와 같이, 일반적으로, (11-22)GaN, (10-10)m면 GaN, (10-13)GaN, 또는 이들의 혼합 결정이 (10-10)m면 사파이어 기판 상에 성장한다. 따라서, (11-22)면의 X선 회절 분석 데이터는 기판의 주면 상에 성장한 GaN의 (11-22)면에 기인한 피크에 대응한다고 생각할 수 있다. a축에 대한 각도가 20°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에서만 GaN 성장이 관측되고, X선 회절 분석은 GaN의 (11-22)면에 기인한 약한 피크를 보여준다. 이는 소량의 GaN이 (11-22)면이 주면에 평행하도록 성장했다는 것을 시사한다. a축에 대한 각도가 30°내지 60°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에서만 GaN 성장이 관측되지만, 성장한 GaN 후막의 주면에 평행한 면의 결정 배향은 특정되지 않는다(제3 실시예). a축에 대한 각도가 70°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면에서만 GaN 성장이 관측되고, 낮은 X선 강도임에도 불구하고 성장한 GaN 후막의 주면에 평행한 면이 (10-12)r면으로서 특정된다. a축에 대한 각도가 80°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면에서만 GaN 성장이 관측된다. a축에 대한 각도가 90°가 되도록 준비된 스트라이프형 메사의 경우, 주면에서 성장한 GaN에 기인한 것으로 생각되는 약한 피크가 관측된다. X선 회절 분석은 GaN의 (10-10)m면에 기인한 피크를 보여준다(a축에 대한 각도 : 80°또는 90°). 이 GaN m면 피크는 메사의 측면 상에 성장한 GaN에 기인한 것으로 생각된다. a축에 대한 각도가 90°가 되도록 준비된 스트라이프형 메사의 경우, (11-22)면에 기인한 피크가 관측된다. 이 피크는 주면 상에 성장한 GaN에 기인한 것으로 생각된다.
a축에 대한 각도가 80°또는 90°가 되도록 제공된 메사 상에 성장한 (10-10)m면 GaN과 (10-10)m면 사파이어 기판의 면내 배향을 분석하기 위해 X선 회절(Φ 스캔)이 실시된다. 구체적으로, m면 사파이어 기판의 (11-20)면과 m면 GaN의 (10-11)면 상에서 X선 회절(Φ 스캔)이 실시된다. 면내 배향(X선 회절) 분석을 통해 얻어진 모든 데이터는 m면 GaN의 c축이 m면 사파이어 기판의 c축에 평행하다는 것을 보여준다(도 11 참조).
[제5 실시예의 고찰]
보고된 바와 같이, 일반적으로, GaN이 (10-10)m면 사파이어 기판 상에 직접 성장하거나, 또는 버퍼층을 통해 성장할 때, GaN은 그 (11-22)면, (10-10)m면 또는 (10-13)면이 사파이어 기판의 주면{즉, (10-10)m면}에 평행하게 되도록 성장한다.
그 길이 방향과 a축 사이의 각도가 0°내지 20°가 되도록 준비된 스트라이프형 메사의 경우, SEM분석은 메사의 측면과 주면 상에 GaN이 성장한다는 것을 보여준다(즉, GaN 성장은 측면 상에 우선적으로 발생되지 않는다). X선 회절 분석은 (11-22)면에 기인한 피크를 보여주며, 이는 GaN이 기판의 주면 상에 주로 성장한다는 것을 시사한다. SEM 분석은 측면 상에 성장한 GaN을 보여주지만, X선 회절 분석은 측면 상에 성장한 GaN에 기인한 것으로 생각되는 피크를 보여주지 않는다.
그 길이 방향과 a축 사이의 각도가 30°내지 60°가 되도록 준비된 스트라이프형 메사의 경우, SEM분석은 메사의 측면 상에만 GaN이 성장한다는 것을 보여준다(즉, GaN 성장은 측면 상에 우선적으로 발생된다). 그러나, X선 회절 분석은 피크를 보여주지 않는다. 즉, X선 회절 분석은 사파이어 기판의 주면{즉, (10-10)m면}에 평행하게 성장한 GaN의 결정 배향을 설명하지 않는다. 이 경우, 사파이어 기판의 메사의 측면은 (11-23)면 또는 (11-24)면과 같은 고지수 결정면이다. 이러한 고지수 결정면의 표면 상에 성장한 GaN의 결정 배향은 아직 알려져 있지 않다. 따라서, 사파이어 기판의 주면{즉, (10-10)m면}에 평행하게 성장한 GaN의 결정 배향을 예측하기는 어렵다. 그러나, a축에 대한 각도가 30°내지 60°가 되도록 준비된 스트라이프형 메사의 경우, 이러한 고지수 결정면의 측면 상에만 성장한 GaN이 관측된다. 이는 기판의 주면 상에서 보다 이들 측면 상에서, 더 우선적으로 GaN 성장이 발생한다는 것을 나타낸다.
a축의 각도가 40°내지 50°가 되도록 준비된 스트라이프형 메사의 경우, X선 회절 분석은 피크를 보이지 않았지만, 메사 단면의 SEM 분석은 GaN의 (11-20)a면이 약간 경사져 있다는 것을 나타낸다{제3 실시예 (도 6) 참조}.
그 길이 방향과 a축 사이의 각도가 70°가 되도록 준비된 스트라이프형 메사의 경우, 메사의 측면 상에만 성장한 GaN이 관측된다. 이는 이들 측면 상에서 GaN 성장이 우선적으로 발생한다는 것을 나타낸다. X선 회절 분석은 GaN의 (10-12)r면이 기판의 주면에 평행하도록 GaN 성장이 발생한다는 것을 보여준다. 메사의 측면은 사파이어 기판의 고지수 결정면이고, 이러한 표면 상에 성장한 GaN의 결정 배향은 아직 알려져 있지 않다. 따라서, GaN의 (10-12)r면이 사파이어 기판의 주면과 평행하도록 GaN 성장이 발생한 이유를 설명하기는 어렵다. GaN의 면내 배향의 분석을 위해 X선 회절(Φ 스캔)이 실시된다. 그 결과가 도 12에 도시되어 있다. 도 13은 GaN의 결정 배향을 개략적으로 도시한다. 도 13에서, 절단된 육각기둥은 성장한 GaN 결정을 나타내고, 육각기둥의 축방향은 GaN의 c축에 상응한다. GaN 성장은 도 13에 도시된 면 방향으로 발생한다고 생각할 수 있다.
메사의 길이 방향과 a축 사이의 각도가 80°또는 90°가 되도록 준비된 m면 사파이어의 스트라이프형 메사의 경우, 메사의 측면이 (11-20)a면 또는 (11-20)a면에서 오프된 면일 때, GaN은 그 (10-10)m면이 사파이어 기판의 주면{즉, (10-10)m면}에 평행하게 되도록 성장한다. 이 현상은 이하에 설명될 것이다.
공지된 바와 같이, c면 GaN은 a면 사파이어 기판 상에 성장한다. GaN과 사파이어 기판의 면내 배향에서, 사파이어 기판의 m축 방향은 GaN의 a축 방향과 평행하다.
m면 사파이어 기판의 처리를 통해 형성된 전술한 메사의 측면{즉, (11-20)a면 또는 (11-20)a면에서 오프된 면} 상에 (0001)c면이 측면에 평행하도록 GaN이 성장하고, 전술한 공지의 면내 배향이 달성되면, GaN의 성장은 GaN의 (11-20)a면이 사파이어 기판의 주면{즉, (10-10)m면}에 평행하도록 발생된다.
그러나, 제5 실시예에서, GaN 성장은 사파이어 기판의 (10-10)m면이 GaN의 (10-10)m면에 평행하도록 발생한다(도 14 참조). 이는 전술한 공지의 현상과 상이하다. 이러한 GaN 성장의 원인은 다음과 같이 생각된다.
전술한 바와 같이, a면 사파이어 기판 상에서 GaN이 성장할 때 GaN은 GaN의 c면이 기판의 주면에 평행하도록 성장한다는 것이 공지되어 있다. GaN과 사파이어 기판의 면내 배향에 있어서, 사파이어 기판의 m축 방향은 GaN의 a축 방향과 평행하고, 또한 보고된 바와 같이, 사파이어 기판의 m축 방향은 GaN의 m축 방향과 평행하다{J.Appl. Phys. 74, 4430 (1993), Appl. Phys. Lett., Vol.82, No.5, 2003년2월 3일}. 후자의 경우, GaN의 (10-10)m면이 사파이어 기판의 주면{즉, (10-10)m면}과 평행하도록 GaN이 성장한다고 생각된다.
제6 실시예
c면 주면을 갖는 사파이어 기판이 채용되고, 전술한 조건하에 질화갈륨 후막이 형성된다. 분석 결과는 표 3에 도시되어 있다. 길이 방향이 c면(즉, 주면) 내에서 m축 방향으로부터 a축 방향으로 90°만큼 변경되도록 스트라이프형 메사가 형성된다. 도 15는 X선 회절(2θ 스캔)(0°, 30°, 60°및 90°)을 통해 얻어진 데이터를 도시하고 있다.
Figure 112010041845861-pct00003
표 3(단면의 SEM 분석 데이터)에 도시된 바와 같이, 전술한 방향으로 준비된 스트라이프형 메사 모두에서 측면 상에서만 GaN 성장이 발생한다. 그 길이 방향과 m축 사이의 각도(이하, 이 각도는 간단히 "m축에 대한 각도"라고 함)가 0°, 10°또는 50°내지 70°가 되도록 준비된 메사의 경우, X선 회절 분석은 GaN 후막의 (10-10)m면이 사파이어 기판의 c면 주면에 평행하다는 것을 보여준다. m축에 대한 각도가 20°내지 40°, 80°또는 90°가 되도록 준비된 메사의 경우, X선 회절 분석은 GaN 후막의 (11-20)a면이 사파이어 기판의 c면 주면에 평행하다는 것을 보여준다. 즉, 사파이어 기판의 주면에 평행한 GaN 후막의 표면은 매 30도마다 상이한 결정 배향(m면 및 a면)을 갖는다는 것이 발견된다. c면 사파이어 기판이 3중 대칭을 갖기 때문에, 스트라이프형 메사의 측면은 매 30도마다 상이한 결정 배향(m면 및 a면)을 갖는다. 이 결정 대칭은 전술한 결과에 반영된 걸로 생각할 수 있다. 제6 실시예에서, 스트라이프형 메사는 그 길이 방향과 m축 사이의 각도가 0°내지 90°의 범위 내에서 변하도록 준비된다. 그러나, m축에 대한 각도가 110°내지 130°, 170°내지 190°, 230°내지 250°, 290°내지 310°, 350°또는 360°가 되도록 준비된 메사의 경우, 사파이어 기판의 주면에 평행하게 성장한 GaN 후막의 표면이 m면인 반면, m축에 대한 각도가 90°, 100°, 140°내지 160°, 200°내지 220°, 260°내지 280°, 또는 320°내지 340°가 되도록 준비된 메사의 경우, 사파이어 기판의 주면에 평행하게 성장한 GaN 후막의 표면은 a면이라는 것이 쉽게 예측된다.
사파이어 기판의 주면에 평행한 면이 m면(m축에 대한 각도: 0°, 10°, 또는 50°내지 70°) 또는 a면(m축에 대한 각도: 20°내지 40°, 80°, 또는 90°)인 GaN 후막의 면내 배향의 분석을 위해 X선 회절(Φ 스캔)이 실시된다.
사파이어 기판의 주면에 평행한 GaN 후막의 표면이 m면인 경우, GaN 후막의 (10-11)면과 사파이어 기판의 (11-23)면 상에 X선 회절(Φ 스캔)이 실시된다. 그 결과가 도 16에 도시되어 있다. 도 16에 도시된 바와 같이, GaN 후막의 c축은 사파이어 기판의 a축에 평행하다.
사파이어 기판의 주면에 평행한 GaN 후막의 표면이 a면인 경우, GaN 후막의 (10-10)면과 사파이어 기판의 (11-23)면 상에 X선 회절(Φ 스캔)이 실시된다. 그 결과가 도 17에 도시되어 있다. 도 17에 도시된 바와 같이, GaN 후막의 m축은 사파이어 기판의 m축에 평행하고, GaN 후막은 3개의 도메인 구조(domain structure)를 갖는다는 것이 발견된다.
[제6 실시예의 고찰]
일반적으로, GaN이 (0001)c면 주면을 갖는 사파이어 기판 상에 직접 성장하거나 또는 버퍼층을 통해 성장할 때, GaN은 그 (0001)c면이 사파이어 기판의 주면{즉, (0001)c면}에 평행하도록 성장한다.
c면 사파이어 기판의 처리된 스트라이프형 메사의 길이 방향이 m축에 거의 평행하고, 메사의 측면은 사파이어 기판의 (11-20)a면 또는 (11-20)a면에서 오프된 면일 경우, GaN은 그 (10-10)m면이 사파이어 기판의 주면{즉, (0001)c면}에 평행하도록 성장한다. 이 현상은 이하에 설명될 것이다.
공지된 바와 같이, c면 GaN은 a면 사파이어 기판 상에 성장한다. 사파이어 기판과 GaN의 면내 배향에 있어서, 사파이어 기판의 c축 방향은 도 18에 도시된 바와 같이 GaN의 m축 방향에 평행하다.
제6 실시예에서, (0001)c면 GaN은 c면 사파이어 기판의 처리를 통해 형성된 메사의 측면{즉, (11-20)a면 또는 (11-20)a면에서 오프된 면} 상에 성장하고, 전술한 공지의 면내 배향이 {도 18에 도시된 바와 같이} 달성된다. 따라서, GaN은 그 (10-10)m면이 사파이어 기판의 (0001)c면에 평행하도록 성장한다.
c면 사파이어 기판의 처리된 스트라이프형 메사의 길이 방향이 a축에 거의 평행하고, 메사의 측면이 사파이어 기판의 (10-10)m면 또는 (10-10)m면에서 오프된 면일 경우, GaN은 그 (11-20)a면이 사파이어 기판의 주면{즉, (0001)c면}에 평행하도록 성장한다. 이 현상은 이하에 설명될 것이다.
보고된 바와 같이, (10-10)m면 GaN, (11-22)면 GaN, 또는 이들의 혼합 결정이 m면 사파이어 기판 상에 성장한다{R. Armitage 및 H. Hirayama 등의 Appl. Phys. Lett.92, 092121(2008) 참조}. 또한 보고된 바와 같이, (10-10)m면 GaN 또는 (10-13)면 GaN이 m면 사파이어 기판 상에 성장한다{T. WEI 등의, Jpn. J. Appl. Phys., Vol.47, No.5(2008) 참조}.
공지된 바와 같이, m면 GaN이 m면 사파이어 기판 상에 성장할 때, GaN과 사파이어 기판의 면내 배향에 있어서, 사파이어 기판의 c축 방향은 GaN의 c축 방향에 직교한다(도 19 참조). 그러나, 제6 실시예에서, GaN 후막의 [10-10]m축 방향은 사파이어 기판의 3개의 등가 <10-10>m축 방향에 평행하고, GaN 후막은 3개의 도메인 구조를 갖는다는 것이 발견된다. 따라서, 제6 실시예에서 얻어진 결과는 m면 GaN이 m면 사파이어 기판 상에 성장하는 현상에만 근거해서는 이해될 수 없다.
GaN은 GaN의 (10-13)면이 기판의 주면과 평행하도록 (10-10)m면 사파이어 기판 상에 성장할 때, (10-13)GaN의 c축 방향과 m면 사파이어 기판의 m축 방향 사이의 각도는 약 32°이다(도 20 참조). 도 19 및 도 20에 도시된 GaN 결정과 도 20에 도시된 GaN 결정의 180°회전에 상응하는 GaN 결정이 공존할 때, 제6 실시예에서 얻어진 결과와 유사하게 GaN은 그 (11-20)a면이 사파이어 기판의 (0001)c면에 평행하고, (11-20)a면 GaN은 3개의 도메인 구조를 갖도록 성장한다{도 17의 X선 회절(Φ 스캔)의 데이터 참조}.
제6 실시예에서, 3가지 형태의 GaN 결정{즉, (10-10)m면 GaN 결정과 2가지 형태의 (10-13)GaN 결정}이 c면 사파이어 기판의 처리를 통해 형성된 측면{(10-10)m면 또는 (10-10)m면에서 오프된 면} 상에 동시에 성장하고, 3개의 도메인 구조를 갖는 GaN은 그 (11-20)a면이 사파이어 기판의 주면{즉, (0001)c면}에 평행하도록 성장한다고 생각된다.
[결과]
GaN의 (0001)c면이 측면에 평행하도록 (11-20)a면 사파이어 기판의 알칼리 에칭을 통해 형성된 메사의 측면{(0001)c면} 상에 GaN이 성장할 때, GaN 성장은 c축 방향으로 진행한다.
(11-20)a면 사파이어 기판이 처리되어 메사의 측면이 (0001)c면이 될 때, GaN은 (11-20)a면 주면 상에서보다 (0001)c면 측면 상에서 더 우선적으로 성장한다.
(0001)c면 사파이어 기판이 처리되어 메사의 측면이 (11-20)a면이 될 때, GaN은 (0001)c면 주면 상에서보다 (11-20)a면 측면 상에서 더 우선적으로 성장한다. 이 현상은 GaN이 a면이나 c면 중 어느 한쪽에서 쉽게 성장한다는 생각과 모순된다. 따라서, GaN이 사파이어 기판의 처리를 통해 형성된 측면 상에서 성장할 것이라는 생각이, GaN이 a면 또는 c면 중 어느 한쪽에서 성장할 것이라는 생각보다 더 자연스럽다. 본 발명에서, 선택적인 GaN 성장을 위해 최적의 조건 하에 가열 처리 및 질화 처리가 실시된다.
(0001)c면 사파이어 기판이 처리되어 메사의 측면이 (10-10)m면이 될 때, GaN은 (0001)c면 주면 상에서보다 (10-10)m면 측면 상에서 더 우선적으로 성장한다. 이 경우, GaN은 그 (11-20)a면이 (0001)c면 주면에 평행하도록 성장한다.
(10-10)m면 사파이어 기판이 처리되어 메사의 측면이 (11-20)a면이 될 때, GaN은 (10-10)m면 주면 상에서보다 (11-20)a면 측면 상에서 더 우선적으로 성장한다. 이 경우, GaN은 그 (10-10)m면이 (10-10)m면 주면에 평행하도록 성장한다.
본 발명은 m축이 두께 방향(즉, 에피텍셜 성장을 통해 형성된 상이한 조성의 층들 사이의 경계에 수직인 방향)인 Ⅲ족 질화물계 화합물 반도체 소자의 형성을 용이하게 한다. 따라서, 본 발명은 상이한 조성의 층들 사이에 피에조 전계가 발생하지 않는 Ⅲ족 질화물계 화합물 반도체 소자(즉, 발광 소자 또는 HEMT)의 형성을 용이하게 한다.
A: 마스크 내에 육각형 개구의 대향하는 측면 사이의 거리
B: 마스크 내에 인접하는 2개의 육각형 개구의 대향하는 측면 사이의 거리
h: 메사의 높이

Claims (28)

  1. 적어도 경사진 측면을 갖는 메사(mesa)가 상부에 형성된 기판의 주면을 열처리하는 단계와, 암모니아를 공급하여 질화 처리함으로써 메사를 갖는 기판의 표면 상에 질화알루미늄 박막을 형성하는 단계와,
    기판의 메사의 측면 상에서 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시키고, 이외의 면 상에서는 에피텍셜 성장이 발생하지 않거나 상기 메사의 측면에 비해서 느리게 진행하도록 하는 단계를 포함하는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  2. 제1항에 있어서, 상기 기판은 m면 주면을 갖는 사파이어 기판이고, 상기 메사는 주면 이외의 측면을 갖고, 상기 측면과 주면에 의해 형성된 라인은 사파이어 기판의 m면 내에서 a축으로부터 c축 방향을 향해 15°내지 90°로 경사진, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  3. 제1항에 있어서, 상기 기판은 c면 주면을 갖는 사파이어 기판이고, 상기 메사는 주면 이외의 측면을 갖는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  4. c면으로부터 45°이하의 오프각을 갖는 측면을 하나 이상 갖는 메사가 상부에 형성된 사파이어 기판의 a면 주면을 열처리하는 단계와,
    암모니아를 공급하여 질화 처리함으로써 메사를 갖는 기판 상에 질화알루미늄 박막을 형성하는 단계와,
    c면으로부터 45°이하의 오프각을 갖는 메사의 측면 상에 Ⅲ족 질화물계 화합물 반도체를 에피텍셜 성장시킴으로써 사파이어 기판의 a면에 평행한 m면 주면을 갖는 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계를 포함하는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  5. 제2항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 Ⅲ족 질화물계 화합물 반도체가 에피텍셜 성장을 억제하는 재료로 커버되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  6. 제3항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 Ⅲ족 질화물계 화합물 반도체가 에피텍셜 성장을 억제하는 재료로 커버되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  7. 제4항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 Ⅲ족 질화물계 화합물 반도체가 에피텍셜 성장을 억제하는 재료로 커버되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  8. 제2항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 요철 또는 거칠기를 갖도록 처리되어, 처리된 측면 상에는 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 억제되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  9. 제3항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 요철 또는 거칠기를 갖도록 처리되어, 처리된 측면 상에는 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 억제되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  10. 제4항에 있어서, 상기 메사의 측면 중, 상이한 법선 벡터를 갖는 2개의 측면 중 하나는 요철 또는 거칠기를 갖도록 처리되어, 처리된 측면 상에는 Ⅲ족 질화물계 화합물 반도체의 에피텍셜 성장이 억제되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  11. 제1항에 있어서, 상기 메사는 위에서 관측했을 때 스트라이프 형태로 배열되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  12. 제4항에 있어서, 상기 메사는 위에서 관측했을 때 스트라이프 형태로 배열되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  13. 제1항에 있어서, 상기 메사는 위에서 관측했을 때 격자 형태로 배열되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  14. 제4항에 있어서, 상기 메사는 위에서 관측했을 때 격자 형태로 배열되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 열처리에서, 알루미늄 또는 알루미늄 화합물의 공급을 통해 1Å 내지 40Å 두께를 갖는 알루미늄 박막이 형성되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  16. 제15항에 있어서, 상기 알루미늄 박막은 트리메틸알루미늄의 공급을 통해 형성되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  17. 제16항에 있어서, 상기 알루미늄 박막은 300℃ 내지 420℃에서 형성되는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  18. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 열처리는 900℃ 내지 1200℃의 미리 정해진 온도로 가열하는 단계와, 수소 분위기에서 20분 이하 동안 미리 정해진 온도로 유지시키는 단계를 포함하는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  19. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  20. 제15항에 있어서, 상기 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  21. 제16항에 있어서, 상기 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  22. 제17항에 있어서, 상기 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  23. 제18항에 있어서, 상기 열처리는 Ⅲ족 질화물계 화합물 반도체에 대해 질소원으로 작용할 수 있는 반응성 질소 화합물 또는 암모니아를 공급하지 않는, Ⅲ족 질화물계 화합물 반도체의 제조 방법.
  24. 기판의 주면과 상이하고, 주면 상에서보다 더 쉽게 Ⅲ족 질화물계 화합물 반도체가 성장하는 측면을 갖는 메사를 상부에 구비한 사파이어 기판과,
    측면 상에 에피텍셜 성장하고 원하는 결정 배향을 갖는 주면을 구비하는, 제1항의 제조 방법에 의하여 제조된 Ⅲ족 질화물계 화합물 반도체를 포함하는, 웨이퍼.
  25. a면 주면을 갖는 사파이어 기판과, m면 주면을 갖고 사파이어 기판 상에 형성되는, 제1항의 제조 방법에 의하여 제조된 Ⅲ족 질화물계 화합물 반도체를 포함하는 웨이퍼이며,
    사파이어 기판과 상기 Ⅲ족 질화물계 화합물 반도체 사이에는 상기 Ⅲ족 질화물계 화합물 반도체 이외의 재료로 만들어진 막이 형성되지 않는, 웨이퍼.
  26. a면 주면을 갖는 사파이어 기판과, m면 주면을 갖고 사파이어 기판 상에 형성되는, 제1항의 제조 방법에 의하여 제조된 Ⅲ족 질화물계 화합물 반도체를 포함하는 웨이퍼이며,
    사파이어 기판과 상기 Ⅲ족 질화물계 화합물 반도체 사이에 사파이어 기판의 a면 주면의 적어도 일부 상에는, 상기 Ⅲ족 질화물계 화합물 반도체 이외의 재료로 만들어진 막이 형성되지 않는, 웨이퍼.
  27. 제24항 내지 제26항 중 어느 한 항에 있어서, 상기 기판은 주면 이외의 면이 형성된 메사를 갖도록 처리되고, 상기 Ⅲ족 질화물계 화합물 반도체는 주면 이외의 면의 적어도 일부와 접촉하는, 웨이퍼.
  28. 제24항 내지 제26항 중 어느 한 항에 따른 웨이퍼 상에 소자 성분을 형성하고, 이어서 그 결과물을 분할함으로써 제조된, Ⅲ족 질화물계 화합물 반도체 소자.
KR1020107014401A 2008-01-29 2009-01-27 Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자 KR101218966B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-017543 2008-01-29
JP2008017543 2008-01-29
JPJP-P-2008-212461 2008-08-21
JP2008212461A JP5353113B2 (ja) 2008-01-29 2008-08-21 Ｉｉｉ族窒化物系化合物半導体の製造方法
PCT/JP2009/051681 WO2009096578A1 (en) 2008-01-29 2009-01-27 Method for producing group iii nitride-based compound semiconductor, wafer including group iii nitride-based compound semiconductor, and group iii nitride-based compound semiconductor device

Publications (2)

Publication Number Publication Date
KR20100086076A KR20100086076A (ko) 2010-07-29
KR101218966B1 true KR101218966B1 (ko) 2013-01-21

Family

ID=40912920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014401A KR101218966B1 (ko) 2008-01-29 2009-01-27 Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자

Country Status (7)

Country Link
US (1) US8518806B2 (ko)
EP (1) EP2235238A1 (ko)
JP (1) JP5353113B2 (ko)
KR (1) KR101218966B1 (ko)
CN (1) CN101883881B (ko)
TW (1) TWI395845B (ko)
WO (1) WO2009096578A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014168437A1 (ko) * 2013-04-10 2014-10-16 주식회사 소프트에피 3족 질화물 반도체 적층체

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177552A (ja) * 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
JP5347835B2 (ja) * 2009-08-25 2013-11-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
US8299479B2 (en) 2010-03-09 2012-10-30 Tsmc Solid State Lighting Ltd. Light-emitting devices with textured active layer
DE102010011895B4 (de) * 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
JP5273081B2 (ja) * 2010-03-30 2013-08-28 豊田合成株式会社 半導体発光素子
US8318563B2 (en) * 2010-05-19 2012-11-27 National Semiconductor Corporation Growth of group III nitride-based structures and integration with conventional CMOS processing tools
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP2013001624A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその評価方法
EP2701183A4 (en) 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
TWI487006B (zh) * 2011-09-15 2015-06-01 Nat Univ Tsing Hua 半導體結構與製作方法
WO2014054284A1 (ja) 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
EP2965129A1 (en) * 2013-03-07 2016-01-13 Vertu Corporation Limited Sapphire structure having a plurality of crystal planes
JP6180208B2 (ja) * 2013-07-08 2017-08-16 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP6638152B2 (ja) * 2015-02-25 2020-01-29 株式会社Flosfia 蛍光体組成物の製造方法および発光装置
FR3037711A1 (fr) * 2015-06-18 2016-12-23 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure obtenu avec l'un au moins parmi les materiaux suivants : gallium (ga), indium (in) et aluminium (al)
US11037911B2 (en) * 2017-12-27 2021-06-15 Nichia Corporation Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708165B2 (ja) * 1986-09-22 1998-02-04 ブリテツシユ・テレコミユニケイシヨンズ・パブリツク・リミテツド・カンパニー 半導体構造およびその製造方法
JP2007214251A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 窒化物系半導体素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704181B2 (ja) * 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JPH10335702A (ja) 1997-06-03 1998-12-18 Hitachi Ltd 窒化物系化合物半導体の成長方法およびその発光素子
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2002008985A (ja) 2000-06-21 2002-01-11 Nichia Chem Ind Ltd 窒化物半導体の製造方法及び窒化物半導体基板
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP2003209062A (ja) * 2002-01-17 2003-07-25 Sony Corp 化合物半導体層の結晶成長方法及び半導体素子
JP2003282551A (ja) 2002-03-26 2003-10-03 Kyocera Corp 単結晶サファイア基板とその製造方法
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
CN1943050B (zh) * 2004-04-20 2012-02-22 昭和电工株式会社 化合物半导体发光器件、其晶片以及该晶片的制造方法
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
JP4369824B2 (ja) * 2004-08-11 2009-11-25 エア・ウォーター株式会社 成膜方法および装置
JP2006165070A (ja) * 2004-12-02 2006-06-22 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
JP4140606B2 (ja) * 2005-01-11 2008-08-27 ソニー株式会社 ＧａＮ系半導体発光素子の製造方法
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
CN100561669C (zh) * 2005-05-16 2009-11-18 中国科学院合肥物质科学研究院 氮化镓薄膜材料的制备方法
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI255568B (en) * 2005-09-15 2006-05-21 Chipmos Technologies Inc Light emitting diode and fabricating method thereof
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708165B2 (ja) * 1986-09-22 1998-02-04 ブリテツシユ・テレコミユニケイシヨンズ・パブリツク・リミテツド・カンパニー 半導体構造およびその製造方法
JP2007214251A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 窒化物系半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014168437A1 (ko) * 2013-04-10 2014-10-16 주식회사 소프트에피 3족 질화물 반도체 적층체
KR101548610B1 (ko) * 2013-04-10 2015-09-01 주식회사 소프트에피 3족 질화물 반도체 적층체

Also Published As

Publication number Publication date
JP2009203151A (ja) 2009-09-10
CN101883881A (zh) 2010-11-10
CN101883881B (zh) 2013-06-05
KR20100086076A (ko) 2010-07-29
US20100308437A1 (en) 2010-12-09
EP2235238A1 (en) 2010-10-06
TWI395845B (zh) 2013-05-11
US8518806B2 (en) 2013-08-27
WO2009096578A1 (en) 2009-08-06
TW201000694A (en) 2010-01-01
JP5353113B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
KR101218966B1 (ko) Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
KR101251443B1 (ko) 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가 감소된 ｍ-면 질화갈륨의 성장
KR100789889B1 (ko) 에피택시용 기판 및 그 제조방법
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
Marchand et al. Structural and optical properties of GaN laterally overgrown on Si (111) by metalorganic chemical vapor deposition using an AlN buffer layer
KR20090084715A (ko) Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법
TW201213239A (en) Light emitting element and method of manufacturing a semiconductor substrate
JP2009147271A (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US8097528B2 (en) Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP2007317752A (ja) テンプレート基板
JP2010168274A (ja) Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板
Liliental-Weber et al. TEM study of defects in laterally overgrown GaN layers
KR20150052246A (ko) 에피택시얼 웨이퍼 및 그 제조 방법
WO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP7212173B2 (ja) 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
JP5895908B2 (ja) Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体の形成されたウエハ及びｉｉｉ族窒化物系化合物半導体素子
Ryou Gallium nitride (GaN) on sapphire substrates for visible LEDs
KR101220825B1 (ko) 단결정 질화물 막의 성장 방법
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee