KR101217166B1 - 어레이 기판, 이를 갖는 표시패널 및 표시장치 - Google Patents

어레이 기판, 이를 갖는 표시패널 및 표시장치 Download PDF

Info

Publication number
KR101217166B1
KR101217166B1 KR1020060005713A KR20060005713A KR101217166B1 KR 101217166 B1 KR101217166 B1 KR 101217166B1 KR 1020060005713 A KR1020060005713 A KR 1020060005713A KR 20060005713 A KR20060005713 A KR 20060005713A KR 101217166 B1 KR101217166 B1 KR 101217166B1
Authority
KR
South Korea
Prior art keywords
sub
thin film
wirings
electrically connected
film transistor
Prior art date
Application number
KR1020060005713A
Other languages
English (en)
Other versions
KR20070076622A (ko
Inventor
채종철
신성식
윤주애
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060005713A priority Critical patent/KR101217166B1/ko
Priority to US11/623,406 priority patent/US8643579B2/en
Publication of KR20070076622A publication Critical patent/KR20070076622A/ko
Application granted granted Critical
Publication of KR101217166B1 publication Critical patent/KR101217166B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/046—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven with tools driven from the bottom side
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • A47J43/08—Driving mechanisms
    • A47J43/085—Driving mechanisms for machines with tools driven from the lower side
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133613—Direct backlight characterized by the sequence of light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G02F1/133622—Colour sequential illumination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/34—Colour display without the use of colour mosaic filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Food Science & Technology (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

영상의 표시품질을 향상시킨 어레이 기판, 이를 갖는 표시패널 및 표시장치가 개시된다. 어레이 기판은 게이트 배선, 데이터 배선, 화소전극, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함한다. 게이트 배선은 동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진다. 데이터 배선은 게이트 배선과 교차된다. 화소전극은 서로 이웃하는 서브배선들 사이에 형성된다. 제1 박막 트랜지스터는 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되며, 화소전극과 전기적으로 연결된다. 제2 박막 트랜지스터는 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되며, 화소전극과 전기적으로 연결된다. 이와 같이, 제1 및 제2 박막 트랜지스터가 화소전극 하나를 동시에 구동하여 전하를 충전함에 따라, 화소전극의 전하충전율이 보다 향상되어 영상의 표시품질이 보다 향상될 수 있다.

Description

어레이 기판, 이를 갖는 표시패널 및 표시장치{ARRAY SUBSTRATE AND, DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SUBSTRATE}
도 1은 본 발명의 제1 실시예에 따른 표시장치를 도시한 분해 사시도이다.
도 2는 도 1의 표시장치 중 광발생유닛의 일부를 개념적으로 도시한 평면도이다.
도 3은 도 1의 표시장치 중 어레이 기판의 일부를 도시한 평면도이다.
도 4는 도 3의 I-I'라인을 따라서 절단한 단면도이다.
도 5a, 도 5b는 도 3의 'A' 및 'B'부분을 확대해서 도시한 평면도들이다.
도 6a, 도 6b는 도 5의 박막 트랜지스터가 미스얼라인된 상태를 나타낸 평면도들이다.
도 7a, 도 7b는 본 발명의 제2 실시예에 따른 표시장치 중 어레이 기판의 박막 트랜지스터만을 발췌해서 도시한 평면도들이다.
도 8은 본 발명의 제3 실시예에 따른 표시장치 중 어레이 기판의 일부를 도시한 평면도들이다.
도 9는 본 발명의 제4 실시예에 따른 표시장치 중 어레이 기판의 일부를 도시한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 제1 기판 110 : 투명기판
120 : 게이트 절연막 130 : 연결전극
140 : 보호막 142 : 콘택홀
150 ; 화소전극 DL : 데이터 배선
GL : 게이트 배선 SL : 스토리지 배선
TFT : 박막 트랜지스터 200 : 제2 기판
300 : 액정층 400 : 인쇄회로기판
500 : 연성회로기판 600 : 표시패널 어셈블리
700 : 수납용기 800 : 광발생유닛
900 : 백라이트 어셈블리 1000 : 표시장치
본 발명은 어레이 기판, 이를 갖는 표시패널 및 표시장치에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판, 이를 갖는 표시패널 및 표시장치에 관한 것이다.
일반적으로, 대표적인 평판표시장치인 액정표시장치(Liquid Crystal Display : LCD)는 액정의 광투과율을 이용하여 영상을 표시하는 액정표시패널 및 상기 액정표시패널의 하부에 배치되어 상기 표시패널 어셈블리로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.
상기 액정표시패널은 화소전극들 및 상기 화소전극들과 전기적으로 연결된 박막 트랜지스터들을 갖는 제1 기판과, 공통전극 및 상기 박막 트랜지스터들과 대응되는 컬러필터들을 갖는 제2 기판과, 상기 제1 및 제2 기판 사이에 개재된 액정층을 포함한다.
상기 액정표시패널은 복수의 단위화소들로 구성되고, 상기 단위화소는 적색, 녹색 및 청색을 표현하는 3개의 서브영역들로 구성된다. 상기 서브영역들 각각에는 상기 화소전극 및 상기 컬러필터가 하나씩 배치되며, 상기 컬러필터에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.
한편, 최근에는 투과율을 높이면서 컬러필터 공정을 생략할 수 있는 컬러 시퀀셜 디스플레이(Color Sequential Display; CSD) 방식의 액정표시장치가 개발되었다. 즉, CSD 방식의 액정표시장치는 상기 컬러필터들이 생략된 액정표시패널과, 적색 발광다이오드, 녹색 발광다이오드 및 청색 발광다이오드를 순차적으로 구동시켜 광을 발생시키는 백라이트 어셈블리를 포함한다.
상기 CSD 방식의 액정표시패널은 상기 컬러필터들이 생략되었기 때문에, 상기 3개의 서브영역들과 대응되는 면적을 갖는 화소전극을 구비한다.
이와 같이, 상기 CSD 방식의 액정표시패널이 상기 3개의 서브영역들과 대응되는 면적을 갖는 화소전극을 구비함에 따라, 상기 화소전극으로의 전하 충전율이 저하되고, 그 결과 영상의 표시품질이 저하된다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것 으로, 본 발명의 목적은 단위화소의 구조를 변경하여 화소전극의 전하충전율을 향상시킴으로써, 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 어레이 기판을 구비하는 표시패널을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시패널을 구비하는 표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 일 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 화소전극, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함한다.
상기 게이트 배선은 동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진다. 상기 데이터 배선은 상기 게이트 배선과 교차된다. 상기 화소전극은 서로 이웃하는 서브배선들 사이에 형성된다. 상기 제1 박막 트랜지스터는 상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되고, 상기 화소전극과 전기적으로 연결되며, 상기 데이터 배선과 전기적으로 연결된다. 상기 제2 박막 트랜지스터는 상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되고, 상기 화소전극과 전기적으로 연결되며, 상기 데이터 배선과 전기적으로 연결된다.
상기한 본 발명의 다른 목적을 달성하기 위하여 일 실시예에 따른 표시패널은 제1 기판과, 상기 제1 기판과 대향하도록 배치되며, 전면에 형성된 공통전극을 구비하는 제2 기판과, 상기 제1 및 제2 기판 사이에 개재된 액정들로 이루어진 액 정층을 포함한다.
상기 제1 기판은 동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진 게이트 배선과, 상기 게이트 배선과 교차되는 데이터 배선과, 서로 이웃하는 서브배선들 사이에 형성된 화소전극과, 상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제1 박막 트랜지스터와, 상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제2 박막 트랜지스터를 포함한다.
상기한 본 발명의 또 다른 목적을 달성하기 위하여 일 실시예에 따른 표시장치는 표시패널 및 백라이트 어셈블리를 포함한다.
상기 표시패널은 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 및 제2 기판 사이에 개재된 액정들로 이루어진 액정층을 포함한다. 상기 백라이트 어셈블리는 상기 표시패널의 하부에 배치되어, 상기 표시패널로 광을 제공한다.
상기 제1 기판은 동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진 게이트 배선과, 상기 게이트 배선과 교차되는 데이터 배선과, 서로 이웃하는 서브배선들 사이에 형성된 화소전극과, 상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제1 박막 트랜지스터와, 상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제2 박막 트랜지스터를 포함한다.
이러한 본 발명에 의하면, 제1 및 제2 박막 트랜지스터가 화소전극 하나를 동시에 구동하여 전하를 충전함에 따라, 화소전극의 전하충전율이 보다 향상될 수 있고, 그 결과 영상의 표시품질이 보다 향상될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
<표시장치의 제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 표시장치를 도시한 분해 사시도이고,
도 1을 참조하면, 본 실시예에 의한 표시장치(1000)는 광을 이용하여 영상을 표시하는 표시패널 어셈블리(600) 및 표시패널 어셈블리(600)로 광을 제공하는 백라이트 어셈블리(900)를 포함한다. 우선, 표시장치(1000)의 구성요소에 대하여 개괄적으로 설명하고 난 후, 별도의 도면들을 이용하여 본 발명의 내용인 제1 기판(100)에 대하여 자세히 설명하고자 한다.
표시패널 어셈블리(600)는 제1 기판(100), 제2 기판(200), 액정층(300), 인쇄회로기판(400) 및 연성회로기판(500)을 포함한다.
제1 기판(100)은 매트릭스(matrix) 형태로 배치되며 투명하면서 도전성인 복수의 화소전극(pixel electrode)들과, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들과, 상기 박막 트랜지스터들을 각각 구동시키기 위한 신호선(signal line)들을 포함한다.
제2 기판(200)은 제1 기판(100)과 마주보도록 배치된다. 제2 기판(200)은 전면에 배치되며 투명하면서 도전성인 공통전극(common electrode)을 포함한다. 이때, 본 실시예에 의한 제2 기판(200)은 색을 표현하기 위한 컬러필터들을 포함하지 않는다.
액정층(300)은 제1 기판(100) 및 제2 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 백라이트 어셈블리(900)로부터 인가된 광의 광투과율을 조절한다.
인쇄회로기판(400)은 신호를 처리하는 구동회로를 포함하고, 상기 구동회로는 외부에서 입력된 영상신호를 영상을 표시하기 위한 제어신호로 변경시킨다. 인쇄회로기판(400)은 데이터 인쇄회로기판과 게이트 인쇄회로기판으로 이루어질 수 있다. 이때, 상기 게이트 인쇄회로기판은 제1 기판(100) 또는 연성회로필름(500)에 별도의 신호 배선을 형성함으로써, 생략될 수 있다.
연성회로기판(500)은 인쇄회로기판(400)과 제1 기판(100)을 전기적으로 연결하여, 인쇄회로기판(400)에서 발생된 제어신호를 제1 기판(100)으로 전송한다. 연성회로기판(500)은 상기 제어신호를 상기 박막 트랜지스터를 구동시키기 위한 구동신호로 변경시키는 구동칩을 더 포함할 수 있다. 즉, 연성회로기판(500)은 테이프 캐리어 패키지(Tape Carrier Package : TCP) 또는 칩 온 필름(Chip On Film : COF)일 수 있다. 이때, 상기 구동칩은 연성회로기판(500)이 아닌 제1 기판(100) 상에 배치될 수도 있다.
백라이트 어셈블리(900)는 표시패널 어셈블리(600)의 하부에 배치되어 표시패널 어셈블리(600)로 광을 제공하며, 수납용기(700) 및 광발생유닛(800)을 포함한다.
수납용기(700)는 바닥부(710) 및 바닥부(710)의 에지로부터 연장된 측부(720)를 포함한다. 이러한 바닥부(710) 및 측부(720)에 의해 수납용기(700)는 수납 공간을 정의하고, 상기 수납공간에는 광발생유닛(800)이 수납된다.
광발생유닛(800)은 광을 발생시키며, 구동기판(810) 및 발광다이오드(820)를 포함한다.
구동기판(810)은 발광다이오드(820)를 제어하기 위한 제어배선(미도시) 및 발광다이오드(820)를 발광시키기 위한 전원배선(미도시)을 포함한다.
발광다이오드(820)는 구동기판(810) 상에 복수개로 배치된다. 발광다이오드(820)는 상기 제어배선과 연결되어 제어되며, 상기 전원배선과 전기적으로 연결되어 전원을 공급받는다.
도 2는 도 1의 표시장치 중 광발생유닛의 일부를 개념적으로 도시한 평면도이다.
도 2를 참조하면, 본 실시예에 의한 광발생유닛(800)은 매트릭스 형태로 배치된 복수의 발광다이오드(820)들을 포함한다. 발광다이오드(820)들은 적색 발광다이오드(R)들, 녹색 발광다이오드(G)들 및 청색 발광다이오드(B)들을 포함한다.
본 실시예에 의한 발광다이오드(820)들은 예를 들어, 3행 4열로 그룹화되어, 하나의 단위블럭(BL)을 형성하고, 이러한 단위블럭(BL)은 매트릭스 형태로 반복적으로 배치된다.
구체적으로, 단위블럭(BL)의 1행에는 적색 발광다이오드(R), 녹색 발광다이오드(G), 청색 발광다이오드(B) 및 녹색 발광다이오드(G)의 순으로 배치되고, 단위블럭(BL)의 2행에는 녹색 발광다이오드(G), 적색 발광다이오드(R), 녹색 발광다이오드(G) 및 청색 발광다이오드(B)의 순으로 배치되며, 단위블럭(BL)의 3행에는 청 색 발광다이오드(B), 녹색 발광다이오드(G), 적색 발광다이오드(R) 및 녹색 발광다이오드(G)의 순으로 배치된다. 이때, 발광다이오드(820)들은 도 2에 도시된 배치형태와 다르게 배치될 수도 있다.
도 1 및 도 2를 다시 참조하여, 본 실시예에 의한 표시장치(1000)가 구동되는 과정을 간단히 설명하기로 한다.
백라이트 어셈블리(900)의 광발생유닛(800)은 적색광, 녹색광 및 청색광을 순차적으로 발생시킨다. 즉, 적색 발광다이오드(R)들이 우선 발광되어 적색광을 발생시키고, 이어서 녹색 발광다이오드(G)들이 발광되어 녹색광을 발생시키며, 마지막으로 청색 발광다이오드(B)들이 발광되어 적색광을 발생시킨다. 바람직하게, 적색 발광다이오드(R)들, 녹색 발광다이오드(G)들 및 청색 발광다이오드(B)들 각각은 180Hz의 시간, 즉 5.57ms 동안 순차적으로 발광된다.
표시패널 어셈블리(600)는 순차적으로 발생되는 적색광, 녹색광 및 청색광을 이용하여 영상을 표시한다. 즉, 표시패널 어셈블리(600)는 광발생유닛(800)이 적색광을 발생시키는 동안에 적색 영상을 표시하고, 광발생유닛(800)이 녹색광을 발생시키는 동안에 녹색 영상을 표시하며, 광발생유닛(800)이 청색광을 발생시키는 동안에 청색 영상을 표시한다. 결과적으로, 표시패널 어셈블리(600)는 상기 적색, 녹색 및 청색 영상을 순차적으로 표시하여, 한 프레임의 영상을 표시한다.
이하, 별도의 도면들을 이용하여 제1 기판(100)에 대하여 자세히 설명하고자 한다.
도 3은 도 1의 표시장치 중 어레이 기판의 일부를 도시한 평면도이고, 도 4 는 도 3의 I-I'라인을 따라서 절단한 단면도이다.
도 3 및 도 4를 참조하면, 본 실시예에 의한 제1 기판(100)은 투명기판(110), 게이트 배선(GL), 데이터 배선(DL), 스토리지 배선(SL), 박막 트랜지스터(TFT), 게이트 절연막(120), 연결전극(130), 보호막(140) 및 화소전극(150)을 포함한다.
투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 투명기판(110)은 예를 들면, 유리(Glass), 석영(Quartz), 사파이어(Sapphire) 또는 투명한 합성 수지로 이루어진다.
게이트 배선(GL)은 투명기판(110) 상에 제1 방향으로 길게 연장되고, 제1 방향과 수직한 제2 방향을 따라 복수개로 형성된다. 이때, 이러한 게이트 배선(GL)들 중 제2 방향으로 N번째에 해당하는 게이트 배선(GL)을 N번째 게이트 배선(GLn)이라고 정의한다.(단, N은 자연수)
N번째 게이트 배선(GLn)은 소정의 개수의 서브배선들로 구성되며, 일례로 제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)으로 구성된다.
제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)은 제2 방향을 따라 소정 거리 이격되어 형성된다. 이때, 제1 서브배선(GLn_a)은 N-1번째 게이트 배선(GLn-1)과 근접한 위치에 형성되며, 제4 서브배선(GLn_d)은 N+1번째 게이트 배선(GLn+1)과 근접한 위치에 형성된다.
제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서 브배선(GLn_d)은 서로 전기적으로 연결되며, 동일한 시간동안 동일한 게이트 신호가 인가된다.
스토리지 배선(SL)은 투명기판(110) 상에 게이트 배선(GL)과 동일한 방향으로 길게 연장되어, 제2 방향을 따라 복수개로 형성된다. 이러한 스토리지 배선(SL)들은 게이트 배선(GL)의 각 서브배선과 근접한 위치에 형성된다. 도 3을 참조하여 예를 들어 설명하면, 스토리지 배선(SL)들 각각은 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)과 근접한 위치에 형성된다.
게이트 절연막(120)은 게이트 배선(GL) 및 스토리지 배선(SL)을 덮도록 투명기판(120)의 전 영역에 형성된다. 게이트 절연막(120)은 예를 들어, 투명하고 절연성을 갖는 질화실리콘(SiNx)으로 이루어진다.
데이터 배선(DL)은 게이트 절연막(120) 상에 형성되며, 게이트 배선(GL)과 교차되도록 제2 방향으로 길게 연장되어, 제1 방향을 따라 복수개로 형성된다. 이러한 데이터 배선(DL)들 중 제1 방향으로 M번째 배치된 데이터 배선(DL)을 M번째 데이터 배선(DLm)이라고 정의한다.
복수의 데이터 배선(DL)들이 게이트 배선(GL)의 각 서브배선과 교차됨에 따라, 복수의 서브영역들이 형성된다. 또한, 제1 방향으로 3개의 서브영역들은 영상을 표현하기 위한 최소단위인 하나의 단위화소를 정의한다.
상기 각 단위화소 내에는 박막 트랜지스터(TFT), 화소전극(150) 및 연결전극(150)이 형성된다. 이때, 화소전극(150)은 상기 각 단위화소의 전 영역, 즉 상기 3개의 서브영역들에 걸쳐서 형성되고, 박막 트랜지스터(TFT)는 상기 3개의 서브영역 들 중 어느 하나의 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)는 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)를 포함한다. 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 상기 어느 하나의 서브영역 내에서 제2 방향을 따라 서로 마주보도록 양단부에 형성된다.
박막 트랜지스터(TFT)의 배치관계를 구체적으로 예를 들어 설명하면, 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b) 사이에서는 박막 트랜지스터(TFT)가 상기 단위화소 중 좌측에 배치된 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)의 상측 박막 트랜지스터(T1)는 제1 서브배선(GLn_a) 상에 걸쳐서 형성되고, 하측 박막 트랜지스터(T2)는 제2 서브배선(GLn_b) 상에 걸쳐서 형성된다.
제2 서브배선(GLn_b) 및 제3 서브배선(GLn_c) 사이에서는 박막 트랜지스터(TFT)가 상기 각 단위화소 중 중앙에 배치된 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)의 상측 박막 트랜지스터(T1)는 제2 서브배선(GLn_b) 상에 걸쳐서 형성되고, 하측 박막 트랜지스터(T2)는 제3 서브배선(GLn_c) 상에 걸쳐서 형성된다.
제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d) 사이에서는 박막 트랜지스터(TFT)가 상기 각 단위화소 중 우측에 배치된 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)의 상측 박막 트랜지스터(T1)는 제3 서브배선(GLn_c) 상에 걸쳐서 형성되고, 하측 박막 트랜지스터(T2)는 제4 서브배선(GLn_d) 상에 걸쳐서 형성된다. 이와 같이, 복수의 박막 트랜지스터(TFT)들은 위에서 서술된 배치형태를 갖으며, 상하좌우 반복적으로 형성된다.
연결전극(130)은 게이트 절연막(120) 상에 형성되며, 상기 각 서브영역 내에 형성된다. 연결전극(130)은 제1 연결전극(132) 및 제2 연결전극(134)을 포함한다. 제1 연결전극(132)은 스토리지 배선(SL)과 대응되도록 상기 각 서브영역 내에 하나씩 형성된다. 제2 연결전극(134)은 상기 단위화소의 서브영역들 중 어느 하나의 서브영역 내에 형성되고, 제1 연결전극(132)과 대향하는 위치에 형성된다.
제2 연결전극(134)은 상측 박막 트랜지스터(T1)와 전기적으로 연결되고, 제2 연결전극(134)과 대향하는 위치에 형성된 제1 연결전극(132)은 하측 박막 트랜지스터(T2)와 전기적으로 연결된다.
보호막(140)은 박막 트랜지스터(TFT) 및 연결전극(130)을 덮도록 기판 전 영역에 형성된다. 보호막(140)에는 소정의 크기로 개구된 콘택홀(142)이 형성된다. 콘택홀(142)은 연결전극(130)과 대응되는 위치에 각각 형성된다.
화소전극(150)은 보호막(140) 상에 형성된다. 화소전극(150)은 3개의 서브영역들에 걸쳐서 형성된다. 화소전극(150)은 보호막(140)에 형성된 콘택홀(142)을 통해 연결전극(130)과 전기적으로 연결된다.
여기서, 연결전극(130) 또는 화소전극(150)은 스토리지 배선(SL)과 소정거리 이격되어, 스토리지 커패시터를 형성하고, 상기 스토리지 커패시터는 화소전극(150)에 충전된 전하를 유지시킨다.
이하, 위에서 서술된 박막 트랜지스터(TFT)들 중 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b) 사이에 형성된 박막 트랜지스터(TFT)를 예를 들어, 자세히 설명하기로 한다. 즉, 제1 서브배선(GLn_a) 상에 형성된 상측 박막 트랜지스터(T1) 및 제2 서브배선(GLn_b) 상에 형성된 하측 박막 트랜지스터(T2)를 별도의 도면을 이용하여 자세하게 설명하기로 한다.
도 5a, 도 5b는 도 3의 'A' 및 'B'부분을 확대해서 도시한 평면도들이다.
도 5a를 참조하면, 본 실시예에 의한 상측 박막 트랜지스터(T1)는 상측 액티브층(A1), 상측 소스전극(S1) 및 상측 드레인전극(D1)을 포함한다. 여기서, 상측 박막 트랜지스터(T1)의 게이트전극은 제1 서브배선(GLn_a)이 담당한다.
상측 액티브층(A1)은 게이트 절연막(120) 상에 형성되고, 제1 서브배선(GLn_a)과 대응되는 위치에 형성된다. 상측 액티브층(A1)은 일례로, 아몰퍼스 실리콘(a-Si)으로 이루어진다.
상측 소스전극(S1)은 L-자 형상을 갖도록 M번째 데이터 배선(DLm)으로부터 분기되고, 상측 액티브층(A1)의 일부와 오버랩된다.
상측 드레인전극(D1)은 상측 소스전극(S1) 및 데이터 배선(DLm)에 의해 형성된 U-자 형상의 중앙으로부터 제2 방향으로 연장되어, 제2 연결전극(134)과 전기적으로 연결된다. 상측 드레인전극(D1)은 상측 액티브층(A1)의 일부와 오버랩되며, 상측 소스전극(S1)과 소정거리 이격된다. 이때, 상측 드레인전극(D1)이 상측 액티브층(A1)의 일부와 제2 방향으로 오버랩되는 길이을 제1 오버램 길이(L1)라고 정의한다.
상측 소스전극(S1)과 상측 액티브층(A1)이 오버랩되는 부분과, 상측 드레인전극(D1)과 상측 액티브층(A1)이 오버랩되는 부분에는 상측 오믹콘택층(미도시)이 형성될 수 있다. 상기 상측 오믹콘택층은 일례로, 고밀도 이온도핑 아몰퍼스 실리 콘(n+ a-Si)으로 이루어질 수 있다.
도 5b를 참조하면, 본 실시예에 의한 하측 박막 트랜지스터(T2)는 상기 서브영역의 제1 방향으로의 중심선을 기준으로 상측 박막 트랜지스터(T1)와 대칭형상을 갖는다. 하측 박막 트랜지스터(T2)는 하측 액티브층(A2), 하측 소스전극(S2) 및 하측 드레인전극(D2)을 포함한다. 여기서, 하측 박막 트랜지스터(T2)의 게이트전극은 제2 서브배선(GLn_b)이 담당한다.
하측 액티브층(A2)은 게이트 절연막(120) 상에 형성되고, 제2 서브배선(GLn_b)과 대응되는 위치에 형성된다. 하측 액티브층(A2)은 일례로, 아몰퍼스 실리콘(a-Si)으로 이루어진다.
하측 소스전극(S2)은 L-자 형상을 갖도록 M번째 데이터 배선(DLm)으로부터 분기되고, 하측 액티브층(A2)의 일부와 오버랩된다.
하측 드레인전극(D2)은 하측 소스전극(S2) 및 데이터 배선(DLm)에 의해 형성된 U-자 형상의 중앙으로부터 제2 방향의 반대방향으로 연장되어, 제1 연결전극(132)과 전기적으로 연결된다. 하측 드레인전극(D2)은 하측 액티브층(A2)의 일부와 오버랩되며, 하측 소스전극(S2)과 소정거리 이격된다. 이때, 하측 드레인전극(D2)이 하측 액티브층(A2)의 일부와 제2 방향으로 오버랩되는 길이을 제2 오버램 길이(L2)라고 정의한다.
하측 소스전극(S2)과 하측 액티브층(A2)이 오버랩되는 부분과, 하측 드레인전극(D2)과 하측 액티브층(A2)이 오버랩되는 부분에는 하측 오믹콘택층(미도시)이 형성될 수 있다. 상기 하측 오믹콘택층은 일례로, 고밀도 이온도핑 아몰퍼스 실리 콘(n+ a-Si)으로 이루어질 수 있다.
이와 같은 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 각각 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b)과 전기적으로 연결된다. 이때, 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b)은 서로 전기적으로 연결되어 있기 때문에, 동일한 게이트 신호가 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)으로 인가된다. 또한, 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 동일한 M번째 데이터 배선(DLm)과 전기적으로 연결되므로, 동일한 데이터 신호를 인가받는다.
따라서, 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 동시에 구동되어, 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)와 전기적으로 연결된 화소전극(150)으로 전하를 이동시킨다. 즉, 동시에 구동되는 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)가 화소전극(150)에 전하를 동시에 충전시키므로, 화소전극(150)의 전하충전율이 보다 향상될 수 있다. 이와 같이, 화소전극(150)의 전하충전율이 보다 향상됨에 따라, 영상의 표시품질이 보다 향상될 수 있다.
도 6a 및 도 6b는 도 5의 박막 트랜지스터가 미스얼라인된 상태를 나타낸 평면도들이다. 구체적으로, 도 6a 및 도 6b는 도 5의 박막 트랜지스터가 제2 방향의 반대방향으로 소정의 길이 만큼 미스얼라인된 상태를 나타낸 도면들이다.
도 6a를 참조하면, 미스얼라인된 상측 드레인전극(D1)은 상측 액티브층(A1)의 일부와 제3 오버램 길이(L3)로 오버랩된다. 이때, 제3 오버램 길이(L3)는 제1 오버랩 길이(L1)보다 길다.
또한, 미스얼라인된 하측 드레인전극(D2)은 하측 액티브층(A2)의 일부와 제4 오버램 길이(L4)로 오버랩된다. 이때, 제4 오버램 길이(L4)는 제2 오버랩 길이(L2)보다 길다.
여기서, 얼라인 미스가 발생되지 않았을 때의 제1 및 제2 오버랩 길이의 합(L1+L2)은 얼라인 미스가 발생되었들 때의 제3 및 제4 오버랩 길이의 합(L3+L4)과 동일하다. 왜냐하면, 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)가 상기 서브영역의 제1 방향으로의 중심선을 기준으로 대칭형상을 갖기 때문이다.
이와 같이, 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)가 대칭형상을 가짐에 따라, 얼라인미스가 발생하더라도 상측 드레인 전극(D1)과 제1 서브배선(GLn_a) 사이의 커패시터 값과 하측 드레인 전극(D2)과 제2 서브배선(GLn_b) 사이의 커패시터 값의 합이 변동되지 않는다. 그 결과, 게이트 신호가 인가된 후, 소정의 전압만큼 감소되는 킥백(kick back)전압의 크기가 변동되는 것을 방지하여, 영상의 표시품질을 보다 향상시킬 수 있다.
<표시장치의 제2 실시예>
도 7a, 도 7b는 본 발명의 제2 실시예에 따른 표시장치 중 어레이 기판의 박막 트랜지스터만을 발췌해서 도시한 평면도들이다. 본 발명의 제2 실시예에 의한 표시장치는 어레이 기판의 박막 트랜지스터를 제외하면, 앞서 설명한 제1 실시예의 표시장치와 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
본 실시예에 의한 박막 트랜지스터(TFT)는 서로 대칭형상을 갖는 상측 박막 트랜지스터(T3) 및 하측 박막 트랜지스터(T4)를 포함한다.
도 7a를 참조하면, 상측 박막 트랜지스터(T3)는 상측 액티브층(A3), 상측 소스전극(S3) 및 상측 드레인전극(D3)을 포함한다. 여기서, 상측 박막 트랜지스터(T3)의 게이트전극은 제1 서브배선(GLn_a)이 담당한다.
상측 액티브층(A3)은 게이트 절연막(120) 상에 형성되고, 제1 서브배선(GLn_a)과 대응되는 위치에 형성된다.
상측 소스전극(S3)은 L-자 형상을 갖도록 M번째 데이터 배선(DLm)으로부터 분기되고, 상측 액티브층(A3)의 일부와 오버랩된다.
상측 드레인전극(D3)은 상측 소스전극(S3) 및 데이터 배선(DLm)에 의해 형성된 U-자 형상의 중앙으로부터 제2 방향으로 연장되어, 제2 연결전극(134)과 전기적으로 연결된다. 상측 드레인전극(D3)은 상측 액티브층(A3)의 상부를 가로지르도록 형성되고, 상측 소스전극(S1)과 소정거리 이격된다.
도 7b를 참조하면, 하측 박막 트랜지스터(T4)는 상기 서브영역의 제1 방향으로의 중심선을 기준으로 상측 박막 트랜지스터(T3)와 대칭형상을 갖는다. 하측 박막 트랜지스터(T4)는 하측 액티브층(A4), 하측 소스전극(S4) 및 하측 드레인전극(D4)을 포함한다. 여기서, 하측 박막 트랜지스터(T4)의 게이트전극은 제2 서브배선(GLn_b)이 담당한다.
하측 액티브층(A4)은 게이트 절연막(120) 상에 형성되고, 제2 서브배선(GLn_b)과 대응되는 위치에 형성된다.
하측 소스전극(S4)은 L-자 형상을 갖도록 M번째 데이터 배선(DLm)으로부터 분기되고, 하측 액티브층(A4)의 일부와 오버랩된다.
하측 드레인전극(D4)은 하측 소스전극(S4) 및 데이터 배선(DLm)에 의해 형성된 U-자 형상의 중앙으로부터 제2 방향의 반대방향으로 연장되어, 제1 연결전극(132)과 전기적으로 연결된다. 하측 드레인전극(D4)은 하측 액티브층(A4)의 상부를 가로지르도록 형성되고, 하측 소스전극(S4)과 소정거리 이격된다.
이와 같이, 상측 드레인전극(D3)은 상측 액티브층(A3)의 상부를 가로지르도록 형성되고, 하측 드레인전극(D4)은 하측 액티브층(A4)의 상부를 가로지르도록 형성됨에 따라, 제2 방향으로 얼라인미스가 발생하더라도 상측 드레인 전극(D3)과 제1 서브배선(GLn_a) 사이의 커패시터 값 및 하측 드레인 전극(D4)과 제2 서브배선(GLn_b) 사이의 커패시터 값이 변동되지 않는다.
<표시장치의 제3 실시예>
도 8은 본 발명의 제3 실시예에 따른 표시장치 중 어레이 기판의 일부를 도시한 평면도이다. 본 발명의 제3 실시예에 의한 표시장치는 어레이 기판을 제외하면, 앞서 설명한 제1 실시예의 표시장치와 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 8을 참조하면, 본 실시예에 의한 제1 기판(100)은 투명기판(110), 게이트 배선(GL), 데이터 배선(DL), 스토리지 배선(SL), 박막 트랜지스터(TFT), 게이트 절연막(120), 연결전극(130), 보호막(140) 및 화소전극(150)을 포함한다.
투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다.
게이트 배선(GL)은 투명기판(110) 상에 제1 방향으로 길게 연장되고, 제1 방향과 수직한 제2 방향을 따라 복수개로 형성된다. 이때, 이러한 게이트 배선(GL)들 중 제2 방향으로 N번째에 해당하는 게이트 배선(GL)을 N번째 게이트 배선(GLn)이라고 정의한다.(단, N은 자연수)
N번째 게이트 배선(GLn)은 소정의 개수의 서브배선들로 구성되며, 일례로 제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)으로 구성된다. 제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)은 서로 전기적으로 연결되며, 동일한 시간동안 동일한 게이트 신호가 인가된다.
스토리지 배선(SL)은 투명기판(110) 상에 게이트 배선(GL)과 동일한 방향으로 길게 연장되어, 제2 방향을 따라 복수개로 형성된다. 이러한 스토리지 배선(SL)들은 서로 인접하는 서브배선들 사이의 중앙에 형성된다. 도 8을 참조하여 예를 들어 설명하면, 스토리지 배선(SL)들 각각은 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b)의 중앙에, 제2 서브배선(GLn_b) 및 제3 서브배선(GLn_c)의 중앙에, 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)의 중앙에 형성된다.
게이트 절연막(120)은 게이트 배선(GL) 및 스토리지 배선(SL)을 덮도록 투명기판(120)의 전 영역에 형성된다.
데이터 배선(DL)은 게이트 절연막(120) 상에 형성되며, 게이트 배선(GL)과 교차되도록 제2 방향으로 길게 연장되어, 제1 방향을 따라 복수개로 형성된다. 이 러한 데이터 배선(DL)들 중 제1 방향으로 M번째 배치된 데이터 배선(DL)을 M번째 데이터 배선(DLm)이라고 정의한다. 복수의 데이터 배선(DL)들이 게이트 배선(GL)의 각 서브배선과 교차됨에 따라, 복수의 서브영역들이 형성되고, 제1 방향으로 3개의 서브영역들이 모여, 하나의 단위화소가 정의된다.
상기 각 단위화소 내에는 박막 트랜지스터(TFT), 화소전극(150) 및 연결전극(150)이 형성된다. 이때, 화소전극(150)은 상기 각 단위화소 전영역, 즉 상기 3개의 서브영역들에 걸쳐서 형성되고, 박막 트랜지스터(TFT)는 상기 3개의 서브영역들 중 어느 하나의 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)는 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)를 포함한다. 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 상기 어느 하나의 서브영역 내에서 제2 방향을 따라 서로 마주보도록 양단부에 형성된다.
연결전극(130)은 게이트 절연막(120) 상에 형성되며, 상기 각 서브영역 내에 형성된다. 연결전극(130)은 제1 연결전극(132) 및 제2 연결전극(134)을 포함한다.
제1 연결전극(132)은 스토리지 배선(SL)과 대응되도록 상기 각 서브영역 내에 하나씩 형성된다. 즉, 제1 연결전극(132)은 서로 이웃하는 서브배선들의 중앙에 형성된다. 제1 연결전극(132)은 상측 박막 트랜지스터(T1) 또는 하측 박막 트랜지스터(T2)와 전기적으로 연결되지 않는다.
제2 연결전극(134)은 상기 단위화소의 서브영역들 중 어느 하나의 서브영역 내에 한 쌍이 형성된다. 이러한 한 쌍의 제2 연결전극(134)들은 제2 방향을 따라 대향하도록 양단부에 배치된다. 이러한 제2 연결전극(134)들 중 상측에 배치된 제2 연결전극(134)은 상측 박막 트랜지스터(T1)와 전기적으로 연결되고, 하측에 배치된 제2 연결전극(134)은 하측 박막 트랜지스터(T2)와 전기적으로 연결된다.
보호막(140)은 박막 트랜지스터(TFT) 및 연결전극(130)을 덮도록 기판 전 영역에 형성된다. 보호막(140)에는 소정의 크기로 개구된 콘택홀(142)이 형성된다. 콘택홀(142)은 연결전극(130), 즉 제1 및 제2 연결전극(132, 134)과 대응되는 위치에 각각 형성된다.
화소전극(150)은 보호막(140) 상에 형성된다. 화소전극(150)은 3개의 서브영역들에 걸쳐서 형성된다. 화소전극(150)은 보호막(140)에 형성된 콘택홀(142)을 통해 연결전극(130)과 전기적으로 연결된다. 그 결과, 제1 및 제2 연결전극(132, 134)은 화소전극(150)에 의해 서로 전기적으로 연결된다.
<표시장치의 제4 실시예>
도 9는 본 발명의 제4 실시예에 따른 표시장치 중 어레이 기판의 일부를 도시한 평면도이다. 본 발명의 제4 실시예에 의한 표시장치는 어레이 기판을 제외하면, 앞서 설명한 제1 실시예의 표시장치와 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 9를 참조하면, 본 실시예에 의한 제1 기판(100)은 투명기판(110), 게이트 배선(GL), 데이터 배선(DL), 스토리지 배선(SL), 박막 트랜지스터(TFT), 게이트 절연막(120), 연결전극(130), 보호막(140) 및 화소전극(150)을 포함한다.
투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다.
게이트 배선(GL)은 투명기판(110) 상에 제1 방향으로 길게 연장되고, 제1 방향과 수직한 제2 방향을 따라 복수개로 형성된다. 이때, 이러한 게이트 배선(GL)들 중 제2 방향으로 N번째에 해당하는 게이트 배선(GL)을 N번째 게이트 배선(GLn)이라고 정의한다.(단, N은 자연수)
N번째 게이트 배선(GLn)은 소정의 개수의 서브배선들로 구성되며, 일례로 제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)으로 구성된다. 제1 서브배선(GLn_a), 제2 서브배선(GLn_b), 제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)은 서로 전기적으로 연결되며, 동일한 시간동안 동일한 게이트 신호가 인가된다.
스토리지 배선(SL)은 투명기판(110) 상에 게이트 배선(GL)과 동일한 방향으로 길게 연장되어, 제2 방향을 따라 복수개로 형성된다. 스토리지 배선(SL)들은 서로 인접하는 서브배선들 사이에 두 개가 형성되며, 이러한 두 개의 스토리지 배선(SL)들은 상기 인접하는 서브배선들과 근접한 위치에 형성된다. 즉, 스토리지 배선(SL)은 상측 서브배선과 근접한 위치에 형성된 상측 스토리지 배선(SL1) 및 하측 서브배선과 근접한 위치에 형성된 하측 스토리지 배선(SL2)를 포함한다.
도 8을 참조하여 예를 들어 설명하면, 제1 서브배선(GLn_a) 및 제2 서브배선(GLn_b)의 사이에서는 제1 서브배선(GLn_a)과 근접한 위치에 상측 스토리지 배선(SL1)이 형성되고, 제2 서브배선(GLn_b)과 근접한 위치에 하측 스토리지 배선(SL2)이 형성된다.
제2 서브배선(GLn_b) 및 제3 서브배선(GLn_c)에서는 제2 서브배선(GLn_b)과 근접한 위치에 상측 스토리지 배선(SL1)이 형성되고, 제3 서브배선(GLn_c)과 근접한 위치에 하측 스토리지 배선(SL2)이 형성된다.
제3 서브배선(GLn_c) 및 제4 서브배선(GLn_d)의 사이에는 제3 서브배선(GLn_c)과 근접한 위치에 상측 스토리지 배선(SL1)이 형성되고, 제4 서브배선(GLn_d)과 근접한 위치에 하측 스토리지 배선(SL2)이 형성된다.
게이트 절연막(120)은 게이트 배선(GL) 및 스토리지 배선(SL)을 덮도록 투명기판(120)의 전 영역에 형성된다.
데이터 배선(DL)은 게이트 절연막(120) 상에 형성되며, 게이트 배선(GL)과 교차되도록 제2 방향으로 길게 연장되어, 제1 방향을 따라 복수개로 형성된다. 이러한 데이터 배선(DL)들 중 제1 방향으로 M번째 배치된 데이터 배선(DL)을 M번째 데이터 배선(DLm)이라고 정의한다. 복수의 데이터 배선(DL)들이 게이트 배선(GL)의 각 서브배선과 교차됨에 따라, 복수의 서브영역들이 형성되고, 제1 방향으로 3개의 서브영역들이 모여, 하나의 단위화소가 정의된다.
상기 각 단위화소 내에는 박막 트랜지스터(TFT), 화소전극(150) 및 연결전극(150)이 형성된다. 이때, 화소전극(150)은 상기 각 단위화소 전영역, 즉 상기 3개의 서브영역들에 걸쳐서 형성되고, 박막 트랜지스터(TFT)는 상기 3개의 서브영역들 중 어느 하나의 서브영역 내에 형성된다. 이러한 박막 트랜지스터(TFT)는 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)를 포함한다. 상측 박막 트랜지스터(T1) 및 하측 박막 트랜지스터(T2)는 상기 어느 하나의 서브영역 내에서 제2 방향을 따라 서로 마주보도록 양단부에 형성된다.
연결전극(130)은 게이트 절연막(120) 상에 형성되며, 상기 각 서브영역 내에 두 개씩 형성된다. 연결전극(130)은 상기 각 서브영역 내에 배치된 2 개의 스토리지 배선(SL)들과 대응되도록 형성된다. 이러한 연결전극(130)들 중 상측에 형성된 연결전극(130)은 상측 박막 트랜지스터(T1)와 전기적으로 연결되고, 하측에 배치된 연결전극(130)은 하측 박막 트랜지스터(T2)와 전기적으로 연결된다.
보호막(140)은 박막 트랜지스터(TFT) 및 연결전극(130)을 덮도록 기판 전 영역에 형성된다. 보호막(140)에는 소정의 크기로 개구된 콘택홀(142)이 형성된다. 콘택홀(142)은 연결전극(130)과 대응되는 위치에 각각 형성된다.
화소전극(150)은 보호막(140) 상에 형성된다. 화소전극(150)은 3개의 서브영역들에 걸쳐서 형성된다. 화소전극(150)은 보호막(140)에 형성된 콘택홀(142)을 통해 연결전극(130)과 전기적으로 연결된다.
이러한 본 발명에 의하면, 3개의 서브영역 중 어느 하나의 서브영역에 형성된 상측 박막 트랜지스터 및 하측 박막 트랜지스터가 동시에 구동되어, 화소전극에 전하가 동시에 충전됨에 따라, 화소전극의 전하충전율이 보다 향상될 수 있고, 그 결과 영상의 표시품질이 보다 향상될 수 있다.
또한, 상측 박막 트랜지스터 및 하측 박막 트랜지스터가 대칭형상을 가짐에 따라, 얼라인미스가 발생하더라도 상측 드레인 전극과 서브배선 사이의 커패시터 값과 하측 드레인 전극과 서브배선 사이의 커패시터 값의 합이 변동되지 않는다. 그 결과, 킥백전압의 크기가 변동되는 것을 방지되어, 영상의 표시품질이 보다 향 상될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진 게이트 배선;
    상기 게이트 배선과 교차되는 데이터 배선;
    서로 이웃하는 서브배선들 사이에 형성된 화소전극;
    상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되고, 상기 화소전극과 전기적으로 연결되며, 상기 데이터 배선과 전기적으로 연결된 제1 박막 트랜지스터; 및
    상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되고, 상기 화소전극과 전기적으로 연결되며, 상기 데이터 배선과 전기적으로 연결된 제2 박막 트랜지스터를 포함하고,
    상기 화소전극은 상기 데이터 배선에 의해 적어도 2개의 서브영역으로 구분되는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 게이트 배선은 복수개가 병렬로 배치되고, 상기 복수의 게이트 배선들 각각은 4개의 서브배선들로 이루어지며, 상기 4개의 서브 배선들은 제1 서브배선, 제2 서브배선, 제3 서브배선 및 제4 서브배선인 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 게이트 배선들 중 N번째 게이트 배선의 제4 서브배선은 상기 게이트 배선들 중 N+1번째 게이트 배선의 제1 서브배선과 근접하여 형성된 것을 특징으로 하는 어레이 기판.(단, N은 자연수)
  4. 제3항에 있어서, 상기 데이터 배선은 복수개가 병렬로 형성되고, 상기 복수의 데이터 배선들은 상기 서브배선들과 교차되어 복수의 서브영역들을 정의하며,
    상기 화소전극은 상기 게이트 배선의 길이방향을 따라 3개의 서브영역들에 걸쳐 형성된 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 제1 및 제2 박막 트랜지스터는
    상기 제1 및 제2 서브배선 사이에는 상기 3개의 서브영역들 중 좌측 서브영역에 형성되고,
    상기 제2 및 제3 서브배선 사이에는 상기 3개의 서브영역들 중 중앙 서브영역에 형성되며,
    상기 제3 및 제4 서브배선 사이에는 상기 3개의 서브영역들 중 우측 서브영역에 형성되는 것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서, 상기 서브배선들 사이에는 상기 각 서브배선과 동일층에 형성되고, 상기 각 서브배선과 평행하게 형성된 스토리지 배선을 더 포함하는 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서, 상기 제1 및 제2 박막 트랜지스터를 덮도록 기판 전면에 형 성되며, 상기 화소전극의 하부에 형성된 보호층을 더 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 각 서브영역 내에 소정의 면적으로 형성되고, 상기 보호층의 하부에 형성되며, 상기 보호층에 형성된 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  9. 제8항에 있어서, 상기 스토리지 배선은 상기 서로 이웃하는 서브배선들 중 어느 하나와 근접한 위치에 형성된 것을 특징으로 하는 어레이 기판.
  10. 제9항에 있어서, 상기 연결전극은
    상기 각 서브영역 내에 상기 스토리지 배선과 대응되도록 복수개로 형성되며, 상기 복수개 중 어느 하나가 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 연결전극; 및
    상기 제1 연결전극 중 어느 하나와 대향하도록 형성되어, 상기 제2 박막 트랜지스터와 전기적으로 연결된 제2 연결전극을 포함하는 것을 특징으로 하는 어레이 기판.
  11. 제8항에 있어서, 상기 스토리지 배선은 상기 서로 이웃하는 서브배선들의 중앙에 형성된 것을 특징으로 하는 어레이 기판.
  12. 제11항에 있어서, 상기 연결전극은
    상기 각 서브영역 내에 상기 스토리지 배선과 대응되도록 복수개로 형성된 제1 연결전극; 및
    상기 제1 및 제2 박막 트랜지스터가 형성된 서브영역 내에 한 쌍이 형성되며, 각각은 상기 제1 및 제2 박막 트랜지스터와 전기적으로 연결된 제2 연결전극을 포함하는 것을 특징으로 하는 어레이 기판.
  13. 제8항에 있어서, 상기 스토리지 배선은 상기 서로 이웃하는 서브배선들 각각과 근접한 위치에 한 쌍이 형성된 것을 특징으로 하는 어레이 기판.
  14. 제13항에 있어서, 상기 연결전극은 상기 한 쌍의 스토리지 배선들과 대응되도록 상기 각 서브영역 내에 두 개씩 형성되며,
    상기 연결전극들 중 일부는 상기 제1 및 제2 박막 트랜지스터와 전기적으로 연결된 것을 특징으로 하는 어레이 기판.
  15. 제8항에 있어서, 상기 제1 및 제2 박막 트랜지스터는 상기 한 쌍의 서브배선들 사이의 중심선을 기준으로 대칭형상을 갖는 것을 특징으로 하는 어레이 기판.
  16. 제15항에 있어서, 상기 제1 박막 트랜지스터는
    상기 어느 하나의 서브배선 상부에 형성된 제1 액티브층;
    상기 데이터 배선으로부터 상기 제1 액티브층의 일부와 오버랩되도록 연장된 제1 소스전극; 및
    상기 제1 소스전극과 소정거리 이격되어 상기 제1 액티브층의 일부와 오버랩되며, 상기 데이터 배선의 길이방향을 따라 연장되어 상기 연결전극 중 어느 하나와 전기적으로 연결된 제1 드레인전극을 포함하고,
    상기 제2 박막 트랜지스터는
    상기 다른 하나의 서브배선 상부에 형성된 제2 액티브층;
    상기 데이터 배선으로부터 상기 제2 액티브층의 일부와 오버랩되도록 연장된 제2 소스전극; 및
    상기 제2 소스전극과 소정거리 이격되어 상기 제2 액티브층의 일부와 오버랩되며, 상기 제1 드레인 전극의 길이방향과 반대방향을 따라 연장되어 상기 연결전극 중 다른 하나와 전기적으로 연결된 제2 드레인전극을 포함하는 것을 특징으로 하는 어레이 기판.
  17. 제16항에 있어서, 상기 제1 드레인전극은 상기 제1 액티브층을 가로지르도록 형성되고, 상기 제2 드레인전극은 상기 제2 액티브층을 가로지르도록 형성되는 것을 특징으로 하는 어레이 기판.
  18. 제1 기판;
    상기 제1 기판과 대향하도록 배치되며, 전면에 형성된 공통전극을 구비하는 제2 기판; 및
    상기 제1 및 제2 기판 사이에 개재된 액정들로 이루어진 액정층을 포함하고,
    상기 제1 기판은
    동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진 게이트 배선;
    상기 게이트 배선과 교차되는 데이터 배선;
    서로 이웃하는 서브배선들 사이에 형성된 화소전극;
    상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제1 박막 트랜지스터; 및
    상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제2 박막 트랜지스터를 포함하고,
    상기 화소전극은 상기 데이터 배선에 의해 적어도 2개의 서브영역으로 구분되는 것을 특징으로 하는 표시패널.
  19. 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 및 제2 기판 사이에 개재된 액정들로 이루어진 액정층을 구비하는 표시패널; 및
    상기 표시패널의 하부에 배치되어, 상기 표시패널로 광을 제공하는 백라이트 어셈블리를 포함하고,
    상기 제1 기판은
    동일한 게이트 신호가 인가되는 소정 개수의 서브배선들로 이루어진 게이트 배선;
    상기 게이트 배선과 교차되는 데이터 배선;
    서로 이웃하는 서브배선들 사이에 형성된 화소전극;
    상기 서로 이웃하는 서브배선들 중 어느 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제1 박막 트랜지스터; 및
    상기 서로 이웃하는 서브배선들 중 다른 하나와 전기적으로 연결되며, 상기 화소전극과 전기적으로 연결된 제2 박막 트랜지스터를 포함하고,
    상기 화소전극은 상기 데이터 배선에 의해 적어도 2개의 서브영역으로 구분되는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 백라이트 어셈블리는
    바닥부 및 측부를 포함하여, 수납공간을 정의하는 수납용기; 및
    상기 수납공간에 배치되고, 구동전원을 공급하는 구동기판 및 상기 구동기판 상에 배치되어 상기 구동전원을 통해 광을 발생시키는 발광다이오드를 갖는 광발생유닛을 포함하는 것을 특징으로 하는 표시장치.
  21. 제20항에 있어서, 상기 발광다이오드는 적색광을 발생시키는 적색 발광다이오드, 청색광을 발생시키는 청색 발광다이오드 및 녹색광을 발생시키는 녹색 발광다이오드를 포함하는 것을 특징으로 하는 표시장치.
  22. 제21항에 있어서, 상기 적색, 청색 및 녹색 발광다이오드는 순차적으로 발광 되는 것을 특징으로 하는 표시장치.
  23. 제22항에 있어서, 상기 적색, 청색 및 녹색 발광다이오드 각각은 180Hz의 주파수로 발광되는 것을 특징으로 하는 표시장치.
KR1020060005713A 2006-01-19 2006-01-19 어레이 기판, 이를 갖는 표시패널 및 표시장치 KR101217166B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060005713A KR101217166B1 (ko) 2006-01-19 2006-01-19 어레이 기판, 이를 갖는 표시패널 및 표시장치
US11/623,406 US8643579B2 (en) 2006-01-19 2007-01-16 Array substrate, display panel and display device having the same, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005713A KR101217166B1 (ko) 2006-01-19 2006-01-19 어레이 기판, 이를 갖는 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20070076622A KR20070076622A (ko) 2007-07-25
KR101217166B1 true KR101217166B1 (ko) 2012-12-31

Family

ID=38262813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005713A KR101217166B1 (ko) 2006-01-19 2006-01-19 어레이 기판, 이를 갖는 표시패널 및 표시장치

Country Status (2)

Country Link
US (1) US8643579B2 (ko)
KR (1) KR101217166B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101931676B1 (ko) * 2012-03-23 2018-12-24 삼성디스플레이 주식회사 광 센서, 이를 포함하는 표시 장치 및 그 구동 방법
CN105158967A (zh) * 2015-10-23 2015-12-16 京东方科技集团股份有限公司 车载液晶显示装置和制造方法以及车辆
US10338442B2 (en) * 2017-05-27 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display panel structure
CN208422916U (zh) 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN117037727B (zh) * 2023-08-31 2024-05-28 惠科股份有限公司 显示调节方法、电子纸显示面板及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995703A (en) * 1984-09-26 1991-02-26 Nec Corporation Active matrix liquid crystal color display panel having split pixel electrodes
DE3581498D1 (de) * 1984-11-16 1991-02-28 Matsushita Electric Ind Co Ltd Aktive matrixschaltung fuer fluessigkristallanzeigen.
US5303072A (en) * 1990-07-05 1994-04-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
JP2005338485A (ja) * 2004-05-27 2005-12-08 Alps Electric Co Ltd カラー液晶表示装置
KR101157952B1 (ko) * 2005-02-23 2012-06-22 엘지디스플레이 주식회사 백 라이트 유닛과 이를 이용한 액정 표시장치

Also Published As

Publication number Publication date
US20070165150A1 (en) 2007-07-19
KR20070076622A (ko) 2007-07-25
US8643579B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
US20230359095A1 (en) Display panel and method of manufacturing the same
KR101717076B1 (ko) 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
US9753346B2 (en) Horizontal stripe liquid crystal display device
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
US8054272B2 (en) Display apparatus
KR100890022B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101349092B1 (ko) 어레이 기판 및 이를 갖는 표시장치
KR101307554B1 (ko) 액정표시장치
JP4221367B2 (ja) 液晶表示装置
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
KR101217166B1 (ko) 어레이 기판, 이를 갖는 표시패널 및 표시장치
US11302719B2 (en) Thin film transistor substrate and display panel
KR20050068855A (ko) 액정표시장치용 어레이 기판
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
US11385513B2 (en) Liquid crystal display device and liquid crystal display device manufacturing method
KR102404392B1 (ko) 협 베젤 구조를 갖는 대형 액정 표시장치
KR100686223B1 (ko) 액정 표시 장치
KR100993835B1 (ko) 액정표시장치
KR20170051672A (ko) 수평 전계형 액정 표시장치
KR101048703B1 (ko) 액정표시장치
KR100909423B1 (ko) 액정 표시패널 및 그 제조방법, 이를 구비한 액정 표시장치
KR20080054479A (ko) 어레이 기판 및 이를 갖는 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8