KR101201825B1 - 산화물 반도체를 사용한 박막트랜지스터 및 표시장치 - Google Patents

산화물 반도체를 사용한 박막트랜지스터 및 표시장치 Download PDF

Info

Publication number
KR101201825B1
KR101201825B1 KR1020107018931A KR20107018931A KR101201825B1 KR 101201825 B1 KR101201825 B1 KR 101201825B1 KR 1020107018931 A KR1020107018931 A KR 1020107018931A KR 20107018931 A KR20107018931 A KR 20107018931A KR 101201825 B1 KR101201825 B1 KR 101201825B1
Authority
KR
South Korea
Prior art keywords
tft
composition
film
ratio
thin film
Prior art date
Application number
KR1020107018931A
Other languages
English (en)
Other versions
KR20100107058A (ko
Inventor
아미타 고얄
나호 이타가키
타츠야 이와사키
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100107058A publication Critical patent/KR20100107058A/ko
Application granted granted Critical
Publication of KR101201825B1 publication Critical patent/KR101201825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

박막트랜지스터는, 기판 위에 형성된 게이트 전극, 게이트 절연층, 채널층, 소스 전극 및 드레인 전극을 구비하되, 상기 채널층은 인듐, 게르마늄 및 산소를 포함하고, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는 0.5이상 0.97이하다.

Description

산화물 반도체를 사용한 박막트랜지스터 및 표시장치{THIN FILM TRANSISTOR USING AN OXIDE SEMICONDUCTOR AND DISPLAY}
본 발명은, 산화물 반도체를 사용하는 박막트랜지스터에 관한 것이다. 보다 구체적으로, 본 발명은, 유기 일렉트로루미네센스 디스플레이, 무기 일렉트로루미네센스 디스플레이 또는 액정 디스플레이에 사용하기 위한 박막트랜지스터 및 이 박막트랜지스터를 사용한 표시장치에 관한 것이다.
전계 효과형 트랜지스터(FET)는, 게이트 전극, 소스 전극 및 드레인 전극을 구비한다. 그것은, 게이트 전극에 전압을 인가하여, 채널층에 흐르는 전류를 제어하고, 소스 전극과 드레인 전극간의 전류를 전환하는 전자 능동 소자다.
특히, 예를 들면 세라믹, 유리 또는 플라스틱으로 이루어진 절연 기판 위에 형성된 박막을, 채널층으로서 사용하여 형성된 FET를, 박막트랜지스터(TFT)라고 부른다.
박막트랜지스터(TFT)는, 대면적의 기판 위에 다수를 형성하여 광범위한 응용에 사용된다. 예를 들면, TFT는, 플랫 패널 디스플레이의 불가결한 구성요소다.
TFT 및 그 관련 전자 디바이스는, 종래, 유리 기판 위에 제작된다.
장래의 디스플레이 시스템에는, 보다 높은 성능과 아울러, 치수가 보다 크고 가반성이 높게 되는 것이 요구된다. 디스플레이의 무게는, 유리 기판의 치수가 커질수록, 더 중요하다.
해결책의 하나는, 플렉시블 플라스틱 기판을 사용하는 디스플레이 시스템의 개발에 있다. 즉, 플라스틱 기판 위에 현행보다 낮은 프로세스 온도로 디바이스를 제작할 수 있고, 양호한 디스플레이 성능을 제공하는 새로운 박막트랜지스터 기술의 개발이 요구된다.
현재, 가장 널리 사용되고 있는 TFT는, 다결정 실리콘막 또는 아모퍼스(amorphous) 실리콘막으로 형성된 채널층을 갖는 구성요소다. 픽셀 구동용에는, 아모퍼스 실리콘 TFT가 실용화되고 있고, 화상 전체의 구동 및 제어에는, 고성능 다결정 실리콘 TFT가 실용화되고 있다.
그렇지만, 아모퍼스 실리콘 TFT와 폴리실리콘 TFT를 비롯해, 지금까지 개발되어 온 TFT는, 디바이스 작성에 고온 프로세스가 요구되기 때문에, 플라스틱판이나 필름 등의 기판 위에 형작성하는 것이 곤란하다.
한편, 최근, 폴리머판이나 필름 위에 TFT를 형성하고, LCD나 OLED의 구동회로로서 그 TFT를 사용함으로써 플렉시블 디스플레이를 실현하기 위한 개발이 활발하게 행해지고 있다.
플라스틱 필름 위 등에 형성 가능한 재료로서, 저온에서 형성될 수 있고 전기전도성을 나타내는 유기반도체막이 주목받고 있다.
예를 들면, 유기반도체막으로서는, 펜타센등의 연구 개발이 진척되고 있다. 그것의 캐리어 이동도는, 약 0.5cm2(Vs)-1정도이며, 아모퍼스Si-MOSFET의 캐리어 이동도와 동등한 것이 보고되어 있다.
그렇지만, 펜타센등의 유기반도체는, 열 안정성이 낮고(<150℃), 독성이 있음에 따라서, 실용적인 디바이스는 실현되지 않는다.
최근에는, TFT의 채널층에 적용 가능한 재료로서, 산화물 재료가 주목받고 있다. 예를 들면, ZnO를 주성분으로 하는 투명전도성 산화물 다결정 박막을 상기 채널층으로서 사용한 TFT의 개발은, 활발하게 행해지고 있다.
상기 박막은, 비교적 저온에서 형성하고, 플라스틱판이나 필름등의 기판 위에 박막을 형성하는 것이 가능하다.
그렇지만, ZnO를 주성분으로 하는 화합물은, 실온에서 안정한 아모퍼스 상(phase)을 형성할 수 없고, 다결정상을 형성한다. 이에 따라서, 다결정 입자계면의 산란에 의해, 전자 이동도를 증가시킬 수 없다. 또한, 다결정입자의 형상과 상호접속이 성막방법에 따라 크게 다르기 때문에, TFT소자의 특성이 변동한다.
최근에는, In-Ga-Zn-0계의 아모퍼스 산화물을 사용한 박막트랜지스터가 K.Nomura et.al, Nature, vol.432, pp.488-492(2004-11)(이후, 비특허문헌1)에 보고되어 있다.
이 트랜지스터는, 실온에서 플라스틱 기판이나 유리 기판 위에 형성될 수 있다. 또한, 전계 효과 이동도가 6 내지 9cm2/Vs정도일 때, 노멀리 오프(normally-off)형 트랜지스터의 트랜지스터 특성을 얻는다.
또한, 상기 트랜지스터는, 가시광에 대해서 투명하다고 하는 특징을 가지고 있다.
위 문헌에서는, In:Ga:Zn=1.1:1.1:0.9(at%)의 조성비를 갖는 아모퍼스 산화물을 TFT의 채널층에 사용하고 있다.
종래의 In-Ga-Zn-0계의 보고(비특허문헌1, WO 2007/032294 A1(이후, 특허문헌1))는, 3개의 다른 금속 원소를 함유한 다원 산화물 반도체의 예로서 알려져 있다.
이러한 보고들은, 연구자 및 업계로부터 큰 주목을 받았다.
산화물 재료로 이루어진 TFT를 산업계에 사용하기 위해서는, 넓은 조성 범위에서 TFT동작을 가능하게 하고(즉, 조성 마진이 크고), 적은 다른 금속 원소를 함유하는 산화물 재료가 바람직하다. 이처럼 산화물 재료를 사용하는 것은, 균일성, TFT특성의 보다 양호한 제어, 및 제조 비용의 면에서 매우 유리하다.
액티브 매트릭스 유기 발광 다이오드(AMOLED)의 구동 TFT 및 스위칭 TFT에는, TFT특성과 아울러, 시간에 대한 높은 디바이스 안정성 및 동작 안정성이 요구된다.
또 금속 원소의 조성 마진(예, In/(In+Ga+Zn)이나 Zn/(Zn+In+Ga))을 한층 더 개선하는 것이 요구된다. 본 발명은, 3개의 다른 금속 원소를 가진 산화물 반도체로서 In-Ge-Zn-0계 산화물을 개시한다. 본 발명의 산화물 반도체(In-Ge-Zn-0계)의 효과는, TFT에 사용될 경우, 조성 마진이 종래의 2개 혹은 3개의 다른 금속 원소를 사용한 종래의 산화물계 반도체보다도 크다는 것이다. TFT 동작에 대한 조성 마진은, 채널 재료가 반도체의 전기특성을 가질지 채널 재료가 아모퍼스인지의 여부에 크게 의존한다.
큰 조성 마진을 갖는 것은, 대면적 위 및/또는 고속으로 막을 형성하는 양산에 있어서 큰 이점이 된다. 또한, 비용을 낮추기 위해서, TFT용도의 반도체 재료는, 고가의 원소나 희소의 원소(In, Ga등)의 함유량이 작은 것이 요구된다.
따라서, 본 발명의 목적은, 상기의 과제를 해결하는 박막트랜지스터를 제공하는데 있다.
상기의 과제를 해결하는 수단으로서, 본 발명은, 기판 위에 형성된 게이트 전극, 게이트 절연층, 채널층, 소스 전극 및 드레인 전극을 구비한 박막트랜지스터를 제공하고, 상기 채널층은 인듐, 게르마늄 및 산소를 포함하고, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는 0.5이상 0.97이하다.
또한, 본 발명에 의하면, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는 0.5이상 0.90이하다.
이에 따라 온/오프비 및 서브쓰레숄드(subthreshold) 스윙(swing)값의 면에서 양호한 TFT특성을 얻는다.
또한, 본 발명에 의하면, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는 0.6이상 0.9이하다.
이에 따라 온/오프비, 서브쓰레숄드 스윙값 및 이동도의 면에서 양호한 TFT특성을 얻는다.
또한, 본 발명에 의하면, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는, 0.5이상 0.85이하다.
이에 따라 온/오프비, 이동도, 서브쓰레숄드 스윙값 및 한계치 전압의 면에서 양호한 TFT특성을 얻는다.
또한, 본 발명에 의하면, 상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는, 0.6이상 0.75이하다.
이에 따라, 양호한 서브쓰레숄드 스윙값, 온/오프비, 한계치 전압 및 이동도 등의 뛰어난 노멀리 오프형 트랜지스터 특성을 얻는다.
또한, 본 발명에 의하면, 상기 채널층의 비저항은, 103Ω?cm 내지 106Ω?cm이다.
또한, 본 발명에 의하면, 상기 채널층은 아모퍼스다.
이에 따라 환경에 대해 안정성이 높고, 구동 안정성이 높은(구동시의 특성변동이 작은) 트랜지스터가 실현된다.
TFT는, 스위칭 디바이스로서 뿐만아니라 유기발광 다이오드(OLED)용 아날로그 전류 드라이버로서도 사용하고, 여기서 한계치 전압Vth의 변화는 개개의 화소 휘도(발광 휘도)를 변화시킨다. 그 때문에 아날로그 디바이스에 있어서 장기 안정성은 중요하다.
본 발명에서는, 0.5이상 0.75이하의 In/(In+Ge) 조성 범위에서, 주위 환경조건에 있어서의 대단히 높은 디바이스 안정성과 구동 스트레스 안정성을 달성한다.
또한, 본 발명에 의하면, 상기 게이트 절연층은, 실리콘 산화물로 이루어진다.
이에 따라, 특히 μFE, 온/오프비, Vth 및 S값의 면에서 트랜지스터 특성이 뛰어난 신뢰성이 높은 전계 효과형 트랜지스터를 제공할 수 있다.
2개의 다른 금속 원소로 구성된 산화물의 일례로서, In-Zn-0계 재료(Applied Physics Letters, Volume 89, Issue 06, 2006, p2103, 이후 비특허문헌2)가 보고되어 있다. 별도의 예는, In-Ga-0계 재료다(Solid-State Electronics, Volume 50, 2006, pp500-503, 이후 비특허문헌3).
우리가 검토한 실험 결과에 의하면, In-Zn-0계 재료를 사용한 TFT는, 환경안정화가 조성에 의존하고, TFT가 양호한 특성을 안정하게 나타내는 In/(In+Zn)조성 범위는 그다지 넓지 않다. 한편, In-Ga-0계의 재료를 사용한 TFT의 온/오프비는 작고, S값은 크다.
본 발명의 In-Ge-0계 TFT는, In-Zn-0계 TFT를 비롯한 2개의 금속 원소 산화물을 사용한 다른 TFT보다 넓은 조성 범위에서 동작할 수 있다.
In-Zn-0계 산화물(비특허문헌2) 및 In-Ga-0계 산화물(비특허문헌3)과 비교하여, 본 발명의 TFT는, 안정성 및 성능이 우수하다.
본 발명은, Zn, In 및 Ge를 함유한 산화물 반도체로 형성된 채널을 가진 박막트랜지스터이며, 상기 채널의 In/(In+Ge) 조성비가 0.50이상 0.97이하이며, 또한 상기 채널의 Zn/(Zn+In+Ge) 조성비가 0.80이하인 것을 특징으로 한 박막트랜지스터다.
또한, 본 발명은, Zn, In 및 Ge를 함유한 산화물로 형성된 채널을 가진 전계 효과형 트랜지스터이며, 상기 산화물의 조성이, 표 2에 있어서, a, b, c 및 d로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(106이상)를 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, a, b, e, m 및 l로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(109이상)와 양호한 이동도(≥3cm2/V-s)를 얻을 수 있다.
또한, 본 발명에 의하면, 상기 산화물의 조성이, 표 2에 있어서, a, b, e, f 및 g로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(109이상)와 양호한(작은) 서브쓰레숄드 스윙값S(V/dec)를 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, a, n, t 및 h로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(109이상), 높은 이동도(≥7cm2/V-s) 및 작은 서브쓰레숄드 스윙값(S(V/dec≤0.7)을 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, h, i, b, e, k 및 l로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(109이상), 양호한 이동도(≥3cm2/V-s) 및 양호한 한계치전압Vth(V)을 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, h, i, n 및 t로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(109이상), 양호한 이동도(≥7cm2/V-s), 작은 S값(S(V/dec)≤0.7) 및 양호한 한계치전압Vth(V)을 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, 's', 'u', 'x', 'y', 'v' 및 'b'로 둘러싸여진 범위 내에 있다. 이 조성 범위에 있어서, 높은 온/오프 전류비(1010이상), 양호한 이동도(≥9cm2/V-s), 작은 S값(S(V/dec)≤0.5) 및 양호한 한계치전압Vth(V)을 얻을 수 있다.
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, s, u, t 및 n으로 둘러싸여진 범위 내에 있고, 그것의 오프 전류가 매우 작다(오프 전류≤10-13(A)).
또한, 본 발명에 의하면, 상기 전계 효과형 트랜지스터에 있어서, 상기 산화물의 조성이, 표 2에 있어서, a, b, c 및 d로 둘러싸여진 범위 내와 파선으로 둘러싸여진 범위 밖에 있고, 상기 산화물이 아모퍼스다.
이렇게, In-Ge-0계의 산화물을 사용한 TFT는, 비특허문헌2 및 3에 기재된 산화물과 다른 재료계의 TFT보다도 큰 조성 마진을 가진다. 상기 비특허문헌1의 3개의 금속 원소 산화물 In-Ga-Zn-0와 비교하여, 본 발명의 In-Ge-0계 산화물은 2개의 금속 원소로만 이루어지기 때문에, 제조 비용의 면에서 유리하다.
본 발명에 의하면, 사용하는 원소의 수가 적기 때문에, 양호한 TFT성능을 얻는데 매우 비용 효과적인 재료를 얻는다. 2개의 금속 원소 산화물 재료계 TFT중에서, 본 발명의 산화물 반도체(예를 들면, In-Ge-0)는, TFT용도로 사용했을 때에 대단히 큰 조성 마진을 가진다고 하는 다른 이점이 있다. 즉, 본 발명은, 조성 변화로 인한 특성 변화가 작다고 하는 효과가 있다.
또한, 0.5이상 0.9이하의 In/(In+Ge) 조성 범위에 걸쳐 높은 온/오프비와 양호한 이동도를 얻는다.
본 발명에 의하면, In과 Ge의 조성비를 제어함으로써, TFT특성을 제어할 수 있고, TFT성능을 향상시킬 수 있다. 예를 들면, 서브쓰레숄드 스윙값(S값(V/Dec)), 온/오프 전류비(on/off), 전계 효과 이동도μFE(cm2/Vsec), 한계치 전압Vth(V), 턴온 전압Von(V)으로 측정된 TFT성능을 크게 개선할 수 있다.
본 발명의 또 다른 특징을, 첨부도면을 참조하여 아래의 예시적 실시예들의 설명으로부터 명백해질 것이다.
도 1a, 1b 및 1c는 본 발명의 실시예에 따른 아모퍼스 In-Ge-0를 포함하는 박막트랜지스터의 개략을 나타내는 단면도다.
도 2는 박막트랜지스터를 제작했을 때의 In/(In+Ge)조성비의 함수로서의 전계 효과 이동도(μFE)의 예를 나타내는 그래프다.
도 3은 In-Ge-0계 박막트랜지스터의 한계치 전압의 조성 의존성을 나타내는 그래프다.
도 4는 In/(In+Ge)조성비의 함수로서의 서브쓰레숄드 스윙값S(V/dec)의 값의 변화의 예를 나타내는 그래프다.
도 5는 조성비 In/(In+Ge)에 대한 비저항의 의존성을 나타내는 그래프다.
도 6은 어닐링 전의 In-Ge-0 박막트랜지스터의 트랜스퍼 특성의 조성 의존성의 예를 나타내는 그래프다.
도 7은 In/(In+Ge) 조성비 0.65의 박막을, 대기중에 방치했을 때의 비저항의 경시적 안정성을 나타내는 그래프다.
도 8은 제작 직후의 TFT의 트랜스퍼 특성과 그 TFT의 제작 1개월 후의 트랜스퍼 특성의 비교의 예를 나타내는 그래프다.
도 9는 기타의 성막 파라미터를 일정하게 유지해서 In/(In+Ge)가 0.65 및 0.75로 설정되고 성막시의 산소분압이 변화될 때의 In-Ge-0박막의 비저항의 변화의 예를 나타내는 그래프다.
도 10은 6V의 고정 드레인 전압VD에 있어서의 log(ID)-VG(트랜스퍼 특성)의 예를 나타내는 그래프다.
도 11은 In/(In+Ge)=0.65로서 나타낸 채널층 조성을 갖는 TFT에 있어서, 여러가지의 VG에 있어서의 ID 대 VD(출력 특성)의 예를 나타내는 그래프다.
도 12는 0.65 및 0.75의 In/(In+Ge) 조성비를 갖는 In-Ge-0계의 산화물을 포함하는 TFT의 트랜스퍼 특성의 2개의 예를 나타내는 그래프다.
도 13은 본 발명의 실시예에 따른 전계 효과형 트랜지스터의 채널층으로서 막을 형성하는데 사용한 성막 시스템의 개략을 도시한 도면이다.
도 14는 0.65 및 0.75의In/(In+Ge)비를 갖는 어닐링된 산화물 채널층의 X선 회절 패턴의 예를 나타내는 그래프다.
도 15는 In/(In+Ge)의 함수로서의 홀 이동도μhole(cm2/Vsec)의 예를 나타내는 그래프다.
도 16은 In/(In+Ge) 원자비의 함수로서의 온/오프 전류비의 예를 나타내는 그래프다.
도 17은 그들의 산화물 재료 각각에 대해, TFT의 트랜스퍼 특성(log(ID) 대 VG)의 예를 나타내는 그래프다.
도 18은 In-Ga-0, In-Al-O 및 In-Mg-0계의 산화물을 포함하는 TFT의 서브쓰레숄드 스윙값과 본 발명의 In-Ge-0계의 산화물을 포함하는 TFT의 서브쓰레숄드 스윙값을 비교하는 예를 나타내는 그래프다.
도 19는 In-Ga-0, In-Al-O 및 In-Mg-0계의 산화물을 포함하는 TFT의 온/오프 전류비와 본 발명의 In-Ge-0계의 산화물을 포함하는 TFT의 온/오프전류비를 비교하는 예를 나타내는 그래프다.
도 20은 In-Ga-0, In-Al-0 및 In-Mg-0계의 산화물을 포함하는 TFT의 전계 효과 이동도와 본 발명의 In-Ge-0계의 산화물을 포함하는 TFT의 전계 효과 이동도를 비교하는 예를 나타내는 그래프다.
도 21은 본 발명의 실시예에 따른 표시장치의 개략적인 단면도다.
도 22는 본 발명의 실시예에 따른 표시장치의 개략적인 단면도다.
도 23은 유기EL소자와 박막트랜지스터를 포함하는 화소를 이차원 모양으로 배열한 표시장치의 구성을 개략적으로 나타낸 도다.
도 24a 및 24b는 In-Ge-Zn-O TFT의 트랜스퍼 특성(log(ID) 대 VG)의 일례와, 출력 특성(ID 대 VD)의 일례를 도시한 그래프다.
도 25a, 25b, 25c, 25d 및 25e는, 트랜스퍼 특성(log(ID) 대 VG))을 도시한 그래프로서, 조성비 In:Ge:Zn은, 도 25a에서는 42:13:45, 도 25b에서는 51:23:26, 도 25c에서는 32:9:59, 도 25d에서는 32:3:65, 및 도 25e에서 는 34:36:30이다.
도 26은 In:Ge:Zn:0막의 X선회절 패턴을 도시한 그래프로서, 그 조성비 In:Ge:Zn은 42:13:45이다.
도 27a 및 27b는 In-Ge-Zn-0계 TFT의 트랜스퍼 특성과 In-Ga-Zn-0계TFT의 트랜스퍼 특성을 비교한 그래프로서, 도 27a의 Ge가 약 9at％이며, 도 27b의 Ga가 약 9at％이고, 각각 Zn/In비의 의존성을 나타낸 그래프다.
도 28a 및 28b는 In-Ge-Zn-0계 TFT의 트랜스퍼 특성과 In-Ga-Zn-0계 TFT의 트랜스퍼 특성을 비교한 그래프로서, 도 28a가 In-Ge-Zn-O의 고정된 Zn/In비와 변화된 Ge함유량의 데이터를 나타내고, 도 28b가 In-Ga-Zn-0의 고정된 Zn/In비와 변화된 Ga함유량의 데이터를 나타낸 그래프다.
도 29는 In-Ge-Zn-0계 재료의 구조 특성을 도시한 3원상도다.
도 30은 어닐 전과 어닐링 처리 후 In-Ge-Zn-0막의 저항율의 Zn/In비 의존성을 도시한 그래프이고, 그 조성비 Ge/(In+Ge+Zn)가 약 0.08이며, 그 측정막은 어닐링 처리되지 않는다.
도 31은 In-Ge-Zn-0막의 저항율의 Ge함유량(at％) 의존성을 도시한 그래프이고, 여기에서 증착 Ar+02=20sccm에서의 Zn/In=0.4이다.
도 32는 In-Ge-Zn-0막의 저항율의 성막시의 산소분압 의존성을 도시한 그래프다.
도 33은, In-Ge-Zn-0막의 저항율의 Zn/In비 의존성을 도시한 그래프로서, 여기에서 Ge함유량은 약 8at％이며, 성막시의 아르곤+산소가스의 유량은 (a)20sccm (b)10sccm이다.
도 34는 In-Ge-Zn-0막의 저항율의 Zn/In비 의존성을 도시한 그래프로서, 여기에서 Ge함유량은 약 8at％이며, 성막시의 아르곤+산소가스의 유량은 (a)20sccm (b)10sccm이고, 대기중 300℃의 포스트(post) 어닐 처리를 실시하고 있다.
도 35는 In-Ge-Zn-0막의 저항율 매핑을 도시한 도면이고, 성막시의 Ar+02의 유량은 20sccm이며, 대기중 300℃의 포스트 어닐 처리를 실시하고 있다.
도 36은 In-Ge-Zn-0막의 저항율 매핑을 도시한 도면이고, 성막시의 Ar+02의 유량은 10sccm이며, 대기중 300℃의 포스트 어닐 처리를 실시하고 있다.
도 37a 및 37b는 조성1D(In:Ge:Zn=65.5:8.5:26)의 트랜스퍼 특성을 도시한 그래프이고, 도 37a에서 성막시의 Ar/02유량이 20sccm, 도 37b에서는 10sccm이고, 도 37a의 샘플은 어닐 처리를 실시하지 않고, 도 37b의 샘플은 포스트 증착 어닐 처리를 실시하고 있다.
도 38a 및 38b는 조성3A(In:Ge:Zn=37:25:38)의 트랜스퍼 특성을 도시한 그래프이고, 도 38a에서 성막시의 Ar/02유량이 20sccm, 도 38b에서는 10sccm이고, 도 38a의 샘플은 어닐 처리를 실시하지 않고, 도 38b의 샘플은 포스트 증착 어닐 처리를 실시하고 있다.
도 39a 및 39b는 조성4E(In:Ge:Zn=33:5:62)의 트랜스퍼 특성을 도시한 그래프이고, 도 39a에서 성막시의 Ar/02유량이 20sccm, 도 39b에서는 10sccm이고, 도 39a의 샘플은 어닐 처리를 실시하지 않고, 도 39b의 샘플은 포스트 증착 어닐 처리를 실시하고 있다.
도 40은 전계 효과 이동도의 Ge함유량(at％) 의존성을 도시한 그래프이고, 그 Zn/In조성비는 일정하다.
도 41은 턴온(turn-on) 전압(Von, V)의 Ge함유량(at％) 의존성을 도시한 그래프이고, 그 Zn/In조성비는 일정하다.
도 42는 온/오프 전류비의 Ge함유량(at％) 의존성을 도시한 그래프이고, 그 Zn/In조성비는 약 2이다.
도 43a 및 43b는 서브쓰레숄드 스윙값(S, V/dec)의 Ge함유량(at％) 의존성을 도시한 그래프이고, 그 Zn/In조성비는, 도 43a에서 약 0.4이고, 도 43b에서 약 2이다.
도 44는 In-Ge-0계 TFT 특성의 In함유량 의존성을 도시한 그래프다.
도 45는 In-Ge-Zn-0계 TFT에 있어서의 전계 효과 이동도의 Zn/In조성비 의존성을 도시한 그래프이고, 그 Ge 함유량은 약 8at％이다.
도 46은 In-Ge-Zn-0계 TFT에 있어서의 Von의 Zn/In조성비 의존성을 도시한 그래프이고, 그 Ge 함유량은 약 8at％이다.
도 47은 In-Ge-Zn-0계 TFT에 있어서의 온/오프 전류비의 Zn/In조성비 의존성을 도시한 그래프이고, 그 Ge 함유량은 약 8at％이다.
도 48은 In-Ge-Zn-0계 TFT에 있어서의 서브쓰레숄드 스윙값의 Zn/In 조성비 의존성을 도시한 그래프이고, 그 Ge 함유량은 약 8at％이다.
도 49a 및 49b는 In-Ge-Zn-0계 TFT의 DC구동 스트레스에 의한 특성변화를 도시한 그래프이고, 도 49a에 있어서 채널의 조성비는 In:Ge:Zn=42:13:45이며, 도 49b에 있어서는 In:Ge:Zn=32:8:60이다.
도 50은 Zn 함유량을 Oat％와 25at％로 설정하여서 데이터가 얻어지는, In-Ge-Zn-0막의 저항율의 조성비 In/(In+Ge) 의존성을 도시한 그래프다.
도 51a, 51b 및 51c는 Zn/(Zn+In+Ge)=0.25일 때 TFT 작성 직후와 3개월후의 트랜스퍼 특성을 나타낸 그래프이고, 도 51a, 51b 및 51c에서 각각 In/(In+Ge)는 0.85, 0.9 및 0.95다.
도 52는 In-Ge-Zn-O TFT의 트랜스퍼 특성을 도시한 그래프이고, 조성비는 In:Ge:Zn=33:3:64이며, 어닐을 실시하지 않고 있는 소자의 특성과 포스트 증착 어닐 처리를 실시한 소자의 특성이 도시되어 있다.
도 53은 In-Ge-ZnO막의 저항율(ohm.cm) 대 시간(hrs)을 도시한 그래프이고, 그 Ge 함유량은 약 5％이고, Zn/In 원자비가 변환된다.
도 54는 In-Ge-ZnO막의 저항율(ohm.cm ) 대 시간(hrs)을 도시한 그래프이고, 그 조성비는, Zn:In:Ge=64:33:3이다.
도 55a, 55b 및 55c는 In-Ge-Zn-O TFT의 트랜스퍼 특성의 경시변화를 도시한 그래프이고, 소자작성 직후(전)와 3개월후(후) 데이터를 얻고, 그 In:Ge:Zn 조성비는 도 55a에서 약 70:5:25, 도 55b에서 약 45:5:50, 및 도 55c에서 약 32:5:62이다.
도 56은 In-Ge-Zn-O TFT의 트랜스퍼 특성의 Ge함유량 의존성을 도시한 그래프다.
이하, 첨부된 도면을 참조해서 본 발명을 실시하기 위한 최선의 형태에 관하여 설명한다.
도 1a 내지 1c는, 본 발명의 실시예에 따른 아모퍼스 In-Ge-0를 포함하는 박막트랜지스터의 개략을 나타내는 단면도다.
도 1a 및 도 1b에 있어서, 참조번호 10은 기판, 11은 채널층(산화물 박막), 12는 게이트 절연층, 13은 소스 전극, 14는 드레인 전극, 15는 게이트 전극이다.
전계 효과형 트랜지스터는, 게이트 전극(15), 소스 전극(13) 및 드레인 전극(14)을 갖는 3단자 디바이스다.
전계 효과형 트랜지스터는, 전압VG을 게이트 전극에 인가하여서, 채널층을 거쳐 흐르는 드레인 전류ID를 제어할 수 있어, 그 소스 전극과 드레인 전극과의 사이를 흐르는 전류를 제어하는 전자 디바이스다.
도 1a는, 반도체 채널층(11) 위에 게이트 절연층(12)과 게이트 전극(15)을 갖는 톱 게이트 구조의 예다. 도 1b는, 게이트 전극(15) 위에 게이트 절연층(12)과 반도체 채널층(11)을 갖는 보텀 게이트 구조의 예다. 도 1c는, 별도의 보텀 게이트형 트랜지스터의 예다.
도 1c에서는, 열산화Si02로 이루어진 게이트 절연체(22)가 형성된 기판(21) 위에 채널층(산화물)(25)을 배치한다. 참조번호 23은 소스 전극, 24는 드레인 전극이다. 기판(21)은, n+-Si로부터 형성되고, 게이트 전극으로서도 기능한다.
본 발명의 TFT는, 상기의 구조에 한정되지 않고, 톱 게이트형, 보텀 게이트형, 스태거형 구조를 포함한 임의의 구조를 이용할 수 있다.
(채널층: In-Ge-0계)
본 발명의 박막트랜지스터는, 그것의 채널층이 인듐과 게르마늄을 포함하는 아모퍼스 산화물로부터 형성되는 것을 특징으로 한다.
특히, In, Ge의 아모퍼스 산화물(In-Ge-0), 또는 Ge와 Zn의 아모퍼스 산화물(Zn-Ge-0), 또는 In, Zn 및 Ge의 아모퍼스 산화물(In-Zn-Ge-0)로 이루어진 아모퍼스 산화물이 바람직한 재료다. In과 Ge를 포함하는 다른 아모퍼스 산화물등을 사용해도 된다.
본 발명에 있어서, 아모퍼스 산화물을 구성하는 모든 원소에 대한 In의 비율은, 10％이상, 40％이하다. In-Ge-0 아모퍼스 산화물은, 3개의 원소 중에서도 산소를 함유하고, 상기 인듐 함유량은 2번째로 크고, 상기 게르마늄 함유량은 3번째로 크다.
Zn-Ge-0 아모퍼스 산화물은, 그 3개의 원소 중에서도 산소를 함유하고, 상기 아연 함유량은 2번째로 크고, 상기 게르마늄 함유량은 3번째로 크다.
In-Zn-Ge-0 아모퍼스 산화물은, 4개의 원소 중에서도 산소를 함유하고, 상기 아연(또는 인듐) 함유량은 2번째로 크고, 상기 인듐(또는 아연) 함유량은 3번째로 크고, 상기 게르마늄 함유량은 4번째로 크다.
최초에, In-Ge-0재료를 TFT의 활성층에 사용하는 경우의 바람직한 조성 범위를 설명한다.
In-Ge-0계의 재료는, In/(In+Ge) 조성비의 비교적 넓은 범위에 걸쳐 아모퍼스의 박막을 형성할 수 있다. 예를 들면, 그 재료를 스퍼터링법으로 실온에서 증착하면, Ge/(In+Ge)>0.03의 조건을 만족하는 경우에 아모퍼스 산화물 박막을 얻는다.
상기한 바와 같이, 스퍼터링법으로 형성한 ZnO의 박막은 다결정구조를 가지고, 입경 및 입계효과에 따라 TFT의 성능에 악영향을 끼치기도 한다. 따라서, TFT 성능의 관점에서, 채널을 형성하는 산화물이 아모퍼스인 것은 매우 중요하다.
다음에, TFT특성을 조사한다.
도 2는, 박막트랜지스터를 제작하는데 사용된 재료의 In/(In+Ge)조성비의 함수로서의 전자 전계 효과 이동도(μFE)의 예를 나타낸 그래프다.
도 2에 나타나 있는 바와 같이, 0.6이상 0.9이하의 넓은 In/(In+Ge) 조성 범위에 걸쳐 높은 온/오프비와 양호한 이동도를 얻는다. 그 전계 효과 이동도는 In함유율의 증가에 따라 증가한다.
전계 효과 이동도는, 특히 전류구동능력 및 최대 스위칭 주파수에 영향을 미치는 반도체 채널층의 성능을 정량화하기 위해서, 가장 중요한 TFT의 전기적 파라미터의 하나다.
요구되는 이동도는, 특정한 용도에 따라 변화한다. 예를 들면, 액정표시 디바이스에 이용하기 위해서, 전계 효과 이동도는 0.1cm2/Vsec이상이 바람직하다. 유기EL 디스플레이 디바이스에 이용하기 위해서, 전계 효과 이동도는, 1cm2/Vsec 이상인 것이 바람직하다.
본 발명에서는, 유기 EL 소자(OLED)를 구동하는데 적합한 이동도는, 0.6이상 0.97이하의 In/(In+Ge) 조성비에서 얻어질 수 있다. 0.6이상 0.75이하의 In/(In+Ge) 조성비를 사용하는 것은, 한계치와 S값이 뛰어난 TFT를 제공하므로 보다 바람직하다. 박막트랜지스터의 한계치 전압Vth는, 회로 구성이 그 한계치 전압의 그 레벨에서 쉽기 때문에 OV이상인 것이 바람직하다.
도 3은, In-Ge-0계 박막트랜지스터의 한계치 전압의 조성 의존성을 나타내는 그래프다.
In/(In+Ge)이 0.65이상 0.75이하일 때에 포지티브의 Vth를 나타내는 것을 도 3에 있어서 볼 수 있다. 서브쓰레숄드 스윙값S(V/Dec)을 생각하면, 대단히 작은 S의 값을 얻는 경우의 0.65와 0.75 사이의 조성 범위가, 아주 바람직하다.
도 4는, In/(In+Ge)조성비의 함수로서의 서브쓰레숄드 스윙값S(V/dec)의 값의 변화의 예를 나타내는 그래프다.
끝으로, 박막트랜지스터의 채널층에 In-Ge-0를 적용하면, 0.5이상 0.97이하의 In/(In+Ge)의 넓은 조성 범위에 있어서 TFT동작이 가능하다. 특히, 바람직한 조성비는, 0.6≤In/(In+Ge)≤0.75의 사이다.
산화물(채널층)의 두께는, 10nm와 200nm의 사이가 바람직하고, 더 바람직하게는 25nm와 70nm의 사이다.
양호한 TFT특성을 확보하는 관점에서, 산화막의 비저항이 적절한 값이어야 한다. 뛰어난 TFT특성을 얻기 위해서는, 103Ω?cm이상, 105Ω?cm이하의 오더(order)의 비저항ρ을 갖는 아모퍼스 산화막을 채널층중에 이용하는 것이 바람직하다.
본 발명의 발명자들이 예의 연구한 결과, TFT는, 적절한 비저항(≥103Ω?cm)을 갖는 산화물 반도체를 채널층에 적용하면, 소위, 노멀리 오프 특성을 나타내는 경향이 있다.
노멀리 오프 특성은, 게이트 전압을 인가하지 않고 있을 때, 한계치 전압은 포지티브이고, 트랜지스터는 오프 상태에 있는 것을 의미한다.
상기 막의 비저항은, 금속 원소의 조성, 성막시의 산소분압, 막두께 및 성막 후 어닐 조건등을 제어함으로써 제어하는 것이 가능하다.
도 5는, 조성비 In/(In+Ge)에 대한 비저항의 의존성을 나타내는 그래프다.
도 5에 나타나 있는 바와 같이, 상기 막의 비저항은, In이 풍부한 조성영역으로부터 Ge가 풍부한 조성영역으로 조성이 이동함에 따라서 커진다.
구체적으로는, 도 5에 나타나 있는 바와 같이, 상기 막은, 전도체(10-1Ω?cm보다 작음)로부터 반도체(1Ω?cm와 106Ω?cm 사이)로 변화하고, 반도체로부터 절연체(107Ω?cm보다 큼)로 변화한다.
높은 한계치와 뛰어난 경시적 안정성을 갖는 TFT를 얻기 위해서는, 산화물은, 0.25보다 높은 Ge/(Ge+In)비에서 Ge를 함유하는 것이 바람직하다.
즉, 안정성을 향상시키기 위해서는, 상기 산화물은 0.75이하In/(Ge+In)비에서 In을 함유할 필요가 있다. 약 1014～1018/cm3의 전자 캐리어 밀도를 갖는 아모퍼스 산화막을 형성시키는 것이 바람직하다. 이러한 레벨의 비저항을 얻을 수 있는 것의 여부는, 성막 파라미터 및 채널층중의 재료 조성에 의존한다.
103Ω?cm보다 작은 비저항에서 노멀리 오프형 트랜지스터를 실현하는 것이 곤란하다. 그 비저항이 10Ω?cm보다 작은 경우에는, 온/오프비를 올리는 것이 어렵다.
소스 드레인 전류는, 게이트 전압을 인가해도 온/오프 작용을 나타내 보이지 않고, 극단적일 경우에는 트랜지스터 동작은 관측되지 않는다. 이 작용은, 캐리어 밀도(아마 산소결손)가 높은 In이 풍부한 조성영역의 경우인 도 6의 플롯(plot)D 및 E에서 볼 수 있다. 도 6은, 어닐을 실시하지 않은 In-Ge-0박막트랜지스터의 트랜스퍼 특성의 조성 의존성의 예를 나타내는 그래프다.
한편, 산화물층이 절연체라면, 즉, 비저항이 1×107Ω?cm보다 크다면, 소스 드레인 전류를 크게 하는 것은 곤란해진다. 전극간 소스 드레인 전류는, 게이트 전압을 인가해도 온/오프작용을 나타내 보이지 않고, 극단적일 경우에는 트랜지스터 동작은 관측되지 않는다.
다음에, 비저항의 경시변화에 관하여 설명한다. 한계치 전압 및 오프 전류의 경시변화가 상기 얻어진 박막트랜지스터에서 작기 때문에 비저항의 경시변화만이 작은 산화물 반도체를 사용하는 것이 바람직하다.
도 7은, 0.65의 In/(In+Ge) 조성비의 박막을 대기중에 방치했을 때의 비저항의 경시적 안정성을 나타내는 그래프다.
산화물 반도체의 비저항은, 당초, 성막 후 약 300시간의 동안 시간에 따라 감소하는 경향을 나타내는 것이 관측되지만, 최종적으로 안정해진다. 어닐링된 막의 비저항은, 비어닐링된 막보다 빠른 속도로 안정해진다.
Ge가 풍부한 조성영역의 최종적인 비저항은, 여전히 높은 오더(>103Ω?cm)다.
안정된 비저항은, TFT특성의 경시적 안정성에 대응하고, In-Ge-0계의 산화물을 포함하는 TFT가 높은 안정성을 갖는 것을 나타낸다.
한층 더, 0.5이상 0.75이하의 In/(In+Ge) 조성 범위에서, 트랜스퍼 특성과, 한계치 전압 및 오프 전류등의 TFT특성에, 거의 경시변화가 없다.
도 8은, 제작 직후의 TFT트랜스퍼 특성과 TFT제작 1개월후의 TFT트랜스퍼 특성의 비교의 예를 나타내는 그래프다.
여기서, 경시적 안정성은, 2개의 금속 원소 산화물 In-Zn-0과 비교하면 동등이상이다.
성막시의 산소분압을 제어함으로써, 박막중의 산소 손실 농도를 제어하고, 그 결과, 전자 캐리어 밀도를 제어할 수 있다.
도 9는, In/(In+Ge)가 0.65 및 0.75이고 성막시의 산소분압이 변화되고 다른 성막 파라미터를 일정하게 유지하는 경우 In-Ge-0박막의 비저항의 변화의 예를 나타내는 그래프다.
(게이트 절연층)
게이트 절연층은, 절연체 재료로 형성된다. 게이트 절연층(12)으로서, 예를 들면 실리콘 산화물SiOx 또는 질소화실리콘SiNx 및 실리콘 옥시니트리드SiOxNy를 사용해도 좋다. 게이트 절연층에 사용할 수 있는 실리콘산화물이외의 산화물은, Ge02, Al203, Ga203, Y203 및 Hf02등이다.
이러한 중에서도, CVD법에 의해 양질의 막을 형성하는 SiOx는, 특히 바람직하다. 또한, SiOx는 TFT의 양호한 안정성을 제공한다.
이에 따라서, 본 발명에서는, Si02을 게이트 절연재료로서 사용하면 양호한 TFT성능을 얻는다.
뛰어난 절연 특성을 갖는 박막 게이트 절연체를 이용함으로써, 소스전극과 게이트 전극간 및 드레인 전극과 게이트 전극간 리크(leak) 전류를 약 10-12A로 조절할 수 있다.
게이트 절연층의 두께는, 예를 들면 50～300nm이다.
(전극)
소스 전극(13), 드레인 전극(14) 및 게이트 전극(15)의 재료는 높은 도전율을 가진다. 예를 들면, Pt, Au, Ni, W, Mo, 또는 Ag등의 금속전극이 바람직하다. In203:Sn 또는 ZnO등의 투명전극도 바람직하다. Au 및 Ti나 다른 원소의 다수의 층으로 구성된 캐스케이드 구조를 이용하여도 된다.
(기판)
유리 기판, 플라스틱 기판 및 플라스틱 필름 등을 기판(10)으로서 사용할 수 있다.
상기에서 언급한 채널층 및 게이트 절연층은, 가시광에 대해서 투명하다.
그러므로, 그 사용된 전극 재료도 가시광에 대해서 투명하면, 가시광영역에서 전체가 투명한 박막트랜지스터를 작성한다.
(제조 방법)
채널층의 형성 방법으로서, 스퍼터링법(SP법), 펄스레이저 증착법(PLD법) 및 전자빔증착법(EB법) 등의 기상증착법을 사용하면 바람직하다. 그 기상증착법 중에서, 대량생산성을 고려하면 SP법이 적당하다. 그러나, 상기 증착법은, 이것들의 방법에 한정되지 않는다.
의도적인 가열없이 기판의 온도를 실온으로 유지하면서 성막할 수 있다. 이렇게 하여, 플라스틱 기판상의 투명 박막트랜지스터의 저온 제조 프로세스를 달성할 수 있다.
(특성)
다음에, TFT특성에 관하여 설명한다.
전계 효과형 트랜지스터는, 게이트 전극(15), 소스 전극(13) 및 드레인 전극(14)을 갖는 3단자 디바이스다.
전계 효과형 트랜지스터는, 전압VG을 게이트 전극에 인가해서 채널층을 통해서 흐르는 드레인 전류ID를 제어할 수 있어, 소스 전극과 드레인 전극과의 사이를 흐르는 전류의 스위칭 작용이 표시되는 전자 디바이스다.
소스 전극과 드레인 전극과의 사이에 5V 내지 20V의 드레인 전압을 인가하고, 아울러, -20V 내지 20V의 게이트 전압을 소인함으로써, 채널을 통과하는 전류를 제어한다.
도 10은, 6V로 고정된 드레인 전압 VD의 log(ID)-VG(트랜스퍼 특성)의 예를 나타내는 그래프다. 여기에서 5개의 플롯은, 채널층이 조성이 서로 다른 5개의 TFT의 특성을 보이고 있다.
도 11은, In/(In+Ge)=0.65로서 표현된 채널층 조성을 갖는 TFT에 있어서, 여러 가지 레벨의 VG에 있어서의 ID 대 VD(출력 특성)의 예를 나타내는 그래프다.
도 12는, 0.65이상 0.75이하의 In/(In+Ge) 조성비를 갖는 In-Ge-0계의 산화물을 포함하는 TFT의 트랜스퍼 특성의 2개의 예를 나타내는 그래프다.
아래의 표1은, 이것들의 경우의 S(V/dec), 온/오프비, Von(V), Vth(V) 및 μ(cm2/Vsec)의 값들의 일람을 나타낸다.
[표 1]
Figure 112010055091252-pct00001
이들 트랜지스터의 특성간의 차이는, 예를 들면, 전계 효과 이동도 μFE, 한계치전압(Vth), 온/오프비 및 S값으로 표현할 수 있다.
전계 효과 이동도는, 선형영역이나 포화영역의 특성으로부터 구할 수 있다.
예를 들면, 트랜스퍼 특성의 결과로부터 √Id-Vg의 그래프를 제작하고, 이 그래프의 기울기로부터 전계 효과 이동도를 도출하는 방법을 예로 든다. 여기서, 달리 언급되지 않으면 구애되지 않는 한, 이 평가방법이 이용된다.
한계치전압을 구하는 방법은 몇개의 방법이 있고, 그 중의 하나는, √Id-Vg의 그래프의 x절편으로부터 한계치전압Vth를 도출하는 방법이 있다.
온/오프비는, 트랜스퍼 특성에 있어서의 가장 큰 ID와, 가장 작은 ID의 값의 비율로부터 구할 수 있다.
S값은, 트랜스퍼 특성의 결과로부터 도시된 Log(ID)-VD의 그래프의 기울기의 역수로부터 얻어진다.
그 밖의 옵션은, 턴온 전압Von으로서, log(ID)-VG특성에 있어서의 전류의 급상승 시작에서의 전압(게이트 전압)을 평가하는 것이 있다.
상기에서 언급한 것외의 여러가지의 그 밖의 파라미터를 사용하여 트랜지스터 특성간의 차이를 표현할 수 있다.
(이용)
이러한 TFT가 나타내는 작은 S값, 드레인 전류가 높은 온/오프비, 양호한 이동도 및 노멀리 오프형 특성은, 장래의 디스플레이 시스템에 있어서의 OLED의 TFT요건에 있어서 대단히 바람직한 특성이다.
이들로서 박막트랜지스터를 구비한 반도체장치(액티브 매트릭스 기판)는, 투명한 기판과 아모퍼스 산화물 TFT를 사용하고 있기 때문에, 표시장치에 적용했을 때에 그 개구율을 증가시킬 수 있다.
특히, 유기EL 디스플레이에 적용할 때, 그 반도체장치에 의해, 기판측에서도 광을 방출하는 보텀 이미션 구조를 채용하는 것이 가능해진다.
본 실시예의 반도체장치는, ID태그 또는 IC태그를 포함하는 여러가지의 가능한 용도를 갖는다.
이하, 본 실시예의 전계 효과형 트랜지스터를 구비한 반도체장치의 구체적인 예로서 표시장치를 상세하게 설명한다.
본 실시예의 전계 효과형 트랜지스터의 출력 단자인 드레인 전극에, 유기 또는 무기의 일렉트로루미네센스(EL)소자 또는 액정소자등의 표시 소자의 전극에 접속하는 것으로 표시장치를 구성한다.
이하에, 표시장치의 단면도를 참조하여 구체적인 표시장치 구성의 예들을 설명한다.
예를 들면, 도 21에 나타나 있는 바와 같이, 기판(111) 위에, 채널층(112)과, 소스 전극(113)과, 드레인 전극(114)과, 게이트 절연막(115)과, 게이트 전극(116)으로 형성된 전계 효과형 트랜지스터를 형성한다.
드레인 전극(114)에, 층간 절연층(117)을 거쳐서 전극(118)이 접속된다. 전극 118은 발광층(119)과 접하여 있고, 이 발광층(119)이 전극 120과 접하여 있다.
상기 구성에 의해, 발광층(119)에 주입하는 전류를, 소스 전극(113)으로부터 드레인 전극(114)에, 채널층(112)에 형성된 채널을 거쳐서 흐르는 전류치에 의해 제어하는 것이 가능해진다.
따라서, 이것을 전계 효과형 트랜지스터의 게이트 전극(116)의 전압에 의해 제어할 수 있다. 여기에서, 전극 118, 발광층(119) 및 전극 120은 무기 혹은 유기의 일렉트로루미네센스 소자를 구성한다.
또는, 그 전계 효과형 트랜지스터는, 드레인 전극(114)이 연장되어서 전극 118을 겸하고 있고, 이것을 고저항막 121과 122 사이에 끼워진 액정 셀이나 전기영동형 입자 셀(123)에 전압을 인가하는 전극 118이라고 하는 도 22에 나타낸 구성을 취하여도 된다.
액정 셀이나 전기영동형 입자 셀(123), 고저항막(121 및 122), 전극 118 및 전극 120은 표시 소자를 구성한다.
이들 표시 소자에 인가된 전압을, 소스 전극(113)으로부터 드레인 전극(114)에 채널층(112)에 형성된 채널을 거쳐서 흐르는 전류치에 의해 제어하는 것이 가능해진다.
따라서, 이것을 TFT의 게이트 전극(116)의 전압에 의해 제어할 수 있다. 여기에서 표시 소자의 표시 매체가 유체와 입자를 절연성 피막 내측에 밀봉하는 캡슐인 경우에, 고저항막(121, 122)은 불필요하다.
상기의 2개의 예에 있어서 박막트랜지스터는, 스태거형(톱 게이트형) 구조를 대표 구조로 하였지만, 본 발명은 반드시 본 구조에 한정되는 것이 아니다. 박막트랜지스터의 출력 단자인 드레인 전극과 표시 소자의 접속이 위상기하적으로 동일하면, 코플래너형 구조의 다른 구조를 이용하여도 된다.
상기의 2개의 예는, 표시 소자를 구동하는 한쌍의 전극이, 베이스(base)와 평행하게 설치되지만, 본 발명은 이 구성에 반드시 한정되는 것이 아니다.
예를 들면, 박막트랜지스터의 출력 단자인 드레인 전극과 상기 표시 소자의 접속이 위상기하적으로 동일하면, 한쪽의 전극 또는 양쪽 전극이 베이스와 수직하여도 된다.
표시 소자를 구동하는 그 전극 쌍이 베이스와 평행하고, 표시 소자가 EL소자 혹은 반사형 액정소자등의 반사형 표시 소자인 경우에, 그 전극들 중 한쪽이 발광 파장 또는 반사광의 파장에 대해서 투명한 것이 요구된다. 투과형 액정소자등의 투과형 표시 소자일 경우에, 양쪽 전극은 투과광에 대해서 투명한 것이 요구된다.
본 실시예의 박막트랜지스터에서는, 모든 구성요소를 투명하여도 되어서, 투명한 표시 소자를 형성할 수도 있다. 이러한 표시소자는, 경량, 플렉시블 및 투명한 플라스틱 기판등의 저내열성 베이스 위에 형성될 수 있다.
다음에, EL소자(여기에서는, 유기EL소자)와 전계 효과형 트랜지스터를 포함하는 화소를 이차원 모양으로 다수 배치한 표시장치에 대해서 도 23을 참조하여 설명한다.
도 23은, 유기EL층(204)을 구동하는 트랜지스터201, 및 화소를 선택하는 트랜지스터202가 도시되어 있다.
콘덴서(203)는 화소가 선택된 상태를 유지하기 위한 것이고, 공통전 극선(207)과 트랜지스터202의 소스 부분과의 사이에 전하를 축적하고, 트랜지스터201의 게이트의 신호를 유지하고 있다. 화소선택은 주사 전극선(205)과 신호 전극선(206)에 의해 결정된다.
더 구체적으로 설명하면, 영상신호가 드라이버 회로(도면에 나타내지 않는다)에 의해 관련 있는 주사 전극선(205)을 통해서 게이트 전극에 펄스신호로 인가된다. 그와 동시에, 별도의 드라이버 회로(도면에 나타내지 않는다)에 의해 관련 있는 신호 전극선(206)을 통해서 펄스신호를 트랜지스터(202)에 인가하여서, 화소가 선택된다. 그 화소의 선택으로, 트랜지스터(202)가 온(ON) 되어 신호 전극선(206)과 트랜지스터(202)의 소스의 사이에 삽입된 콘덴서(203)에 전하가 축적된다.
이에 따라 트랜지스터(201)의 게이트 전압이 원하는 전압으로 유지되어 트랜지스터(201)는 온이 된다. 이 상태는 다음 신호를 받을 때까지 유지된다. 트랜지스터(201)가 온 상태인 동안, 유기EL층(204)에는 전압 및 전류가 계속 공급되어 유기EL층(204)이 발광이 유지되게 된다.
이 도 23의 예에서, 각 화소는, 트랜지스터 2개, 콘덴서 1개를 갖는다. 성능을 향상시키기 위해서, 한층 더 많은 트랜지스터 및 다른 부품들을 각 화소에 내장하여도 된다.
다음에, 본 발명의 다른 실시예(In-Ge-Zn-0계 채널층)에 관하여 설명한다.
본 실시예에서는, 넓은 조성 마진을 갖고 고성능 특성을 나타내는 TFT로서, 신규의 금속 원소의 조합인 Zn, In 및 Ge를 함유한 산화물 채널을 가진 TFT를 개시한다. 본 발명의 In-Ge-Zn-0계 TFT는, In, Ga 및 Zn을 함유한 산화물 채널을 가진 In-Ga-Zn-0계 TFT보다도, 넓은 조성 범위에서 동작이 가능하다.
이 In-Ge-Zn-0계 TFT의 주목해야 할 특징은, 비특허문헌1과 특허문헌1에 기재된 재료에 기반한 TFT보다도 넓은 조성 마진을 갖는 것이다. In-Ge-Zn-0계 TFT는, 비특허문헌2의 In-Ga-Zn-0계 TFT와 동등 혹은 그 이상의 안정성과 반도체 특성을 나타낼 수 있다. 예를 들면, 금속조성비가 In:Ge:Zn=42:13:45로 설정된 채널층을 갖는 In-Ge-Zn-0계 박막트랜지스터의 특징으로서, S값 0.5(V/decade), 전계 효과 이동도 약 7.00cm2/Vs, 및 한계치전압 7.5V를 얻는다. 도 24a에는, In:Ge:Zn=42:13:45의 In-Ge-Zn-0계 TFT의 트랜스퍼 특성(Log(ID) 대. VG)을 나타낸다. 도 24b에는 출력 특성을 나타낸다.
다른 주목해야 할 특징은, 비특허문헌1과 특허문헌1의 재료에 기반한 TFT와 비교하여, In-Ge-Zn-0계 TFT는 작성시의 프로세스 마진이 크다는 것이다. 특히, 박막형성시의 산소분압과 채널층의 막 두께로 인한 특성변동만 작다. 즉, 본 발명의 In-Ge-Zn-0계 TFT는, In-Ga-Zn-0계 TFT에 비교하여, 비용과 양산성의 면에서 유리하다.
상기의 특징에 대해서, 이하에 도면들을 참조하여 자세하게 설명한다.
In-Ge-Zn-0계 재료는, 넓은 조성 범위에 걸쳐 TFT의 채널 재료로서 적합한 아모퍼스 상태의 박막을 형성할 수 있다. 스퍼터링으로 형성한 In-Ge-Zn-0계 재료의 막이 아모퍼스 상태라고 가정하는 조성 범위를, 표 2에 나타내었다. 파선으로 둘러싸여진 영역에 있어서는 결정성 막을 얻는다. 아모퍼스 막은, 영역 abcd와 그 파선으로 둘러싸여진 영역 사이의 교차영역을 제외한 "a", "b", "c", "d"로 둘러싸여진 영역에서 얻어진다. 결정성과 아모퍼스간의 경계는, 고정한 것이 아니고, 성막조건이나 막 두께등에 영향을 받는다. 아모퍼스막을 사용하는 것은, 고성능 TFT를 실현하는데 중요한데, 왜냐하면, ZnO막에 대해서 설명한 바와 같이, 다결정막에 있어서는 결정 사이즈의 변동과 결정립계가 TFT특성에 악영향을 주기 때문이다. In-Ge-Zn-0계 재료는, In-Ga-Zn-0계 재료나 In-Zn-0계 재료에 비교하여, 아모퍼스 상태가 얻어지는 조성 범위(Zn/In비의 범위)가 넓은 것으로부터, TFT의 채널층에 적합하다.
다음에, Ge를 함유하는 것의 효과는, In-Ge-Zn-0계 재료와 In-Zn-0계 재료를 비교하여서 설명한다. 특허문헌1에 의하면, In-Zn-0계 TFT의 조성 마진(양호한 TFT동작이 가능한 조성 범위)은, Zn/(Zn+In)비가 0.3이상 0.7이하다. TFT가 3at％의 Ge를 함유하면(즉, Ge/(Zn+In+Ge)=0.03일 때), 조성 마진을 Zn/(Zn+In+Ge)비 0.80이하까지 변화시킨다. 즉, In -Ge-Zn-0계 TFT에 소량의 Ge를 함유함으로써 Zn-In-0계 TFT에 비하여 조성 마진을 확대할 수 있다. In-Ge-Zn-0계 재료는, Zn-In-0계 재료에 비교하여, 반도체 특성을 나타내고 아모퍼스 상태를 얻는 조성 범위가 넓음에 따라, TFT동작가능한 조성 범위가 넓어진다.
환경안정성의 관점에서 말하면, 어떤 적당한 양 이상의 Ge를 함유하는 것이 바람직하다. Ge를 함유함으로써(Ge함유량이 약 13at％인 점t, Ge함유량이 약 3at％인 점i), 저항율의 대기중에 있어서의 경시적 안정성이 향상하여서, 저항율은 거의 경시 변화하지 않게 된다. 즉, Ge를 Zn-In-0계 재료에 첨가함으로써 저항율의 환경안정성이 우수한 산화물 반도체를 생산한다.
(In-Ge-Zn-0계 채널층에 있어서 적합한 조성 범위)
다음에, In-Ge-Zn-0계 재료를 TFT의 채널층에 적용했을 경우에 적합한 조성 범위에 관하여 설명한다.
3원상도를 도시한 표 2를 참조하여, In-Ge-Zn-0계 재료에 있어서 원소조성비 및 그 범위를 설명한다. 아래 표 2에 있어서, 산소의 양은 특별히 고려하지 않고 있다.
[표 2]
Figure 112010055091252-pct00002
예를 들면, 그 재료는, In을 3가, Ge를 4가, Zn을 2가로 포함하고, 함유된 산소량은 화학양론의 산소량과 같거나 근방에 있다. 화학양론으로부터의 편차(예를 들면, 산소 결손)는, 후술의 성막시의 산소분압과 어닐 조건 등으로 제어할 수 있다.
예를 들면, 상 도면 중의 점 "a"는, In원자 플러스 Ge원자의 총 원자수에 대한 In원자수의 비율, 즉 In/(In+Ge)이 0.97인 것을 나타낸다. 이 점의 In의 함유율은 97at％다. 이 상 도면 중의 파선의 좌측은, 결정화한 In-Ge-Zn-0막을 얻는 영역이며, "a", "b", "c" 및 "d"로 둘러싸여진 영역내에 포함된 파선의 우측은 아모퍼스의 In-Ge-Zn-0막을 얻는 영역이다.
본 발명의 발명자가 행한 예의 연구에 의해 안 것은, In/(In+Ge) 조성비가 0.97보다 큰 재료가 결정화되므로 바람직하지 못하다는 것이다. 또한, In/(In+Ge) 조성비가 0.5보다 작은 재료는 절연체가 되고, 채널층으로서는 부적절하다.
특허문헌1에는, In-Zn-0계 재료에서는, Zn/(Zn+In)비가 0.7이상으로 결정화하기 때문에 바람직하지 못한 것, 또한 30at％이하에서는 낮은 저항의 막을 형성하기 때문에 채널로서 바람직하지 못한 것이 언급되어 있다.
Zn-In-0에 3at％의 Ge를 첨가시킴으로써 아모퍼스가 얻어지는 조성 범위를 Zn/(Zn+In)이 약 0.8범위까지 확대한다.
상 도면 중의 각 점의 금속 원소 조성비(at％)는 다음과 같다:
(a)In：Ge：Zn＝97：3：0
(b)In：Ge：Zn＝17：3：80
(c)In：Ge：Zn＝20：50：30
(d)In：Ge：Zn＝50：50：0
(e)In：Ge：Zn＝18：21：61
(f)In：Ge：Zn＝40：40：20
(g)In：Ge：Zn＝60：40：0
(h)In：Ge：Zn＝84：16：0
(i)In：Ge：Zn＝65：3：32
(k)In：Ge：Zn＝50：20：30
(l)In：Ge：Zn＝62：38：0
(m)In：Ge：Zn＝25：38：37
(n)In：Ge：Zn＝25：3：72
(w)In：Ge：Zn＝33：3：64
(s)In：Ge：Zn＝37：3：60
(u)In：Ge：Zn＝45：15：40
(v)In：Ge：Zn＝18：15：67
(x)In：Ge：Zn＝40：20：40
(y)In：Ge：Zn＝25：20：55.
우선, 상도면인 표 2의 점 "a"，"b"，"c"，"d"를 연결하는 선들로 둘러싸인 조성 범위에 관하여 설명한다. In-Ge-Zn-0박막의 조성이, "a"，"b"，"c"，"d"를 연결하는 선들로 둘러싸여진 영역 내에 있을 때, 이 박막을 채널층으로서 사용함으로써 동작용 트랜지스터를 실현한다(스위칭 동작을 실행할 때 문제가 없는 트랜지스터). 이 영역 내부의 임의의 조성을 갖는 박막을 선택해서 그 선택된 박막으로부터 채널층을 형성함으로써, 106이상의 온/오프 전류비를 가진 트랜지스터를 얻는다.
표 2의 상 도면에서 "a"，"b"，"e"，“f"，"g"로 둘러싸여진 영역의 조성을 가진 박막을 사용함으로써 작은 S값(서브쓰레숄드 스윙값)을 가진 트랜지스터를 재현성 좋게 작성한다.
점"w" 근방의 조성을 갖는 막(즉, Zn/(Zn+In)이 65±5at%인 경우)을 사용하면, 그 결과로 얻어진 트랜지스터의 이동도와 온/오프 전류비가 크기 때문에 바람직하다. 이 조성은, 한계치전압이 OV근방의 트랜지스터를 만들 수 있다고 하는 점에서도 바람직하다.
표 2의 상 도면에서의 "h"，"1"，"b", "e", "k" 및 "l"로 둘러싸여지는 조성 범위에서는, 한계치전압이 OV에 가까운 값을 가진 트랜지스터를 얻는다.
표 2의 상 도면의 "a"，"b"，"e"，"m" 및 "l"로 둘러싸여지는 조성 범위에서는, 비교적 큰 이동도(≥3cm2/V-s)의 트랜지스터를 얻는다.
표 2의 상 도면에서의 "a"，"b"，"e"，"f" 및 "g로 둘러싸여지는 조성 범위에서는, 작은 S값을 가진 트랜지스터를 용이하게 형성할 수 있다.
표 2의 상 도면에서의 "a"，"n"，"t" 및 "h"로 둘러싸여지는 조성 범위에서는, 큰 이동도(≥7cm2/V-s)의 트랜지스터를 용이하게 형성할 수 있다.
특히, 1010이상의 온/오프 전류비를 갖고, S 값이 작은, 노멀리 오프형 트랜지스터를 얻을 수 있다.
표 2의 상 도면에서의 "h"，"l"，"n" 및 "t"로 둘러싸여지는 조성 범위에서는, 큰 이동도(≥7cm2/V-s)와 작은 S값(≤0.7V/dec), 큰 온/오프 전류비를 겸비한 노멀리 오프형의 트랜지스터를 얻는다.
표 2의 상 도면에서의 "s"，"u"，"x"，"y", "v" 및 "b"로 둘러싸여지는 조성 범위에서는, S값이 대단히 작고, 대단히 높은 이동도를 가진 노멀리 오프형의 트랜지스터를 얻는다.
표 2의 상 도면에서의 "a"，"i" 및 "h"로 둘러싸여지는 조성 범위에서는, 네가티브의 한계치를 가진 트랜지스터를 용이하게 형성한다. 성막시의 적절한 산소분압을 선택함으로써 비교적 온 전류가 크고, 히스테리시스가 작은 트랜지스터를 얻을 수 있다. 즉, 이 조성 범위는, 노멀리 온형 트랜지스터를 실현할 때에 유용하다.
표 2의 상 도면에서의 "1"，"k"，"e"，"c" 및 "d"로 둘러싸여지는 조성 범위에서는, 포지티브의 한계치를 가진 트랜지스터를 용이하게 형성한다. 또한, 비교적 오프 전류가 작은 트랜지스터를 얻는다. 이 조성 범위에서의 재료는, 이동도가 오히려 작지만, 낮은 캐리어 농도의 박막을 안정하게 형성할 수 있다. 또한, Ge함유량이 비교적 크므로, 그 재료는, 광흡수 끝이 단파장측에 있고, 파장 400nm부근에서의 광 투과성이 우수하다. 그 재료의 굴절율은 작다. 온 전류는 이 영역에서 Ge함유량이 증가함에 따라 감소한다. 즉, 이 조성 범위는, 작은 오프 전류와 높은 광 투과성이 필요할 경우에 유용하고, 이동도는 그렇게 큰 것이 필요하지 않다.
In-Ge-Zn-O TFT의 여러가지의 조성에 관련하여 트랜스퍼 특성의 예들을, 도 25a 내지 도 25e에 나타낸다. 표 3의 플롯 번호 A, B, C, D 및 E는, 도 25a, 25b, 25c, 25d 및 도 25d에 각각 해당한다. 표 3의 플롯 C,D와, 도 25c,25d는 표 2의 상 도면의 "s"，"u"，"t"， 및 "n"으로 둘러싸여진 그림자 영역에 속한다. 각 TFT의 S(V/dec), on/Off, Von(V), Vth(V) 및 μ(cm2/V-s)값은, 하기의 표 3에 구성되어 있다.
[표 3] In-Ge-Zn-O TFT의 특성
Figure 112010055091252-pct00003
(제 1 실시예)
도 1a는, 본 실시예에 따른 아모퍼스 In-Ge-0채널층을 갖는 톱 게이트형 전계 효과형 트랜지스터의 단면 개략도를 나타낸다.
도 1a에 나타나 있는 바와 같이, 유리 기판(코닝사제 1737) 위에 아모퍼스 In-Ge-0산화막을 채널층으로서 형성한다. 스퍼터링 챔버 내측에서, 아르곤 및 산소의 혼합 가스 분위기중에 고주파 스퍼터링법을 사용해서 In-Ge-0아모퍼스 산화막을 형성한다.
도 13은, 본 발명의 실시예에 따른 전계 효과형 트랜지스터의 채널층으로서 막을 형성하는데 사용된 성막 시스템의 개략을 도시한 도면이다.
도 13에 나타나 있는 바와 같이, 본 실시예의 성막 시스템은, 진공 펌핑 능력을 제어하는 게이트 밸브(57)와, 가스 시스템에의 가스 유입량을 제어하기 위해 각 가스 시스템에 제공된 매스 플로우(mass flow) 콘트롤러(56)를 가진다. 또한, 그 성막 시스템은, 진공 이온 게이지(54)와, 기판 홀더(55)와, 기판(51)과, 터보 분자펌프(53)와, 증착실(58)과, 스퍼터링 타겟 첨부 스퍼터링 건(gun)(52)을 가진다.
터보 분자펌프(53)는, 증착실(58)을 1×10-5Pa(기저 압력)에 달할 때까지 배기하는 터보 분자 진공 펌프다.
기판 홀더(55)는, 기판의 위치를 x, y면내 및 수직한 z방향으로 조절할 수 있다.
스퍼터링 건(52)은, 그 상면에 산화물 타겟(52)(타겟)을 가진다. 이것들의 이외에, 성막시에 일어나는 과열로부터 스퍼터링 건에의 어떠한 손상도 막기 위해 냉각수를 공급하는 구성요소다.
상기 성막 시스템은, 스퍼터링 타겟을 위한 RF전원 및 매칭 네트워크(59)를 갖는다.
가스 도입계로서, 아르곤 가스와 희석 산소 가스(Ar:02=95:5) 각각 하나씩 매스 플로우 콘트롤러(MFC)가 제공된다.
이렇게 하여, MFC로 아르곤과 희석 산소 가스의 유입량을 제어하고, 게이트 밸브를 사용해서 전체 압력을 제어함으로써 상기 증착실내에 소정의 분위기(전체 압력과 산소분압)를 형성할 수 있다.
본 실시예에서 2인치 Ge02세라믹 타겟과 2개의 2인치 In203세라믹 타겟(재료원)과의 동시 스퍼터링에 의해, In-Ge-0막을 유리 기판 위에 형성 한다.
증착 지속기간에 걸쳐서, 각 In203타겟에는 35W, Ge02타겟에는 30W의 고정된 RF전원을 유지했다.
증착시의 총 가스압 및 Ar:02유량비는, 각각 0.4Pa 및 69:1이다. 증착속도는 11nm/min이다. 기판온도를 실온(25℃이하)으로 유지했다.
도 14는, In/(In+Ge)비가 0.65 및 0.75인 어닐링된 산화물 채널층의 X선회절 패턴의 예를 나타내는 그래프다.
도 14에 나타낸, 이 막의 X선 회절 패턴(박막XRD, 입사각: 0.5°)에 의하면, In/(In+Ge)=0.65로서 나타낸 조성의 경우, 회절 피크는 보여지지 않았다. 이에 따라, 이 조성을 갖는 In-Ge-0막은, 아모퍼스 구조를 가진다.
상기 막의 두께는, 25nm이다. 분광 엘립소메트리의 측정치로부터 추정한 평균근 자승(rms) 표면 거칠기는, 약 0.1nm이다.
형광 X선 분석(XRF)의 결과, 박막의 In/(In+Ge) 금속조성비는 0.65이었다.
막의 비저항은, 약 105Ω?cm이다.
전자 캐리어 밀도는, 1×1014/cm3라고 추정된다.
도 15는, In/(In+Ge)의 함수로서의 홀 이동도 μhole(cm2/V s)의 예를 나타내는 그래프다.
순 아르곤 분위기중에서 형성한 산화막의 홀(hole) 측정을 실행했다. 이동도는, In함유율의 증가와 함께 분명하게 증가한다. In/(In+Ge)=0.95를 만족하는 경우에, 대단히 높은 이동도 40cm2/Vsec을 실현한다.
다음에, 포토리소그래피 패턴형성법과 리프트 오프법에 의하여, 드레인 전극(14) 및 소스 전극(13)을 패턴형성했다. 소스 및 드레인은, 각각 40nm의 두께를 갖는 Au층과 및 5nm의 두께를 갖는 Ti층으로 형성된 층형구조체다.
게이트 절연체로서 두께 150nm의 SiO2유전체를 스퍼터링법으로 형성했다. Si02 막의 비유전률은 약 3.7이다.
또한, 표준의 포토리소그래피법과 리프트 오프법을 사용해서 게이트 전극(15)을 패턴 형성했다. 채널의 폭 및 길이는, 각각 200㎛ 및 50㎛이다.
(TFT소자의 특성의 평가)
도 11은, 실온에서 측정한 0.65의 In/(In+Ge)비를 갖는 TFT의 전류-전압특성의 예를 나타내는 그래프다.
소스 전극과 드레인 전극간의 드레인 전류ID에 대한 드레인 전압VD의 의존성을 측정하면서 일정한 게이트 전압(VG)을 인가하였다. 이 때문에, 약 6V의 드레인 전압VD에서 포화하는(핀치오프) 전형적인 반도체 트랜지스터 작용이 관측되었다.
VD가 6V이므로써, VG을 -20V로부터 20V까지 0.1V 증분으로 변화시켜서 TFT의 트랜스퍼 특성log(ID)대 VG을 평가한다. 결과적으로, 한계치 게이트 전압(Vth) 3.5V를 얻는다.
20V의 게이트 전압VG에서 5×10-4A의 소스-드레인 전류ID가 측정되었다.
도 12는, In/(In+Ge)=0.65로서 표현된 조성을 갖는 아모퍼스 In-Ge-0채널층을 갖는 TFT의 트랜스퍼 특성 log(ID) 대 VG의 예를 나타내는 그래프다.
트랜지스터의 온/오프 전류비는, 1010이상이었다. 출력 특성으로부터, 전계 효과 이동도μFE를 계산하면, TFT의 포화영역에서 3.4cm2/Vs가 된다.
한계치 전압Vth(V)이 3.5V, 서브쓰레숄드 스윙값S가 0.4V/dec이라고 하는 작은 노멀리 오프형 TFT특성의 양호한 스위칭 성능을 얻는다.
한층 더, 같은 프로세스 조건하에서 두개 이상의 TFT를 제작하면, 본 실시예는 같은 TFT특성을 재현할 때 성공적이었다.
즉, 본 실시예는 In-Ge-0이라고 하는 새로운 아모퍼스 산화물 반도체를 TFT의 채널층에 적용함으로써, 뛰어난 트랜지스터 특성을 얻는데 성공했다.
이것은, In-Ga-Zn-0계 산화물보다 적은 수의 금속 원소로 구성된 산화물을 사용하여, 뛰어난 TFT특성을 얻을 수 있으므로 주목할만 하다.
아울러, 산화물중에 비교적 저렴한 원소인 Ge를 사용함으로써, 재료 비용을 절감할 수 있다. 추가로, 이 재료는, 환경에의 영향이 적다고 예상된다.
본 발명의 In-Ge-0채널층 박막트랜지스터는, 재료 비용이 낮고, TFT성능이 양호하므로, 이러한 특성을 OLED의 동작 회로에서 사용하면 유망하다.
(제 2 실시예)
본 실시예에서는, 채널층의 재료 조성 의존성을 검토한 예다.
재료 조성 의존성을 검토하기 위해서, 증착에 콤비너토리얼(combinatorial)법을 사용한다. 즉, 스퍼터링법에 의해 여러가지 조성을 갖는 산화물의 박막을 한번에 한 장의 기판 위에 제작하는 방법을 사용해서 검토하고 있다.
그렇지만, 이 방법을 반드시 사용할 필요는 없다. 소정의 조성의 재료원(타겟)을 준비해서 증착해도 좋거나, 다수의 타겟의 각각에의 투입 파워를 제어함으로써 원하는 조성의 박막을 형성해도 좋다.
콤비너토리얼 스퍼터링법에 의해 조성 분포가 관측된 산화물 박막을 기판 위에 형성한다. 소자 작성 프로세스를 행함으로써, 기판 위에 여러가지의 채널 조성을 가진 TFT를 한번에 제작했다. 계속해서, 그 TFT들을 평가하여 비교하였다.
기판 표면에 대해서 어떤 각도로 있는 3개의 스퍼터링 디바이스를 사용해서 In-Ge-0막을 스퍼터링에 의한 증착으로 형성했다. 타겟과 기판상의 소정의 위치와의 사이의 거리 및 각도에 의존하여, 기판상의 막의 조성이 변화한다.
이렇게 하여, 균일한 두께를 갖지만, 넓은 조성 분포를 갖는 박막을 3인치 직경 기판 위에 얻을 수 있다.
각각 직경 2인치의 Ge02타겟과 2개의 In203타겟을 동시에 스퍼터링 함으로써, In-Ge-0박막 채널을 형성한다. In203 타겟 및 Ge02타겟에 인가한 RF파워를, 각각 35W 및 30W에서 일정하게 유지한다.
Ar로 희석한 5％ 02가스를 사용함으로써 증착시의 02분압을 정밀하게 제어했다. 총 압력은 0.4Pa, Ar:02 는 69:1이다. 기판온도를 25℃로 유지했다.
형광 X선 분석법, 분광 엘립소메트리법 및 X선회절법(XRD)에 의해 박막의 물성을 평가하는 한편, 그 박막은 4점 프로브 저항율 측정 및 홀 이동도 측정에 의해 전기적으로 측정되었다.
콤비너토리얼법에 의해 형성한 In-Ge-0막을 n형 아모퍼스 산화물 채널층으로서 갖는 보텀 게이트 톱 콘택트형 TFT를 제작하고, 실온에서 TFT특성을 평가했다.
분광 엘립소메트리법에 의해 측정한 바, 박막의 두께는 25nm, 두께 분포는 ±10％ 내에 있다.
0.5이상 0.97이하의 In/(In+Ge) 조성비를 갖는 막일 경우에, 방금 형성된 막의 X선 회절 패턴(박막 XRD, 입사각: 0.5°)에는, 회절 피크가 보이지 않는다.
따라서, 형성 직후의 In-Ge-0막은, 이 조성 범위에서는 아모퍼스 구조를 가진다. 그리고, 막을 공기중 300℃에서 1시간 어닐 한다. 0.5이상 0.9이하의 In/(In+Ge) 조성비일 경우, 어닐 후의 막의 X선 회절 패턴에는, 회절 피크가 발견되지 않는다.
따라서, 어닐 후의 In-Ge-0막은, 이 조성 범위에서는 아모퍼스 구조를 가진다. 도 14의 플롯A 및 플롯B는, 각각 0.65 및 0.75의 In/(In+Ge) 조성비에서의 상기 어닐링된 막의 회절 패턴의 예를 나타낸다. In/(In+Ge)가 0.9를 넘으면, 그 막은 다결정구조를 갖고, 회절 피크가 관측된다.
다음에, In-Ge-0박막의 비저항과 그 비저항의 조성 의존성에 관하여 설명한다.
도 5는, 4점 프로브법를 사용한 시트 저항 측정 시스템을 사용하여, In-Ge-0막의 시트저항 RS의 조성 의존성을 구한 결과를 나타내는 그래프다.
그 막 두께는, 분광 엘립소메트리법에 의해 측정하고, 두께 및 시트저항RS의 측정치로부터 막의 비저항을 계산했다. In-Ge조성비의 변화에 의한 비저항ρ의 변화를 조사했다.
도 5에 나타나 있는 바와 같이, 막의 비저항은, In이 풍부한 조성영역으로부터 Ge가 풍부한 조성영역으로 조성비를 옮김에 따라서 커진다.
구체적으로는, 도 5에 나타나 있는 바와 같이, 그 막은, 전도체(10-1Ω?cm)로부터 반도체(10-1Ω?cm과 106Ω?cm사이)로, 반도체로부터 절연체(107Ω?cm보다 크다)로 변화한다. 본 특허에서는, 107Ω?cm이상의 저항율값은 절연성으로 칭한다.
TFT는, 0.5이상 0.97이하의 In/(In+Ge) 조성 범위, 즉 반도체 작용이 보이는 조성 범위에 있어서 양호하게 동작한다.
플롯의 형상과 TFT성능간에 상관이 존재하는 것을 안다.
도 5의 ρ 대 조성비의 플롯은, 반도체영역에서 4개의 경사를 가진다. 0.97≥In/(In+Ge)≥0.5로서 표현된 조성에 대한 저항율은, 다음과 같이 도 6의 4개의 영역으로 표현될 수 있다:
영역1에서의 경사는, 0.1Ω?cm≤ρ<1Ω?cm, 0.9≤In/(In+Ge)≤0.97에 해당한다.
영역2에서의 경사는, 1Ω?cm≤ρ<103Ω?cm, 0.75<In/(In+Ge)<0.9에 해당한다.
영역3에서의 경사는, 103Ω?cm≤ρ<104Ω?cm, 0.65≤In/(In+Ge)≤0.75에 거의 해당한다.
영역4에서의 경사는, 104Ω?cm≤ρ<107Ω?cm, 0.5≤In/(In+Ge)≤0.65에 해당한다.
이러한 증착은, TFT성능에 밀접하게 관련된다. 영역1의 조성 및 비저항과 관련된 TFT특성은, 도 10의 플롯E로서 도시된다.
마찬가지로, 영역2의 조성 및 비저항과 관련된 TFT특성은, 도 10의 플롯D와 C로서 도시된다.
도 5의 영역이 상기 영역1로부터 영역4까지의 순으로 조사하면, TFT파라미터 S, Vth 및 on/off 전류비를 현저하게 향상시킨다는 것이 분명하다.
그렇지만, 영역1(In이 풍부한 조성 범위)로부터 영역4(Ge가 풍부한 조성 범위)로 가면, 비저항이 높아지게 되고, 캐리어 농도가 낮아져, 이동도는 감소한다.
따라서, 영역3 및 영역4에 대응하는 조성에서, 대단히 양호한 TFT특성을 얻는다.
더 자세하게 검토하면, 영역4(S=0.4)에 대응하는 TFT가 가장 좋은 S값(도 16) 및 가장 높은 구동 안정성(도 8)을 갖는 것을 안다. 도 16은, In/(In+Ge)원자비의 함수로서의 온/오프 전류비의 예를 나타내는 그래프다.
그렇지만, 영역4의 이동도(이동도=3.4cm2/Vsec)는, 영역3(=6cm2/Vsec)에서의 이동도보다 낮다. 영역3과 영역4는 함께 TFT채널로서 적합한 조성 범위다.
도 9는, 02분압에 의한 In-Ge-0막 비저항의 변화를 나타낸 그래프다. 그 그래프의 2개의 플롯은, In/(In+Ge)조성비 0.65 및 0.75에 각각 해당한다.
그 그래프로부터, 소정의 조성을 갖는 막의 비저항이, 산소분압의 증가와 함께 증가하는 것을 알 수 있다.
이것은, 산소분압의 증가에 의한 산소 결원을 감소시킨다는 사실과 연관될 수 있다.
또한, 산소분압을 조절함으로써 TFT이용에 적합한 비저항 범위도 조정할 수 있다는 것이 관측된다.
도 7은, 0.65정도의 In/(In+Ge)비를 갖는 In-Ge-0막의 비저항의 경시 변화를 측정한 결과를 나타내는 그래프다. 넓은 조성 범위의 In-Ge-0박막을 조사했다.
성막 직후의 In-Ge-0박막의 비저항은, 당초, 성막후 약 300시간(1.5주)은 시간과 함께 초기에 저하하지만, 최종적으로 안정화하는 것이 관측되었다.
막을 공기중에서 어닐 하면, 그 막의 비저항은 보다 빠른 속도로 안정화한다. Ge가 풍부한 조성영역(0.5≥Ge/(Ge+In)≥0.25)에 있어서, 최종적인 안정한 비저항이 TFT용도에 적절하다(105Ω?cm≥ρ≥103Ω?cm). 이는, 높은 Ge함유량 영역에 있어서의 TFT특성의 우수한 안정성을 설명한다.
다음에, 도 1c에 나타낸 구조를 갖는 보텀 게이트 박막트랜지스터를 제작했다.
최초로, 두께 100nm의 열산화 Si02층이 형성된 n+-Si기판 위에, 콤비너토리얼 스퍼터링법을 사용해서 In-Ge-0의 조성 경사 막을 형성했다.
포토리소그래피 패턴형성법과 리프트 오프법을 사용하여, 100nm 두께의 Au층과 5nm 두께의 Ti층의 이층은, 소스 전극 및 드레인 전극을 패터닝 형성했다.
이렇게 하여, 여러가지의 조성의 활성층을 갖는 다수의 FET를 갖는 박막을 3인치 직경 기판 위에 얻었다. 최고 프로세스 온도는, 120℃이다. Si02층은 게이트 절연체로서 기능하고, n+-Si는 게이트 전극으로서 작동한다.
다음에, TFT특성 및 TFT안정성을 평가한다.
도 1c에 있어서, 게이트 전극(21)은 n+-Si로 형성되고, 게이트 절연체(22)는 Si02로 형성되고, 소스 전극(23) 및 드레인 전극(24)은 Au/Ti로 형성되고, 활성층(25)은 In-Ge-0로 형성된다.
채널의 폭 및 길이는, 각각 150㎛ 및 10㎛이다. 드레인 전압VD가 6V로 설정된 TFT의 트랜스퍼 특성을 얻는다.
최소 드레인 전류치에 대한 최대 드레인 전류치의 비율로부터 온/오프 전류비를 구했다. √ID(ID:드레인 전류) 대 게이트 전압(VG) 그래프의 기울기로부터 전계 효과 이동도를 계산했다.
√ID 대 VG 그래프의 x절편으로부터 한계치 전압Vth를 구했다. dVG/d(logID) 그래프의 최소치를 S값(즉, 전류를 1자리수 증가시키는데 필요한 전압VG의 값)으로서 채용했다.
도 6은, n형 In-Ge-0채널층을 갖는 전계 효과형 트랜지스터(FET)의 트랜스퍼 특성(log(ID) 대 VG)의 조성 의존성을 나타내는 그래프다.
기판상의 여러가지의 점에서의 TFT특성을 평가함으로써, 도 6에 나타나 있는 바와 같이 In-Ge조성비에 의존한 TFT의 특성의 변화를 얻었다. 이 그래프로부터 알 수 있는 것은, TFT 특성이, 기판상의 위치가 변화함에 따라, 즉 In:Ge조성비가 변화함에 따라 변화된다는 것이다.
도 6은, 조성에 있어서 변화된 TFT의 log(ID)-VG특성을 나타낸다(어닐링되지 않음).
Ge가 풍부한 조성영역(예를 들면, A 및 B)에서는, 작은 포지티브의 한계치 전압, 작은 오프 전류 및 큰 온 전류를 얻었다.
따라서, 노멀리 오프형 TFT특성을 얻는다.
한편, In이 풍부한 조성영역(예를 들면, 플롯D 및 E)에서는, 대단히 큰 오프 전류를 얻었다.
오프 전류가 대단히 높기 때문에, 0.85이상 0.9이하의 In/(In+Ge) 조성 범위의 TFT의 온/오프비는 101의 오더로 대단히 작다.
도 6의 플롯D 및 E에 분명하게 보여지는 것처럼, In함유율이 증가함에 따라서, 한계치 전압은 보다 네가티브가 된다. 이것은, In이 풍부한 조성영역의 높은 도전율(즉, 다수의 캐리어)에 기인할 수 있다. 그 때문에, 보다 네가티브의 한계치 전압(Vth)을 얻었다.
0.5이상 0.85이하의 In/(In+Ge) 조성 범위에 있어서, 온/오프 전류비>109의 비교적 뛰어난 특성을 얻었다.
In함유율의 증가가 후속되는 전계 효과 이동도μFE의 증가는, S 값을 증가시킨다. 양호한 스위칭 주파수를 위해서는 높은 이동도가 바람직하지만, 오프로부터 온으로의 스위칭 성능은 S값에 의해 결정되는 사실에 주의하지 않으면 안된다.
따라서, 작은 포지티브의 S값이 매우 바람직하다. 그러나, 그 이동도는, 원하는 용도에 따라 변화되는 경우도 있다. 예를 들면, 액티브 매트릭스 유기 발광 다이오드(AMOLED) 용도에서는, 1cm2/Vsec이상의 이동도가 바람직하다.
아래의 표 4, 5 및 6에는, 조성비의 함수로서의 성막 직후의 TFT 및 어닐 후 TFT의 S, Vth 및 μ의 값의 일람을 각각 나타낸다.
[표 4]
Figure 112010055091252-pct00004
[표 5]
Figure 112010055091252-pct00005
[표 6]
Figure 112010055091252-pct00006
요약하면, 0.6이상 0.75이하의 In/(In+Ge) 조성 마진내의 성막 직후의 In-Ge-0 채널층 TFT는, 이하에 나타나 있는 바와 같은 뛰어난 TFT특성을 얻을 수 있다:
온/오프비 >109
드레인 포화 전류 ID>10-4A
Vth >0(작은 포지티브의 값0)
이동도: 3cm2/Vsec≤μ≤6cm2/Vsec.
같은 TFT를 공기중 300℃에서 어닐하면, TFT특성은 한층 더 개선된다.
도 10은, 어닐 후 TFT의 트랜스퍼 특성(log(ID) 대 VG)을 나타낸다.
조성의 함수로서의 TFT특성의 경향은, 어닐전의 TFT 특성의 상태와 유사하다. 그렇지만, 성막 직후의 TFT와 비교하면, 특히 In이 풍부한 조성영역에서, TFT특성의 절대값에 명확한 변화가 있다.
도 10에는, TFT를 어닐한 후의 특성의 조성 의존성의 예를 나타낸다.
도 10의 플롯D 및 E와, 도 6의 플롯D 및 E를 비교하면, 어닐링에 의해 TFT특성이 개선되는 것을 분명하게 보이고 있다.
그 비교로부터, 양호한 TFT특성을 나타내는 조성의 범위가 한층 더 확장되는 것도 분명하다. 예를 들면, 각각 In/(In+Ge) 조성비 0.65, In/(In+Ge) 조성비 0.75 및 In/(In+Ge) 조성비 0.85를 갖는 플롯(B), (C) 및 (D)는, 양호한 TFT특성을 나타낸다.
Ge가 풍부한 조성영역(예를 들면, 영역 A 및 B)에서는, 작은 포지티브의 한계치 전압Vth와 함께 작은 오프 전류와 큰 온/오프 전류비를 얻는다, 즉 노멀리 오프형 TFT특성을 얻는다. 이 조성영역에 있어서의 S값은, 대단히 작아(0.4≤S≤0.55), TFT의 스위칭 특성이 우수하다.
Ge가 풍부한 조성영역(예를 들면, 영역 A 및 B)에서는, 오프 전류는 약간 작고, 따라서, Ge가 풍부한 조성영역에서는, 온/오프 전류비는 커진다.
도 2에는, 어닐 후 TFT의 전계 효과 이동도μFE의 In:Ge조성 의존성을 나타냈다. 도 2로부터, μFE는, In함유율의 증가와 함께 증가하는 것을 알 수 있다.
In/(In+Ge)로 표현된 조성범위에서, In함유율이 0.97이하 0.65이상일 때, 17cm2/Vsec 이하 3.4cm2/Vsec이상의 μFE를 얻는다.
도 3은, 한계치 전압의 조성 의존성을 나타낸다. 박막트랜지스터의 한계치 전압(Vth)이 OV이상일 때, 회로를 구성하는 것이 용이하다. 도 3에 나타나 있는 바와 같이, In/(In+Ge)이 0.75이하일 때 Vth는 포지티브이어서, 분명하게 바람직한 특성이다.
도 4는, S값의 조성 의존성의 예를 나타낸다. 도 4로부터, In/(In+Ge) 조성비 0.5이상 0.75이하가 바람직한 것을 안다. 이것은, 이 범위에서는 0.4와 0.55의 사이의 작은 S값을 실현하기 때문이다. 그 작은 S값은, 분명하게 TFT가 뛰어난 스위칭(오프로부터 온으로) 성능을 나타낸다.
도 10에 나타낸 In/(In+Ge)비 0.55(도 10, 플롯A)의 TFT일 경우, 전계 효과 이동도의 값이 3.4cm2/Vs, 온/오프 전류비가 4.5×1010, 턴온 전압이 -1.9V, 및 한계치 전압이 3.5V 및 S값이 0.4V/dec이다.
In/(In+Ge)비 0.75의 TFT(도 10, 플롯B)일 경우, 전계 효과 이동도의 값은 6.0cm2(Vsec), 온/오프 전류비는 2.0×1010, 턴온 전압은 -5.0V, 한계치 전압은 OV, 및 S값은 0.55V/dec이다.
다른 아모퍼스 산화물 반도체 중에서의, In-Ge-0계 재료의 장점을 조사하기 위해서, 본 발명의 발명자들은, 조성이 유사하지만 다른 산화물을 채널층으로서 갖는 TFT를 예의 제작했다.
이를 위해, In-Mg-O TFT, In-Al-0 TFT 및 In-Ga-0 TFT를 제작해서, 그들의 TFT특성을 비교하였다.
본 발명의 발명자들은, In-Ge-0계 TFT와 같은 방식으로, In-Mg-0, In-Al-O 및 In-Ga-0의 TFT의 조사하여서, 조성 의존성의 결과를 얻었다. 각각의 In-X-0계 산화물에 있어서, 양호한 특성을 나타낸 TFT를 추출하고, 그 추출한 TFT를, In-Ge-0계의 산화물을 함유하는 TFT와 비교하였다.
도 17은, 그 산화물 재료에 기초한 TFT의 트랜스퍼 특성(log(ID) 대VG)의 예를 나타내는 그래프다. 도 17에 있어서, Gel 및 Ge2는, 0.35의 Ge/(Ge+In) 조성비를 갖는 TFT와, 0.25의 Ge/(Ge+In) 조성비를 갖는 TFT를 각각 나타낸다.
In-Ge-0의 TFT특성은, 분명하게 In-X-0(X=Ga, Al 또는 Mg) TFT중 임의의 것보다도 뛰어나다. X는, 2금속산화물계 재료의 제2의 금속 원소를 나타내고, 여기서 제1의 금속 원소는 인듐이다.
도 18은, In-Ga-0계 산화물, In-Al-O계 산화물 및 In-Mg-0계 산화물을 포함하는 TFT의 서브쓰레숄드 스윙값과 본 발명의 In-Ge-0계의 산화물을 포함하는 TFT의 서브쓰레숄드 스윙값을 비교한 예를 나타낸 그래프다. 도 18에 있어서, 서브쓰레숄드 스윙값은, S(V/dec)로 나타낸다.
도 19는, In-Ga-0계 산화물, In-Al-0계 산화물 및 In-Mg-0계 산화물을 함유한 TFT의 온/오프 전류비와, 본 발명의 In-Ge-0계의 산화물을 포함하는 TFT의 온/오프 전류비를 비교한 예를 나타내는 그래프다.
도 20은, In-Ga-0계 산화물, In-Al-0계 산화물, 및 In-Mg-0계 산화물을 갖는 채널층을 포함하는 TFT의 전계 효과 이동도와 본 발명의 In-Ge-0계 산화물 채널층을 포함하는 TFT의 전계 효과 이동도를 비교한 예를 나타내는 그래프다.
도 18, 19 및 20에 나타나 있는 바와 같이, S(V/dec), 온/오프 및 μFE(cm2/Vs)의 관점에서 TFT특성을 비교하면, In-Ge-0 TFT의 우수한 TFT 특성은 더 명확하다.
상기 In-Ge-0 TFT에서는, 도 18 내지 도 20에 나타낸 기타의 In-X-0 TFT보다, 작은 S값, 좋은 μFE 및 높은 온/오프비를 얻는다.
In-Ge-0 TFT의 S값이 작은 것은, In-Ge-0산화물 반도체와 실리콘 산화물 게이트 절연체와의 사이에 바람직한 계면이 용이하게 형성되어서 일 것이다.
또한, In-Ge-0계 TFT가, In-Zn-0계 TFT보다 훨씬 넓은 조성비 영역에서 작동할 수 있다는 사실을 주목해야 한다. 아래의 표 7로부터, In-Ge-0 TFT가 작동가능한 조성범위와 In-Zn-0 TFT가 작동가능한 조성 범위를 안다.
[표 7]
Figure 112010055091252-pct00007
In-Ge-0계의 산화물을 포함하는 TFT는, 구동 스트레스에 대하여도 양호하다. 또한, In-Ge-0계의 산화물을 포함하는 TFT는, 양호한 경시적 안정성을 갖는다.
도 8은, 방금 제작된 TFT의 트랜스퍼 특성과 제작 1개월 후의 TFT의 트랜스퍼 특성을 나타낸다. 도 8은, 0.65의 In/(In+Ge) 채널 조성에 해당한다. 도 8로부터 특성변화가 작은 것을 알 수 있다.
(제 3 실시예)
본 실시예는, 아모퍼스 In-Ge-0산화물 반도체를 플라스틱 기판상의 채널층으로서 이용하는 예다.
본 실시예의 박막트랜지스터의 구성 예를 도 1b에 나타낸다. 채널의 길이는 60㎛, 채널의 폭은 180㎛이다. 기판(10)은, 폴리에틸렌 테레프탈레이트(PET)필름이다.
최초에, 포토리소그래피 패턴형성법과 리프트 오프법에 의하여, 게이트 전극(15) 및 게이트 절연층(12)을 그 기판(10) 위에 패턴 형성한다.
게이트 전극(15)은, 두께 50nm의 Ta층이다. 게이트 절연층은, 스퍼터링을 사용해서 두께 150nm로 형성된 SiOxNy막이다. 그 SiOxNy막의 비유전률은, 약 6이다.
다음에, 스퍼터링에 의해 트랜지스터의 채널층을 형성하고, 포토리소그래피 패턴형성법과 리프트 오프법에 의하여 정형했다.
채널층(11)은, In-Zn-Ge-0계 아모퍼스 산화물로 이루어지고, In:Zn:Ge=1.4:2.1:1로서 표현된 조성을 갖는다.
상기에서 언급한 아모퍼스 산화물 In-Zn-Ge막은, 아르곤 가스 및 산소 가스 분위기중의 RF스퍼터링법에 의해 형성했다.
본 실시예에 있어서의 3개의 타겟(재료원)을 동시에 스퍼터링했다. 이를 위해, In203, Ge02 및 ZnO의 3개의 소형(2인치 직경) 소결 타겟을 사용한다.
각 타겟에 인가된 RF파워를 제어함으로써, 원하는 In:Zn:Ge 조성값을 갖도록 In-Zn-Ge 산화물 박막을 제어할 수 있다. 전체의 증착 압력을 0.46Pa에 고정하고, Ar으로 희석한 5％ 02가스를 사용하며, Ar:02를 69:1로 설정하여서,02분압을 정확하게 제어했다. 기판온도는, 실온(25℃이하)에 유지한다.
성막 직후와 어닐링 후의 산화막의 회절 패턴(박막 XRD, 입사각 : 0.5°)에서 회절 피크가 관측되지 않는다. 따라서, 그 산화막은 아모퍼스다. 그 아모퍼스 산화막의 두께는, 약 25nm이다.
아모퍼스 산화막의 흡수단 에너지는, 3eV보다 크고, 광흡수 스펙트럼에서 알 수 있듯이, 전자기 스펙트럼의 가시광 영역 및 근적외광 영역에서 대단히 높은 투명성을 갖는다.
소스 전극, 드레인 전극 및 게이트 전극은, 투명도전성 산화물이라고 하고 있는 인듐 주석 산화물로 이루어진다. 인듐 주석 산화물층의 두께는, 100nm이다.
(TFT소자의 특성의 평가)
실온조건으로 PET기판상의 TFT의 특성을 측정한다. 트랜지스터의 온/오프비는, 1010이상이다. 그 트랜지스터의 전자전계 효과 이동도μFE를 계산한 바, 3cm2(Vsec)이었다.
본 실시예의 In-Zn-Ge채널층을 갖는 박막트랜지스터는, 높은 성능 및 높은 환경안정성을 가진다.
(제 4 실시예)
In-Ge-Zn-0 TFT
본 실시예는, 채널층에 아모퍼스 In-Ge-Zn-0를 사용하고, 도 1a에 단면도에 나타낸 톱 게이트형의 구조를 가진 전계효과형 트랜지스터의 예다.
도 1a에 나타나 있는 바와 같이, 채널층으로서, 아모퍼스 In-Ge-Zn-0산화물막을 유리 기판(코닝사제 코닝1737) 위에 형성한다. 아모퍼스 In-Ge-Zn-0산화물막은, 아르곤과 산소의 혼합 가스 분위기중에서 RF스퍼터링법으로 형성된다. 이용된 성막장치는, 도 13에 도시된 것에 준하고 있다.
본 실시예에 있어서, In-Ge-Zn-0막은, 3개의 2인치 사이즈의 세라믹 타겟(ZnO, GeO2 및 In203)의 동시 스퍼터링에 의해 유리 기판 위에 형성했다. RF 투입 파워는, 증착시에 일정하게 유지되어 있고, ZnO에 대하여 전원 45W, GeO2에 대하여 전원 30W 및 In203에 대하여 35W다. 증착시의 총압은 0.46Pa이며, Ar:02의 유량비는 69:1이다. 증착 레이트는 11nm/min이다. 증착시에, 기판 가열은 행하고 있지 않음에 따라서, 기판온도는 거의 실온에 유지되어 있다.
도 26에 나타나 있는 바와 같이, In:Ge:Zn 조성비가 약 42:13:45인 박막의 X선 회절 패턴은, 회절 피크를 갖지 않고, 박막은 아모퍼스다.
그 막 두께는 25nm이며, 엘립소메트리에 의한 평가에 의하면 표면 거칠기는 약 0.1nm이었다. 형광 X선분석에 의해 밝혀진 것은, In:Ge:Zn조성비가 42:13:45이었다. 저항율은 105Ω?cm이었고, 전자 캐리어 농도는 1×1014/cm3로 추정되었다.
다음에, 드레인 전극(14)과 소스 전극(13)이 석판인쇄 기술과 리프트 오프법에 의해 패턴형성된다. 소스와 드레인은 두께 40nm의 Au층과 두께 5nm의 Ti층의 적층으로 형성된 전극이다. 게이트 절연층으로서 두께 100nm의 SiO2막을 스퍼터링법에 의해 형성한다. SiO2막의 비유전률은 약 3.7이다. 계속해서, 게이트 전극(15)이 패턴형성되었다. 채널 폭과 채널 길이는, 각각 200μm와 50μm이다.
(TFT특성의 평가)
도 24b는, Zn:In:Ge 조성비가 약 45:13:42인 In-Ge-Zn-0채널을 갖는 In-Ge-Zn-O TFT의 전기 특성의 예를 나타낸다. 측정은 실온에서 행해졌다. 도 24b에 나타나 있는 바와 같이, 전형적인 반도체 트랜지스터의 작용이 관측되었다. 일정한 게이트 전압하에서 드레인 전압을 변화시키면서, 드레인 전류를 측정하였다. 결과적으로, 약 6V의 드레인 전압VD에 있어서 전류포화(pinch-off)가 관측되었다. VD가 6V에서, VG를 -30V로부터 30V의 범위에서 변화시켜 TFT 트랜스퍼 특성 log(ID) 대 VG을 평가했다. 25V의 VG에서의 소스-드레인 전류ID는 5×10-4A이었다. 온/오프 전류비는, 1011의 오더(order)이었다. 트랜스퍼 특성으로부터, 전계 효과 이동도μFE를 계산하면, 포화영역에 있어서 7.00cm2(V-s)을 얻었다. 노멀리 오프형의 양호한 TFT특성을 나타내고, 턴온 전압 Von은 -0.3V이고 한계치전압Vth(V)은 7.5V이었다. S값은 0.5V/dec이다.
2회이상 같은 프로세스 조건하의 시도에 의해 TFT를 제작하였고, 같은 TFT특성을 성공적으로 재현하였다.
즉, In-Ge-Zn-0라고 하는 새로운 아모퍼스 산화물을 채널층에 적용함으로써 양호한 트랜지스터 특성이 달성되었다. 양호한 특성의 트랜지스터의 재현성이 좋게 제작할 수 있는 이유는 확실하지 않지만, 진공이나 여러가지의 종류의 산소분위기에서의 안정성과, 채널 막 두께에 대한 특성의 작은 변동 때문이라고 생각된다.
도 27a, 27b와 도 28a, 28b는, In-Zn-Ge-0계 TFT와 In-Zn-Ga-0계 TFT의 비교를 도시한 도면이다. 도 27a, 27b는, 여러가지의 Zn/In조성비에 대한 트랜스퍼 특성의 작용을 보이고 있다. 도 27a의 In-Zn-Ge-0계 TFT의 Ge함유량은 9(at％)로 고정되어 있다. 즉, Ge/(Ge+Zn+In)는 약 0.09이다. 도 27b의 In-Zn-Ga-0계 TFT의 Ga함유량은, 9(at％)로 고정되어 있다. 즉, Ga/(Ga+Zn+In)는 약 0.09이다. 도 28a, 28b는, 여러가지의 Ge(혹은 Ga)함유량에 대한 트랜스퍼 특성의 작용을 보이고 있다. 도 28a의 In-Zn-Ge-0계 TFT의 Zn/In비는 약 0.75로 고정되어 있다. 도 28b의 In-Zn-Ga-0계 TFT의 Zn/In비가 약 0.75로 고정되어 있다. 도 28a의 트랜스퍼 특성 a, b, c, d, e의 조성은, 3원상 도면인 도 29의 1D, 2D, 3D, 4D, 5D의 조성에 해당한다.
In-Zn-Ge-0계 TFT에 있어서는, Ge가 3at％이하의 함유량이면(예를 들면, Ge/(Ge+Zn+In)=0.05, Zn/In=0.75), 캐리어 밀도가 낮고, 스위치 오프할 수 있다. 한편, 도 28b를 참조하여, 5at%이하의 Ga함유량의 In-Zn-Ga-0계 TFT는, 캐리어 밀도를 낮추고 스위치 오프를 하는데는 불충분하다. 즉, In-Zn-Ga-0계 TFT는, Ga/(Ga+Zn+In)비 0.05 및 Zn/In비 0.75에 있어서, 스위치 오프할 수 없다.
이것은, In-Ge-Zn-0계 TFT의 주목할만한 이점인데, 왜냐하면, In-Ge-Zn-0계 TFT가 보다 넓은 금속조성 범위에서 양호한 트랜지스터 특성을 가질 수 있다는 것을 보이고 있기 때문이다. 즉, 본 발명의 새로운 반도체 재료인 In-Ge-Zn-0계 산화물은, In-Ga-Zn-0계 산화물과 비교해서 조성 마진이 우수하다, 이것은 In-Ge-Zn-0계 산화물이 양산시의 비용 성능이 뛰어난 것을 의미한다.
In-Ga-Zn-0계 산화물이 아모퍼스 상태라고 하는 Zn함유량 면에서 조성 범위는, Zn/(Zn+In+Ga)=0.7이하에 한정된다. 한편, In-Ge-Zn-0계 산화물에 대해서, 이 값은, Zn/(Zn+In+Ge) 조성비 0.8이하까지 확장된다. 그래서, In-Ge-Zn-0계 산화물은, 아모퍼스의 조성범위가 넓다.
In 및 Ga는 Zn에 비교해서 비교적 희소이며 고가의 원소이기 때문에, Zn조성비가 높은 재료는 비용면에서 바람직한 재료이고, 또 환경적으로도 우수하다.
상술한 것처럼, In-Ge-Zn-0채널층을 적용한 트랜지스터는, 양호한 성능을 나타내고, 조성 마진이 크고, 재료 비용이 낮다고 하는 이점을 가지므로, 유기 LED 표시장치의 구동회로에 적합하다.
(제 5 실시예)
In-Ge-Zn-0막의 특성
본 실시예에서는, 콤비너토리얼 스퍼터링법으로 막을 형성하여서 한번에 박막재료의 조성 의존성을 검토한다. 이 기술을 TFT 시험 제작에 적용함으로써, 한번에 TFT특성의 채널 조성 의존성을 검토할 수 있다. RF 스퍼터링을 통한 콤비너토리얼법을 실행함으로써, 기판 위에 조성 범위 분포가 넓은 막을 한번 형성한다.
그 막은, 기판에 대해서 특정 각도로 배치된 3개의 스퍼터링 타겟을 사용해서 형성된 In-Ge-Zn-0박막이다. 그 박막의 조성은, 기판상의 위치에 의존해서 변화된다. 이렇게 하여, 균일한(동일한) 두께와 가변 조성을 갖는 막은, 기판 위에 형성될 수 있다. 타겟에는 2인치의 세라믹 타겟 ZnO, GeO2 및 In203을 사용했다.
투입 파워는, ZnO, In2O3, GeO2에 대하여 45W, 35W, 30-45W다. 5％02에 희석된 Ar+02혼합 가스와 Ar가스를 사용하고, 유량을 제어함으로써 산소분압을 정밀하게 제어했다. 기판온도는, 25℃이다.
표 8에는 In-Ge-Zn-0막의 박막형성 조건을 나타내었다.
조성 경사 막의 막 두께 분포를 엘립소메트리를 사용해서 평가한 바, 막 두께는 25nm이고, 그 분포는 ±10％이내이었다.
[표 8]. In-Ge-Zn-0막의 박막 형성 조건
Figure 112010055091252-pct00008
표 8에 열거된 증착 파라미터를 사용하여 얻어진 In-Ge-Zn-0조성 분포를, 25(5×5)세그먼트로 분할하고, 예를 들면 시료 이름을 1B, 1C, 1D, 2A, 2B, 2C, 2D, 2E, 3A, 3B, 3C, 3D, 3E, 4B, 4C 및 4D로 했다. 30과 45 사이의 GeO2의 RF 파워를 변화시킬 때, 상기 열거된 것이외의 시료들을 얻을 수 있다. 도 29의 3원상도에는 표 8에 열거된 증착 파라미터를 사용하여 얻어진 각 유일한 시료를 열거하고 있다. 각 시료의 조성비 In:Ge:Zn은, 형광X선법에 의해 분석되었다. 도 29의 3원상 도면에 조성이 도시되어 있다.
도 29는 그 막이 아모퍼스인 조성영역과 그 막이 결정성인 조성영역을 나타낸다. 막이 아모퍼스인지의 여부는, X선 회절법에 의해 식별된다. 도 29에 나타낸 모든 점에서는, 아모퍼스이었다. In-Ge-Zn-0 막이 결정성인 조성 범위는, Zn조성비가 큰 영역에 존재한다. 그 막이 결정성인 영역은, 도 29에 있어서 파선으로 둘러싸여진 음영영역이다. 주목해야 할 것은, In-Ge-Zn-0계 막이 아모퍼스인 상기 조성 범위가, In-Ga-Zn-O계 막이 아모퍼스 상태가 되는 범위보다 넓은 것이다는 것이다. 아모퍼스 조성 범위가 넓은 것은, In-Ge-Zn-0계 재료의 이점의 하나다.
분광 엘립소메트리와 분광 평가에 의해, Ge함유량이 큰 조성1A, 2A, 3A, 4A, 5A 및 1F에 있어서, 광흡수단이 단파장측에 있고 가시영역의 굴절율이 작은 것을 알았다. 즉, 투명한 기판 위에 형성되었을 때에, Ge함유량이 큰 박막은, 그 막이 우수한 투과성을 나타낸다고 하는 이점이 있다.
다음에, 그 저항율의 조성 의존성을 평가했다. 성막시의 산소분압을 제어하기 위해서, Ar+02유량은 20sccm으로 설정된다. In 함유량이 큰 조성에 있어서 저항율이 작고, Ge 및/또는 Zn 함유량이 큰 조성에 있어서 저항율이 큰 것을 알았다. 특히, 저항율의 저감에는 In함유량의 영향이 크다. 이것은, In함유량이 큰 조성에 있어서 산소결손량이 많은 것으로 캐리어 농도가 큰 것, 아울러 전자 이동도가 크다는 사실에 기인한다. Ge함유량이 많은 조성에 있어서는, Ge-0의 결합 에너지가 크기 때문에, 산소 결손이 존재할 가능성이 없다. 다음에, 대기중 300℃에서 어닐링된 박막에 대해서 기술한다. 조성 1D, 2D, 3D, 4D, 5D에 있어서의, 어닐 전 저항율(as-depo)과 어닐 후의 저항율을 표 9와 도 30에 나타낸다.
[표 9]. In-Ge-Zn-O계 박막 저항율
Figure 112010055091252-pct00009
표 9와 도 30에 나타나 있는 바와 같이, 저항율은 어닐에 의해 감소하고, 그 막이 채널층으로서 적합한 반도체 작용을 나타내는 조성 범위를 확대한다.
다음에, 저항율의 Ge함유량 의존성에 대해서 서술한다. 도 31은 저항율의 Ge함유량 의존성을 나타낸다. 여기에서 조성비 Zn/(Zn+In)은 0.4이다. 이 도면으로부터 Ge 함유량이 증가하면 저항율이 커지는 것을 알 수 있다.
다음에, 저항율의 성막시의 산소분압 의존성에 대해서 서술한다. 산소분압에 의해, 캐리어 농도를 제어할 수 있다. 이것은, 아마 주로 산소결손 농도가 산소분압에 의해 제어되기 때문이다. 도 32는, In-Ge-Zn-0막의 캐리어 농도의 산소분압 의존성을 보이고 있다. 산소분압을 정밀하게 제어함으로써, 반도체 특성(캐리어 농도가 약 1014/cm3 내지 1018/cm3)을 갖는 박막을 얻는다. 이러한 상기 박막을 채널층에 적용함으로써 적합한 특성을 나타내는 TFT를 제작한다. 도 32에 나타나 있는 바와 같이, 전형적으로는 0.008Pa의 산소분압에 있어서 반도체 특성을 나타낸 박막을 형성할 수 있다. 상기 막은, 산소분압이 0.01Pa이상에서는 절연체이고, 0.002Pa이하에서는 전도체이어서, 채널층으로서 부적절하다.
적합한 산소분압은, 채널층의 금속조성에 따라 변화된다. 이 때문에, 다른 레벨의 산소분압에서 형성된 막을 검토했다.
도 33은 In-Ge-Zn-0막을 Ar+02의 유량(Ar+02 가스 혼합물이 도 33 및 도 34의 Ar/02로서 도시됨)이 20sccm로 설정되게 형성된 저항율과 10sccm으로 설정되게 형성된 저항율의 비교다. 도 34는 300℃에서 1시간의 어닐링을 행한 후의 막의 저항율을 나타낸다. 이 도면으로부터, Ar+02유량이 작을 때에 저항율이 작은 것을 알 수 있다. 이것은, Ar+02유량이 작을 때에, 산소 결손의 양의 증가의 탓으로 돌릴 수 있다. 도 34에 나타나 있는 바와 같이, 그 어닐링은, 저항율을 낮춘다. 도 35(20sccm)와 도 36(10sccm)의 상 도면에는, 저항율의 작용이 도시되었다.
막이 TFT의 채널층에 적합한 저항율을 나타내는 조성 범위는, 산소분압에 의존해서 이동한다.
(제 6 실시예)
In-Ge-Zn-O TFT의 조성비 의존성
본 실시예는, 제 2 실시예(In-Ge-O TFT의 조성 의존성을 다룬 실시예)에서 이용된 같은 방법으로, In-Ge-Zn-O TFT의 조성 의존성을 검토한 예다. 본 실시예는, TFT 시험 제작의 콤비너토리얼 방법을 적용하고 있다. 채널층의 박막형성 방법은, 제 2 실시예에 준하고 있다. 그 채널층의 막 두께는 약 25nm이다.
이하, In-Ge-Zn-O TFT의 트랜스퍼 특성의 조성 의존성의 결과에 관하여 설명한다. 채널층의 형성에 있어서, Ar+02가스의 유량을 20sccm으로 하고 있다. In이 풍부한 조성(상 도면의 표 2에 있어서 "a"，"i"， 및 "h"로 둘러싸여진 조성 범위)을 갖는 TFT가, 온 전류가 비교적 크고, 전계효과 이동도가 7cm2/VS 이상의 큰 값을 나타내는 것을 알았다. In의 함유량이 지나치게 클 경우(97at％이상)에는, 네가티브의 게이트 전압을 인가함으로써, 포지티브의 게이트 전압이 인가되었을 경우와 같은 정도의 전류가 흐른다. 즉, In의 함유량이 지나치게 큰 TFT는, 트랜지스터 동작을 나타내지 않았다.
채널층의 조성은, 상 도면의 표 2에 있어서 "a"，"i" 및 "h"로 둘러싸여진 범위에 있는 경우에는, 온 전류가 크고, 턴온 전압이 네가티브인 트랜지스터가 얻어진다. Ge의 함유량이 증가함에 따라서, 오프 전류가 감소하고 이동도도 보다 작아진다. 한계치전압은 포지티브의 값이고, 결과적으로, 노멀리 오프 특성(게이트 전압이 인가되지 않은 경우, TFT가 오프 상태가 되고, 전류가 거의 흐르지 않는 특성)을 얻는다. 이러한 특정 예에서, Ge 함유량이 3at％와 25at％의 사이에 있어서, 109이상의 온/오프 전류비와 작은 오프 전류가 얻어지고, 이동도는 3cm2V/s와 16cm2V/s 사이의 값을 얻는다. 이동도가 큰 트랜지스터는, In과 Zn의 함유량이 큰 조성에서 얻어졌다. 바람직한 조성 범위는, Zn/(In+Zn+Ge)가 약 0.65인 Zn이 풍부한 조성영역이며, 전체적으로 양호한 TFT특성을 얻는다. 그 얻어진 이동도, 온/오프 전류비, 한계치전압 및 S값은, 각각 15.65cm2(V?S)-1, 1×1011, 6V, 0.26V/decade이었다. X선 회절의 결과는, 이 바람직한 조성영역에서 In-Ge-Zn-O 막이 아모퍼스인 것이 확인되었다. 한층 더, 대단히 작은 S값을 가진 트랜지스터가, 점 "s"，"u"，"x", "y", "v" 및 "b"로 둘러싸여진 Zn이 풍부한 영역에서 얻어졌다.
"s", "u", "t" 및 "n"으로 둘러싸여진 조성 범위에 있어서, 모든 TFT특성(이동도, 온/오프 전류비, 노멀리 오프 특성)이 양호했다.
저항율이 수 Ω?cm 내지 수백 Ω?cm의 박막을 채널층으로서 사용했을 경우에 TFT동작이 실행 가능한 것이 확인되었다.
다음에, Ar+02유량이 10sccm로 설정된 조건하에 채널층이 형성된 TFT의 TFT특성에 관하여 설명한다. 이와 같이, In-Ge-Zn-0막의 성막시의 산소분압 의존성을 조사하였다. 어닐 처리를 행하지 않은 TFT에 관해서, 산소유량비를 크게 함에 따라서, 온/오프 전류비와 한계치전압은 증가한다. In-Ge-Zn-0막의 저항율은, Ar+02가스유량이 20sccm일 때가 Ar+02가스유량이 10sccm일 때보다 크다. 이 때문에, 트랜지스터 동작이 실행 가능한 조성영역은, In이 풍부한 조성영역을 향해 이동한다. 그에 따라서, 이동도가 큰 TFT를 얻을 수 있다. 성막시의 산소분압이 크면, 어닐 처리를 실시하지 않고 있는 트랜지스터의 한계치전압이 포지티브의 방향으로 이동하는 것을 알았다. 즉, 어닐 처리를 실시하지 않은(as-deposit) 트랜지스터의 성능은, 성막시의 산소분압(산소유량)에 의해 영향을 받는다.
한편, 300℃에서 1시간의 어닐 처리를 실시한 TFT의 성능은, 성막시의 산소분압에 거의 영향을 받지 않았다. 어닐 후의 저항율이 성막시의 산소분압에 의해 영향을 받는 경우에도, TFT특성(온/오프 전류비, 한계치전압, 이동도등)은 거의 변화하지 않았다. 이것은, In-Ge-Zn-0계 TFT가 성막시의 산소분압에 대한 특성 마진이 넓다, 즉 프로세스 마진이 넓은 것을 나타낸다. 이 결과는, 도 37a, 37b, 도 38a, 38b 및 도 39a, 39b에 도시되어 있다. 이것들의 도면에는, 여러가지의 금속 원소 조성에 있어서의, 성막시의 산소분압 변화를 따르는 트랜스퍼 특성의 변화가 도시되어 있다. 1D는, In이 풍부한 조성(In함유량이 60at％이상), 4E는 Zn이 풍부한 조성(Zn함유량이 60at％이상), 3A는 Ge함유량이 약 25at％의 조성이다. 이것들의 조성에 있어서의 TFT특성은, 표 10에 정리되었다.
표 10은, 채널층을 형성할 때 이용된 Ar+02가스(Ar:02=95:5인 Ar+02 혼합물) 유량으로 구성된 여러가지의 채널 조성을 가진 TFT의 조성을 나타낸다. 또한, 표 10은, TFT형성후의 어닐 처리를 하지 않고 평가한 (as-depo)데이터와, 어닐 후에(post anneal) 평가한 데이터를 나타낸다.
[표 10]. 채널 조성으로 분류된 TFT 조성
Figure 112010055091252-pct00010
가장 큰 전계 효과 이동도를 얻은 조성영역은, In이 풍부한 조성영역과 Zn이 풍부한 조성영역이다. 예를 들면, Ar+02=10sccm에서 증착되고 어닐후의 TFT에 대해, 11.5cm2(V?S)-1이라고 하는 높은 이동도를 가진 박막트랜지스터가, Zn이 62at％이고, In이 33at％이며, Ge가 5at％인, 즉 Zn 함유량이 어떠한 다른 원소의 함유량보다 큰 조성비에서 얻어졌다. 상기 얻어진 온/오프 전류비, 턴온 전압(Von) 및 S값은, 각각 1×1011, -0.7V, 및 O.6V/decade이었다. 채널층 성막시의 Ar+02가스 유량비를 20sccm으로 변경했을 때에 얻어진 특성은, 거의 같은 특성이었다.
다음에, 여러가지의 Ge조성비의 채널을 갖는 In-Ge-Zn-O TFT에 대해서, 도 40과 표 11을 참조하여 비교 설명한다. Ge/(In+Ge+Zn)=25at％로서 표현된 Ge함유량을 갖는 트랜지스터를 평가한 결과, 전계 효과 이동도 ～3cm2/Vs를 갖는 것을 알았다. Ge함유량이 5at％의 산화물을 사용한 경우, 12cm2/Vs을 초과하는 전계 효과 이동도를 얻었다. 즉, Ge함유량을 감소하면, 전계 효과 이동도가 커진다.
[표 11]. 이동도의 Ge함유량 의존성: Zn/In 함유량이 2정도임.
Figure 112010055091252-pct00011
한계치전압이 OV이상인 박막트랜지스터를 사용하면, 전자회로를 구성하는 것이 용이해진다, 도 41과 표 12는, In-Ge-Zn-0계 TFT의 턴온 전압 Von의 Ge함유량 의존성을 보이고 있다. 여기에서 Zn/In조성비는 고정되어 있다. 도 41에 나타나 있는 바와 같이, 포지티브의 턴온 전압Von, 이에 따라서 포지티브의 한계치전압을 갖는 TFT는, Zn/In ～2 및 Ge/(Zn+In+Ge)이 0.03이상 0.5이하일 때 얻어진다. Ge 함유량이 5at％일 때, Von은 2.4이며, Ge함유량이 25at％까지 증가함에 따라서, Von은 포지티브의 큰 값 10.3으로 이동한다. 즉, Ge함유량을 증가시킴으로써 용이하게 노멀리 오프형 트랜지스터를 얻는다. 턴온 전압Von 및 한계치전압Vth는, Ge함유량이 증가함에 따라서, 보다 포지티브값으로 이동한다.
[표 12]. Von(V)의 Ge함유량 의존성: Zn/In비는 2정도임.
Figure 112010055091252-pct00012
고성능의 스위칭소자에는, 온/오프 전류비가 높은 것이 요구된다. 도 42와 표 13은 온/오프 전류비에 대한 구성요소로서 Ge를 첨가하는 것의 효과를 보이고 있다. Ge 함유량이 25at％까지 증가함에 따라서, 온/오프 전류비는 1E+10까지 감소한다. 일반적으로, In-Ge-Zn-0계의 TFT는 큰 온/오프 전류비를 나타내지만, 그 값은, 일반적으로 대단히 큰 온/오프 전류비인 Ge 함유량을 크게 함에 따라 감소하고, 그 Ge함유량을 증가시킴으로써 특히 큰 온/오프 전류비를 가질 수 있다.
[표 13]. 온/오프 전류비의 Ge함유량 의존성
Figure 112010055091252-pct00013
다음에, Ge를 S값에 대한 구성요소로서 첨가하는 것의 효과에 관하여 설명한다. 도 43a, 43b와, 표 14와 표 15는, In-Ge-Zn-0계 TFT의 S값(V/dec)의 Ge함유량 의존성을 보이고 있다. 도 43a의 데이터와 표 14의 데이터는 Zn/In조성비가 약 0.4일 경우 얻어지고, 도 43b의 데이터와 표 15의 데이터는 Zn/In조성비가 약 2일 경우 얻어진다. In이 풍부한 조성을 갖는 TFT(도 43a)와 Zn이 풍부한 조성을 갖는 TFT(도 43b)의 경향이 다른 것을 이 도면들로부터 알 수 있다..
Zn/In이 약 0.4이고 Ge함유량이 약 5at％인 경우에, S값은 0.9정도이다. Zn/In이 약 0.4이고 Ge함유량이 약 25at％인 경우에, S값은 0.5V/dec이다. 즉, In이 풍부한 조성에서는, 그 S값은 Ge함유량의 증가에 따라 감소한다.
[표 14]. Zn/In=0.4에서 S값(V/dec) 대 Ge함유량
Figure 112010055091252-pct00014
Zn함유량이 큰 조성에 대한 Ge의 효과에 관해서는 도 43b와 표 15에 도시되었다. Zn/In이 약 2이고 Ge함유량이 5at％일 경우, S값은 약 0.5이다. Ge 함유량이 25at％까지 증가함에 따라서, S값은 약 1.3까지 증가한다. 즉, Zn함유량이 큰 조성의 TFT에 있어서, S값은 Ge함유량의 증가와 함께 증가한다.
[표 15]. S값의 Ge함유량 의존성: Zn/In비가 2정도임.
Figure 112010055091252-pct00015
그 결과, Ge함유량을 절감함에 따라서, 전계 효과 이동도(μFE, cm2/Vs)와 온/오프 전류비는 증가하고, Vth는 네가티브의 방향으로 이동한다. 한편, In함유량이 45at％인 경우(In/(In+Ge+Zn)<0.45), Ge함유량의 증는 S값을 증가시킨다.
이동도는, TFT특성 파라미터 중에서 가장 중요한 항목의 하나인데, 왜냐하면, 이동도는 반도체 채널층의 성능, 특히 전류구동능력과 최대 구동주파수에 기여하기 때문이다. 실제로, 액정표시장치에 사용하기 위한 TFT는, 0.1cm2/V-s이상의 이동도가 요구되고, 또 유기EL 디스플레이에 사용하기 위한 TFT는 1cm2/V-s이상의 이동도가 필요하다. 상기 필요한 이동도는, 응용에 따라 변화된다. 본 발명에 있어서, 조성비 Zn/(Zn+In)이 0.10이상 0.86이하이고, Ge/(Ge+In+Zn)로 표현된 Ge함유량이 0.03이상 0.3이하인 경우에, 유기EL 디바이스를 구동하기에 아주 충분한 이동도를 얻는다. 조성비In/(In+Ge)가 0.10이상 0.75이하이, Ge/(Ge+In+Zn)로 표현된 Ge함유량이 0.03이상 0.15이하일 때 양호한 TFT특성을 얻어, 조성 마진이 바람직하다.
그러므로, 고이동도와 작은 S값을 가진 박막트랜지스터를 얻기 위해서는, Ge함유량은 적은쪽이 바람직하다. 이 관점에서, Ge/(Ge+In+Zn)로 나타낸 Ge함유량은 0.3이하인 것이 바람직하고, 보다 바람직하게는 0.03이상 0.15이하다. Zn함유량이 Oat％인 In-Ge-0을 사용한 TFT의 TFT특성은, 도 44에 나타나 있는 바와 같이, In함유량이 증가함에 따라서, 이동도와 S값이 증가하고, 한계치전압이 네가티브의 방향으로 이동한다. 그 TFT는, In/(In+Ge)로 표현된 조성비가 0.9이하일 때, 작은 S값을 얻는다. 덧붙여, In/(In+Ge)가 0.50이상 O.85이하일 때, 대단히 작은 S값을 가진 TFT를 얻는다.
다음에, Ge함유량을 고정했을 때에, Zn/In비에 대한 TFT특성의 작용에 관한 실험 결과를 설명한다.
도 45와 표 16은 전계 효과 이동도μFE의 Zn/In비 의존성을 보이고 있다. 여기에서, Ge함유량은 8.5at％이다. 이동도는, Zn을 고농도로 할 경우와, In을 고농도로 함유할 경우에 크다.
[표 16]. 전계 효과 이동도의 Zn/In비 의존성.
Ge 함유량은 8.5at%다.
Figure 112010055091252-pct00016
도 46과 표 17은 Von의 Zn/In비 의존성을 나타낸다.
[표 17]. Von의 Zn/In비 의존성. Ge 함유량은 8.5at%다.
Figure 112010055091252-pct00017
Zn/In비가 1보다 작으면 Von이 네가티브의 값이 되는 것을 알 수 있다. Zn/In비가 1보다 커짐에 따라서, Von(Vth도 마찬가지)이 포지티브의 값을 나타내기 시작한다.
도 47과 표 18은 온/오프 전류비의 Zn/In비 의존성을 보이고 있다.
[표 18]. 온/오프 전류비의 Zn/In비 의존성. Ge 함유량은 8.5at%다.
Figure 112010055091252-pct00018
이 도면으로부터 넓은 조성 범위에 걸쳐 1010이상의 큰 온/오프 전류비를 얻는 것을 알 수 있다. 온/오프 전류비는, Zn/In비가 상승함에 따라 단조적으로 증가한다.
도 48과 표 19는 S값의 Zn/In비 의존성을 보이고 있다. 이 도면으로부터 S값은 Zn/In비에 대해서 단조적으로 증가하는 것을 알 수 있다.
[표 19]. S값의 Zn/In비 의존성. Ge 함유량은 8.5at%다.
Figure 112010055091252-pct00019
다음에, 채널층 형성시의 산소유량을 한층 더 늘려, Ar+02유량이 40sccm 및 50sccm으로 설정된 In-Ge-Zn-O TFT를 작성했다. Ge 함유량이 큰 조성을 갖는 TFT에 있어서는, 게이트 전류를 인가함에도 불구하고 전류가 상승하지 않았고, TFT는 스위칭 특성을 나타내지 않았다. Ge 함유량이 적은 조성에 있어서는, 큰 전계 효과 이동도와 작은 S값을 얻었다. 이 얻어진 특성값은, Ar+02유량이 20sccm로 설정되었을 때와 손색 없었다. 특히, 그 TFT는, Ge함유량이 15at％이하일 때, 7cm2/Vs이상의 전계 효과 이동도와 1V/decade이하의 S값을 나타냈다.
이하에, 본 실시예의 결과, 즉 In-Ge-Zn-O TFT의 조성 의존성에 대해서 간결하게 요약한다.
In이 풍부한 조성(상 도면의 표 2에서 "a"，"i" 및 "h"로 둘러싸여진 영역)에 있어서, 이동도와 온/오프 전류비가 크고, 히스테리시스가 작고, Von은 네가티브이다.
Ge가 풍부한 조성("h", "v"，"c" 및 "d"로 둘러싸여진 영역)에 있어서, 오프 전류가 작고(<1014A), 온/오프 전류비가 크고, 한계치전압이 포지티브이다. 광에 대한 안정성과 광 투과성이 우수하다.
Zn이 풍부한 조성("s"，"u"，"v" 및 "b"로 둘러싸여진 영역)에 있어서, 이동도와 온/오프 전류비가 크고, 오프 전류와 S값이 비교적 작고, 구동안정성이 비교적 좋다.
다음에, 성막시의 산소분압의 영향에 관해서 언급한다.
성막시의 산소분압을 증가하면, 어닐 처리를 실시하지 않은 경우에는, 트랜지스터 동작 가능한 조성영역은 In이 풍부한 측으로 이동한다. 이것은, 이동도를 증가시키는 관점에서 유리하다. 그렇지만, 어닐 처리를 실시했을 경우에는, 성막시의 산소분압의 영향은 크지 않다.
다음에, DC구동 안정성의 평가를 행한 결과에 관하여 설명한다. 800 초동안 12V의 게이트 전압VG과 6V의 소스-드레인 전압VD의 직류 스트레스를 인가하여, 스트레스 전후에서 TFT특성을 비교 평가했다. 도 49a와 도 49b는 스트레스 전후의 트랜스퍼 특성을 보이고 있다. 여기에서, 조성비 In:Ge:Zn이 42:13:45와 32:8:60로 설정된다. 전자 및 후자에서는, 한계치전압이, 각각 1.48V와 0.45V의 포지티브측으로의 시프트가 관측되었다. 양호한 구동 안정성은, Zn함유량이 클 때에 얻어진다.
표 20은, 여러가지의 In-Ge-Zn-0 채널을 가진 TFT의 특성 일람이다. 표 20에서 "-"는 미검토의 항목을 가리킨다.
[표 20]. In-Ge-Zn-0계 TFT특성 일람
Figure 112010056649296-pct00081
(제 7 실시예)
In-Ge-Zn-0계의 TFT II의 조성비 의존성
본 실시예는, In-Ge-Zn-0계의 TFT에 있어서, Ge함유량이 3at％로부터 15at％의 범위(제 6 실시예와 비교하여 보다 작은 Ge함유량의 범위)에서의 조성 의존성을 검토한 예다. 이 조성 범위에서 양호한 경시적 안정성과 적합한 특성을 나타내는 TFT를 얻는다. 아울러, 소자간의 변동과 로트(lot)간 q변동이 작아서, 재현성이 우수한 TFT를 제작할 수 있다.
In-Ge-Zn-0박막은, 제 4 실시예에서 기재된 장치와 같은 장치를 이용하여 형성되었다. 표 21은, 박막 형성 조건을 나타낸다.
[표 21]. 성막 조건
Figure 112010055091252-pct00021
In-Ge-Zn-0막의 저항율 In-Ge조성비 의존성(Zn함유량은 고정)을 평가하면, In-Ge-0계 박막과 같은 경향을 나타내는 것을 알았다. 도 50은, In-Ge-0계 막의 저항율의 In/(In+Ge)조성비 의존성과 In-Ge-Zn-0계 막의 In/(In+Ge)조성비 의존성을 비교한 도면이다. In-Ge-Zn-0계 막에서의 Zn 함유량은 0at％와 25at％이다. 도 50으로부터, In/(In+Ge)조성비가 마찬가지일 때, In-Ge-Zn-0계 막의 저항율은 In-Ge-0계 막의 저항율보다도 큰 것을 알 수 있다. 따라서, In-Ge-Zn-0계 막은, In-Ge-0계 막보다도, TFT의 채널에 적합한 저항율(수Ω?cm 내지 수 100 Ω?cm)을 나타내는 조성 범위가 넓다.
또한, In-Ge-Zn-0계 막의 저항율은 경시적 안정성이 높다. 특히, In이 풍부한 조성(In/(In+Ge)≥0.85)에 있어서, In-Ge-Zn-0계 막의 저항율은, In-Ge-0계 막의 저항율보다 안정하다. In-Ge-Zn-O TFT(Zn/(In+Ge+Zn)=0.25, 0.95≥In/(In+Ge)≥0.85)의 트랜스퍼 특성을 TFT 작성 직후와 3개월후에 비교평가한 결과를 도 51a 내지 51c에 나타낸다. 이 도면으로부터, 상기 조성의 TFT는, 경시적 안정성을 갖는 것을 알 수 있다.
다음에, In-Ge-Zn-O TFT의 조성 의존성(Ge-비는 3at％ 내지 15at％)의 검토 결과를 나타낸다. TFT의 구조는 제 6 실시예와 같다.
In-Ge-Zn-0계의 채널층을 사용함으로써 같은 특성을 나타내는 TFT를 재현성 좋게 성공적으로 작성하였다. 특히, In함유량이 65at％이상 33at％이하의 조성이고 Ge함유량이 10at％인 조성에 있어서, 이동도의 재현성은 좋고, 10cm2/Vs이상의 이동도를 얻었다. 그 TFT는, 이동도, 온/오프 전류비, 한계치 및 S값의 관점에서, In:Ge:Zn이 33:3:64일 때 가장 좋은 특성을 나타냈다. 가장 좋은 이동도, 온/오프 전류비, S값, 턴온 전압 및 한계치전압은, 각각 15.65cm2/Vs, 1011, 0.26V/decade, 0.1V 및 6V이었다. 이 가장 좋은 조성을 갖는 소자의 트랜스퍼 특성을 도 52에 나타낸다. 이렇게, In-Ge-Zn-0계 채널을 사용함으로써 대단히 높은 특성의 TFT를 제작한다.
특허문헌1에는, In-Ga-Zn-0계 재료의 바람직한 조성으로서 In:Ga:Zn=38:5:57이 적혀 있다. In-Ge-Zn-0계 재료의 가장 바람직한 조성은, Zn:In:Ge=64:33:3이다. 이 조성은, Zn함유량이, In-Ga-Zn-0계 재료의 적합한 조성보다도 크기 때문에, 뛰어난 비용성능을 갖는다.
다음에, In-Ge-Zn-0막의 경시적 안정성을 조사하기 위해서, 그 막을, 대기중 보관에 의한 저항율 변화를 평가했다. 도 54는, In:Ge:Zn=33:3:64의 시간에 따른 저항율의 변화를 나타낸다. 시간에 따른 저항율의 주목할 만한 변화가 없다는 것을 알았다. 따라서, Ge함유량이 3at％이상이면, Zn/In의 값에 상관없이 대기중에 6개월 보관후에 저항율이 거의 변화하지 않는 것을 안다. 도 53은, Ge함유량이 5at％의 막의 저항율의 경시변화를 도시한 도면이다. 여러가지의 Zn/In조성비의 데이터가 도 53에 도시되어 있다. 여러 가지의 Zn/In비에 대한 저항율은, Ge=5at％만큼 작은 것이 첨가되면, 시간에 따라 변화하지 않는 것을 안다.
다음에, In-Ge-Zn-0 TFT의 특성의 경시적 안정성을 조사했다. 도 55a, 55b 및 55c는, 트랜스퍼 특성의 경시적 안정성을 나타낸다. 따라서, 조성이 In:Ge:Zn=70:5:25일 때 한계치전압과 온/오프 전류비등의 TFT특성은 거의 변하지 않았다. 한편, 조성이 In:Ge:Zn=33:5:62일 때, 한계치전압이 포지티브의 보다 작은 값으로의 시프트가 확인되었다. 그렇지만, 이 한계치전압Vth의 변동은 특정 기간 후 멈추었고, 그 후, 안정한 노멀리 오프 특성을 나타내는 것을 알았다. Ge 함유량을 13at％로 늘리면, Zn조성비가 큰 TFT의 환경 안정성을 보다 더 향상시킬 수 있다.
다음에, 노멀리 오프 특성을 나타내는 In-Ge-Zn-O TFT에 대해서 서술한다. 이 결과는 도 56에 볼 수 있다. 도 56은, 한계치전압이 Ge조성비로 제어 가능한 것을 보이고 있다. Ge 함유량이 커지면, 한계치전압이 포지티브의 방향으로 이동한다. 한계치전압의 포지티브 값이 작은 조성 범위에 관해서, Ge함유량이 3at％와 15at％의 사이에 있다.
이와 같이 In-Ge-Zn-O TFT는, Ge함유량이 3at％ 내지 15at％의 범위에 있어서, 양호한 특성을 얻는 것이 가능하고, 특성 변동은 소자간 및 로트간 작다. 특히, In:Ge:Zn 조성비가 33:3:64인 산화물을 TFT의 채널층에 적용했을 때에, 경시적 안정성에 뛰어난 고성능의 TFT를 얻는다.
표 22는, TFT특성의 일람을 나타낸다. 표 22에는, 여러가지의 조성비에 있어서의 전계 효과 이동도, S값 및 한계치전압이 적혀 있다. 또한, 표 22는, 제작 직후의 소자 특성과 그 제작 후 3개월후의 소자 특성이 적혀 있다. 이 표로부터, TFT 특성이, 넓은 조성 범위에 걸쳐 장기간 안정한 것을 알 수 있다.
[표 22]. TFT 특성 일람. 제작 직후와 3개월 후간의 비교
Figure 112010055091252-pct00022
3원상도의 표 2를 참조하여 요약하면, "h"，"i"，"n" 및 "t"로 둘러싸여진 조성 범위의 박막을 TFT의 채널층으로서 사용함으로써 높은 온/오프 전류비와 양호한 이동도를 갖는 노멀리 오프형의 TFT를 얻을 수 있다. 특히, 온/오프 전류비가 109이상이고 전계 효과 이동도가 7cm2/Vs이상의 TFT를 얻을 수 있다.
한층 더, 상기 조성 범위 내이고, "s"，"u"，"t" 및 "n"으로 둘러싸여진 음영 영역에서의 조성 범위의 In-Ge-Zn-0막을 채널층으로서 사용할 수 있는 경우, 대단히 뛰어난 성능과 DC구동 스트레스 내성을 겸비한 TFT를 얻을 수 있다. 특히, 그 얻어진 TFT는, 노멀리 오프 특성을 나타내고, 온/오프 전류비가 1010이상이며, 전계 효과 이동도가 10cm2/Vs이상이며, S값이 0.5V/decade이하이며, DC구동 스트레스에 의해 한계치가 1V이하만큼만 변화할 수 있다.
상술한 것처럼, 본 발명의 박막은, 저온에서 형성될 수 있고, 아모퍼스이므로, PET막을 포함하는 플렉시블 재료 위에 전계 효과형 트랜지스터를 형성할 수 있다.
따라서, 본 발명의 전계 효과형 트랜지스터는, LCD 및 유기EL 디스플레이의 스위칭소자로서 이용될 수 있다. 한층 더, 본 발명의 전계 효과형 트랜지스터는, 플렉시블 디스플레이, IC카드 및 IC 태그를 포함하는 투명(시쓰루(see-through))형 디스플레이 분야에서 넓은 범위의 용도의 가능성을 갖는다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.
본 출원은, 2008년 1월 31일에 출원된 일본특허출원번호 2008-021009와, 2009년 1월 27일에 출원된 일본특허출원번호 2009-015692의 이점을 청구하고, 여기에 전체적으로 참고로 포함된다.

Claims (23)

  1. 기판 위에 형성된 게이트 전극, 게이트 절연층, 채널층, 소스 전극 및 드레인 전극을 구비한 박막트랜지스터로서,
    상기 채널층은 인듐, 게르마늄 및 산소를 포함하고,
    상기 채널층에 있어서의 In/(In+Ge)로 나타낸 조성비는 0.5이상 0.75이하이고,
    상기 박막트랜지스터의 S값은 0.55V/dec이하인, 박막트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 채널층의 비저항은, 103Ω?cm 내지 106Ω?cm인, 박막트랜지스터.
  7. 제 1 항에 있어서,
    상기 채널층은 아모퍼스인, 박막트랜지스터.
  8. 제 1 항에 있어서,
    상기 게이트 절연층은, 실리콘 산화물로 이루어진, 박막트랜지스터.
  9. 청구항 1에 기재된 박막트랜지스터와,
    상기 박막트랜지스터에 의해 구동되는 유기발광 다이오드를 구비한, 표시장치.
  10. Zn, In 및 Ge를 함유한 산화물로 형성된 채널을 가진 전계 효과형 트랜지스터로서,
    상기 산화물의 조성이, 표 2에 있어서, s, u, x, y, v 및 b로 둘러싸여진 범위 내에 있고,
    상기 전계 효과형 트랜지스터의 S값은 0.55V/dec이하인, 전계 효과형 트랜지스터.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제 10 항에 있어서,
    오프 전류가 10-13(A)이하인, 전계 효과형 트랜지스터.
  19. 제 10 항에 있어서,
    상기 산화물이 아모퍼스인, 전계 효과형 트랜지스터.
  20. 제 10 항에 있어서,
    게이트 절연층을 더 포함하고,
    상기 게이트 절연층이 산화실리콘으로 이루어진, 전계 효과형 트랜지스터.
  21. 청구항 10에 기재된 전계 효과형 트랜지스터와,
    유기발광 다이오드를 구비한, 표시장치.
  22. 삭제
  23. 삭제
KR1020107018931A 2008-01-31 2009-01-30 산화물 반도체를 사용한 박막트랜지스터 및 표시장치 KR101201825B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-021009 2008-01-31
JP2008021009 2008-01-31
JPJP-P-2009-015692 2009-01-27
JP2009015692A JP2009206508A (ja) 2008-01-31 2009-01-27 薄膜トランジスタ及び表示装置
PCT/JP2009/052013 WO2009096608A1 (en) 2008-01-31 2009-01-30 Thin film transistor using an oxide semiconductor and display

Publications (2)

Publication Number Publication Date
KR20100107058A KR20100107058A (ko) 2010-10-04
KR101201825B1 true KR101201825B1 (ko) 2012-11-15

Family

ID=40602682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018931A KR101201825B1 (ko) 2008-01-31 2009-01-30 산화물 반도체를 사용한 박막트랜지스터 및 표시장치

Country Status (7)

Country Link
US (1) US8742412B2 (ko)
EP (1) EP2248179A1 (ko)
JP (1) JP2009206508A (ko)
KR (1) KR101201825B1 (ko)
CN (1) CN101933150B (ko)
TW (1) TWI422942B (ko)
WO (1) WO2009096608A1 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716292B2 (ja) * 1988-08-12 1995-02-22 株式会社テック ワイヤ駆動装置
JP5629999B2 (ja) * 2009-09-29 2014-11-26 大日本印刷株式会社 Ｉｃタグ及びその製造方法
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104992980B (zh) * 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
CN102668062B (zh) 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
KR101789309B1 (ko) 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494594B1 (en) * 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
MY180559A (en) * 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
WO2011052367A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055660A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055626A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
KR101747158B1 (ko) * 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20230173233A (ko) * 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011062068A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101911382B1 (ko) * 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800038B1 (ko) * 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2011074590A1 (en) 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
EP2513966B1 (en) * 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102667910B (zh) 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
KR20120101716A (ko) 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
EP2519972B1 (en) 2009-12-28 2019-06-12 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN105702631B (zh) 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
WO2011093506A1 (ja) * 2010-02-01 2011-08-04 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
KR101926336B1 (ko) 2010-02-05 2019-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101924318B1 (ko) * 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102792677B (zh) * 2010-03-08 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101769970B1 (ko) 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101891065B1 (ko) * 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
CN102812547B (zh) 2010-03-19 2015-09-09 株式会社半导体能源研究所 半导体装置
KR101904445B1 (ko) * 2010-04-16 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101881729B1 (ko) * 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR101652786B1 (ko) 2010-04-22 2016-09-12 삼성전자주식회사 단순화된 광센싱 회로 및 상기 광센싱 회로를 채용한 리모트 광터치 패널 및 영상 획득 장치
US9891102B2 (en) 2010-04-22 2018-02-13 Samsung Electronics Co., Ltd. Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102434906B1 (ko) 2010-04-23 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8890555B2 (en) * 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008390A1 (en) * 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI572009B (zh) * 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102088462B1 (ko) * 2013-07-03 2020-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014006046T5 (de) * 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102327087B1 (ko) * 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US10439068B2 (en) 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018168984A1 (ja) * 2017-03-17 2018-09-20 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
US11581334B2 (en) * 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199880A1 (en) * 2004-03-12 2005-09-15 Hoffman Randy L. Semiconductor device
US20060110867A1 (en) * 2004-11-10 2006-05-25 Canon Kabushiki Kaisha Field effect transistor manufacturing method

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US6231412B1 (en) * 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
JP3833131B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光伝送装置
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4660667B2 (ja) * 2004-03-09 2011-03-30 出光興産株式会社 Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US8314420B2 (en) * 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP2008021009A (ja) 2006-07-11 2008-01-31 Fuji Xerox Co Ltd バーコード認識装置、方法及びプログラム
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009015692A (ja) 2007-07-06 2009-01-22 Namco Bandai Games Inc 情報読取システム、プログラム、及び情報記憶媒体
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050199880A1 (en) * 2004-03-12 2005-09-15 Hoffman Randy L. Semiconductor device
US20060110867A1 (en) * 2004-11-10 2006-05-25 Canon Kabushiki Kaisha Field effect transistor manufacturing method

Also Published As

Publication number Publication date
WO2009096608A1 (en) 2009-08-06
TW200947088A (en) 2009-11-16
CN101933150A (zh) 2010-12-29
US8742412B2 (en) 2014-06-03
KR20100107058A (ko) 2010-10-04
EP2248179A1 (en) 2010-11-10
CN101933150B (zh) 2012-12-26
TWI422942B (zh) 2014-01-11
US20110175081A1 (en) 2011-07-21
JP2009206508A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
KR101201825B1 (ko) 산화물 반도체를 사용한 박막트랜지스터 및 표시장치
JP5393058B2 (ja) 電界効果型トランジスタ
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
US7906780B2 (en) Field effect transistor
KR101186858B1 (ko) 아모퍼스 산화물을 사용한 전계 효과형 트랜지스터
EP1984954B1 (en) Field effect transistor using oxide film for channel and method of manufacturing the same
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
JP5213429B2 (ja) 電界効果型トランジスタ
CN102867855B (zh) 薄膜晶体管及其制造方法
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
US20070241327A1 (en) Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
WO2007078306A1 (en) HIGH K-GATE OXIDE TFTs BUILT ON TRANSPARENT GLASS OR TRANSPARENT FLEXIBLE POLYMER SUBSTRATE

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 8