KR101194020B1 - 반도체 장치 제조 방법 - Google Patents
반도체 장치 제조 방법 Download PDFInfo
- Publication number
- KR101194020B1 KR101194020B1 KR1020050061712A KR20050061712A KR101194020B1 KR 101194020 B1 KR101194020 B1 KR 101194020B1 KR 1020050061712 A KR1020050061712 A KR 1020050061712A KR 20050061712 A KR20050061712 A KR 20050061712A KR 101194020 B1 KR101194020 B1 KR 101194020B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- etching
- etch
- wafer
- chamber
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000919 ceramic Substances 0.000 claims abstract description 22
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims abstract 3
- 238000005108 dry cleaning Methods 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 abstract description 19
- 239000006227 byproduct Substances 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 7
- 230000009977 dual effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 24
- 239000007789 gas Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
- H01J37/32862—In situ cleaning of vessels and/or internal parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 게이트 전극 식각시 발생하는 이물을 제거하여 반응 챔버 내의 부산물 증착을 억제하므로써 공정 효율을 증대시키는데 적합한 반도체 장치 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 장치 제조 방법은 산화이트리움이 코팅된 세라믹 돔을 갖는 챔버 내에 웨이퍼를 로딩하는 단계; 상기 웨이퍼 상에 형성된 게이트 식각시 식각 잔유물이 발생하는 단계; 상기 SF6가스를 메인으로 하는 식각 가스를 이용하여 상기 식각 잔유물을 제거하는 단계; 및 원복 공정을 실시하는 단계를 포함한다.
듀얼 게이트, 건식 세정, 습식 세정, 챔버, 폴리머
Description
도 1은 종래 기술에 따른 식각 챔버의 단면도,
도 2는 누적된 웨이퍼 수에 따른 식각 파티클 수를 나타낸 그래프,
도 3은 본 발명에 따른 식각 챔버의 단면도,
도 4는 압력 조건에 따른 세정 위치를 나타낸 세라믹 돔,
도 5는 세라믹 돔의 상태 비교를 나타낸 TEM 사진,
도 6은 Al2O3가 코팅된 돔과 본 발명에 따라 Y2O3가 코팅된 돔을 적용했을 때의 비교 그래프,
도 7은 본 발명의 효과를 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명
31 : 정전기척 32 : 웨이퍼
33 : 웨이퍼 측벽 34 : 챔버 돔
35 : 안테나 코일 36 : 소스 전압 인가 단자
37 : 베이스 전압 인가 단자
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자를 제조하기 위해 포토레지스트 패턴을 이용한 게이트 식각 공정 중에 발생하는 폴리머를 제거하기 위한 반도체 장치 제조 기술에 관한 것이다.
일반적으로 반도체 소자 제조에 사용되는 여러 장치 중에서 식각 장치는 포토레지스트 현상 공정 이후에 포토레지스트 패턴 사이로 노출된 박막을 선택적으로 제거하는 장치로, 식각 방식에 따라 화학 약품에 의한 습식 식각(wet etch) 장치와 가스 반응을 이용하는 건식 식각(dry etch) 장치로 나눌 수 있다.
이중, 건식 식각은 반응 가스를 활성화시켜 플라즈마 상태로 변형함으로서, 플라즈마 상태의 반응 가스가 반도체 웨이퍼의 소정 영역을 식각하는 플라즈마를 이용한 장치가 많이 이용되고 있다.
일반적으로 식각 장치는 내부에 웨이퍼가 놓이는 그리고 하부 전극으로 작용하는 정전척을 구비한 챔버와 챔버를 개폐하는 챔버 덮개를 구비한다. 챔버 덮개는 상부 전극과 반응 가스가 플라즈마 상태로 전환되는 공간을 제공하는 가스 반응부를 갖는다. 그러나, 가스 반응부의 내벽이 플라즈마에 노출되어 벽면에 코팅된 알루미나(Al2O3)막이 벗겨지고, 이것은 공정 불량 및 파티클이 발생 원인이 되므로, 주기적으로 고가의 가스 반응부 전체를 교환해야 하고, 따라서 많은 비용 및 시간이 소요된다.
따라서, 소자의 제조 공정 중 발생하는 이물(byproducts)의 발생이 소자의 제조 공정에 더욱 심각한 영향을 미치기 때문에 이물 발생 억제 방안이 제안되었다.
식각 공정 중 발생한 이물은 공정이 이루어지는 챔버 내의 모든 부분에 증착이 이루어지며 과다하거나 또는 불안전한 증착이 일어나는 부분에서 떨어진 이물 웨이퍼에 디펙트로 작용한다.
한편, 이물은 일반적으로 폴리머(polymer)라고 표현하며 반응 가스와 식각 대상물이 반응하여 발생하는 부산물로서 대부분 장치의 배기구를 통해 펌프로 뽑아내지만 조건에 따라 상당 부분이 챔버내 노출되는 부위에 증착한다.
일반적으로, 고집적 소자의 경우 공정 조건 확보가 곤란하고 특히, 게이트 형성 공정의 경우 게이트 전극(예컨대, 폴리실리콘)의 프로파일과 게이트 산화막의 박막화 경향에 따라 더욱 높은 식각 선택비가 요구되어 다량의 폴리머가 발생하는 식각 공정 조건(chemistry)을 채택하게 되었다.
따라서, 게이트 라인 패터닝시 폴리머 제어는 근본적으로 발생을 억제하기 보다는 폴리머 발생 후 이를 제거 내지는 제어하여야 하는 것이 기술 분야의 추세이다.
종래 기술에서는 게이트 전극을 식각 공정은, 예를 들면 AMAT사의 DPS 다결정 실리콘 식각 장치에 적용된다.
도 1은 식각 챔버내 벽면에 발생되는 폴리머를 나타낸 챔버 내부의 개략도이다.
도 1에 도시된 바와 같이, 반도체 소자 제조시 PR 마스크로 게이트 전극 식각시, 식각 챔버(11) 내에 마련된 정전기척(12) 상에 웨이퍼(13)가 놓여진 상태에서 식각 공정을 실시하면 웨이퍼(13)를 포함한 식각 챔버(11)의 측벽(11a) 및 돔 형태의 상부면(11b) 표면에 폴리머(14)가 잔류하게 된다.
더 자세히는, 웨이퍼(13) 상에 형성된 포토레지스트 및 산화막 성분은 식각되면서 반응부산물 즉, 폴리머(14)를 생성하게 된다. 폴리머(14)는 배기구(도시안함)를 통하여 대부분 식각 챔버 외부로 배출되지만, 일부 폴리머(14)는 챔버 부품표면에 증착되어 고형화된다. 이렇게 고형화된 폴리머(14)는 소정 크기까지 성장하다가 식각되는 웨이퍼(13) 상에 떨어져서 수율 저하를 초래하는 문제가 있다.
일반적으로 포토레지스트 패턴을 식각 마스크로 게이트 전극용 폴리실리콘을 건식 식각할 때, HBr, Cl2, O2 가스를 메인 가스로 사용하고, 식각 후 생성되는 폴리머(14)는 Si(Br,Cl)xOy, CHxOy, AlFx와 같은 혼합물이다.
도 2는 DPS 장치의 누적 진행 웨이퍼 수(x축)에 따른 이물의 측정 결과(y축)로서, 웨이퍼 누적 매수가 400매를 넘어서면 과다 증착된 이물의 낙하가 발생함을 볼 수 있다. 이러한 이물 발생 문제를 해결하기 위해 종래 기술은 장치를 분해하여 세정 후 재조립하여 사용한다.
그러나, 이는 근본적인 원인 제어가 되지 않으며 일정 시점에서 필연적으로 웨이퍼에 이물을 발생시키고 분해 세정 주기가 짧아 비용이 많이 발생하며 생산성 측면에서도 시간적인 손실(loss)이 크다.
상술한 바와 같이, 식각 챔버에서는 습식 세정 후 웨이퍼 식각시 다량의 폴리머가 발생하고, 시간이 경과할 수록 폴리머 발생은 증가한다.
또한, 이러한 폴리머는 웨이퍼 상에 떨어져서 그 부위의 웨이퍼가 식각되는 것을 방해하고 이후 공정에 영향을 미쳐서 수율 저하를 초래하며 또한, 이물 발생을 감소시키기 위한 식각 챔버의 빈번한 습식 세정 및 부품 교체를 해야하므로 장치 유지 비용이 증가하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트 전극 식각시 발생하는 이물을 제거하여 반응 챔버 내의 부산물 증착을 억제하므로써 공정 효율을 증대시키는데 적합한 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 장치 제조 방법은 플라즈마 내식각성이 좋은 물질이 코팅된 세라믹 돔을 갖는 챔버 내에 웨이퍼를 로딩하는 단계, 상기 웨이퍼 상의 게이트 식각시 식각 잔유물이 발생하는 단계 및 상기 SF6가스를 메인으로 하는 식각 가스를 사용하여 상기 식각 잔유물을 제거하는 단계를 포함한다.
또한, 본 발명은 플라즈마 내식각성이 좋은 물질이 코팅된 세라믹 돔을 갖는 챔버 내에 웨이퍼를 로딩하는 단계, 상기 웨이퍼 상에 형성된 게이트 식각시 식각 잔유물이 발생하는 단계, 상기 SF6가스를 메인으로 하는 식각 가스를 이용하여 상기 식각 잔유물을 제거하는 단계, 및 원복 공정을 실시하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 식각 챔버의 단면도이다.
도 3에 도시된 바와 같이, 식각 챔버는 정전기척(31) 상에 웨이퍼(32)가 놓여지고, 식각 챔버의 측벽(33)과 측벽과 연결된 둥근 형태의 세라믹 돔(34), 세라믹 돔(34) 외부 표면에 안테나 코일(35)이 형성되어 있다. 또한, 일부의 안테나 코일(35)과 소스 전압 인가 단자(36)가 연결되어 있고, 정전기척(31)과 베이스 전압 인가 단자(37)가 연결되어 있다.
한편, 세라믹 돔(34)은 플라즈마 내식각성이 좋은 물질인 Y2O3 물질이 코팅된 돔을 사용한다.
따라서, 상기와 같은 식각 챔버를 식각 장비로 이용하여 게이트 전극 식각시 발생하는 폴리머를 제거하기 위한 건식 세정을 실시한다.
따라서, 이러한 폴리머를 제거하기 위해 종래 식각 가스로 사용하는 CF4/Cl2 대비 월등한 식각량을 갖는 SF6/O2 가스를 메인 가스로 하여 건식 세정을 실시하므로써, 챔버 내부를 습식 세정 후와 같은 깨끗한 상태로 되돌린다. 특히, 폴리머 발생의 주요 포인트인 세라믹 돔(34)을 효과적으로 세정할 수 있다.
도 4는 압력 조건에 따른 세정 위치를 나타낸 세라믹 돔의 개략도로써, 압력에 따른 세정 위치를 알 수 있다.
도 4에 도시된 바와 같이, 세라믹 돔 내부에 3mT～90mT의 멀티 스텝을 사용하므로써 세라믹 돔 내의 모든 위치를 균일하게 세정할 수 있다.
이 때, 세라믹 돔 세정 조건으로는 1600W의 소스 압력과 50W의 바이어스 압력이 압력 인가 단자를 통해 50초 동안 인가되고, 시간당 200SF6/50O2의 가스를 주입한다.
도 5는 세라믹 돔의 상태 비교를 나타낸 TEM 사진으로 (a)는 웨이퍼 장착 전 상태를 나타내며 (b)는 웨이퍼 누적 매수가 100매 이상시 증착 상태를 나타내며 (c)는 건식 세정을 적용한 후의 상태를 나타낸다.
한편, 건식 세정 적용시에는 베어 실리콘 웨이퍼(bare Si wafer)를 사용하여 웨이퍼가 놓이는 스테이지(ESC: electroststic chuck)의 데미지를 방지한다. SF6/O2가스를 사용한 건식 세정 후에는 공정 쉬프트(식각율이 떨어지는 현상)가 일어나므 로 이의 원복을 위한 공정을 추가적으로 실시해야 한다.
따라서, 세라믹 돔의 건식 세정 단계의 마지막 스텝에 원복 조건을 삽입하여 실리콘 식각 부산물을 발생시킴으로써 건식 세정에 따른 공정 변동을 최소화하고 바로 제품의 가공이 가능하다.
건식 세정 후 원복 공정 조건은 10mT의 압력에서 500W의 소스 파워, 80W의 바이어스 파워를 인가하고, 100HBr/40Cl2/10He/O2를 100초 동안 주입한다.
도 6은 일반적으로 Al2O3가 코팅된 돔과 본 발명에 따라 Y2O3가 코팅된 돔을 적용했을 때의 비교 그래프이다.
도 6에 따라, SF6 건식 세정은 종래의 Al2O3 세라믹 돔의 표면에 AlFx 계열의 층을 형성하여 후속 증착되는 Si 계열의 부산물과의 안정된 증착층의 형성을 방해하여 이물 발생의 원인이 되므로 플라즈마 특성이 좋은 Y2O3가 코팅된 돔을 사용하여 매 건식 세정시 발생하는 부산물의 안정된 증착을 돕는다. Y2O3를 사용하지 않을 경우 돔의 세정 효과는 차이가 없으나 이물 제어 효과는 없다.
이는, SF6/O2 건식 세정 조건은 챔버 내부 파트가 무엇이든 관계 없이 증착되어 있는 잔유물을 식각해내는 능력이 있으므로, 세정 능력은 돔의 재질과 관계 없는 부분이나, 건식 세정시 돔의 재질에 따른 잔유물의 성분 분석을 보면, Y2O3 적용하였을 때 이물 제어 측면에서 Y2O3가 코팅된 돔과 SF6/O2 건식 세정의 효과가 우 수하기 때문에 Y2O3가 코팅된 돔과 SF6/O2 건식 세정의 조합이 필수적이다.
도 7은 본 발명의 효과를 나타낸 그래프로서, SF6/O2 가스를 사용하여 건식 세정을 실시하였을 때, 식각 파티클이 감소함을 알 수 있다.
한편, 다른 실시예로 SF6/O2 가스외에도, CF4/Cl2/O2 가스를 식각 가스로 하여 건식 세정을 실시할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 습식 세정 주기 단축에 따른 공정 비용 절감, 공정 시간 손실의 감소 및 작업 편의성이 개선되는 효과를 얻을 수 있다.
또한, 생산성이 향상되고, 공정 중 발생하는 이물이 70% 이상 감소되므로써 소자의 수율도 개선되는 효과를 얻을 수 있다.
Claims (11)
- 산화이트리움이 코팅된 세라믹 돔 및 측벽을 갖는 챔버 내에 웨이퍼를 로딩하는 단계;상기 웨이퍼 상의 게이트 식각시 식각 잔유물이 발생하는 단계; 및SF6가스를 메인으로 하는 식각 가스를 사용하여 상기 식각 잔유물을 제거하는 단계;를 포함하고,상기 식각 잔유물을 제거하는 단계는,상기 세라믹 돔 및 상기 측벽의 세정 위치별로 3mT 내지 90mT 범위 내의 다른 압력 조건의 다단계 압력으로 상기 식각 잔유물을 제거하는 반도체 장치 제조 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 식각 가스를 사용하여 상기 식각 잔유물을 제거하는 단계는,상기 SF6 가스에 O2가 혼합된 혼합 가스로 건식 세정하여 상기 식각 잔유물을 제거하는 반도체 장치 제조 방법.
- 제 1 항에 있어서,상기 식각 가스는 소스 파워로 1600Ws, 바이어스 파워로 50Wb를 50 초 동안 상기 세라믹 돔에 주입하는 반도체 장치 제조 방법.
- 산화이트리움이 코팅된 세라믹 돔 및 측벽을 갖는 챔버 내에 웨이퍼를 로딩하는 단계;상기 웨이퍼 상에 형성된 게이트 식각시 식각 잔유물이 발생하는 단계;SF6가스를 메인으로 하는 식각 가스를 이용하여 상기 식각 잔유물을 제거하는 단계; 및원복 공정을 실시하는 단계;를 포함하고,상기 식각 잔유물을 제거하는 단계는,상기 세라믹 돔 및 상기 측벽의 세정 위치별로 3mT 내지 90mT 범위 내의 다른 압력 조건의 다단계 압력으로 상기 식각 잔유물을 제거하는 반도체 장치 제조 방법.
- 삭제
- 삭제
- 제 6 항에 있어서,상기 SF6가스를 메인으로 하는 식각 가스를 사용하여 상기 식각 잔유물을 제거하는 단계는,상기 SF6 가스에 O2가 혼합된 혼합 가스로 건식 세정하여 상기 식각 잔유물을 제거하는 반도체 장치 제조 방법.
- 제 6 항에 있어서,상기 식각 가스는 소스 파워로 1600Ws, 바이어스 파워로 50Wb를 50 초 동안 상기 세라믹 돔에 주입하는 반도체 장치 제조 방법.
- 제 6 항에 있어서,상기 원복 공정을 실시하는 단계는,10mT의 압력으로 500Ws의 소스 파워, 80Wb의 바이서스 파워를 인가하고, 100HBr/40HeO2 가스를 100초 동안 주입하는 조건으로 실시하는 반도체 장치 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050061712A KR101194020B1 (ko) | 2005-07-08 | 2005-07-08 | 반도체 장치 제조 방법 |
| US11/282,810 US7604750B2 (en) | 2005-07-08 | 2005-11-18 | Method for fabricating semiconductor device |
| JP2006001222A JP2007019452A (ja) | 2005-07-08 | 2006-01-06 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050061712A KR101194020B1 (ko) | 2005-07-08 | 2005-07-08 | 반도체 장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070006406A KR20070006406A (ko) | 2007-01-11 |
| KR101194020B1 true KR101194020B1 (ko) | 2012-10-24 |
Family
ID=37618820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050061712A KR101194020B1 (ko) | 2005-07-08 | 2005-07-08 | 반도체 장치 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7604750B2 (ko) |
| JP (1) | JP2007019452A (ko) |
| KR (1) | KR101194020B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425510B2 (en) * | 2006-08-17 | 2008-09-16 | Samsung Electronics Co., Ltd. | Methods of cleaning processing chamber in semiconductor device fabrication equipment |
| JP2015018876A (ja) * | 2013-07-09 | 2015-01-29 | 株式会社アルバック | 反応装置のコンディショニング方法 |
| JP2015088696A (ja) * | 2013-11-01 | 2015-05-07 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| KR101563130B1 (ko) * | 2014-11-07 | 2015-11-09 | 주식회사 펨빅스 | 플라즈마 내식각성이 향상된 공정부품 및 공정부품의 플라즈마 내식각성 강화 처리 방법 |
| CN108878346B (zh) * | 2017-05-10 | 2021-03-02 | 北京北方华创微电子装备有限公司 | 一种解决静电卡盘粘片的工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214372A (ja) * | 1997-12-05 | 1999-08-06 | Samsung Electronics Co Ltd | 高周波プラズマによるチャンバの内部洗浄方法 |
| JP2001520463A (ja) * | 1997-10-21 | 2001-10-30 | アプライド マテリアルズ インコーポレイテッド | エッチングチャンバ洗浄方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2948053B2 (ja) * | 1993-05-20 | 1999-09-13 | 株式会社日立製作所 | プラズマ処理方法 |
| EP0709877A4 (en) * | 1993-05-20 | 1997-11-26 | Hitachi Ltd | PLASMA TREATMENT PROCESS |
| US5781031A (en) * | 1995-11-21 | 1998-07-14 | International Business Machines Corporation | Programmable logic array |
| US5756400A (en) * | 1995-12-08 | 1998-05-26 | Applied Materials, Inc. | Method and apparatus for cleaning by-products from plasma chamber surfaces |
| US6626185B2 (en) * | 1996-06-28 | 2003-09-30 | Lam Research Corporation | Method of depositing a silicon containing layer on a semiconductor substrate |
| US6274058B1 (en) * | 1997-07-11 | 2001-08-14 | Applied Materials, Inc. | Remote plasma cleaning method for processing chambers |
| US6235213B1 (en) * | 1998-05-18 | 2001-05-22 | Micron Technology, Inc. | Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers |
| TW439143B (en) * | 1999-03-01 | 2001-06-07 | United Microelectronics Corp | Method to prevent first-wafer effect |
| JP3310957B2 (ja) * | 1999-08-31 | 2002-08-05 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US6318384B1 (en) * | 1999-09-24 | 2001-11-20 | Applied Materials, Inc. | Self cleaning method of forming deep trenches in silicon substrates |
| JP2002319571A (ja) * | 2001-04-20 | 2002-10-31 | Kawasaki Microelectronics Kk | エッチング槽の前処理方法及び半導体装置の製造方法 |
| JP2003059904A (ja) * | 2001-07-31 | 2003-02-28 | Applied Materials Inc | 半導体製造装置、半導体製造装置のチャンバ、半導体製造装置のチャンバ再生方法 |
| US20030190870A1 (en) * | 2002-04-03 | 2003-10-09 | Applied Materials, Inc. | Cleaning ceramic surfaces |
| JP2004119505A (ja) * | 2002-09-24 | 2004-04-15 | Seiko Epson Corp | 半導体基板製造装置の洗浄方法及びその装置 |
| DE10355395A1 (de) * | 2003-11-25 | 2005-06-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikrostrukturierten Bauelementes und hierdurch hergestelltes mikrostrukturiertes Bauelement |
-
2005
- 2005-07-08 KR KR1020050061712A patent/KR101194020B1/ko active IP Right Grant
- 2005-11-18 US US11/282,810 patent/US7604750B2/en active Active
-
2006
- 2006-01-06 JP JP2006001222A patent/JP2007019452A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001520463A (ja) * | 1997-10-21 | 2001-10-30 | アプライド マテリアルズ インコーポレイテッド | エッチングチャンバ洗浄方法 |
| JPH11214372A (ja) * | 1997-12-05 | 1999-08-06 | Samsung Electronics Co Ltd | 高周波プラズマによるチャンバの内部洗浄方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070006406A (ko) | 2007-01-11 |
| JP2007019452A (ja) | 2007-01-25 |
| US7604750B2 (en) | 2009-10-20 |
| US20070010096A1 (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6926014B2 (en) | Method for cleaning a plasma chamber | |
| TWI430361B (zh) | Plasma processing device and plasma processing method | |
| KR100881045B1 (ko) | 챔버 내 잔여물의 2단계 플라즈마 세정 | |
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| JP2001523044A (ja) | 自動洗浄エッチングプロセス | |
| WO2003090267A1 (en) | Method for removing photoresist and etch residues | |
| KR101194020B1 (ko) | 반도체 장치 제조 방법 | |
| US7309655B2 (en) | Etching method in a semiconductor processing and etching system for performing the same | |
| TWI576908B (zh) | 高壓斜角蝕刻製程 | |
| TWI650813B (zh) | 電漿處理方法 | |
| US20150079790A1 (en) | Semiconductor device manufacturing method | |
| US7425510B2 (en) | Methods of cleaning processing chamber in semiconductor device fabrication equipment | |
| KR100794538B1 (ko) | 잔류 포토레지스트 및 잔여 측벽 패시베이션을 제거하는인시츄 포스트 에칭방법 | |
| US6921493B2 (en) | Method of processing substrates | |
| KR100722128B1 (ko) | 반도체 소자 제조방법 | |
| US6544896B1 (en) | Method for enhancing etching of TiSix | |
| US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
| CN214672495U (zh) | 等离子体刻蚀装置 | |
| KR20010004243A (ko) | 반도체 제조 장비의 플라즈마 챔버 클리닝 방법 | |
| TWI837304B (zh) | 電漿處理方法及電漿處理裝置 | |
| KR20030085879A (ko) | 반도체소자 제조용 건식식각장치의 세정방법 | |
| KR100511918B1 (ko) | 웨이퍼 엣지 처리장치 | |
| US20120205045A1 (en) | Semiconductor machine and cleaning process thereof | |
| JP2001308068A (ja) | エッチング装置のチャンバークリーニング方法 | |
| KR100575856B1 (ko) | 식각챔버내 이물질발생 방지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 8 |