KR101191404B1 - 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치 - Google Patents

실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치 Download PDF

Info

Publication number
KR101191404B1
KR101191404B1 KR1020060003547A KR20060003547A KR101191404B1 KR 101191404 B1 KR101191404 B1 KR 101191404B1 KR 1020060003547 A KR1020060003547 A KR 1020060003547A KR 20060003547 A KR20060003547 A KR 20060003547A KR 101191404 B1 KR101191404 B1 KR 101191404B1
Authority
KR
South Korea
Prior art keywords
slit
slit group
slits
respect
mask
Prior art date
Application number
KR1020060003547A
Other languages
English (en)
Other versions
KR20070075130A (ko
Inventor
주승용
강명구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060003547A priority Critical patent/KR101191404B1/ko
Priority to CN2006101712390A priority patent/CN101000868B/zh
Priority to JP2007004938A priority patent/JP5456236B2/ja
Priority to US11/653,667 priority patent/US7892704B2/en
Publication of KR20070075130A publication Critical patent/KR20070075130A/ko
Application granted granted Critical
Publication of KR101191404B1 publication Critical patent/KR101191404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H3/00—Mechanisms for operating contacts
    • H01H3/02—Operating parts, i.e. for operating driving mechanism by a mechanical force external to the switch
    • H01H3/20—Operating parts, i.e. for operating driving mechanism by a mechanical force external to the switch wherein an auxiliary movement thereof, or of an attachment thereto, is necessary before the main movement is possible or effective, e.g. for unlatching, for coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/023—Light-emitting indicators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/12—Movable parts; Contacts mounted thereon
    • H01H13/14—Operating parts, e.g. push-button
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/26—Snap-action arrangements depending upon deformation of elastic members
    • H01H13/28—Snap-action arrangements depending upon deformation of elastic members using compression or extension of coil springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 결정화된 실리콘의 그레인 바운더리 수를 최소화하기 위한 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치에 관한 것으로, 스캔 방향에 대하여 소정 각도 기울어져 형성되는 슬릿들로 이루어진 슬릿군과 슬릿군에 대하여 소정 각도 기울어져 형성된 슬릿들로 이루어진 슬릿군을 포함하는 것을 특징으로 하는 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치가 제공된다.
결정화, 순차적 측면 고상화, 마스크, 슬릿

Description

실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치 {Mask for silicone crystallization, method for crystallizing silicone using the same and display device}
도 1a는 일반적인 결정화 기술 중 순차적 측면 고상화(SLS) 기술의 기본 원리를 개략적으로 도시한 도이며, 도 1b는 SLS에 의해 결정화된 실리콘의 개략도이다.
도 2는 일반적인 싱글 스캔 투 샷(Two-shot) SLS 공정의 개략적인 진행도이다.
도 3a 및 도 3b는 도 2에 의해 결정화된 실리콘을 이용한 박막 트랜지스터의 특성을 나타낸 그래프이다.
도 4a 및 도 4b는 수평 슬릿만을 이용하여 결정화된 실리콘의 미세구조를 도시한 도면과 실제 사진이며, 도 4c 및 도 4d는 수평 슬릿과 수직 슬릿을 동시에 사용하여 결정화된 실리콘의 미세구조를 도시한 도면과 실제 사진이며, 도 4e는 수평 슬릿과 수직 슬릿을 포함하는 종래의 실리콘 결정화용 마스크의 개략도이다.
도 5는 본 발명에 따른 실리콘 결정화용 마스크를 도시한 도이다.
도 6은 본 발명에 실리콘 결정화용 마스크를 이용하여 결정화된 실리콘 입자의 형태를 개략적으로 도시한 도이다.
도 7은 본 발명에 따른 실리콘 결정화용 마스크를 이용한 SLS 공정의 개략적인 진행도이다.
도 8a 내지 도 8d는 본 발명에 따른 SLS 공정에 따라 결정화된 실리콘 박막이 형성된 기판의 수평 방향 및 수직 방향으로 채널을 형성한 박막 트랜지스터의 특성을 각각 나타낸 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
100; 마스크
101; 제1 슬릿군
102; 제2 슬릿군
103; 제3 슬릿군
104; 제4 슬릿군
본 발명은 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치에 관한 것으로, 보다 상세하게는 결정화된 실리콘의 그레인 바운더리(grain boundary) 수를 최소화하기 위한 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치에 관한 것이다.
액정 표시 장치는 매트릭스 형태로 배열된 다수의 제어용 스위치들에 인가되는 영상신호에 따라 광의 투과량이 조절되어 액정 표시 장치의 패널에 원하는 화상 을 표시한다. 이러한 액정 표시 장치는 비정질 실리콘 박막 트랜지스터 액정 표시 장치와 폴리 실리콘 박막 트랜지스터 액정 표시 장치로 구분된다. 한편, 폴리 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터가 가질 수 없는 높은 이동도와 좋은 소자 특성을 보이므로, 기판 상에 구동 회로를 내장시킬 수 있게 된다. 이러한 폴리 실리콘 박막을 얻기 위한 결정화 방법에는 다양한 방법들 예를 들면, SPC(Solid Phase Crystallization), RTA(Rapid Thermal Annealing), ELA(Excimer Laser Annealing) 및 SLS(Sequential Lateral Solidification) 등이 있다.
도 1a는 일반적인 결정화 기술 중 순차적 측면 고상화(이하 SLS 라 함) 기술의 기본 원리를 개략적으로 도시한 도이며, 도 1b는 SLS에 의해 결정화된 실리콘의 개략도이다.
SLS 기술은 마스크에 형성된 슬릿을 사용하여 비정질 실리콘을 국부적으로 완전 용융(melting)시킨 후, 결정화시키는 기술로서, 기존의 ELA 기술에 비해 다양한 입자 크기(수㎛　　　~ 단결정)를 원하는 대로 조절할 수 있으며, 공정 마진(margin)이 넓은 장점이 있고, 아울러 기판 크기에 제한이 없고 진공이 필요 없어 생산률이 크게 향상되는 등 여러 가지 이점으로 인해 차세대 결정화 기술로 주목 받고 있다. 상기 도 1a에 도시한 바와 같이, 레이저 빔이 마스크(10)에 형성된 수 ㎛ 정도 크기의 슬릿(15)을 통과하여, 비정질 실리콘을 국부적으로 완전 용융시킨다. 용융된 부분(27)은 냉각되며 결정화되는데 주위의 비용융 영역(27)(unmelted region)에서부터 성장이 시작되어 성장하는 입자들이 슬릿의 중앙에서 만나면 성장이 멈춘다. 이러한 슬릿(15)을 조금씩 이동시키며 이와 같은 과정을 반복하여 기판 의 전 영역을 결정화시킨다.
상기 도 1b에는 스트레이트 슬릿(straight slit)을 사용하여 비정질 실리콘을 결정화한 상태가 도시되며, 여기서 화살표는 결정 성장 방향이다. 이러한 SLS 기술은 슬릿의 모양에 따라 형성되는 입자의 형태나 크기를 변화시킬 수 있다.
도 2는 일반적인 싱글 스캔 투 샷(Two-shot) SLS 공정의 개략적인 진행도이다. 상기 도 2를 참조하면, 다수의 슬릿이 형성된 마스크를 이용하여 레이저 빔을 비정질 실리콘 박막 상에 조사(제1샷)하면, 용융된 부분(25a, 25b)이 냉각되면서 결정화되고, 이러한 마스크를 이동시키면서 레이저 빔을 조사(제2샷, 제3샷,...제n샷)하는 과정을 반복하여 기판의 전 영역을 결정화시킨다.
도 3a 및 도 3b는 도 2의 SLS공정에 의해 결정화된 실리콘을 이용한 박막 트랜지스터의 특성을 나타낸 그래프이다. 상기 도 3a는 수평 방향 즉, 결정 성장 방향으로 TFT채널을 형성한 TFT특성을 나타낸 것이며, 도 3b는 수직 방향으로 TFT 채널을 형성한 TFT 특성을 나타낸 그래프이다. 수평 방향(결정 성장 방향)으로는 슬릿 크기 정도의 입자 크기가 얻어지나 수직 방향으로는 수 천 Å 정도의 작은 입자 크기가 얻어진다.
상기 도 3a 및 도 3b를 참조하여, TFT의 특성 예를 들어,Ion(Vds=10.1, Vgs=20 기준)과 전자 이동도(Vds=10.1 기준)를 살펴보면 이하의 표 1과 같다.
Figure 112006002282802-pat00001
상기 표 1에서 살펴본 바와 같이, 수평 방향의 Ion(마이크로암페어) 및 전자 이동도(cm2/Vs)는 각각 750~900과 100~120이며, 수직 방향의 Ion(마이크로 암페어) 및 전자 이동도(cm2/Vs)는 200~330이며, ~30정도로, 수평 방향의 특성이 수직 방향의 특성에 비해 현저하게 좋다. 이와 같은 방향에 따른 특성의 이방성은 SOG(System on Glass) 제품을 위해 회로를 패널에 내장할 때, TFT 채널 방향을 한 방향으로 설계해야 하는 어려움을 준다. 이와 같은 문제를 해결하기 위해 투 샷 SLS 공정을 수직과 수평으로 나누어 두 번에 걸쳐 실시하는 SLS기술이 고안되었는데, 이 방법은 이론적으로 수평과 수직 방향으로 모두 성장이 가능하여 결정화 후 수평과 수직 방향의 이방성이 없는 균일한 미세 구조를 얻음으로 특성의 균일화를 얻을 수 있는 방법이다.
도 4a 및 도 4b는 수평 슬릿만을 이용한 2 샷 SLS 공정에 의해 결정화된 실리콘의 미세구조를 도시한 도면과 실제 사진이며, 도 4c 및 도 4d는 수평 슬릿과 수직 슬릿을 동시에 사용한 2+2 샷 SLS 공정에 의해 결정화된 실리콘의 미세구조를 도시한 도면과 실제 사진이며, 도 4e는 수평 슬릿과 수직 슬릿을 포함하는 2+2 샷 SLS 공정용 마스크의 개략도이다. 상기 도 4e에 도시된 마스크(50)에는 제1 슬릿군(51)과 제2 슬릿군(52)은 수평 방향으로 형성되며,제3 슬릿군(53)과 제4 슬릿군(54)은 수직 방향으로 형성된다.
도 4a 내지 도 4e를 참조하면, 상기 도 4e에 도시된 마스크의 수평 슬릿과 수직 슬릿을 동시에 사용하면 일단 한 슬릿에 의해 자란 입자가 시드(seed)가 되어 다음 슬릿에서 자신의 길이 방향에 수직으로 다시 자란다. 그러나, 이때 도 4a 및 도 4 c에 도시한 바와 같이 수직 슬릿이 수평 그레인 바운더리 사이 내에서 정확히 한 입자만 자르지 못하고 수평방향으로 나란히 위치한 두 입자를 동시에 자르게 되는 경우 도 4c에서 원형으로 표현한 부분과 같이 두 입자의 경계면과 수직 슬릿의 교차부를 시발점으로 입자 내에 서브 그레인 바운더리(sub grain boundary)가 형성되어 입자 내 이방성이 완전히 해결되지 않는 문제점이 발생하게 된다. 실제 그레인 바운더리는 완전한 직선이 아니므로 이런 현상은 빈번히 발생하며, 그로 인해 기존의 2+2 샷 SLS공정의 경우 2 샷 SLS공정에 대비하여 이방성 측면에서 크게 개선되지 않는다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 수직 방향에 대한 특성 향상은 물론 수평 및 수직 방향에 대한 이방성을 개선하기 위한 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치를 제공하기 위한 것이다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 실리콘 결정화용 마스크는, 스캔 방향에 대하여 둔각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직 방향으로 이격 배치되어 형성되는 제1 슬릿군; 상기 스캔 방향에 대하여 둔각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직 방향으로 이격 배치되어 형성되는 제2 슬릿군; 상기 스캔 방향에 대하여 예각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직방향으로 이격 배치되어 형성되는 제3 슬릿군; 및 상기 스캔 방향에 대하여 예각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직방향으로 이격 배치되어 형성되는 제4 슬릿군;을 포함하며, 상기 제 1, 2, 3 및 4 슬릿군은 상기 스캔 방향을 따라 상호 이격 배치된다.
이때, 상기 제1 슬릿군을 평행 이동하여 상기 제2 슬릿군과 겹치도록 하는 경우 상기 제1 슬릿군의 슬릿영역이 상기 제2 슬릿군의 슬릿간 영역을 포함하고, 상기 제3 슬릿군을 평행 이동하여 상기 제4 슬릿군과 겹치도록 하는 경우 상기 제3 슬릿군의 슬릿영역이 상기 제4 슬릿군의 슬릿간 영역을 포함한다.
상기 제1 슬릿군의 슬릿의 기울기와 상기 제2 슬릿군의 슬릿의 기울기는 동일한 것이 바람직하며, 상기 제3 슬릿군의 슬릿의 기울기와 상기 제4 슬릿군의 슬릿의 기울기도 동일한 것이 바람직하다.
상기 제1 슬릿군의 슬릿의 기울기와 상기 제3 슬릿군의 슬릿의 기울기는 10도 ~ 170도를 이루며, 바람직하게는 상기 제1 슬릿군의 슬릿 및 상기 제2 슬릿군의 슬릿의 기울기는 스캔방향에 대하여 실질적으로 135도를 이루고, 상기 제3 슬릿군의 슬릿 및 상기 제4 슬릿군의 슬릿의 기울기는 스캔 방향에 대하여 실질적으로 45도를 이룬다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 스캔 방향에 대하여 소정 각도 기울어져 형성되는 슬릿들로 이루어진 슬릿군과 상기 슬릿군에 대하여 소정 각도 기울어져 형성된 슬릿들로 이루어진 슬릿군을 포함하는 것을 특징으로 하는 실리콘 결정화용 마스크가 제공된다.
상기 스캔 방향에 대하여 제1 각도로 기울어진 슬릿들을 포함하는 제1 슬릿군; 상기 제1 슬릿군의 슬릿들과 평행하게 배치된 슬릿들을 포함하는 제2 슬릿군; 상기 스캔 방향에 대하여 제2 각도로 기울어진 슬릿들을 포함하는 제3 슬릿군 및 상기 제3 슬릿군의 슬릿들과 평행하게 배치된 슬릿들을 포함하는 제4 슬릿군을 포함한다.
상기 제 1, 2, 3 및 4 슬릿군은 상기 스캔 방향을 따라 상호 이격 배치된다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 상기와 같은 특징을 갖는 실리콘 결정화용 마스크를 이용한 실리콘 결정화 방법이 제공된다.
상기 방법은 레이저 빔을 상기 실리콘 결정화용 마스크를 통해 비정질 실리콘 박막이 형성된 기판상에 조사하여 상기 비정질 실리콘 박막의 소정 영역을 결정화하는 단계; 및 상기 기판을 상기 슬릿군 사이의 간격만큼 상기 스캔 방향의 반대 방향으로 이동시켜 마스크의 위치를 정렬하는 단계;를 반복하여 상기 비정질 실리 콘 박막 전면을 결정화한다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 그레인 바운더리 및 서브 그레인 바운더리가 기판의 수평 방향 및 수직 방향에 대하여 5도 ~ 85도 기울어진 다결정 실리콘 박막을 포함하는 표시장치가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 5는 본 발명에 따른 실리콘 결정화용 마스크를 도시한 것이다.
상기 도 5에는 제1 슬릿군(101), 제2 슬릿군(102), 제3 슬릿군(103) 및 제4 슬릿군(104)이 형성된 마스크(100)가 도시된다.
상기 마스크(100)는 레이저 빔을 선택적으로 투과시키기 위하여, 레이저 빔의 스캔 방향에 대하여 소정 각도로 기울어져 형성된 제1 슬릿군(101), 제2 슬릿군(102), 제3 슬릿군(103) 및 제4 슬릿군(104)을 포함한다. 상기 제1 내지 제4 슬릿군(101 ~ 104) 각각은 다수의 슬릿들을 포함한다. 본 실시예에서 상기 마스크(100)는 각 슬릿군들이 하나만 도시되어 있으나, 이에 한정되는 것은 아니며, 상기와 같은 슬릿군들이 복수개 배치될 수도 있다.
한편, 상기 제1 슬릿군(101)은 스캔 방향에 대하여 둔각으로 기울어진 복수의 슬릿을 포함하며, 상기 복수의 슬릿 각각은 스캔 방향에 대하여 수직 방향으로 소정 간격 이격된 채 배열된다. 이때, 슬릿의 폭은 약 4~6㎛ 정도이며, 이러한 슬릿의 폭 역시 다양하게 조절될 수 있다. 본 실시예에서, 상기 제1 슬릿군(101)은 스캔 방향에 대하여 135도 정도 기울져 형성된다.
상기 제2 슬릿군(102)은 스캔 방향에 대하여 둔각으로 기울어진 복수의 슬릿을 포함하며, 상기 복수의 슬릿 각각은 스캔 방향에 대하여 수직 방향으로 소정 간격 이격된 채 배열된다. 이때, 슬릿의 폭은 약 4~6㎛ 정도이며, 이러한 슬릿의 폭 역시 다양하게 조절될 수 있다. 본 실시예에서, 상기 제2 슬릿군(102)은 스캔 방향에 대하여 135도 정도 기울져 형성된다. 상기 제2 슬릿군(102)의 슬릿들은 상기 제1 슬릿군(101)의 슬릿들과 평행하게 배치되며, 만약 상기 제1 슬릿군(101)과 상기 제2 슬릿군(102)을 동일 영역에 배치할 때, 양자가 중복되지 않도록, 서로 어긋나게 배치된다. 즉, 상기 제 1 슬릿군(101)을 평행 이동 시, 상기 제1 슬릿군의 슬릿 영역이 상기 제 2 슬릿군의 슬릿간 영역을 포함하도록, 제2 슬릿군(102)이 배치된다.
상기 제3 슬릿군(103)은 스캔 방향에 대하여 예각으로 기울어진 복수의 슬릿을 포함하며, 상기 복수의 슬릿 각각은 스캔 방향에 대하여 수직 방향으로 소정 간격 이격된 채 배열된다. 본 실시예에서, 상기 제3 슬릿군(101)은 스캔 방향에 대하여 45도 정도 기울져 형성된다. 또한, 슬릿의 폭은 약 4~6㎛ 정도이며, 이러한 슬릿의 폭 역시 다양하게 조절될 수 있다.
상기 제4 슬릿군(104)은 스캔 방향에 대하여 예각으로 기울어진 복수의 슬릿을 포함하며, 상기 복수의 슬릿 각각은 스캔 방향에 대하여 수직 방향으로 소정 간격 이격된 채 배열된다. 본 실시예에서, 상기 제3 슬릿군(101)은 스캔 방향에 대하여 45도 정도 기울져 형성된다. 또한, 슬릿의 폭은 약 4~6㎛ 정도이며, 이러한 슬 릿의 폭 역시 다양하게 조절될 수 있다.
상기 제4 슬릿군(104)의 슬릿들은 상기 제3 슬릿군(103)의 슬릿들과 평행하게 배치되며, 만약 상기 제3 슬릿군(103)과 상기 제4 슬릿군(104)을 동일 영역에 배치할 때, 양자가 중복되지 않도록, 서로 어긋나게 배치된다. 즉, 상기 제 3 슬릿군(103)을 평행 이동 시, 상기 제3 슬릿군의 슬릿 영역이 상기 제 4 슬릿군의 슬릿간 영역을 포함하도록, 제4 슬릿군(104)이 배치된다.
상기 도 5에 도시된 실시예에서는 상기 제1 슬릿군(101) 내지 제4 슬릿군(104)이 순서대로 인접하여 배치되어 있으나, 이에 한정되는 것은 아니며, 상기 슬릿군들의 배치 순서는 바뀌어도 상관이 없다. 즉, 상기 제1 슬릿군(101) 다음에 제3 슬릿군(103) 또는 제4 슬릿군(104)이 배치될 수도 있다.
도 6은 본 발명에 실리콘 결정화용 마스크를 이용하여 결정화된 실리콘 입자의 형태를 개략적으로 도시한 도이다.
상기 도 6을 참조하면, 상기와 같은 마스크(100)를 기판 상에 형성된 비정질 실리콘 박막 상에 정렬한 다음, 레이저 빔을 조사하게 되면, 기판의 소정 영역은 상기 제1 슬릿군(101)에 의해서 기판의 수평 방향과 소정 각도 예를 들면, 5도 ~ 85도, 바람직하게는 45도 기울어진 방향으로 실리콘이 결정화된다. 나머지 결정화되지 않은 부분은 상기 제1 슬릿군(101)과 평행하며, 어긋나게 배치된 상기 제2 슬릿군(102)에 의해서 결정화되어, 상기 기판의 소정 영역은 기판의 수평방향과 45도 기울어진 방향으로 결정 성장된 실리콘 입자를 갖게 된다.
또한, 상기 제1 및 제2 슬릿군(101, 102)에 의해서 결정화된 영역 상에 다시 상기 제1 및 제2 슬릿군(101, 102)과 수직방향으로 배치된 상기 제3 및 제4 슬릿군(103, 104)을 이용하여, 레이저 빔을 조사하게 되면, 상기 제1 및 제2 슬릿군(101, 102)에 의한 결정 성장 방향과 수직한 방향으로 결정이 다시 성장하게 되어, 결과적으로 상기 도 6에 도시된 바와 같이, 기판의 수평 또는 수직 방향을 기준으로 소정 각도 예를 들면, 5도 ~ 85도, 바람직하게는 45도 기울어져 배치된 장방형 또는 정방형 즉, 마름로 형태로 결정 성장된 실리콘 입자가 형성된다. 상기와 같은 형태로 결정 성장된 실리콘 입자의 경우 그레인 바운더리가 존재하더라도 45도 가량 기울어진 형태가 되어 폴리실리콘의 수직, 수평 특성의 차이가 거의 없게 된다
도 7은 본 발명에 따른 실리콘 결정화용 마스크를 이용한 SLS 공정의 개략적인 진행도이다.
상기 도 7을 참조하면, 우선 비정질 실리콘 박막이 형성된 기판을 준비한다.
그 다음에, 상기에서 살펴본 바와 같은 상기 도 5에 도시된 마스크(100)를 상기 기판과 평행하게 배치하여, 상기 마스크(100)의 위치를 정렬한다.
그리고 나서, 상기 마스크가 배치된 기판 상에 레이저 빔을 조사한다. 그러면, 상기 마스크(100)의 제1 슬릿군(101) 내지 제4 슬릿군(104)을 통하여, 레이저 빔이 비정질 실리콘 박막 상에 조사된다(제1 샷). 이와 같이 레이저 빔이 조사되면, 상기 제1 슬릿군 내지 제4 슬릿군의 위치와 상응하는 비정질 실리콘 박막 상의 영역은 완전 용융된 후, 냉각되면서 결정화된다.
기판이 장착된 스테이지를 이동시키면서 레이저 빔을 조사(제2샷, 제3샷, 제4샷,...제n샷)하는 과정을 반복하여 기판의 끝까지 제 1 스캔을 완료한 후 아래 영역으로 한 칸 이동하여 반대 방향의 제 2 스캔을 진행하는 방식으로 기판상에 형성된 비정질 실리콘 박막의 전 영역을 결정화시킨다. 상기와 같은 방법으로 SLS 공정을 진행하면, 기판 상에 형성된 비정질 실리콘 박막의 소정 영역에 제1 내지 제4 슬릿군(101~104)을 순차적으로 배치하면서, 4번의 레이저 빔을 조사하게 되면, 상기 소정 영역은 결정화가 완성된다.
한편, 상기 도 5에 도시된 마스크(100)가 아닌 상기 도 4e에 도시된 마스크(50)를 이용한 SLS 공정을 수행할 수도 있다. 우선 비정질 실리콘 박막이 형성된 기판을 준비한다. 그 다음에, 상기에서 살펴본 바와 같은 상기 도 4e에 도시된 마스크(50)의 위치를 정렬하되, 상기 기판이 장착된 스테이지를 상기 마스크(50)와 소정 각도 기울어지도록 배치한다.
그리고 나서, 상기 마스크가 배치된 기판 상에 레이저 빔을 조사한다. 그러면, 상기 마스크(50)의 제1 슬릿군(51) 내지 제4 슬릿군(54)을 통하여, 레이저 빔이 비정질 실리콘 박막 상에 조사된다. 이와 같이 레이저 빔이 조사되면, 상기 제1 슬릿군 내지 제4 슬릿군의 위치와 상응하는 비정질 실리콘 박막 상의 영역은 완전 용융된 후, 냉각되면서 결정화된다. 상기와 같은 방법으로 SLS 공정을 진행하게 되면, 결과적으로 상기 도 6에 도시된 바와 같이, 기판의 수평 또는 수직 방향을 기준으로 소정 각도 기울어져 배치된 장방형 또는 정방형 즉, 마름로 형태로 결정 성 장된 실리콘 입자가 형성된다.
도 8a 내지 도 8d는 본 발명에 따른 SLS 공정에 따라 결정화된 실리콘 박막이 형성된 기판의 수평 방향 및 수직 방향으로 채널을 형성한 박막 트랜지스터의 특성을 각각 나타낸 그래프이다. 이때, 측정된 기판은 2인치용 저온 폴리 실리콘 TFT로서, 결정화된 폴리 실리콘 박막의 두께는 약 800Å 정도이다.
상기 도 8a 및 도 8b는 본 발명에 따른 SLS 공정에 따라 결정화된 실리콘 박막이 형성된 기판의 수평 방향으로 채널을 형성한 N-TFT 및 P-TFT 그래프이며, 상기 도 8c 및 도 8d는 본 발명에 따른 SLS 공정에 따라 결정화된 실리콘 박막이 형성된 기판의 수직 방향으로 채널을 형성한 N-TFT 및 P-TFT 그래프이다.
상기 도 8a 내지 도 8d를 참조하여, 각 TFT의 특성 예를 들어,Ion(Vds=10.1, Vgs=20 기준)과 전자 이동도(Vds=10.1 기준)를 살펴보면 이하의 표 2와 같다.
Figure 112006002282802-pat00002
상기 수평 방향 N-TFT의 Ion(마이크로 암페어)는 750 내지 923이며, 전자 이동도(cm2/Vs)는 약 84 내지 106 정도이며, 상기 수평 방향 P-TFT의 Ion(마이크로 암페어)는 914 내지 918이며, 전자 이동도(cm2/Vs)는 84 내지 87 정도이다.
또한, 상기 수직 방향 N-TFT의 Ion(마이크로 암페어)는 727 내지 749이며, 전자 이동도(cm2/Vs)는 약 85 내지 102 정도이며, 상기 수직 방향 P-TFT의 Ion(마이크로 암페어)는 750 내지 756이며, 전자 이동도(cm2/Vs)는 약 61 정도이다.
상기에서 살펴본 바와 같이, 기판의 수평 방향 및 수직 방향으로의 그레인 바운더리 수를 최소화되어, 수평 방향과 수직 방향의 특성 차이가 거의 균일해진다. 그 결과, 방향에 따른 입자 이방성을 해결하여, TFT 설계시 채널의 방향성을 고려할 필요가 없게 되어, 설계 제약을 해소할 수 있게 된다.
이상에서 설명한 것은 본 발명에 따른 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법 및 표시 장치의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
전술한 바와 같이 본 발명에 따르면, 기판의 수평 방향 및 수직 방향으로의 그레인 바운더리 수를 최소화할 수 있으며, 그레인 바운더리가 존재하더라도 45도 가량 기울어진 형태가 되어 폴리실리콘의 수직, 수평 특성의 차이가 거의 없게 된 다. 그 결과 방향에 따른 특성의 이방성을 해결하여 SOG(System on Glass) 제품을 위해 회로를 패널에 내장할 때, TFT 채널 방향에 대한 제약없이 설계할 수 있게 된다.

Claims (11)

  1. 스캔 방향에 대하여 둔각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직 방향으로 이격 배치되어 형성되는 제1 슬릿군;
    상기 스캔 방향에 대하여 둔각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직 방향으로 이격 배치되어 형성되는 제2 슬릿군;
    상기 스캔 방향에 대하여 예각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직방향으로 이격 배치되어 형성되는 제3 슬릿군; 및
    상기 스캔 방향에 대하여 예각으로 기울어진 적어도 하나 이상의 슬릿들이 상기 스캔 방향에 대하여 수직방향으로 이격 배치되어 형성되는 제4 슬릿군;을 포함하며,
    상기 제 1, 2, 3 및 4 슬릿군은 상기 스캔 방향을 따라 상호 이격 배치되고,
    상기 제 1, 2, 3 및 4 슬릿군의 배열 방향과 상기 스캔 방향은 동일한 실리콘 결정화용 마스크.
  2. 제1항에 있어서,
    상기 제1 슬릿군을 평행 이동하여 상기 제2 슬릿군과 겹치도록 하는 경우 상기 제1 슬릿군의 슬릿영역이 상기 제2 슬릿군의 슬릿간 영역을 포함하고,
    상기 제3 슬릿군을 평행 이동하여 상기 제4 슬릿군과 겹치도록 하는 경우 상기 제3 슬릿군의 슬릿영역이 상기 제4 슬릿군의 슬릿간 영역을 포함하는 실리콘 결정화용 마스크.
  3. 제1항에 있어서,
    상기 제1 슬릿군의 슬릿의 기울기와 상기 제2 슬릿군의 슬릿의 기울기가 실질적으로 동일하고, 상기 제3 슬릿군의 슬릿의 기울기와 상기 제4 슬릿군의 슬릿의 기울기가 실질적으로 동일한 실리콘 결정화용 마스크.
  4. 제3항에 있어서,
    상기 제1 슬릿군의 슬릿의 기울기와 상기 제3 슬릿군의 슬릿의 기울기가 10도 ~ 170도를 이루는 실리콘 결정화용 마스크.
  5. 제1항에 있어서,
    상기 제1 슬릿군의 슬릿 및 상기 제2 슬릿군의 슬릿의 기울기는 스캔방향에 대하여 실질적으로 135도를 이루고, 상기 제3 슬릿군의 슬릿 및 상기 제4 슬릿군의 슬릿의 기울기는 스캔 방향에 대하여 실질적으로 45도를 이루는 실리콘 결정화용 마스크.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항 내지 제5항 중 어느 한 항의 실리콘 결정화용 마스크를 이용한 실리콘 결정화 방법.
  10. 제9항에 있어서,
    레이저 빔을 상기 실리콘 결정화용 마스크를 통해 비정질 실리콘 박막이 형성된 기판상에 조사하여 상기 비정질 실리콘 박막의 소정 영역을 결정화하는 단계; 및
    상기 기판을 상기 슬릿군 사이의 간격만큼 상기 스캔 방향의 반대 방향으로 이동시켜 마스크의 위치를 정렬하는 단계;를 반복하여 상기 비정질 실리콘 박막 전면을 결정화하는 실리콘 결정화용 마스크를 이용한 실리콘 결정화 방법.
  11. 삭제
KR1020060003547A 2006-01-12 2006-01-12 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치 KR101191404B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060003547A KR101191404B1 (ko) 2006-01-12 2006-01-12 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
CN2006101712390A CN101000868B (zh) 2006-01-12 2006-12-21 硅结晶化用的掩模、用其结晶化硅的方法及显示设备
JP2007004938A JP5456236B2 (ja) 2006-01-12 2007-01-12 シリコン結晶化用のマスク及びこれを用いたシリコン結晶化方法
US11/653,667 US7892704B2 (en) 2006-01-12 2007-01-12 Mask for silicon crystallization, method for crystallizing silicon using the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003547A KR101191404B1 (ko) 2006-01-12 2006-01-12 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치

Publications (2)

Publication Number Publication Date
KR20070075130A KR20070075130A (ko) 2007-07-18
KR101191404B1 true KR101191404B1 (ko) 2012-10-16

Family

ID=38334601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003547A KR101191404B1 (ko) 2006-01-12 2006-01-12 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치

Country Status (4)

Country Link
US (1) US7892704B2 (ko)
JP (1) JP5456236B2 (ko)
KR (1) KR101191404B1 (ko)
CN (1) CN101000868B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
US7622370B2 (en) 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
KR101481686B1 (ko) 2008-02-12 2015-01-13 삼성디스플레이 주식회사 반도체층 결정화 마스크 및 이를 이용한 반도체층 결정화방법
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
KR101035360B1 (ko) * 2010-02-23 2011-05-20 삼성모바일디스플레이주식회사 레이저 결정화 장치 및 레이저 결정화 방법
KR101108169B1 (ko) * 2010-03-11 2012-01-31 삼성모바일디스플레이주식회사 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119919A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
KR100515270B1 (ko) 2001-11-08 2005-09-15 샤프 가부시키가이샤 2ｎ 마스크 설계 및 순차 측방 결정화 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
GB9819338D0 (en) 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US20020102821A1 (en) * 2001-01-29 2002-08-01 Apostolos Voutsas Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
WO2002086954A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
TWI274956B (en) * 2005-01-07 2007-03-01 Au Optronics Corp Mask and method of manufacturing a polysilicon layer using the same
JP2007096244A (ja) * 2005-08-29 2007-04-12 Sharp Corp 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515270B1 (ko) 2001-11-08 2005-09-15 샤프 가부시키가이샤 2ｎ 마스크 설계 및 순차 측방 결정화 방법
JP2004119919A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法

Also Published As

Publication number Publication date
JP5456236B2 (ja) 2014-03-26
US7892704B2 (en) 2011-02-22
US20070184638A1 (en) 2007-08-09
CN101000868B (zh) 2010-12-08
JP2007189233A (ja) 2007-07-26
CN101000868A (zh) 2007-07-18
KR20070075130A (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
KR101191404B1 (ko) 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR100364944B1 (ko) 반도체 박막의 제조 방법
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US7135388B2 (en) Method for fabricating single crystal silicon film
CN1277155C (zh) 用于连续横向固化的掩模和采用它的结晶方法
US6903368B2 (en) Thin-film transistor device, its manufacturing process, and image display using the device
US20090242805A1 (en) Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers
CN100490072C (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
JP2002261016A (ja) 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
US8415670B2 (en) Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
KR100707026B1 (ko) 비정질실리콘막의 결정화 방법
JP2004274037A (ja) 多結晶シリコン薄膜、これの製造方法及びこれを利用して製造されたアクティブチャネルに対する方向依存性がない薄膜トランジスタ
JP2005123573A (ja) 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
JP2005129895A (ja) 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
JP4571486B2 (ja) 結晶化装備及びこれを用いた結晶化方法
US20070238270A1 (en) Method for forming polycrystalline film
US7879700B2 (en) Crystallization apparatus and method of amorphous silicon
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
KR100600852B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
US20200043729A1 (en) Laser annealing method
KR101095368B1 (ko) 다결정 박막 형성방법
KR20060089504A (ko) 결정화용 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7