KR101190219B1 - Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts - Google Patents
Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts Download PDFInfo
- Publication number
- KR101190219B1 KR101190219B1 KR1020110007980A KR20110007980A KR101190219B1 KR 101190219 B1 KR101190219 B1 KR 101190219B1 KR 1020110007980 A KR1020110007980 A KR 1020110007980A KR 20110007980 A KR20110007980 A KR 20110007980A KR 101190219 B1 KR101190219 B1 KR 101190219B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphene oxide
- field effect
- effect transistor
- substrate
- bottom contact
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 312
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 307
- 230000005669 field effect Effects 0.000 title claims abstract description 177
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 63
- 239000006185 dispersion Substances 0.000 claims abstract description 25
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 63
- 239000000243 solution Substances 0.000 claims description 57
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 32
- 239000010931 gold Substances 0.000 claims description 32
- 229910052737 gold Inorganic materials 0.000 claims description 32
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 32
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 30
- 239000012153 distilled water Substances 0.000 claims description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000005406 washing Methods 0.000 claims description 19
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 18
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052697 platinum Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 14
- 241000252506 Characiformes Species 0.000 claims description 13
- 239000002105 nanoparticle Substances 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- UIIMBOGNXHQVGW-UHFFFAOYSA-M Sodium bicarbonate Chemical compound [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims description 12
- 239000003638 chemical reducing agent Substances 0.000 claims description 11
- QFWPJPIVLCBXFJ-UHFFFAOYSA-N glymidine Chemical compound N1=CC(OCCOC)=CN=C1NS(=O)(=O)C1=CC=CC=C1 QFWPJPIVLCBXFJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 8
- 238000001179 sorption measurement Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 6
- 229920002545 silicone oil Polymers 0.000 claims description 6
- 229910000030 sodium bicarbonate Inorganic materials 0.000 claims description 6
- 235000017557 sodium bicarbonate Nutrition 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000527 sonication Methods 0.000 claims description 4
- 238000005119 centrifugation Methods 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 239000003921 oil Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 238000007664 blowing Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 48
- 239000002356 single layer Substances 0.000 description 44
- 238000004458 analytical method Methods 0.000 description 27
- 238000006722 reduction reaction Methods 0.000 description 22
- 230000002209 hydrophobic effect Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 18
- 238000001069 Raman spectroscopy Methods 0.000 description 14
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 13
- 230000007423 decrease Effects 0.000 description 13
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 5
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine hydrate Chemical compound O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 3
- 239000010445 mica Substances 0.000 description 3
- 229910052618 mica group Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000006228 supernatant Substances 0.000 description 2
- BIIBYWQGRFWQKM-JVVROLKMSA-N (2S)-N-[4-(cyclopropylamino)-3,4-dioxo-1-[(3S)-2-oxopyrrolidin-3-yl]butan-2-yl]-2-[[(E)-3-(2,4-dichlorophenyl)prop-2-enoyl]amino]-4,4-dimethylpentanamide Chemical compound CC(C)(C)C[C@@H](C(NC(C[C@H](CCN1)C1=O)C(C(NC1CC1)=O)=O)=O)NC(/C=C/C(C=CC(Cl)=C1)=C1Cl)=O BIIBYWQGRFWQKM-JVVROLKMSA-N 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 241000143432 Daldinia concentrica Species 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000000274 adsorptive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000001291 vacuum drying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Abstract
본 발명은 바닥접촉식 그래핀옥사이드 채널 또는 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조방법 및 이에 의해 제조된 바닥접촉식 전계효과 트랜지스터를 제공한다. 구체적으로, 본 발명은 기판상에 트랜지스터의 소스 전극과 드레인 전극으로 작용하는 전극을 형성하는 단계; 그래핀 옥사이드 분산 용액을 상기 기판에 도포하여 상기 드레인 전극과 소스 전극의 사이 채널이 형성될 영역에 그래핀옥사이드를 흡착시키는 단계; 및 상기 흡착된 그래핀옥사이드를 환원시키는 단계를 포함하는 바닥접촉식 전계효과 트랜지스터의 제조방법을 제공한다.The present invention provides a method for manufacturing a field effect transistor of a bottom contact graphene oxide channel or a reduced graphene oxide channel and a bottom contact field effect transistor manufactured thereby. Specifically, the present invention includes forming an electrode on the substrate to serve as a source electrode and a drain electrode of the transistor; Applying a graphene oxide dispersion solution to the substrate and adsorbing graphene oxide to a region where a channel between the drain electrode and the source electrode is to be formed; And it provides a method of manufacturing a bottom contact field effect transistor comprising the step of reducing the adsorbed graphene oxide.
Description
본 발명은 그래핀옥사이드 표면 흡착 방법과 바닥접촉식 소수층 그래핀옥사이드를 전계효과 트랜지스터에 적용하는 제조방법 및 넓은 온도 범위에서의 환원방법 및 그를 이용한 환원그래핀옥사이드 전계효과 트랜지스터의 제조 방법에 관한 것이다.
The present invention relates to a method for applying a graphene oxide surface adsorption method and a bottom contact hydrophobic graphene oxide to a field effect transistor, a reduction method over a wide temperature range, and a method for manufacturing a reduced graphene oxide field effect transistor using the same. .
그래핀(Graphene)은 탄소 원자가 육각형으로 결합해 벌집형태를 이루는 화합물이다. 흑연의 한 층을 떼어내면 탄소 완자가 육각형으로 연속 결합한 구조인 3종류의 탄소 나누구조를 얻을 수 있다. 탄소 원자가 구형으로 뭉친 것을 플러렌이라고 하고, 원기둥으로 말려진 것이 탄소나노튜브라고 하며, 펼쳐진 상태를 그래핀이라고 한다. Graphene is a compound in which the carbon atoms combine in a hexagon to form a honeycomb. When one layer of graphite is removed, three types of carbon-dividing structures can be obtained, in which carbon balls are continuously bonded in a hexagon. The spherical clumps of carbon atoms are called fullerenes. The curled cylinders are called carbon nanotubes. The unfolded state is called graphene.
그래핀을 이루는 탄소 원자 하나하나는 이웃한 탄소와 전자 한쌍 반을 공유하며 결합한다. 한 쌍의 전자가 탄소와 탄소 사이를 견고하게 연결시켜 주는 동안 결합에 참여하지 않은 전자들이 그래핀 내에서 쉽게 움직일 수 있다. 이 때문에 그래핀은 실리콘에 비해 100배 이상으로 전자가 자유로이 이동할 수 있는 것으로 알려져 있다. 또한, 육각형 구조의 빈 공간이 완충 역할을 하기 때문에 충격에도 강하며, 면적의 10%를 늘려도 끄떡 없을 정도로 신축성이 강하다. 더구나 구부리거나 늘려도 전기 전도성이 사라지지 않는 특성을 가지고 있다.Every carbon atom that makes up graphene shares a pair of half electrons with neighboring carbons. While a pair of electrons provide a strong connection between carbon and carbon, electrons that do not participate in the bond can easily move within graphene. For this reason, graphene is known to be able to move electrons freely more than 100 times compared to silicon. In addition, it is strong against impact because the hollow space of the hexagonal structure serves as a buffer, and the elasticity is strong enough to increase even 10% of the area. Moreover, the electric conductivity does not disappear even when bent or stretched.
최근에는 그래핀의 다양한 특성을 반도체에 적용시키려고 하고 있다. 반도체 시장의 대부분을 차지하는 실리콘은 내구성이 높고 열에 강하며 쉽게 얻을 수 있는 장점이 있다. 그러나, 실리콘 반도체는 전자의 이동속도가 상대적으로 느리고, 최근의 기술로는 10nm 보다 작게 제조하기는 매우 힘들다는 약점이 있어 더이상의 기술 개발이 쉽지 않은 상황이다. 이에 비해 그래핀은 전기 전도성이 높고 다양한 장점을 가지고 있어, 실리콘 기판에 비해 훨씬 빠른 연산 속도의 반도체를 제조할 수 있다. 구체적으로 그래핀을 전계효과 트랜지스터에 적용하려는 노력이 최근에 활발해지고 있다.
Recently, various characteristics of graphene have been applied to semiconductors. Silicon, which occupies most of the semiconductor market, has the advantages of being durable, heat resistant, and easily obtainable. However, the silicon semiconductor is relatively slow in the movement speed of the electron, it is very difficult to manufacture smaller than 10nm with the recent technology, it is difficult to further develop the technology. Graphene, on the other hand, has high electrical conductivity and various advantages, making it possible to manufacture semiconductors with much faster computational speeds than silicon substrates. Specifically, efforts to apply graphene to field effect transistors have been actively made in recent years.
본 발명은 바닥접촉식으로 그래핀옥사이드를 도입하여 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조방법을 제공한다. 본 발명은 그래핀옥사이드와 환원그래핀옥사이드의 화학적, 전기적, 광학적 기능 개질이 가능하도록 하여, 전극들 사이에 단층 혹은 소수 층 그래핀옥사이드를 도입하여 환원그래핀옥사이드 채널을 구비한 전계효과 트랜지스터 제작 방법을 제공한다.
The present invention provides a method for producing a field effect transistor of a reduced graphene oxide channel by introducing graphene oxide in a bottom contact. The present invention enables the chemical, electrical, and optical function modification of graphene oxide and reduced graphene oxide, by introducing a single layer or a hydrophobic layer of graphene oxide between the electrodes to produce a field effect transistor having a reduced graphene oxide channel Provide a method.
본 발명은 기판상에 트랜지스터의 소스 전극과 드레인 전극으로 작용하는 전극을 형성하는 단계; 그래핀옥사이드 분산 용액을 상기 기판에 도포하여 상기 드레인 전극과 소스 전극의 사이 채널이 형성될 영역에 그래핀옥사이드를 흡착시키는 단계; 및 상기 흡착된 그래핀옥사이드를 환원시키는 단계를 포함하는 바닥접촉식 전계효과 트랜지스터의 제조방법을 제공한다.The present invention includes forming an electrode on the substrate, the electrode serving as a source electrode and a drain electrode of the transistor; Applying a graphene oxide dispersion solution to the substrate to adsorb graphene oxide to a region where a channel between the drain electrode and the source electrode is to be formed; And it provides a method of manufacturing a bottom contact field effect transistor comprising the step of reducing the adsorbed graphene oxide.
또한, 본 발명은 기판상에 트랜지스터의 소스 전극과 드레인 전극으로 작용하는 전극을 형성하는 단계; 그래핀옥사이드 분산 용액을 상기 기판에 도포하여, 상기 드레인 전극과 소스 전극의 사이 채널이 형성될 영역에 그래핀 옥사이드를 흡착시키는 단계; 및 상기 그래핀옥사이드의 흡착력을 증가시키기 위해, 진공 오븐에서 건조시킨 후 진공 데시케이터에서 건조하는 단계를 포함하는 바닥접촉식 전계효과 트랜지스터의 제조방법을 제공한다.In addition, the present invention comprises the steps of forming an electrode which acts as a source electrode and a drain electrode of the transistor on the substrate; Applying a graphene oxide dispersion solution to the substrate and adsorbing graphene oxide to a region where a channel between the drain electrode and the source electrode is to be formed; And to increase the adsorption power of the graphene oxide, it provides a method of manufacturing a bottom contact field effect transistor comprising the step of drying in a vacuum desiccator after drying in a vacuum oven.
또한, 본 발명은 기판상에 구비된 트랜지스터의 소스 전극과 드레인 전극; 및 상기 소스 전극과 드레인 전극 사이에 형성된 환원그래핀옥사이드 채널을 포함하는 바닥접촉식 전계효과 트랜지스터를 제공한다.
In addition, the present invention is a source electrode and drain electrode of the transistor provided on the substrate; And it provides a bottom contact field effect transistor comprising a reduced graphene oxide channel formed between the source electrode and the drain electrode.
본 발명에 의해 용매 분산도를 높이는 용액 전처리 과정과 회전 도포법을 이용한 단층 혹은 소수 층을 가지는 그래핀옥사이드 채널을 효과적으로 제조할 수 있다. 또한, 증기 환원법과 고온 처리 방법을 이용하여 그래핀옥사이드 채널을 가지는 바닥접촉식 전계효과 트랜지스터로부터 환원그래핀옥사이드 채널을 가지는 전계효과 트랜지스터를 효과적으로 제조할 수 있다.According to the present invention, a graphene oxide channel having a single layer or a hydrophobic layer using a solution pretreatment process to increase solvent dispersion and a rotation coating method can be effectively manufactured. In addition, a field effect transistor having a reduced graphene oxide channel can be effectively manufactured from a bottom contact field effect transistor having a graphene oxide channel by using a vapor reduction method and a high temperature treatment method.
본 발명에 따른 바닥접촉식 그래핀옥사이드 또는 환원그래핀옥사이드 채널의 전계효과 트랜지스터는 상부접촉식 전계효과 트랜지스터 제조에 사용되는 리쏘그래피(lithography)를 사용하지 않기 때문에 소자의 각 층에 공정상 생기는 오염을 피할 수 있다.The field effect transistor of the bottom contact graphene oxide or reduced graphene oxide channel according to the present invention does not use lithography, which is used for the manufacture of the top contact field effect transistor, so that process contamination occurs in each layer of the device. Can be avoided.
본 발명에 의해 제조된 그래핀옥사이드 및 환원그래핀옥사이드 전계효과 트랜지스터는 표면 도포량에 따라 단층부터 수 층에 이르는 그래핀옥사이드 혹은 환원그래핀옥사이드로 구성된 채널을 가지게 된다. 단층 혹은 3층 이하 환원그래핀옥사이드 채널의 전계효과 트랜지스터로부터는 영점 전압 근처에서 최저 전도도를 보여주는 양쪽성(ambopolar) 전기적 특징을 얻을 수 있다. Graphene oxide and reduced graphene oxide field effect transistor prepared by the present invention will have a channel consisting of graphene oxide or reduced graphene oxide from a single layer to several layers depending on the amount of surface coating. From field effect transistors of single- or three-layer reduced graphene oxide channels, ambopolar electrical features that exhibit the lowest conductivity near zero voltage can be obtained.
본 발명에 의한 단층 혹은 소수 층 그래핀옥사이드와 환원그래핀옥사이드 채널의 전계효과 트랜지스터는 화학적 특성의 개질이 용이하기 때문에, 이 특성을 이용하게 되면, 다양한 반도체 소자, 특히 메모리 소자, 화학센서 등에 적용할 수 있다.Since the field effect transistors of single layer or hydrophobic graphene oxide and reduced graphene oxide channel according to the present invention can be easily modified in chemical properties, this property can be applied to various semiconductor devices, especially memory devices, chemical sensors, and the like. can do.
본 발명에 따라서, 그래핀옥사이드 필름과 실리콘옥사이드, 실리콘, 금, 투명 폴리머, ITO 등 다양한 기질이 결합된 전계효과 트랜지스터를 용이하게 제조할 수 있다.According to the present invention, it is possible to easily prepare a field effect transistor in which a graphene oxide film and various substrates such as silicon oxide, silicon, gold, a transparent polymer, and ITO are combined.
또한, 본 발명에 의해 저온부터 실온, 그리고 고온에서 증기 환원이 가능한 그래핀옥사이드 채널을 구비한 전계효과 트랜지스터를 용이하게 제조할 수 있다.
In addition, according to the present invention, a field effect transistor having a graphene oxide channel capable of vapor reduction from low temperature to room temperature and high temperature can be easily manufactured.
도 1은 본 발명의 일실시예에 따른 전계효과 트랜지스터를 제조하는 제조과정이 도시된 공정도이다.
도 2는 본 발명의 일실시예에 따라 바닥접촉식 그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 순서도이다.
도 3은 본 발명의 일실시예에 따라 바닥접촉식 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 공정도이다.
도 4는 본 발명의 일실시예에 따라 바닥접촉식 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 순서도이다.
도 5는 실시예 1에 의해 제조된 단층 그래핀옥사이드의 원자힘현미경 분석을 나타내는 표면 분포 사진과 그래프이다.
도 6은 실시예 2-1에 의해 바닥접촉식 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터를 나타내는 전자현미경 사진이다.
도 7은 실시예 2-1에서 제조한 그래핀옥사이드 전계효과 트랜지스터 소자를 원자힘현미경 분석을 나타내는 표면 분포 사진이다.
도 8은 실시예 2-1에서 제조한 그래핀옥사이드 채널 층을 라만분석한 결과가 도시된 그래프이다.
도 9는 실시예 2-3에 의해 제조된 전계효과 트랜지스터의 다수 층 그래핀옥사이드 채널에 대한 원자힘현미경 분석을 나타내는 표면 분포 사진이다.
도 10은 실시예 2-3에서 제조한 그래핀옥사이드 채널 층을 라만분석한 것을 나타낸 그래프이다.
도 11은 실시예 3을 구현하고 있는 것을 보여주는 사진이다.
도 12는 실시예 3의 증기환원제 환원에 의한 바닥접촉식 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 전자현미경 사진이다.
도 13은 실시예 3-1에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 채널을 따라 라만분석을 한 그래프이다.
도 14는 실시예 3-1에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 원자힘현미경 분석한 표면 분포 사진이다.
도 15는 실시예 3-1에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 나타낸 그래프이다.
도 16은 실시예 3-2에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 조사한 그래프이다.
도 17은 실시예 3-3에서 실온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석한 그래프이다.
도 18은 실시예 3-4, 저온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석한 그래프이다.
도 19는 실시예 3-5, 실온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석한 그래프이다.
도 20은 실시예 3-6, 저온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석한 그래프이다.
도 21은 실시예 4에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 전자현미경 사진이다.
도 22는 실시예 4에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 조사한 그래프이다.
도 23은 소스-드레인 두 전극 사이에 형성된 금 나노입자가 화학결합된 환원그래핀옥사이드 채널의 전압 대 전류를 측정한 그래프이다.1 is a flowchart illustrating a manufacturing process of manufacturing a field effect transistor according to an embodiment of the present invention.
2 is a flowchart illustrating a process of manufacturing a field effect transistor of a bottom contact graphene oxide channel according to an embodiment of the present invention.
3 is a process diagram illustrating a field effect transistor manufacturing process of a bottom contact reduced graphene oxide channel according to an embodiment of the present invention.
4 is a flowchart illustrating a process of manufacturing a field effect transistor of a bottom contact reduced graphene oxide channel according to an embodiment of the present invention.
5 is a surface distribution photograph and graph showing the atomic force microscope analysis of the monolayer graphene oxide prepared in Example 1.
6 is an electron micrograph showing a field effect transistor in which a bottom contact graphene oxide channel is formed according to Example 2-1.
7 is a surface distribution photograph showing an atomic force microscope analysis of the graphene oxide field effect transistor device prepared in Example 2-1.
8 is a graph showing the results of Raman analysis of the graphene oxide channel layer prepared in Example 2-1.
9 is a surface distribution photograph showing an atomic force microscope analysis of a multi-layer graphene oxide channel of the field effect transistor prepared in Example 2-3.
10 is a graph showing Raman analysis of the graphene oxide channel layer prepared in Example 2-3.
11 is a photograph showing that Example 3 is implemented.
FIG. 12 is a field effect transistor electron microscope photograph of a bottom contact type graphene oxide channel formed by reducing a steam reducing agent of Example 3. FIG.
FIG. 13 is a graph of Raman analysis along a channel of a field effect transistor having a reduced graphene oxide channel prepared in Example 3-1. FIG.
FIG. 14 is an atomic force microscope analysis of a surface distribution photo of a field effect transistor having a reduced graphene oxide channel prepared in Example 3-1. FIG.
15 is a graph showing the electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 3-1.
16 is a graph illustrating the electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 3-2.
FIG. 17 is a graph illustrating electrical characteristics of a field effect transistor on which a reduced graphene oxide channel prepared in Example 3-3 is formed at room temperature.
18 is a graph illustrating the electrical characteristics of the field effect transistor formed with the reduced graphene oxide channel prepared in Example 3-4, low temperature.
19 is a graph analyzing the electrical characteristics of the field effect transistor formed with a reduced graphene oxide channel prepared in Example 3-5, room temperature.
20 is a graph illustrating the electrical characteristics of the field effect transistor formed with the reduced graphene oxide channel prepared in Example 3-6, low temperature.
21 is a field effect transistor electron micrograph in which the reduced graphene oxide channel prepared in Example 4 is formed.
22 is a graph illustrating the electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 4. FIG.
FIG. 23 is a graph illustrating voltage versus current of a reduced graphene oxide channel chemically bonded to gold nanoparticles formed between two source-drain electrodes.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.
전계효과 트랜지스터와 같은 소자에 그래핀을 적용하는 경우에, 단층 또는 소수의 층으로 이루어지는 그래핀 옥사이드 또는 환원그래핀옥사이드를 제조하고 실리콘옥사이드 면에 흡착시켜 소자를 제조한다. 단층 또는 소수의 층으로 이루어지는 환원그래핀옥사이드를 표면에 도입하기 위하여는 탄소 덩어리로부터 그래핀 옥사이드를 제조하고, 이후 제조된 그래핀옥사이드를 용매에 분산시킨 후 그래핀으로 환원시켜 표면 흡착시키는 방법과, 분산되어 있는 그래핀옥사이드 용액을 흡착될 표면에 적하하여 그래핀옥사이드를 흡착시킨 후 그래핀 특성을 갖도록 환원시키는 방법이 있다. In the case of applying graphene to a device such as a field effect transistor, a graphene oxide or a reduced graphene oxide consisting of a single layer or a small number of layers is prepared and adsorbed onto a silicon oxide surface to manufacture a device. In order to introduce a reduced graphene oxide consisting of a single layer or a few layers on the surface to prepare a graphene oxide from a carbon mass, and then to disperse the prepared graphene oxide in a solvent and to reduce the graphene oxide to surface adsorption and , By dropping the dispersed graphene oxide solution on the surface to be adsorbed, there is a method of adsorbing the graphene oxide and reducing it to have graphene properties.
그러나 이러한 환원그래핀옥사이드 전계효과 트랜지스터 제조방법의 문제점을 살펴보면 다음과 같다. 먼저, 환원그래핀옥사이드를 이용할 경우 환원그래핀옥사이드의 낮은 용매 분산력으로 인한 단층 또는 소수 층의 환원그래핀옥사이드를 실리콘옥사이드 표면에 흡착시키기 어려우며, 둘째로 그래핀옥사이드를 이용한 상부접촉식 전계효과 트렌지스터는 전극 제작 과정에서 발생하는 불순물이 전계 효과 트랜지스터의 내부 패턴에 포함될 가능성이 높아지는 등의 다양한 문제점이 있다. 따라서 새로운 환원그래핀옥사이드 전계효과 트랜지스터 제조방법이 절실히 요구되고 있는 실정이다.However, the problems of the manufacturing method of the reduced graphene oxide field effect transistor are as follows. First, when using reduced graphene oxide, it is difficult to adsorb single layer or reduced layer of reduced graphene oxide on the surface of silicon oxide due to the low solvent dispersion of reduced graphene oxide, and secondly, a top contact field effect transistor using graphene oxide. There are various problems such as the possibility that impurities generated in the electrode manufacturing process are included in the internal pattern of the field effect transistor is increased. Therefore, there is an urgent need for a method for producing a new reduced graphene oxide field effect transistor.
본 발명은 이를 극복하기 위해, 용매 분산력이 뛰어나며 친수성의 성질을 보이는 그래핀옥사이드의 화학적 특징을 이용하여 전극이 제작되어 있는 실리콘옥사이드/실리콘 표면에 그래핀옥사이드를 도포한 뒤 환원시키는 방법을 통해 그래핀의 전기적 특징에 근접하는 바닥접촉식 전계효과 트랜지스터의 제조방법을 제안한다. 상기와 같은 목적을 달성하기 위하여, 본 발명은 실리콘 기판의 실리콘옥사이드 기질 위에 소스(source) 및 드레인(drain) 전극을 제조하고, 그래핀옥사이드 분산 용액을 회전 도포하여 흡착시켜 단층 또는 소수 층 그래핀옥사이드 전계효과 트랜지스터를 제조한다. 이후 증기 환원제로 그래핀옥사이드 층을 환원하게 되면, 전도성이 뛰어나고 천연 그래핀의 전기적 특징에 보다 근접한 단층 또는 소수 층 환원그래핀옥사이드 채널을 구비한 전계효과 트랜지스터를 제조할 수 있다.
In order to overcome this problem, the graphene oxide is applied through a method of reducing graphene oxide on a surface of a silicon oxide / silicon on which an electrode is manufactured by using a chemical characteristic of graphene oxide having excellent solvent dispersibility and showing hydrophilic properties. We propose a method of manufacturing a bottom contact field effect transistor that approximates the electrical characteristics of a fin. In order to achieve the above object, the present invention is to prepare a source (drain) and drain (drain) electrode on the silicon oxide substrate of the silicon substrate, by applying a graphene oxide dispersion solution by rotating coating to adsorb single layer or hydrophobic layer graphene An oxide field effect transistor is prepared. Subsequently, when the graphene oxide layer is reduced with a vapor reducing agent, a field effect transistor having a single layer or a hydrophobic layer reduced graphene oxide channel having excellent conductivity and closer to the electrical characteristics of natural graphene can be manufactured.
도 1에는 본 발명의 일실시예에 따라 그래핀옥사이드를 도포하여 전계효과 트랜지스터를 제조하는 과정이 도시되어 있다. 구체적으로, 도 1의 (A)는 바닥접촉식 채널을 도입하기 위해 소스-드레인 전극이 제조되어 있는 트랜지스터 소자의 공정 단면도이며, 도 1의 (B)는 소스-드레인 전극이 제조되어 있는 트랜지스터 소자의 공정 평면도이다. 도 1의 (C)는 바닥접촉식 그래핀옥사이드 층이 형성된 것을 도시한 전계효과 트랜지스터의 공정평면도이다. 도 2는 바닥접촉식 그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 순서도이다.1 illustrates a process of manufacturing a field effect transistor by applying graphene oxide according to an embodiment of the present invention. Specifically, FIG. 1A is a cross-sectional view of a transistor device in which a source-drain electrode is manufactured to introduce a bottom contact channel, and FIG. 1B is a transistor device in which a source-drain electrode is manufactured. It is a process plan view. FIG. 1C is a process plan view of a field effect transistor showing that a bottom contact graphene oxide layer is formed. 2 is a flowchart illustrating a process of manufacturing a field effect transistor of a bottom contact graphene oxide channel.
도 1을 참조하여 살펴보면, 실리콘 기판(110)상에 실리콘옥사이드 기질(120) 이 100～300 나노미터의 범위에서 배치되고(S120), 그 위에 소스 단자와 드레인 단자로 금 또는 백금 전극(130)이 배치된다(S130). 채널 길이가 되는 전극의 간격은 5～50 마이크로미터로 하고, 채널 높이가 되는 전극의 높이는 10～90 나노미터가 되게 하여, 채널의 넓이는 25～500마이크로미터가 되도록 제작한다. 채널의 길이, 높이 및 넓이는 그래핀옥사이드와 전극의 접촉을 극대화하여 전도도를 증가시킬 수 있는 범위이다. Referring to FIG. 1, a
이어서, 그래핀옥사이드 채널을 만들기 전에 그래핀옥사이드의 용매 분산력을 증가시키기 위하여 그래핀옥사이드 분산 용액은 초음파 처리 및 원심분리 전처리 과정을 수행한다. 이때 전처리 과정에서는 침전물이 보이지 않을 때까지 초음파 처리하고, 회전속도를 600～1000 rpm으로 하여 60～90 분간 원심분리하고, 24시간 이상 방지한 후 상층액을 모아 사용된 용매로 2배로 묽혀 단층 그래핀옥사이드가 분산된 용액을 제조한다. 이렇게 준비된 용액은 도포 과정에 사용할 때마다, 그 전에 1시간 초음파 처리를 하고, 200～300 rpm에서 1시간 셰이크 한 뒤 1시간 정도 방치한 후 표면 도포 용액으로 사용할 수 있다. 세이크 이후에 2시간을 넘지 않는 시간 내에 사용할 경우, 그래핀옥사이드가 분산된 형태로 표면에 적용할 수 있다.Then, in order to increase the solvent dispersion of the graphene oxide before making the graphene oxide channel, the graphene oxide dispersion solution is subjected to a sonication and centrifugation pretreatment. At this time, in the pretreatment process, sonicate until the precipitate is not visible, centrifuge for 60 to 90 minutes at a rotational speed of 600 to 1000 rpm, and prevent it for at least 24 hours, and then collect the supernatant and dilute twice with the used solvent. Prepare a solution in which fin oxide is dispersed. The solution prepared in this way can be used as a surface coating solution after sonication for 1 hour, shake for 1 hour at 200-300 rpm, and then leave for about 1 hour each time. When used within a time not exceeding 2 hours after the shake, graphene oxide may be applied to the surface in a dispersed form.
또한, 그래핀옥사이드 분산 용액을 도포하기 전에, 기판을 유기 용매(예를 들면, 아세톤 또는 에탄올 등), 증류수 등으로 초음파 세척을 먼저 진행하고, 이 후에 황산과 과산화수소 혼합용액(혼합비율이 예를 들면 3:1 되도록 함)을 이용하여 오염물질(특히 유기물 오염) 제거 및 기판 상에 형성된 실리콘옥사이드 채널의 표면 에칭 및 세척을 진행한다. 황산과 과산화수소수 혼합용액의 온도와 처리 시간은 전극의 두께에 따라 달라질 수 있다. 예를 들면, 60 나노미터 높이를 가지는 전극의 경우 70℃에서 5분 정도 처리하는 것이 바람직하다. 지나치게 높은 온도나 긴 처리시간은 전극과 실리콘옥사이드 표면을 거칠게 만들 수 있다. 표면 에칭을 마친 전극은 증류수로 초음파 세척을 여러 번 수행하고 에탄올 속에 보관하고, 이어서 그래핀옥사이드를 도포하기 위해서는 초고순도 질소로 표면을 불어 말린다.In addition, before applying the graphene oxide dispersion solution, the substrate is first ultrasonically cleaned with an organic solvent (for example, acetone or ethanol), distilled water or the like, and then a mixture of sulfuric acid and hydrogen peroxide (mixing ratio is For example 3: 1) to remove contaminants (especially organic contamination) and to etch and clean the surface of the silicon oxide channels formed on the substrate. The temperature and treatment time of the sulfuric acid and hydrogen peroxide mixed solution may vary depending on the thickness of the electrode. For example, an electrode having a height of 60 nanometers is preferably treated at 70 ° C. for about 5 minutes. Too high a temperature or a long treatment time can roughen the electrode and silicon oxide surfaces. After the surface etched electrode is ultrasonically washed several times with distilled water and stored in ethanol, the surface is blown off with ultra-pure nitrogen to apply graphene oxide.
이어서, 그래핀옥사이드가 단층 또는 소수 층을 이루도록 하는 그래핀옥사이드 필름을 제작하기 위하여 기질 표면에 흡착시키는 방법으로 회전 도포법을 진행한다(S140). 준비된 기판을 스핀코터를 이용하여 회전시키고, 단층 그래핀옥사이드 분산 용액 일정량을 일정 시간 간격으로 기판상에 떨어뜨려 표면에 도포한다. 기질(120)의 표면에 도포되는 그래핀옥사이드 양은 기질의 회전 속도를 이용한다. 흡착되는 그래핀옥사이드 양이 회전속도에 의해 조절되므로, 본 발명에 따른 제조방법에서 사용되는 회전 속도는 4000～4500 rpm인 것이 바람직하다. 또한, 그래핀옥사이드 분산 정도와 농도 및 기질의 표면 흡착력이 단층 또는 소수 층을 가지는 그래핀옥사이드의 형성에 영향을 미치게 된다. 따라서 본 발명에 따른 그래핀옥사이드 분산 용액의 농도는 0.5~1.0 mg/ml 인 것이 바람직하다. 그래핀옥사이드의 도포량에 따라서 단층 혹은 소수 층으로 구성된 그래핀옥사이드 채널과 다수 층으로 구성된 그래핀 옥사이드 채널을 선택적으로 제조할 수 있다. 예를 들어, 단층 또는 3층 이하의 그래핀 옥사이드 채널층을 만들기 위해서는 그래핀옥사이드 분산 용액을 100 마이크로리터 취하여 40초 이내에 표면 도포할 수 있다. 또한, 다층의 그래핀옥사이드 채널층을 만들기 위해서는, 그래핀옥사이드 분산 용액 100 마이크로리터를 취하여 40초 동안 표면 도포하도록 속도를 조절하고, 이를 100 마이크로리터 씩 반복 실시하여 필름의 두께를 조절할 수 있다. 예를 들어, 전계효과 트랜지스터 소자로서 전기적 특징을 보여주는 다층 그래핀옥사이드 채널 층을 만들기 위해서는 300~500 마이크로리터의 양을 사용하는 것이 바람직하고 도포 시간은 각각 150~300초 이내가 바람직하다.Subsequently, in order to produce a graphene oxide film in which graphene oxide forms a single layer or a hydrophobic layer, a spin coating method is performed by adsorbing the surface of the substrate (S140). The prepared substrate is rotated using a spin coater, and a predetermined amount of the monolayer graphene oxide dispersion solution is dropped on the substrate at predetermined time intervals and applied to the surface. The amount of graphene oxide applied to the surface of the
이어서, 도포된 그래핀옥사이드의 표면 흡착력을 증가시키기 위하여 진공 오븐에서 건조시킨다(S150). 바람직하게는, 70～80℃의 진공 오븐에서 1시간 이상 24시간 이내로 건조시킨다. 특히 바람직하게는 진공 오븐에서 건조 후 진공 데시케이터에서 1주일간 보관하고 다시 건조하게 되면, 그래핀옥사이드가 기질 위에 안정적으로 도포될 수 있다.
Subsequently, in order to increase the surface adsorption power of the applied graphene oxide is dried in a vacuum oven (S150). Preferably, it is dried in the vacuum oven at 70-80 degreeC for 1 hour or more within 24 hours. Particularly preferably, when dried in a vacuum oven and stored in a vacuum desiccator for one week and dried again, graphene oxide may be stably applied on the substrate.
도 3은 바닥접촉식 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 공정도이다. 도 4는 바닥접촉식 환원그래핀옥사이드 채널의 전계효과 트랜지스터 제조 과정을 나타낸 순서도이다.3 is a process chart illustrating a process of manufacturing a field effect transistor of a bottom contact reduced graphene oxide channel. 4 is a flowchart illustrating a process of manufacturing a field effect transistor of a bottom contact reduced graphene oxide channel.
본 실시예에 따라 그래핀옥사이드 채널을 가지고 있는 전계효과 트랜지스터는 환원제의 증기 가스와 반응시켜 환원그래핀옥사이드 채널의 전계효과 트랜지스터를 제조할 수 있다.According to the present embodiment, the field effect transistor having the graphene oxide channel may be reacted with the vapor gas of the reducing agent to prepare the field effect transistor of the reduced graphene oxide channel.
도 3에 도시된 바와 같이, 도 1과 도 2에서 설명한 그래핀옥사이드 채널을 가지는 전계효과 트랜지스터 소자들을 소자 캐리어에 정렬시키고 유리 반응기에 넣어 하부에 위치시키고, 환원제를 일정량 부은 뒤 반응기를 밀봉하여 온도가 일정하게 유지되는 오일 배쓰에 위치시킨다. 일정한 반응 온도를 유지하게 되면, 환원제가 기화되어 증기 가스의 형태가 된다. 이와 같이 생성된 증기 가스와 그래핀옥사이드가 반응하게 되면 환원그래핀옥사이드 채널의 전계효과 트랜지스터가 제조된다(S210). 본 발명에 따른 환원제로서는 히드라진, 또는 요오드산과 아세트산의 혼합물을 사용하는 것이 바람직하다. 선택된 환원제에 따라, 환원반응은 -10℃～80℃의 온도 범위에서 24시간～36시간 동안 수행하는 것이 바람직하다. 이렇게 기질 위에 도포된 그래핀옥사이드 필름은 증기 환원제에 의하여 환원그래핀옥사이드 필름으로 환원될 수 있다.As shown in FIG. 3, the field effect transistor devices having the graphene oxide channels described with reference to FIGS. 1 and 2 are aligned with the device carriers, placed in a glass reactor, placed at the bottom thereof, poured a predetermined amount of a reducing agent, and the reactor is sealed to obtain a temperature. Place it in the oil bath where it is kept constant. By maintaining a constant reaction temperature, the reducing agent is vaporized into the form of vapor gas. When the generated vapor gas and the graphene oxide reacts as described above, a field effect transistor of the reduced graphene oxide channel is manufactured (S210). As the reducing agent according to the present invention, it is preferable to use hydrazine or a mixture of iodic acid and acetic acid. Depending on the selected reducing agent, the reduction reaction is preferably carried out for 24 to 36 hours in the temperature range of -10 ℃ to 80 ℃. The graphene oxide film coated on the substrate may be reduced to a reduced graphene oxide film by a vapor reducing agent.
이어서, 환원 반응을 마친 후 증류수 및 탄산수소나트륨(NaHO3)과 같은 염으로 중화시킨 후 증류수에 12시간 이상 담가 두거나 증류수나 메탄올로 여러 번 씻어 전계효과 트랜지스터 상에 남아 있는 여분의 환원제를 제거한다(S220). Subsequently, after the reduction reaction is neutralized with a salt such as distilled water and sodium hydrogen carbonate (NaHO 3 ), soaked in distilled water for 12 hours or more, or washed several times with distilled water or methanol to remove the remaining reducing agent on the field effect transistor. (S220).
이어서, 환원그래핀옥사이드 전계효과 트랜지스터 소자를 질소로 불어 말린 뒤 80～90℃에서 진공 오븐에서 12시간～24시간 건조시킨다(S230).Subsequently, the reduced graphene oxide field effect transistor device is blown with nitrogen and dried in a vacuum oven at 80 to 90 ° C. for 12 to 24 hours (S230).
그래핀옥사이드 채널의 전계효과 트랜지스터를 증기 환원시키면 환원그래핀옥사이드 채널의 전계효과 트랜지스터를 제조할 수 있다. 이렇게 제조된 전계효과 트랜지스터는 전도도가 크게 증가한 특성을 가진다. 본 실시예에 따라 제조된 단층 또는 3층 이하 환원그래핀옥사이드 채널의 전계효과 트랜지스터는 영점 전압 근처에서 최저 전도도를 보여주는 양쪽성(ambopolar) 전기적 특징을 나타낸다.
When the field effect transistor of the graphene oxide channel is vapor reduced, the field effect transistor of the reduced graphene oxide channel may be manufactured. The field effect transistor manufactured as described above has a property in which conductivity is greatly increased. Field effect transistors of single-layer or three-layer reduced graphene oxide channels prepared according to this embodiment exhibit an ambopolar electrical characteristic showing the lowest conductivity near zero voltage.
또한, 본 실시예에 따라 제조된 환원그래핀옥사이드 채널의 전계효과 트랜지스터를 250～400℃의 온도 범위에서 열처리하는 과정을 더 진행할 수 있다. 이렇게 고온에서 열처리하면, 환원그래핀옥사이드 채널의 전계효과 트랜지스터의 전도도가 10배 이상 증가한다.
In addition, the process of heat-treating the field effect transistor of the reduced graphene oxide channel prepared according to the present embodiment in a temperature range of 250 ~ 400 ℃ can be further proceeded. This heat treatment at high temperature increases the conductivity of the field effect transistor of the reduced graphene oxide channel by more than 10 times.
본 발명의 일 실시예에 따르면, 제조된 환원그래핀옥사이드 채널에 금 나노입자가 결합시키는 단계를 더 포함할 수 있다. 더욱 상세하게는, 50～70 밀리몰 농도의 티오벤질다이아조늄 용액에 환원그래핀옥사이드 채널을 구비한 전계효과 트랜지스터를 담그고 12～24시간 반응시킨 후 세척하여 진공 하에서 건조시킨 후 5-10 nm 금나노용액에 담그고 24～36시간 방치한 후 세척하고, 7～10일 진공 건조하여 금 나노입자가 화학결합된 환원그래핀옥사이드 전계효과 트랜지스터를 제조할 수 있다.
According to one embodiment of the present invention, gold nanoparticles may be further included in the reduced graphene oxide channel prepared. More specifically, a field effect transistor having a reducing graphene oxide channel was immersed in a thiobenzyldiazonium solution having a concentration of 50 to 70 mmol, reacted for 12 to 24 hours, washed, dried under vacuum, and then 5-10 nm gold nano. After immersing in a solution, it is left for 24 to 36 hours, washed, and vacuum dried for 7 to 10 days to prepare a reduced graphene oxide field effect transistor in which gold nanoparticles are chemically bonded.
지금까지 살펴본 바와 같이, 본 실시예에 따라 제조된 그래핀옥사이드 및 환원그래핀옥사이드 채널의 전계효과 트랜지스터는 화학적 흡착 및 물리적 흡착 과정을 통해 소자의 전기적 특징을 개질할 수 있음을 보여준다.
As described above, the field effect transistor of the graphene oxide and the reduced graphene oxide channel prepared according to the present embodiment shows that the electrical characteristics of the device can be modified through chemical adsorption and physical adsorption processes.
또한 본 실시예에 따라 제조된 그래핀옥사이드 및 환원그래핀옥사이드 트랜지스터 소자는 그래핀옥사이드 혹은 환원그래핀옥사이드로 사용되는 개질 화합물의 기능성에 따라 각종 화학 센서 및 메모리 소자 제작에 이용이 가능하다.
In addition, the graphene oxide and reduced graphene oxide transistor device prepared according to the present embodiment can be used in the manufacture of various chemical sensors and memory devices depending on the functionality of the modified compound used as graphene oxide or reduced graphene oxide.
계속해서 도 5 내지 도 23의 도면을 참조하여 본 실시예에 따라, 그래핀옥사이드 및 환원그래핀옥사이드 트랜지스터 소자의 제조방법에 적용되는 다양한 기술에 대해 설명한다.
Subsequently, various techniques applied to the method for manufacturing the graphene oxide and the reduced graphene oxide transistor device will be described with reference to the drawings of FIGS. 5 to 23.
<실시예 1: 단층 그래핀옥사이드의 용매 분산>Example 1: Solvent Dispersion of Monolayer Graphene Oxide
그래핀옥사이드 40 mg을 취하여 증류수 40 ml와 섞은 뒤 침전물이 보이지 않을 때까지 초음파 처리하였다. 이어서, 용매에 분산된 그래핀옥사이드 용액을 회전속도 600 rpm으로 90분간 원심분리한 후 24시간 방치하여 상층 액을 모아 증류수로 두 배로 묽혀 단층 그래핀옥사이드가 분산된 용액을 제조하였다. 이렇게 준비된 용액은 도포 과정에 사용할 때마다, 그 전에 1시간 초음파 처리를 하고, 200 알피엠에서 1시간 셰이크한 뒤 1시간 방치한 후 표면 도포 용액으로 사용하였다.
40 mg of graphene oxide was taken and mixed with 40 ml of distilled water and sonicated until no precipitate was seen. Subsequently, the graphene oxide solution dispersed in the solvent was centrifuged at a rotational speed of 600 rpm for 90 minutes, and left for 24 hours to collect a supernatant, diluted twice with distilled water, thereby preparing a solution in which a single layer graphene oxide was dispersed. The solution thus prepared was subjected to sonication for 1 hour before each use in the application process, shaken at 200 alpha for 1 hour and left for 1 hour before use as a surface coating solution.
<실험예 1: 실시예 1에 의해 제조된 단층 그래핀옥사이드의 원자힘현미경 분석>Experimental Example 1: Atomic Force Microscopy Analysis of the Monolayer Graphene Oxide Prepared by Example 1
도 5는 실시예 1에서 제조한 그래핀 옥사이드 조각들이 도포된 마이카 표면을 원자힘현미경으로 분석한 표면 분포 사진과 그래프가 도시되어 있다. 그래핀 분산 용액을 50 마이크로리터 취하여 4000 알피엠으로 회전하는 마이카 기질 위에 도포하고 80℃ 진공 오븐에서 1시간 건조한 뒤 진공 데시케이터에서 1주일간 보관하여 준비하였다. 원자힘현미경 사진을 참조하여 살펴보면, 약 1 나노미터 두께를 가지는 단층의 그래핀옥사이드가 형성되어 있는 것을 알 수 있다.
FIG. 5 is a graph showing surface distribution photographs and graphs of an mica surface coated with graphene oxide fragments prepared in Example 1, analyzed by atomic force microscope. 50 microliters of the graphene dispersion solution was applied on a mica substrate rotating at 4000 Alp, dried for 1 hour in an 80 ° C. vacuum oven, and then stored in a vacuum desiccator for 1 week. Looking at the atomic force microscope picture, it can be seen that a single layer of graphene oxide having a thickness of about 1 nanometer is formed.
<실시예 2-1: 단층 혹은 소수 층 그래핀옥사이드 채널이 형성된 금 전극 전계효과 트랜지스터 제조><Example 2-1: Fabrication of a gold electrode field effect transistor having a single layer or a hydrophobic graphene oxide channel formed>
도 6은 실시예 2-1에 의해 바닥접촉식 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터를 나타내는 전자현미경 사진이다. 6 is an electron micrograph showing a field effect transistor in which a bottom contact graphene oxide channel is formed according to Example 2-1.
본 실시예에 따른 바닥접촉식 전계효과 트랜지스터의 제조방법을 살펴보면, 실리콘옥사이드상에 소스, 드레인 전극의 역할을 하는 금 전극이 형성된 기판을 아세톤과 증류수를 이용하여 20분 동안 초음파 세척하였다. 황산과 과산화수소수를 3:1의 부피비로 섞어 피라나 용액을 만들고 약 10분간 방치하였다. 이어서 기판을 피라나 용액에 담가 5분간 세척하였다. 이는 소자 표면의 오염 물질과 실리콘옥사이드 표면 에칭을 위한 것이다. 피라나 처리후 증류수로 씻고 다시 초음파 세척 20분을 한 뒤, 에탄올에서 20분간 초음파 세척을 하고 초고순도 질소를 이용하여 표면을 불어 건조하였다. 이렇게 준비된 기판에 실시예 1에서 준비한 용액을 도포하였다. Looking at the method of manufacturing the bottom contact field effect transistor according to the present embodiment, the substrate on which the gold electrode serving as the source and drain electrodes on the silicon oxide is formed by ultrasonic cleaning using acetone and distilled water for 20 minutes. Sulfuric acid and hydrogen peroxide solution were mixed at a volume ratio of 3: 1 to form a piranha solution and left for about 10 minutes. The substrate was then immersed in piranha solution and washed for 5 minutes. This is for etching contaminants and silicon oxide surfaces on the device surface. After the piranha treatment, washing with distilled water and washing again with ultrasonic wave for 20 minutes, ultrasonic washing for 20 minutes in ethanol, and blown the surface with ultra-purity nitrogen to dry. The solution prepared in Example 1 was applied to the substrate thus prepared.
준비된 기판을 스핀코터를 이용하여 4000 rpm에서 단층 그래핀옥사이드 분산 용액을 100 마이크로리터 취하여 40초 동안 표면 도포하여 단층 또는 3층 이하의 그래핀옥사이드 채널층을 제조하였다. 그래핀옥사이드 채널이 도포되어 제조된 전계효과 트랜지스터 소자를 80℃ 진공 오븐에서 24시간 건조하고 진공 데시케이터에 1주일 동안 다시 건조하였다.
100 microliters of the monolayer graphene oxide dispersion solution was applied to the prepared substrate at 4000 rpm using a spin coater, and the surface was applied for 40 seconds to prepare a graphene oxide channel layer having a single layer or three layers or less. The field effect transistor device prepared by applying the graphene oxide channel was dried in an 80 ° C. vacuum oven for 24 hours and again in a vacuum desiccator for one week.
<실험예 2-1: 실시예 2-1에 의해 제조된 전계효과 트랜지스터의 단층 혹은 소수 층 그래핀옥사이드 채널에 대한 원자힘현미경 분석><Experimental Example 2-1: Atomic Force Microscopy Analysis of Single or Hydrophobic Graphene Oxide Channel of Field Effect Transistor Prepared by Example 2-1>
도 7은 실시예 2-1에서 제조한 그래핀옥사이드 전계효과 트랜지스터 소자를 원자힘현미경으로 분석한 결과를 보여주는 표면 분포 사진이다. 소스-드레인 전극사이에 그래핀옥사이드 조각들의 서로 가장자리를 따라 겹쳐 그래핀옥사이드 채널층을 형성하고 있음이 확인할 수 있다.
7 is a surface distribution photograph showing the result of analyzing the graphene oxide field effect transistor device prepared in Example 2-1 by atomic force microscope. It can be seen that the graphene oxide channel layer is formed to overlap the edges of the graphene oxide pieces between the source and drain electrodes.
<실험예 2-2: 실시예 2-1에 의해 제조된 단층 혹은 소수 층 그래핀옥사이드 채널의 라만 분석><Experimental Example 2-2: Raman analysis of the monolayer or hydrophobic graphene oxide channel prepared in Example 2-1>
도 8에는 실시예 2-1에서 제조한 그래핀옥사이드 채널 층을 라만 분석한 결과가 그래프로 도시되어 있다. 라만 분석 결과 D(1350 cm-1)피크와 더불어 G(1600 cm-1) 피크가 관찰되었는데 이는 그래핀옥사이드가 표면에 도포되었음을 확인해 주는 결과이다.
8 shows a graph of Raman analysis of the graphene oxide channel layer prepared in Example 2-1. Raman analysis showed a G (1600 cm -1 ) peak along with a D (1350 cm -1 ) peak, confirming that graphene oxide was applied to the surface.
계속해서 실시예 2-2에 따라 단층 혹은 소수 층 그래핀옥사이드 채널이 형성된 백금 전극 바닥접촉식 전계효과 트랜지스터의 제조방법을 살펴본다.
Subsequently, a method of manufacturing a platinum electrode bottom contact field effect transistor having a single layer or a hydrophobic graphene oxide channel according to Example 2-2 will be described.
<실시예 2-2: 단층 혹은 소수 층 그래핀옥사이드 채널이 형성된 백금 전극 전계효과 트랜지스터 제조> < Example 2-2: Preparation of a platinum electrode field effect transistor having a single layer or a hydrophobic graphene oxide channel formed>
실리콘옥사이드상에 소스-드레인 전극으로 사용되는 백금 전극이 형성된 기판을 아세톤과 증류수를 이용하여 20분 동안 초음파 세척하였다. 이어서, 황산과 과산화수소수를 3:1의 부피비로 섞어 피라나 용액을 만들고 약 10분간 방치하였다. 기판을 피라나 용액에 담가 5분간 세척하였다. 이는 기판 표면의 오염물질과 실리콘옥사이드 표면 에칭을 위한 것이다. 이어서, 피라나 처리후 증류수로 씻고 다시 초음파 세척 20분을 한 뒤, 에탄올에서 20분간 초음파 세척을 하고 초고순도 질소를 이용하여 표면을 불어 건조하였다. 이렇게 준비된 기판에 실시예 1에서 준비한 용액을 도포하였다. 이를 구체적으로 살펴보면, 준비된 기판을 스핀코터를 이용하여 회전시킨 후 4000 알피엠에서 단층 그래핀옥사이드 분산 용액 100 마이크로리터 취하여 40초 동안 표면 도포하여 단층 또는 3층 이하의 그래핀옥사이드 채널층을 제조하였다. 그래핀옥사이드 채널이 도포된 전계효과 트랜지스터 소자를 80℃ 진공 오븐에서 24시간 건조하고 진공 데시케이터에 1주일 동안 다시 건조하였다.
The substrate on which the platinum electrode used as the source-drain electrode on the silicon oxide was formed was ultrasonically cleaned for 20 minutes using acetone and distilled water. Subsequently, sulfuric acid and hydrogen peroxide solution were mixed at a volume ratio of 3: 1 to form a piranha solution and left for about 10 minutes. The substrate was soaked in piranha solution and washed for 5 minutes. This is for etching contaminants on the surface of the substrate and silicon oxide surface. Subsequently, after washing with piranha, washing with distilled water for 20 minutes and then ultrasonically washing for 20 minutes, ultrasonic washing was performed for 20 minutes in ethanol, and the surface was blown with ultrahigh-purity nitrogen and dried. The solution prepared in Example 1 was applied to the substrate thus prepared. Specifically, the prepared substrate was rotated using a spin coater, and then 100 microliters of a monolayer graphene oxide dispersion solution was taken at 4000 Alpm and surface-coated for 40 seconds to prepare a graphene oxide channel layer having a single layer or three layers or less. The field effect transistor device coated with graphene oxide channels was dried in an 80 ° C. vacuum oven for 24 hours and again in a vacuum desiccator for 1 week.
<실시예 2-3: 다수 층 그래핀옥사이드 채널이 형성된 금 전극 전계효과 트랜지스터 제조>Example 2-3 Fabrication of Gold Electrode Field Effect Transistor with Multiple Layer Graphene Oxide Channels
실시예 2-3에 의해 다수 층 그래핀옥사이드 채널이 형성된 금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 실리콘옥사이드상에 소스-드레인 전극으로 사용되는 금 전극이 형성된 기판을 아세톤과 증류수를 이용하여 20분 동안 초음파 세척하였다. 이어서, 황산과 과산화수소수를 3:1의 부피비로 섞어 피라나 용액을 만들고 약 10분간 방치하였다. 이어서 기판을 피라나 용액에 담가 5분간 세척하였다. 이는 기판 표면의 오염물질과 실리콘옥사이드 표면 에칭을 위한 것이다. 이어서, 피라나 처리후 증류수로 씻고 다시 초음파 세척 20분을 한 뒤, 에탄올에서 20분간 초음파 세척을 하고 초고순도 질소를 이용하여 표면을 불어 건조하였다. 이렇게 준비된 기판에 실시예 1에서 준비한 용액을 도포하였는데, 다층의 그래핀옥사이드 채널층을 만들기 위해서, 그래핀옥사이드 용액 100 마이크로리터를 취하여 40초 동안 표면 도포하도록 속도를 조절하였고, 이를 100 마이크로리터씩 3회 반복 실시하였다. 이어서 기판에 형성된 그래핀옥사이드 채널이 도포된 전계효과 트랜지스터 소자를 80℃ 진공 오븐에서 24시간 건조하고 진공 데시케이터에 1주일 동안 다시 건조하였다.
Referring to the method for manufacturing a gold electrode field effect transistor having a multi-layered graphene oxide channel according to Example 2-3, the substrate on which a gold electrode used as a source-drain electrode on silicon oxide was formed using acetone and distilled water for 20 minutes. Ultrasonic washing during. Subsequently, sulfuric acid and hydrogen peroxide solution were mixed at a volume ratio of 3: 1 to form a piranha solution and left for about 10 minutes. The substrate was then immersed in piranha solution and washed for 5 minutes. This is for etching contaminants on the surface of the substrate and silicon oxide surface. Subsequently, after washing with piranha, washing with distilled water for 20 minutes and then ultrasonically washing for 20 minutes, ultrasonic washing was performed for 20 minutes in ethanol, and the surface was blown with ultrahigh-purity nitrogen and dried. The solution prepared in Example 1 was applied to the prepared substrate, and in order to make a multilayer graphene oxide channel layer, 100 microliters of graphene oxide solution was taken, and the speed was adjusted to apply the surface for 40 seconds. Repeated three times. Subsequently, the field effect transistor device coated with the graphene oxide channel formed on the substrate was dried in an 80 ° C. vacuum oven for 24 hours and again in a vacuum desiccator for one week.
<실험예 2-3: 실시예 2-3에 의해 제조된 전계효과 트랜지스터의 다수 층 그래핀옥사이드 채널에 대한 원자힘현미경 분석>Experimental Example 2-3: Atomic Force Microscopy Analysis of the Multi-Layer Graphene Oxide Channel of the Field Effect Transistor Prepared by Example 2-3
도 9에는 실시예 2-3에서 제조한 그래핀옥사이드 전계효과 트랜지스터 소자를 원자힘현미경으로 분석한 것을 나타낸 표면 분포 사진이다. 소스-드레인 전극사이에 그래핀옥사이드 조각들의 서로 가장자리를 따라 겹쳐 그래핀옥사이드 채널층을 형성하고 있음이 확인할 수 있다. 구체적으로 5층 이상의 그래핀옥사이드 채널 층이 형성되었음이 확인되었다.
9 is a surface distribution photograph showing that the graphene oxide field effect transistor device prepared in Example 2-3 was analyzed by atomic force microscope. It can be seen that the graphene oxide channel layer is formed to overlap the edges of the graphene oxide pieces between the source and drain electrodes. Specifically, it was confirmed that five or more graphene oxide channel layers were formed.
<실험예 2-4: 실시예 2-3에 의해 제조된 다수 층 그래핀옥사이드 채널의 라만 분석> Experimental Example 2-4 Raman Analysis of a Multi-Layer Graphene Oxide Channel Prepared by Example 2-3
도 10은 실시예 2-3에서 제조한 그래핀옥사이드 채널 층을 라만 분석한 것을 나타낸 그래프이다. 라만 분석 결과 D(1350 cm-1)피크와 더불어 G(1600 cm-1)피크가 관찰되었는데 이는 그래핀옥사이드가 표면에 도포되었음 확인해 주는 결과이다. 실시예 2-1에서 얻은 라만 분석 결과와 비교하여 각 피크의 크기가 현저하게 증가되었고 이는 그래핀옥사이드의 두께 증가로 인한 결과이다.
10 is a graph showing Raman analysis of the graphene oxide channel layer prepared in Example 2-3. Raman analysis showed G (1600 cm -1 ) peaks along with D (1350 cm -1 ) peaks, confirming that graphene oxide was applied to the surface. Compared to the Raman analysis obtained in Example 2-1, the size of each peak was significantly increased, which is a result of the increase in the thickness of graphene oxide.
<실시예 2-4: 다수 층 그래핀옥사이드 채널이 형성된 백금 전극 전계효과 트랜지스터 제조><Example 2-4: Fabrication of a platinum electrode field effect transistor having a multi-layer graphene oxide channel formed>
실리콘옥사이드상에 소스-드레인 전극으로 사용되는 백금 전극이 형성된 기판을 아세톤과 증류수를 이용하여 20분 동안 초음파 세척하였다. 이어서, 황산과 과산화수소수를 3:1의 부피비로 섞어 피라나 용액을 만들고 약 10분간 방치하였다. 이어서 기판을 피라나 용액에 담가 5분간 세척하였다. 이는 기판 표면의 오염물질과 실리콘옥사이드 표면 에칭을 위한 것이다. 이어서, 피라나 처리후 증류수로 씻고 다시 초음파 세척 20분을 한 뒤, 에탄올에서 20분간 초음파 세척을 하고 초고순도 질소를 이용하여 표면을 불어 건조하였다. 이렇게 준비된 기판에 실시예 1에서 준비한 용액을 도포하였는데, 다층의 그래핀옥사이드 채널층을 만들기 위해서, 그래핀옥사이드 용액 100 마이크로리터를 취하여 40초 동안 표면 도포하도록 속도를 조절하였고, 이를 100 마이크로리터씩 3회 반복 실시하였다. 이어서 기판에 형성된 그래핀옥사이드 채널이 도포된 전계효과 트랜지스터 소자를 80℃ 진공 오븐에서 24시간 건조하고 진공 데시케이터에 1주일 동안 다시 건조하였다.
The substrate on which the platinum electrode used as the source-drain electrode on the silicon oxide was formed was ultrasonically cleaned for 20 minutes using acetone and distilled water. Subsequently, sulfuric acid and hydrogen peroxide solution were mixed at a volume ratio of 3: 1 to form a piranha solution and left for about 10 minutes. The substrate was then immersed in piranha solution and washed for 5 minutes. This is for etching contaminants on the surface of the substrate and silicon oxide surface. Subsequently, after washing with piranha, washing with distilled water for 20 minutes and then ultrasonically washing for 20 minutes, ultrasonic washing was performed for 20 minutes in ethanol, and the surface was blown with ultrahigh-purity nitrogen and dried. The solution prepared in Example 1 was applied to the prepared substrate, and in order to make a multilayer graphene oxide channel layer, 100 microliters of graphene oxide solution was taken, and the speed was adjusted to apply the surface for 40 seconds. Repeated three times. Subsequently, the field effect transistor device coated with the graphene oxide channel formed on the substrate was dried in an 80 ° C. vacuum oven for 24 hours and again in a vacuum desiccator for one week.
계속해서 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 전계효과 트랜지스터 제조방법을 살펴본다.
Subsequently, a method of manufacturing a field effect transistor including a reduced graphene oxide channel by a reduction reaction will be described.
<실시예 3-1: 히드라진 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 금 전극 전계효과 트랜지스터 제조><Example 3-1: Preparation of a gold electrode field effect transistor including a reduced graphene oxide channel by hydrazine vapor reduction reaction>
실시예 2-1 및 2-3에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25센티미터), 히드라진(hydrazine monohydrate)을 준비하였다. 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 히드라진 용액을 400 마이크로리터 부은 뒤 반응기를 밀봉하였다. 80℃로 온도가 유지되는 실리콘 오일 배쓰에 밀봉된 반응기를 넣고 24시간 반응시켰다. 반응이 완료된 소자를 꺼내어 증류수로 여러번 씻은 뒤 다시 증류수에 담가 12시간을 방치하였다. 소자를 고순도 질소로 표면을 불어 건조한 후 80℃의 진공 오븐에서 24시간 건조하였다. 이후 진공 데시케이터에서 1주일간 다시 건조하였다.In order to vapor-reduce the field effect transistor device on which the graphene oxide channels formed in Examples 2-1 and 2-3 were vapor-reduced, a carrier for the device, a glass reactor (height: 20-25 centimeters), and a hydrazine monohydrate were prepared. . The device was placed in a device carrier, placed in a reactor, poured 400 microliters of hydrazine solution and the reactor was sealed. The reactor was sealed in a silicone oil bath maintained at 80 ° C. and reacted for 24 hours. After completing the reaction, the device was removed, washed several times with distilled water, and then placed in distilled water again for 12 hours. The device was blown to dry the surface with high purity nitrogen and then dried in a vacuum oven at 80
도 11은 실시예 3을 구현하고 있는 것을 보여주는 사진이며, 도 12는 실시예 3의 증기환원제 환원에 의한 바닥접촉식 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 전자현미경 사진을 나타내고 있다.
FIG. 11 is a photograph showing implementation of Example 3, and FIG. 12 is a field effect transistor electron microscope photograph in which a bottom contact reduced graphene oxide channel is formed by vapor reduction agent reduction in Example 3. FIG.
<실험예 3-1: 실시예 3-1에 의한 환원그래핀옥사이드 채널의 라만 분석> Experimental Example 3-1 Raman Analysis of a Reduced Graphene Oxide Channel According to Example 3-1
도 13은 실시예 3-1에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 채널을 따라 라만분석을 한 그래프이다. 라만 분석 결과 D(1350 cm-1)피크와 G(1600 cm-1)피크가 관찰되었고 D피크와 G피크의 세기와 넓이 비율이 실시예 2-1과 2-2 그래핀옥사이드 라만 분석에서 얻은 비율보다 증가하였는데 이는 그래핀옥사이드가 환원하여 환원그래핀옥사이드가 되었음을 확인해 주는 결과이다.
FIG. 13 is a graph of Raman analysis along a channel of a field effect transistor having a reduced graphene oxide channel prepared in Example 3-1. FIG. As a result of Raman analysis, D (1350 cm -1 ) peak and G (1600 cm -1 ) peak were observed, and the intensity and width ratio of D peak and G peak were obtained in Example 2-1 and 2-2 graphene oxide Raman analysis. The ratio was increased, which is a result confirming that the graphene oxide reduced to graphene oxide.
<실험예 3-2: 실시예 3-1에 의한 전계효과 트랜지스터의 환원그래핀옥사이드 채널에 대한 원자힘현미경 분석>Experimental Example 3-2: Atomic Force Microscopy Analysis of Reduced Graphene Oxide Channel of Field Effect Transistor according to Example 3-1
도 14는 실시예 3-1에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 원자힘현미경 분석한 표면 분포 사진을 도시한 것이다. 소스-드레인 두 전극 사이에 단층부터 수층에 이르는 환원그래핀옥사이드 조각들이 채널을 형성하고 있음이 확인할 수 있다. 환원그래핀옥사이드의 두께는 그래핀옥사이드의 두께보다 얇은 약 0.8 나노미터로 측정되었는데 이는 그래핀옥사이드의 산소 그룹들이 환원반응에 의하여 제거된 결과이다.
FIG. 14 illustrates an atomic force microscope analysis of a surface distribution photograph of a field effect transistor on which a reduced graphene oxide channel prepared in Example 3-1 is formed. Source-drain Reduced graphene oxide fragments from the monolayer to the water layer can be seen to form a channel between the two electrodes. The thickness of the reduced graphene oxide was measured to be about 0.8 nanometers thinner than the thickness of the graphene oxide, which is the result of the oxygen groups of the graphene oxide removed by the reduction reaction.
<실험예 3-3: 실시예 3-1에 의한 환원그래핀옥사이드 전계효과 트랜지스터 의 전기적 특성 분석><Experimental Example 3-3: Analysis of the electrical characteristics of the reduced graphene oxide field effect transistor according to Example 3-1>
도 15는 실시예 3-1에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 나타낸 것이다. 구체적으로, 실시예 3-1에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이다. 게이트 전압을 음의 값에서 (-70 V) 부터 양의 값까지 (70 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한 것이다. 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저 값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성(ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다.
FIG. 15 shows electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 3-1. FIG. Specifically, it is a transport curve of carrier movement of the reduced graphene oxide field effect transistor prepared in Example 3-1. The source-drain current is measured by changing the gate voltage from negative (-70 V) to positive (70 V) and setting the source-drain voltage to 1 V. An ambipolar characteristic is observed in which the current value decreases when the voltage decreases to the zero voltage starting from the negative voltage and then reaches the lowest value near the zero voltage, and when the voltage increases to the positive voltage, the current value increases. The same results as the electrical characteristics. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained.
<실시예 3-2: 히드라진 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조><Example 3-2: Preparation of a platinum electrode field effect transistor including a reduced graphene oxide channel by hydrazine vapor reduction reaction>
실시예 3-2에 의해 히드라진 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 먼저, 실시예 2-2 또는 실시예 2-4에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25센티미터), 히드라진을 (hydrazine monohydrate) 준비하였다. 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 히드라진 용액을 400 마이크로리터 부은 뒤 반응기를 밀봉하였다. 이어서 80℃로 온도가 유지되는 실리콘 오일 배쓰에 밀봉된 반응기를 넣고 24시간 반응을 시켰다. 반응이 완료된 소자를 꺼내어 증류수로 여러번 씻은 뒤 다시 증류수에 담가 12시간을 방치하였다. 소자를 고순도 질소로 표면을 불어 건조한뒤 80℃의 진공 오븐에서 24시간 건조하였다. 이후 진공 데시케이터에서 1주일간 다시 건조하였다.
Looking at the platinum electrode field effect transistor manufacturing method including a reduced graphene oxide channel by the hydrazine vapor reduction reaction by Example 3-2, first, the graphene oxide prepared in Example 2-2 or Example 2-4 In order to vapor-reduce the channel effect transistor device in which the channel was formed, a device carrier, a glass reactor (height: 20-25 cm), and hydrazine (hydrazine monohydrate) were prepared. The device was placed in a device carrier, placed in a reactor, poured 400 microliters of hydrazine solution and the reactor was sealed. Subsequently, the reactor was sealed in a silicone oil bath maintained at 80 ° C. and allowed to react for 24 hours. After completing the reaction, the device was removed, washed several times with distilled water, and then placed in distilled water again for 12 hours. The device was blown with high purity nitrogen to dry the surface and then dried in a vacuum oven at 80 ° C. for 24 hours. Then dried again in a vacuum desiccator for one week.
<실험예 3-4: 실시예 3-2에 의한 환원그래핀옥사이드 백금 전극 전계효과 트랜지스터의 전기적 특성 분석><Experimental Example 3-4: Analysis of the electrical characteristics of the reduced graphene oxide platinum electrode field effect transistor according to Example 3-2>
도 16은 실시예 3-2에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 조사한 것이다. 구체적으로, 실시예 3-2에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이다. 게이트 전압을 음의 값에서 (-40 V) 부터 양의 값까지 (40 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한다. 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저 값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성 (ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다.
16 shows the electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 3-2. Specifically, it is a transport curve of carrier movement of the reduced graphene oxide field effect transistor prepared in Example 3-2. Change the gate voltage from negative (-40 V) to positive (40 V) and measure the source-drain current with a source-drain voltage of 1 V. An ambipolar characteristic is observed in which the current value decreases when the voltage starts to a negative voltage and decreases to the zero voltage, then becomes the lowest value near the zero voltage, and when the voltage increases to a positive voltage, the current value increases. The same results as the electrical characteristics. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained.
<실시예 3-3: 실온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 금 전극 전계효과 트랜지스터 제조><Example 3-3: Preparation of a gold electrode field effect transistor including a reduced graphene oxide channel by room temperature HI / AcOH vapor reduction reaction>
실시예 3-3에 의해 실온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 먼저, 실시예 2-1, 또는 2-3에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25 cm, 부피: 300 ml), 요오드산(HI), 그리고 아세트산(AcOH)를 준비하였다. 이어서 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 0.2 ml HI/5 ml AcOH 용액을 부은 뒤 반응기를 밀봉하였다. 일정 온도가 유지되는 실리콘 오일 배쓰에 밀봉된 반응기를 넣고 실온에서 24시간 반응을 시켰다. 반응이 완료된 소자를 꺼내어 0.05몰 농도의 탄산수소나트륨(NaHCO3)으로 중화시킨 후 증류수와 메탄올로 여러 번 씻었다. 이어서, 소자를 고순도 질소로 표면을 불어 건조한 뒤 진공 하에서 1주일 간 건조하였다.
Looking at the method for producing a gold electrode field effect transistor comprising a reduced graphene oxide channel by room temperature HI / AcOH vapor reduction reaction by Example 3-3, First, the graphene prepared in Example 2-1, or 2-3 A device carrier, a glass reactor (height: 20-25 cm, volume: 300 ml), iodic acid (HI), and acetic acid (AcOH) were prepared to vapor-reduce the field effect transistor device on which the pin oxide channel was formed. The device was then placed in a carrier for the device and placed in the reactor, followed by pouring 0.2 ml HI / 5 ml AcOH solution and sealing the reactor. The reactor was sealed in a silicone oil bath maintained at a constant temperature and allowed to react at room temperature for 24 hours. After the reaction was completed, the device was taken out, neutralized with 0.05 mol sodium hydrogen carbonate (NaHCO 3 ), and washed with distilled water and methanol several times. Subsequently, the device was blown with high purity nitrogen to dry the surface and then dried under vacuum for one week.
<실험예 3-5: 실온에서, 실시예 3-3에 의한 환원그래핀옥사이드 채널의 전계효과 트랜지스터 전기적 특징 분석>Experimental Example 3-5: Electric Characteristic Analysis of Field Effect Transistor of Reduced Graphene Oxide Channel according to Example 3-3 at Room Temperature
도 17은 실시예 3-3에서 실온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석을 한 것이다. 구체적으로 도 17은 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반 곡선이다. 게이트 전압을 음의 값에서 (-40 V) 부터 양의 값까지 (40 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한 것이다. 파란선 그래프와 같이 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저 값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성 (ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다.
FIG. 17 shows the electrical characteristics of the field effect transistor on which the reduced graphene oxide channel prepared in Example 3-3 was formed at room temperature. Specifically, FIG. 17 is a transport curve of carrier movement of the prepared graphene oxide field effect transistor. The source-drain current value was measured by changing the gate voltage from negative value (-40V) to positive value (40V) and making the source-drain voltage 1V. As shown in the blue line graph, an ambipolar characteristic is observed in which the current value decreases when the voltage decreases to the zero voltage and decreases to the zero voltage, and then the lowest value near the zero voltage, and when the voltage increases again, the current value increases. This is the same as the electrical characteristics of graphene. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained.
<실시예 3-4: 저온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 금 전극 전계효과 트랜지스터 제조><Example 3-4: Preparation of a gold electrode field effect transistor comprising a reduced graphene oxide channel by low temperature HI / AcOH vapor reduction reaction>
실시예 3-4에 의해 저온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 먼저, 실시예 2-1, 2-3에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25 cm, 부피: 300 ml), 요오드산 (HI), 그리고 아세트산(AcOH)를 준비한다. 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 0.2 ml HI/0.5 ml AcOH 용액을 부은 뒤 반응기를 밀봉한다. 일정 온도가 유지되는 냉장고에 밀봉된 반응기를 넣고 10℃에서 24시간 반응을 시킨다. 반응이 완료된 소자를 꺼내어 0.05몰 농도의 탄산수소나트륨(NaHO3)으로 중화시킨 후 증류수와 메탄올로 여러 번 씻었다. 소자를 고순도 질소로 표면을 불어 건조한 뒤 진공 하에서 1주일 간 건조한다.
Looking at the method for producing a gold electrode field effect transistor comprising a reduced graphene oxide channel by low temperature HI / AcOH vapor reduction reaction by Example 3-4, first, the graphene prepared in Examples 2-1, 2-3 A device carrier, a glass reactor (height: 20-25 cm, volume: 300 ml), iodic acid (HI), and acetic acid (AcOH) are prepared to vapor-reduce the field effect transistor device on which the oxide channel is formed. Place the device in the device carrier, put it in the reactor, pour 0.2 ml HI / 0.5 ml AcOH solution and seal the reactor. The reactor is sealed in a refrigerator maintained at a constant temperature and reacted at 10 ° C. for 24 hours. After the reaction was completed, the device was taken out, neutralized with 0.05 molar sodium bicarbonate (NaHO 3 ), and washed with distilled water and methanol several times. The device is blown to dry surface with high purity nitrogen and dried for one week under vacuum.
<실험예 3-6: 저온, 실시예 3-4에 의한 환원그래핀옥사이드 채널의 전계효과 트랜지스터 전기적 특징><Experimental Example 3-6: Electric characteristics of the field effect transistor of the reduced graphene oxide channel according to the low temperature, Example 3-4>
도 18은 실시예 3-4에 의해 저온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석을 한 것이다. 구체적으로 도 18은 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이다. 게이트 전압을 음의 값에서 (-40 V) 부터 양의 값까지 (40 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한 것이다. 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저 값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성 (ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다.
FIG. 18 shows the electrical characteristics of the field effect transistor having the reduced graphene oxide channel formed at a low temperature according to Example 3-4. Specifically, FIG. 18 is a transport curve of carrier movement of the reduced graphene oxide field effect transistor. The source-drain current value was measured by changing the gate voltage from negative value (-40V) to positive value (40V) and making the source-drain voltage 1V. An ambipolar characteristic is observed in which the current value decreases when the voltage starts to a negative voltage and decreases to the zero voltage, then becomes the lowest value near the zero voltage, and when the voltage increases to a positive voltage, the current value increases. The same results as the electrical characteristics. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained.
<실시예 3-5: 실온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조><Example 3-5: Preparation of a platinum electrode field effect transistor including a reduced graphene oxide channel by room temperature HI / AcOH vapor reduction reaction>
먼저, 실시예 3-5에 의해 실온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 먼저, 실시예 2-2, 2-4에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25 cm, 부피: 300 ml), 요오드산 (HI), 그리고 아세트산(AcOH)를 준비하였다. 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 0.2 ml HI/0.5 ml AcOH 용액을 부은 뒤 반응기를 밀봉하였다. 일정 온도가 유지되는 실리콘 오일 배쓰에 밀봉된 반응기를 넣고 실온에서 24시간 반응을 시켰다. 반응이 완료된 소자를 꺼내어 0.05몰 농도의 탄산수소나트륨(NaHO3)으로 중화시킨 후 증류수와 메탄올로 여러 번 씻었다. 소자를 고순도 질소로 표면을 불어 건조한 뒤 진공 하에서 1주일 간 건조하였다.
First, referring to Example 3-5, a method for preparing a platinum electrode field effect transistor including a reduced graphene oxide channel by room temperature HI / AcOH vapor reduction reaction was prepared in Examples 2-2 and 2-4. A device carrier, a glass reactor (height: 20-25 cm, volume: 300 ml), iodic acid (HI), and acetic acid (AcOH) were prepared to vapor-reduce the field effect transistor device on which the graphene oxide channel was formed. The device was placed in a device carrier, placed in a reactor, poured 0.2 ml HI / 0.5 ml AcOH solution, and the reactor was sealed. The reactor was sealed in a silicone oil bath maintained at a constant temperature and allowed to react at room temperature for 24 hours. After the reaction was completed, the device was taken out, neutralized with 0.05 molar sodium bicarbonate (NaHO 3 ), and washed with distilled water and methanol several times. The device was blown with high purity nitrogen to dry the surface and then dried under vacuum for one week.
<실험예 3-7: 실시예 3-5에 의한 환원그래핀옥사이드 채널의 전계효과 트랜지스터 전기적 특징><Experimental Example 3-7: Electric characteristics of the field effect transistor of the reduced graphene oxide channel according to Example 3-5>
도 19는 실시예 3-5, 실온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석을 한 것이다. 구체적으로 도 19 (A)는 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 운반곡선이다. 게이트 전압을 음의 값에서 (-40 V) 부터 양의 값까지 (40 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한다. 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성 (ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다. 도 19(B)는 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 출력곡선이다. 게이트 전압을 양전압 범위와 음전압 범위에서 각각 변화시킬 때 소스-드레인 출력 전류가 직선적으로 변화하는 단층 그래핀 전계효과 트랜지스터와 같은 결과를 보여준다.
19 shows the electrical characteristics of the field effect transistor having the reduced graphene oxide channel prepared in Example 3-5, at room temperature. Specifically, FIG. 19A illustrates a transport curve of the prepared graphene oxide field effect transistor. Change the gate voltage from negative (-40 V) to positive (40 V) and measure the source-drain current with a source-drain voltage of 1 V. An ambipolar characteristic is observed in which the current value decreases when the voltage decreases to the zero voltage starting from the negative voltage, then reaches the lowest value near the zero voltage, and when the voltage increases again, the current value increases. The same result as the feature. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained. 19B is an output curve of the manufactured graphene oxide field effect transistor. When the gate voltage is changed in the positive voltage range and the negative voltage range respectively, the result is the same as that of the single-layer graphene field effect transistor in which the source-drain output current changes linearly.
<실시예 3-6: 저온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조><Example 3-6: Preparation of a platinum electrode field effect transistor including a reduced graphene oxide channel by low temperature HI / AcOH vapor reduction reaction>
실시예 3-6에 의해 저온 HI/AcOH 증기 환원 반응에 의한 환원그래핀옥사이드 채널을 포함하는 백금 전극 전계효과 트랜지스터 제조방법을 살펴보면, 먼저 실시예 2-2, 2-4에서 제조한 그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 증기 환원하기 위하여 소자용 케리어, 유리 반응기 (높이: 20-25 cm, 부피: 300 ml), 요오드산 (HI), 그리고 아세트산(AcOH)를 준비하였다. 이어서, 소자용 케리어에 소자를 위치시키고 반응기에 넣은 뒤 0.2 ml HI/0.5 ml AcOH 용액을 부은 뒤 반응기를 밀봉하였다. 일정 온도가 유지되는 냉장고에 밀봉된 반응기를 넣고 10℃에서 24시간 반응시켰다. 반응이 완료된 소자를 꺼내어 0.05몰 농도의 탄산수소나트륨(NaHO3)으로 중화시킨 후 증류수와 메탄올로 여러 번 씻었다. 소자를 고순도 질소로 표면을 불어 건조한 뒤 진공 하에서 1주일 간 건조하였다.
Looking at the method for producing a platinum electrode field effect transistor including a reduced graphene oxide channel by low temperature HI / AcOH vapor reduction reaction by Example 3-6, first the graphene oxide prepared in Examples 2-2, 2-4 A device carrier, a glass reactor (height: 20-25 cm, volume: 300 ml), iodic acid (HI), and acetic acid (AcOH) were prepared to vapor-reduce the channel effect transistor device in which the channel was formed. Subsequently, the device was placed in a device carrier, placed in a reactor, poured 0.2 ml HI / 0.5 ml AcOH solution, and the reactor was sealed. The reactor was sealed in a refrigerator maintained at a constant temperature and reacted at 10 ° C. for 24 hours. After the reaction was completed, the device was taken out, neutralized with 0.05 molar sodium bicarbonate (NaHO 3 ), and washed with distilled water and methanol several times. The device was blown with high purity nitrogen to dry the surface and then dried under vacuum for one week.
<실험예 3-8: 실시예 3-6에 의한 환원그래핀옥사이드 채널의 전계효과 트랜지스터 전기적 특징> < Experimental Example 3-8: Electric characteristics of the field effect transistor of the reduced graphene oxide channel according to Example 3-6>
도 20은 실시예 3-6, 저온에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 전기적 특징을 분석한 것이다. 구체적으로 도 20(A)는 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이다. 게이트 전압을 음의 값에서 (-40 V) 부터 양의 값까지 (40 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한다. 음의 전압에서 출발하여 영점 전압으로 감소할 때 전류값이 작아지다가 영점 전압 근처에서 최저 값을 나타내며 다시 양의 전압으로 증가하면 전류값이 증가하는 양쪽성 (ambipolar) 특징이 관찰되는데 이는 그래핀의 전기적 특징과 같은 결과이다. 이로써 그래핀옥사이드로부터 출발하여 바닥접촉식 환원그래핀옥사이드 채널이 단층 혹은 소수 층으로 이루어질 때 단층 그래핀 전계효과 트랜지스터와 같은 결과를 얻을 수 있음을 확인할 수 있다. 도 20(B)는 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 출력곡선이다. 게이트 전압을 양전압 범위와 음전압 범위에서 각각 변화시킬 때 소스-드레인 출력 전류가 직선적으로 변화하는 단층 그래핀 전계효과 트랜지스터와 같은 결과를 보여준다.
20 shows the electrical characteristics of the field effect transistor having the reduced graphene oxide channel prepared in Example 3-6, low temperature. Specifically, FIG. 20 (A) shows a transport curve of carrier movement of the reduced graphene oxide field effect transistor. Change the gate voltage from negative (-40 V) to positive (40 V) and measure the source-drain current with a source-drain voltage of 1 V. An ambipolar characteristic is observed in which the current value decreases when the voltage starts to a negative voltage and decreases to the zero voltage, then becomes the lowest value near the zero voltage, and when the voltage increases to a positive voltage, the current value increases. The same results as the electrical characteristics. As a result, it can be seen that starting from graphene oxide, when the bottom contact type graphene oxide channel is composed of a single layer or a hydrophobic layer, the same result as a single layer graphene field effect transistor can be obtained. 20B is an output curve of the reduced graphene oxide field effect transistor. When the gate voltage is changed in the positive voltage range and the negative voltage range respectively, the result is the same as that of the single-layer graphene field effect transistor in which the source-drain output current changes linearly.
<실시예 4: 환원그래핀옥사이드 전계효과 트랜지스터의 고온처리> Example 4 High Temperature Treatment of Reduced Graphene Oxide Field Effect Transistor
실시예 4에 의해 환원그래핀옥사이드 전계효과 트랜지스터는 고온처리 과정을 더 진행하는 것이다. 실시예 3-1, 3-2, 3-3, 3-4에서 제조한 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 소자를 진공하에서 250℃로 1분간 처리한다. 도 21은 실시예 4의 고온처리에 의한 바닥접촉식 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터 전자현미경 사진을 나타낸 것이다.
In Example 4, the reduced graphene oxide field effect transistor is further subjected to a high temperature treatment process. The field effect transistor device on which the reduced graphene oxide channel prepared in Examples 3-1, 3-2, 3-3, and 3-4 was formed was treated at 250 ° C. for 1 minute under vacuum. FIG. 21 shows a field effect transistor electron microscope photograph of a bottom contact type graphene oxide channel formed by high temperature treatment of Example 4. FIG.
<실험예 4:Experimental Example 4: 고온처리 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특성 분석>Electrical Characteristics Analysis of High-Temperature Reduced Graphene Oxide Field Effect Transistors>
도 22는 실시예 4에서 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 전기적 특징을 조사한 것이다. 구체적으로 도 22는 제조한 환원그래핀옥사이드 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이다. 게이트 전압을 음의 값에서 (-70 V) 부터 양의 값까지 (70 V) 변화시키고 소스-드레인 전압을 1 V로 하여 소스-드레인 전류 값을 측정한다. 실험예 3-2의 결과에 비하여 전류값이 10배 이상 증가하였고 양쪽성(ambipolar)특징을 보여주고 있다. 도 22에는 실시예 4의 고온처리에 의한 바닥접촉식 환원그래핀옥사이드 채널이 형성된 전계효과 트랜지스터의 캐리어 이동에 관한 운반곡선이 도시되어 있다.
FIG. 22 shows the electrical characteristics of the reduced graphene oxide field effect transistor prepared in Example 4. FIG. Specifically, FIG. 22 is a transport curve of carrier movement of the manufactured graphene oxide field effect transistor. Change the gate voltage from negative (-70 V) to positive (70 V) and measure the source-drain current with a source-drain voltage of 1 V. Compared with the results of Experimental Example 3-2, the current value increased by more than 10 times and showed ambipolar characteristics. FIG. 22 shows a transport curve of carrier movement of the field effect transistor having the bottom contact type graphene oxide channel formed by the high temperature treatment of Example 4. FIG.
<실시예 5: 금 나노입자가 화학 결합된 환원그래핀옥사이드 채널을 포함하는 전계효과 트랜지스터 제조><Example 5: Preparation of a field effect transistor including a reduced graphene oxide channel chemically bonded to the gold nanoparticles>
실시예 3-1에서 제조한 환원그래핀옥사이드 채널을 포함하는 전계효과 트랜지스터를 금나노 입자가 결합된 표면으로 개질하기 위하여 먼저 티오벤질다이아조늄 용액을 준비한다. 70 밀리몰 농도의 티오벤질다이아조늄 용액에 환원그래핀옥사이드 전계효과 트랜지스터를 담그고 24시간 반응시킨 후 꺼내어 용매로 깨끗하게 씻고 진공 하에서 건조하였다. 티오벤질다이아조늄 용액과 반응한 환원그래핀옥사이드는 티오벤질로 화학적 개질되었음을 x-선 분석에 의하여 확인하였다. 이렇게 준비된 환원그래핀옥사이드 채널이 포함된 전계효과 트랜지스터를 5 nm 금나노 용액에 담그고 24시간 반응시킨 후 꺼내어 깨끗하게 씻고, 7일간 진공 건조하여 금 나노입자가 화학결합된 환원그래핀옥사이드 전계효과 트랜지스터를 제조하였다.
In order to modify the field effect transistor including the reduced graphene oxide channel prepared in Example 3-1 to the surface on which the gold nanoparticles are bonded, a thiobenzyldiazonium solution is first prepared. The reduced graphene oxide field effect transistor was immersed in a thiolbenzyldiazonium solution having a concentration of 70 mmol, reacted for 24 hours, taken out, washed with a solvent, and dried under vacuum. X-ray analysis confirmed that the reduced graphene oxide reacted with the thiobenzyldiazonium solution was chemically modified with thiobenzyl. After dipping the prepared field effect transistor including the reduced graphene oxide channel in a 5 nm gold nano solution, reacting for 24 hours, taking it out, washing it cleanly, and vacuum drying for 7 days to obtain a reduced graphene oxide field effect transistor in which gold nanoparticles were chemically bonded. Prepared.
<실험예 5: 실시예 5에 의한 금나노 입자가 화학 결합된 환원그래핀옥사이드 채널의 전류-전압 측정>Experimental Example 5: Current-voltage measurement of a reduced graphene oxide channel chemically bonded with gold nanoparticles according to Example 5
도 23은 소스-드레인 두 전극 사이에 형성된 금 나노입자가 화학결합된 환원그래핀옥사이드 채널의 전압 대 전류를 측정한 것이다. 도 23(A)은 금 나노입자가 결합하기 전 두 전극사이에 환원그래핀옥사이드 채널에 흐르는 전류 변화로서 음전압과 양전압 사이를 순환하였을 때 전하 축적에 의한 전류 히스테리시스(hysteresis)가 보이지 않는다. 하지만 도 23(B)에서 금 나노입자를 결합시킨 후 전 두 전극사이에 환원그래핀옥사이드 채널에 흐르는 전류 변화로서 음전압과 양전압 사이를 순환하였을 때 전하 축적에 의한 전류 히스테리시스(hysteresis)가 보인다. 이는 금 나노입자를 결합시키면 전류의 히스테리시스가 일어나고 이는 전하가 금나노입자에 축적됨으로써 발생하는 것을 알 수 있다. 따라서 전압 값을 조절하여 전하 축적의 정도를 조절할 수 있고, 그에 따른 다른 두 가지 상태가 존재하는 메모리 현상을 알 수 있으며, 이를 이용하면 반도체 집적회로에 적용할 수 있는 것이다.
FIG. 23 shows the voltage versus current of a reduced graphene oxide channel chemically bonded to gold nanoparticles formed between two source-drain electrodes. FIG. 23 (A) shows no change in current hysteresis due to charge accumulation when a negative voltage and a positive voltage are circulated as a current change flowing in a reduced graphene oxide channel between two electrodes before gold nanoparticles are bonded. However, as shown in FIG. 23 (B), current hysteresis due to charge accumulation is observed when a negative voltage and a positive voltage are circulated as a current change flowing in a reduced graphene oxide channel between two electrodes after bonding gold nanoparticles. . It can be seen that the hysteresis of the current occurs when the gold nanoparticles are combined, which is caused by the accumulation of charge in the gold nanoparticles. Therefore, the degree of charge accumulation can be controlled by adjusting the voltage value, and thus, a memory phenomenon in which two other states exist can be known, which can be applied to a semiconductor integrated circuit.
지금까지 살펴본 바와 같이, 본 발명에서 마이카, 실리콘 혹은 실리콘옥사이드 기질 위에 그래핀옥사이드를 회전 도포하여 단층 또는 소수 층으로 구현된 그래핀옥사이드 필름 제조방법을 효과적으로 제공할 수 있다.As described so far, the present invention can effectively provide a graphene oxide film manufacturing method implemented by a single layer or a hydrophobic layer by rotating the graphene oxide on the mica, silicon or silicon oxide substrate.
또한, 본 발명은 그래핀옥사이드 필름의 환원 방법으로 증기 히드라진 혹은 HI/AcOH 환원제 이용과 고온처리 방법을 이용하여, 효과적인 환원그래핀옥사이드 전계효과 트랜지스터의 제작방법을 제공할 수 있다. 또한, 추가적인 고온처리 공정을 통해 전도성이 더 향상된 환원그래핀옥사이드 전계효과 트랜지스터의 제작방법을 제공할 수 있다.In addition, the present invention can provide a method for producing an effective reduced graphene oxide field effect transistor by using a steam hydrazine or HI / AcOH reducing agent and a high temperature treatment method as a method of reducing the graphene oxide film. In addition, it is possible to provide a method for manufacturing a reduced graphene oxide field effect transistor having improved conductivity through an additional high temperature treatment process.
본 발명은 비교적 쉽게 구현할 수 있는 고온 증기를 사용하는 환원 방법과 더불어 실온 혹은 그 이하의 온도에서도 기질위에 흡착된 그래핀옥사이드 필름을 환원그래핀옥사이드로 직접 환원이 가능한 방법을 제공한다. The present invention provides a method capable of directly reducing the graphene oxide film adsorbed on a substrate to reduced graphene oxide, even at a temperature of room temperature or less, together with a reduction method using relatively high temperature steam.
본 발명에 의한 그래핀옥사이드 필름은 실리콘옥사이드, 실리콘, 금, 투명 폴리머, ITO 등 다양한 기질에 형성할 수 있으며, 환원그래핀옥사이드 필름은 저온 (예를 들면 -10℃)부터 실온, 그리고 고온 (예를 들면 80℃)에서 증기 환원을 이용하여 제조가 가능하다. Graphene oxide film according to the present invention can be formed on a variety of substrates, such as silicon oxide, silicon, gold, transparent polymer, ITO, reduced graphene oxide film is a low temperature (for example -10 ℃) to room temperature, and high temperature ( For example at 80 ° C.) using vapor reduction.
결론적으로 본 발명에 의해 신뢰성이 높은 그래핀옥사이드를 제조하여, 바닥접촉식 전계효과 트랜지스터에 적용할 수 있다. 또한 환원그래핀옥사이드 전계효과 트랜지스터의 제조도 안정적으로 할 수 있다.In conclusion, according to the present invention, a graphene oxide having high reliability can be manufactured and applied to a bottom contact field effect transistor. It is also possible to stably manufacture the reduced graphene oxide field effect transistor.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. I will understand. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the scope of the appended claims, as well as the appended claims.
Claims (31)
그래핀 옥사이드를 용매와 혼합한 후 초음파 처리 및 원심분리하여 형성되는 그래핀 옥사이드 분산 용액을 상기 기판에 도포하여 상기 드레인 전극과 소스 전극의 사이 채널이 형성될 영역에 그래핀옥사이드를 흡착시키는 단계; 및
상기 흡착된 그래핀옥사이드를 환원시키는 단계
를 포함하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
Forming an electrode on the substrate, the electrode serving as a source electrode and a drain electrode of the transistor;
Mixing graphene oxide with a solvent and then applying a graphene oxide dispersion solution formed by sonication and centrifugation to the substrate to adsorb the graphene oxide to a region where a channel between the drain electrode and the source electrode is to be formed; And
Reducing the adsorbed graphene oxide
Method of manufacturing a bottom contact field effect transistor comprising a.
상기 기판은 실리콘옥사이드/실리콘 기판인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The substrate is a method of manufacturing a bottom contact field effect transistor, characterized in that the silicon oxide / silicon substrate.
상기 실리콘옥사이드/실리콘 기판의 실리콘옥사이드층의 두께가 100～300 나노미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 2,
The method of manufacturing a bottom contact field effect transistor, characterized in that the thickness of the silicon oxide layer of the silicon oxide / silicon substrate ranges from 100 to 300 nanometers.
상기 소스 전극과 드레인 전극은 금 또는 백금을 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The source electrode and the drain electrode is a method of manufacturing a bottom contact field effect transistor comprising a gold or platinum.
채널의 길이가 되는 상기 드레인 전극과 소스 전극의 간격은 5～50 마이크로미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
A method of manufacturing a bottom contact field effect transistor, characterized in that the distance between the drain electrode and the source electrode, which is the length of the channel, is in the range of 5-50 micrometers.
채널의 높이가 되는 상기 드레인 전극과 소스 전극의 높이는 10～90 나노미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 5, wherein
The height of the drain electrode and the source electrode which is the height of the channel is a method of manufacturing a bottom contact field effect transistor, characterized in that the range of 10 ~ 90 nanometers.
그래핀옥사이드 분산 용액을 도포하기 전에,
증류수를 사용하여 기판을 초음파 세척하는 단계를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
Before applying the graphene oxide dispersion solution,
A method of manufacturing a bottom contact field effect transistor, further comprising ultrasonically cleaning the substrate using distilled water.
그래핀옥사이드 분산 용액을 도포하기 전에,
황산과 과산화수소 혼합용액을 이용하여 기판상에 형성된 패턴의 표면 세척을 진행하는 단계를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
Before applying the graphene oxide dispersion solution,
A method of manufacturing a bottom contact field effect transistor further comprising the step of performing a surface wash of a pattern formed on a substrate using a sulfuric acid and hydrogen peroxide mixed solution.
상기 그래핀옥사이드의 흡착력을 증가시키기 위해,
진공 오븐에서 건조한 후 진공 데시케이터에 건조하는 단계를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1, wherein
In order to increase the adsorption power of the graphene oxide,
Drying in a vacuum oven and drying the vacuum desiccator further comprising the step of manufacturing a bottom contact field effect transistor.
상기 흡착시키는 단계는
상기 기판을 스핀코터를 이용하여 회전시키고, 그래핀옥사이드 분산 용액을 일정한 시간 간격으로 상기 기판상에 떨어뜨려 표면에 도포하는 단계를 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The adsorbing step is
Rotating the substrate by using a spin coater, and dropping a graphene oxide dispersion solution onto the substrate at regular time intervals and applying the same to a surface thereof.
상기 그래핀옥사이드 분산 용액을 도포하기 전에,
기판을 아세톤과 증류수를 이용하여 초음파 세척하고, 황산과 과산화수소수를 섞은 피라나 용액에 담가 세척하고, 증류수로 씻고 다시 초음파 세척한 뒤, 에탄올에서 초음파 세척을 하고, 초고순도 질소를 이용하여 표면을 불어 건조하는 단계를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
Before applying the graphene oxide dispersion solution,
The substrate is ultrasonically cleaned with acetone and distilled water, immersed in a piranha solution mixed with sulfuric acid and hydrogen peroxide, washed with distilled water and ultrasonically cleaned again, ultrasonically cleaned with ethanol, and the surface is cleaned using ultrapure nitrogen. A method of manufacturing a bottom contact field effect transistor further comprising the step of blowing dry.
상기 환원시키는 단계는
히드라진 또는 요오드산과 아세트산의 혼합물을 환원제로서 사용하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The reducing step
A method for manufacturing a bottom contact field effect transistor, comprising using hydrazine or a mixture of iodic acid and acetic acid as a reducing agent.
상기 환원시키는 단계는
기판을 히드라진 또는 요오드산과 아세트산의 혼합물의 증기 가스에 노출시키는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 13,
The reducing step
A method of manufacturing a bottom contact field effect transistor, comprising exposing a substrate to a vapor gas of a hydrazine or a mixture of iodic acid and acetic acid.
상기 환원시키는 단계는,
소자용 케리어에 상기 기판을 위치시키고 반응기에 넣은 뒤 히드라진 용액을 부은 뒤 반응기를 밀봉하는 단계;
실리콘 오일 배쓰에 상기 밀봉된 반응기를 넣는 단계;
히드라진 증기 가스와 그래핀옥사이드를 반응시키는 단계;
반응이 완료된 소자를 꺼내어 증류수로 씻은 뒤 다시 증류수에 담가 방치하는 단계; 및
소자를 건조하는 단계
를 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The reducing step,
Placing the substrate in a device carrier, placing the substrate in a reactor, pouring a hydrazine solution and sealing the reactor;
Placing the sealed reactor in a silicone oil bath;
Reacting hydrazine vapor gas with graphene oxide;
Removing the device after the reaction, washing with distilled water, and then immersing it in distilled water again; And
Drying the device
Method of manufacturing a bottom contact field effect transistor comprising a.
상기 실리콘 오일 배쓰는 10℃～80℃의 온도 범위를 유지하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 15,
The silicon oil bath is a method of manufacturing a bottom contact field effect transistor, characterized in that to maintain a temperature range of 10 ℃ ~ 80 ℃.
상기 환원시키는 단계는
소자용 케리어에 상기 기판을 위치시키고 반응기에 넣은 뒤 요오드산(HI) 및 아세트산(AcOH)을 각각 넣은 뒤 반응기를 밀봉하는 단계;
실리콘 오일 배쓰에 상기 밀봉된 반응기를 넣는 단계;
요오드산과 아세트산의 혼합물로부터의 증기 가스와 그래핀옥사이드를 반응시키는 단계;
반응이 완료된 소자를 꺼내어 탄산수소나트륨(NaHCO3)으로 중화시킨 후 증류수와 메탄올로 씻는 단계; 및
소자를 건조하는 단계
를 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
The reducing step
Placing the substrate in a device carrier and placing the substrate in a reactor, and then adding iodic acid (HI) and acetic acid (AcOH) to seal the reactor;
Placing the sealed reactor in a silicone oil bath;
Reacting graphene oxide with steam gas from a mixture of iodic acid and acetic acid;
Removing the device after the reaction was neutralized with sodium bicarbonate (NaHCO 3 ) and washing with distilled water and methanol; And
Drying the device
Method of manufacturing a bottom contact field effect transistor comprising a.
상기 그래핀옥사이드를 반응시키는 단계는 -10～80℃의 온도에 수행되는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 17,
The step of reacting the graphene oxide is a method of manufacturing a bottom contact field effect transistor, characterized in that carried out at a temperature of -10 ~ 80 ℃.
상기 기판상에 형성된 환원그래핀옥사이드 채널을 구비하는 전계효과 트랜지스터 소자를 진공 하 250～400℃의 온도에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
And heat-treating the field effect transistor device having a reduced graphene oxide channel formed on the substrate at a temperature of 250 to 400 ° C. under vacuum.
환원그래핀옥사이드 채널을 구비하는 전계효과 트랜지스터를 금나노 입자가 결합된 표면으로 개질하기 위하여,
환원그래핀옥사이드 채널이 구비된 기판을 티오벤질다이아조늄 용액에 함침시켜 반응시키는 단계; 및
상기 기판을 금 나노용액에 함침시키는 단계
를 더 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 1,
In order to modify a field effect transistor having a reduced graphene oxide channel to a surface on which gold nanoparticles are bonded,
Reacting the substrate having the reduced graphene oxide channel by impregnating the thiobenzyldiazonium solution; And
Impregnating the substrate into the gold nanosolution
Method of manufacturing a bottom-contact field effect transistor further comprising a.
그래핀옥사이드 분산 용액을 상기 기판에 도포하여, 상기 드레인 전극과 소스 전극의 사이 채널이 형성될 영역에 그래핀옥사이드를 흡착시키는 단계; 및
상기 그래핀옥사이드의 흡착력을 증가시키기 위해, 진공 오븐에서 건조시킨 후 진공 데시케이터에서 건조하는 단계
를 포함하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
Forming an electrode on the substrate, the electrode serving as a source electrode and a drain electrode of the transistor;
Applying a graphene oxide dispersion solution to the substrate and adsorbing graphene oxide to a region where a channel between the drain electrode and the source electrode is to be formed; And
In order to increase the adsorption power of the graphene oxide, drying in a vacuum oven and then drying in a vacuum desiccator
Method of manufacturing a bottom contact field effect transistor comprising a.
상기 기판은 실리콘옥사이드/실리콘 기판인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 21,
The substrate is a method of manufacturing a bottom contact field effect transistor, characterized in that the silicon oxide / silicon substrate.
상기 소스 전극과 드레인 전극은 금 또는 백금을 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 21,
The source electrode and the drain electrode is a method of manufacturing a bottom contact field effect transistor comprising a gold or platinum.
상기 흡착시키는 단계는
상기 기판을 스핀코터를 이용하여 회전시키고, 그래핀옥사이드 분산 용액을 일정한 시간 간격으로 상기 기판상에 떨어뜨려 표면에 도포하는 단계를 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 21,
The adsorbing step is
Rotating the substrate by using a spin coater, and dropping a graphene oxide dispersion solution onto the substrate at regular time intervals and applying the same to a surface thereof.
채널의 넓이가 되는 상기 드레인 전극과 소스 전극의 간격은 5～50 마이크로미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 21,
A method of manufacturing a bottom contact field effect transistor, characterized in that the interval between the drain electrode and the source electrode, which is the width of the channel, is in the range of 5 to 50 micrometers.
채널의 높이가 되는 상기 드레인 전극과 소스 전극의 높이는 10～90 나노미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터의 제조방법.
The method of claim 21,
The height of the drain electrode and the source electrode which is the height of the channel is a method of manufacturing a bottom contact field effect transistor, characterized in that the range of 10 ~ 90 nanometers.
상기 소스 전극과 드레인 전극 사이에 형성된 환원그래핀옥사이드 채널
를 포함하는 바닥접촉식 전계효과 트랜지스터.
A source electrode and a drain electrode of the transistor provided on the substrate; And
A reduced graphene oxide channel formed between the source electrode and the drain electrode
Bottom contact field effect transistor comprising a.
상기 기판은 실리콘옥사이드/실리콘 기판인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터.
28. The method of claim 27,
The substrate is a bottom contact field effect transistor, characterized in that the silicon oxide / silicon substrate.
상기 소스 전극과 드레인 전극은 금 또는 백금을 포함하는 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터.
28. The method of claim 27,
And the source and drain electrodes comprise gold or platinum.
채널의 길이가 되는 상기 드레인 전극과 소스 전극의 간격은 5～50 마이크로미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터.
28. The method of claim 27,
A bottom contact field effect transistor, characterized in that the distance between the drain electrode and the source electrode, which is the length of the channel, ranges from 5 to 50 micrometers.
채널의 높이가 되는 상기 드레인 전극과 소스 전극의 높이는 10～90 나노미터 범위인 것을 특징으로 하는 바닥접촉식 전계효과 트랜지스터.28. The method of claim 27,
The height of the drain electrode and the source electrode which is the height of the channel is a bottom contact field effect transistor, characterized in that the range of 10 ~ 90 nanometers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110007980A KR101190219B1 (en) | 2011-01-26 | 2011-01-26 | Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110007980A KR101190219B1 (en) | 2011-01-26 | 2011-01-26 | Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120086621A KR20120086621A (en) | 2012-08-03 |
| KR101190219B1 true KR101190219B1 (en) | 2012-10-16 |
Family
ID=46872392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110007980A KR101190219B1 (en) | 2011-01-26 | 2011-01-26 | Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101190219B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064778B2 (en) | 2013-09-10 | 2015-06-23 | Korea Institute Of Science And Technology | Method of manufacturing thin film transistor |
| WO2020080919A1 (en) * | 2018-10-19 | 2020-04-23 | 주식회사 엘지화학 | Flexible secondary battery packaging, and flexible secondary battery comprising same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101400976B1 (en) * | 2012-05-16 | 2014-05-28 | 성균관대학교산학협력단 | Biosensor comprising reduced graphene oxide layer |
| CN104979165A (en) * | 2015-07-15 | 2015-10-14 | 中国科学院半导体研究所 | Graphene field effect device manufacturing method |
-
2011
- 2011-01-26 KR KR1020110007980A patent/KR101190219B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064778B2 (en) | 2013-09-10 | 2015-06-23 | Korea Institute Of Science And Technology | Method of manufacturing thin film transistor |
| WO2020080919A1 (en) * | 2018-10-19 | 2020-04-23 | 주식회사 엘지화학 | Flexible secondary battery packaging, and flexible secondary battery comprising same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120086621A (en) | 2012-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4228204B2 (en) | Manufacturing method of organic transistor | |
| TWI631604B (en) | Method of manufacturing n-doped graphene and electrical component using nh4f, and graphene and electrical component thereby | |
| Mattevi et al. | Solution-processable organic dielectrics for graphene electronics | |
| US20170154975A1 (en) | Graphene transistor and related methods | |
| TWI523075B (en) | Method of crystallizing silicon layer and method of forming a thin film transistor using the same | |
| KR101190219B1 (en) | Method for fabricating few-layered graphene oxide-based reduced graphene oxide field effect tansistor based on bottom contacts | |
| KR101708260B1 (en) | Transitional metal dichalcogenides and method of preparing the same | |
| WO2017118093A1 (en) | Carbon nanotube thin-film transistor and preparation method therefor | |
| KR20110105408A (en) | Flexible resistive switching memory device using graphene oxide, and method thereof | |
| JP2006165584A (en) | Method for fabricating organic thin film transistor, organic thin film transistor, and display device | |
| TW201006021A (en) | An organic field effect transistor and its manufacturing method | |
| CN102420288A (en) | Organic field effect transistor with dielectric modification layer and preparation method thereof | |
| KR102023111B1 (en) | Solution-Processed Carbon/Fluoropolymer Field-Effect Transistors and Charge Transport Improvement Method | |
| KR101391968B1 (en) | Fabricating Method of Graphene Film for Enhancing Transparency and Electrical Characteristics Based on Ionic Bond of Self-Assembled Monolayer and Large Flake Graphene Oxide | |
| US10418490B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP2016127238A (en) | Electronic device and method of manufacturing electronic device | |
| JP2010103296A (en) | Method of manufacturing germanium oxide, and method of manufacturing semiconductor device using the same | |
| KR100660160B1 (en) | Flash Memory Device Comprising Floating Gate Utilizing Nanocrystals Embeded In Polymer Formed On Tunneling Insulating Layer | |
| CN114121620A (en) | Method for reducing contact resistance and improving performance of tellurium-alkene field effect transistor | |
| KR101507516B1 (en) | fabricating method of carbon nanotube sensor and carbon nanotube sensor fabricated thereby | |
| KR20170104861A (en) | 3-Dimensional Carbon Nanotube Field Effect Transistor and Manufacturing Method Thereof | |
| CN112259683B (en) | Self-assembly bipolar organic field effect transistor memory and preparation method thereof | |
| Lee et al. | The effects of surface modification on the electrical properties of p–n+ junction silicon nanowires grown by an aqueous electroless etching method | |
| CN110875426B (en) | Nanotube random access memory and method of forming the same | |
| KR100988322B1 (en) | Carbon ananotube Schottky diode and a method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |