KR101186297B1 - ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법 - Google Patents

ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법 Download PDF

Info

Publication number
KR101186297B1
KR101186297B1 KR1020060125694A KR20060125694A KR101186297B1 KR 101186297 B1 KR101186297 B1 KR 101186297B1 KR 1020060125694 A KR1020060125694 A KR 1020060125694A KR 20060125694 A KR20060125694 A KR 20060125694A KR 101186297 B1 KR101186297 B1 KR 101186297B1
Authority
KR
South Korea
Prior art keywords
zno
film
temperature
substrate
tft
Prior art date
Application number
KR1020060125694A
Other languages
English (en)
Other versions
KR20070077050A (ko
Inventor
서오권
조중열
Original Assignee
아주대학교산학협력단
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단, 삼성전자주식회사 filed Critical 아주대학교산학협력단
Priority to JP2007002964A priority Critical patent/JP4977478B2/ja
Priority to US11/625,016 priority patent/US20070172591A1/en
Publication of KR20070077050A publication Critical patent/KR20070077050A/ko
Application granted granted Critical
Publication of KR101186297B1 publication Critical patent/KR101186297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

저온 ZnO 다결정 필름 및 이를 이용한 TFT의 제조방법에 관해 개시한다.
ZnO 필름 제조방법은: MOCVD(Metal Organic Chemical Vapor Depostion)에 의해 제 1 온도에서 제 1 시간 동안 기판에 ZnO를 성장시켜 ZnO 버퍼층을 형성하는 단계; 그리고 상기 제 1 온도 보다 낮은 온도로 기판을 가열하여 상기 제 1 시간보다 긴 제 2 시간 동안 상기 버퍼층 위에 ZnO를 성장시켜 ZnO 필름을 형성하는 단계;를 포함한다. 본 발명은 200℃ 저온에서도 실용적인 양질의 ZnO 필름을 성장할 수 있으며 따라서 열에 약한 기판, 예를 들어 플라스틱 기판에도 형성시킬 수 있다.
ZnO, 필름, 반도체, 저온, MOCVD

Description

ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법{Fabrication method of ZnO film and TFT adopting the film}
도 1 내지 도 3 은 본 발명에 따른 저온 ZnO 성장 방법을 보이는 공정도이다.
도 4 및 도 5는 본 발명에 의해 제조된 ZnO TFT들의 단면도이다.
도 6, 도 7, 도 8은 본 발명에 의해 제조된 ZnO 필름의 XPS 분석결과로서 ZnO 박막의 구성원소의 정량분석 결과를 보인다.
도 9 및 도 10은 본 발명에 의해 제작된 TFT 샘플의 드레인 전류특성변화를 보이는 그래프이다.
USP 6,808,743
USP 6,664,565
본 발명은 ZnO 필름 제조에 관한 것으로 상세히는 저온 MOCVD(Metal Organic Chemical Vapor Deposition)에 의한 ZnO 필름 및 이를 이용하는 TFT(Thin Film Transistor)의 제조방법에 관한 것이다.
현재의 실리콘을 이용한 TFT-LCD는 유리 기판을 사용하므로 무게가 무겁고, 휘어지지 않아서 가요성 디스플레이로 제조될 수 없는 단점이 있다. 이 점을 해결하기 위하여 유기물 반도체와 금속 산화물 반도체 물질이 최근에 많이 연구되고 있다. ZnO는 금속 산화물 반도체로서 TFT 뿐 아니라 센서, 광 웨이브 가이드, 피에조 소자 등에 적용된다. 일반적으로 400℃ 이상의 고온에서 성장된 ZnO 필름이 우수한 특성을 갖는다. 그러나 이와 같은 고온 성장은 사용할 수 있는 기판 재료를 제한하여 열에 약한 플라스틱 기판 등에 적용할 수 없다.
ZnO 성장 시, 종래에는 기판이 350℃ 내지 450℃ 의 온도로 가열되고(USP 6,808,743 )며, 대부분 600℃-900℃ 정도의 온도에서 ZnO 결정을 성장시킨다.(USP 6,664,565). 한편 ZnO 와는 별도로 일본의 동경대학교 호소노 교수 그룹에서는 In, Ga, Zn를 적절히 배합한 산화물을 레이저 에블레이션(Laser ablation) 방법으로 상온에서 성장시키고 있으나, 각 성분 구성비의 조절이 어려우며, 아직 MOCVD 방법으로는 성장시키지 못하고 있어서 양산에 적용하기는 어렵다.
본 발명은 저온에서도 ZnO의 성장이 가능한 ZnO 필름 제조 방법 및 이를 이용하는 TFT의 제조방법을 제공한다.
따라서 본 발명은 플라스틱과 같이 열에 약한 기판에 ZnO 을 성장시키는 수 있는 방법을 제공한다.
본 발명에 따르면,
제 1 온도에서 제 1 시간 동안 기판에 ZnO를 성장시켜 ZnO 버퍼층을 형성하는 단계; 그리고
상기 제 1 온도 보다 낮은 온도로 기판을 가열하여 상기 제 1 시간보다 긴 제 2 시간 동안 상기 버퍼층 위에 ZnO를 성장시켜 ZnO 플름을 형성하는 단계;를 포함한다.
본 발명에 있어서, 제 1 온도는 300℃ 이상이며, 제 2 온도는 300℃ 이하이다. 본 발명의 한 실시예에 따르면 상기 기판의 재료는 실리콘 또는 플라스틱 이다.
본 발명에 따르면, 기판과, 기판 위에 형성되는 ZnO 반도체층과, ZnO 반도체층에 접촉되는 소스 및 드레인 그리고 상기 ZnO 반도체층에 전계를 형성하는 게이트를 포함하는 ZnO TFT를 제조하는 방법에 있어서,
상기 ZnO 반도체층을 형성하는 단계는:
MOCVD(Metal Organic Chemical Vapor Depostion)에 의해 제 1 온도에서 제 1 시간 동안 기판에 ZnO를 성장시켜 ZnO 버퍼층을 형성하는 단계; 그리고
상기 제 1 온도 보다 낮은 온도로 기판을 가열하여 상기 제 1 시간보다 긴 제 2 시간 동안 상기 버퍼층 위에 ZnO를 성장시켜 상기 ZnO 필름을 형성하는 단계;를 포함한다.
이하 본 발명의 ZnO 반도체 필름 및 ZnO TFT의 제조방법에 대해 설명한다.
본 발명은 금속 산화물 중에서 양질의 반도체 특성을 갖는 ZnO 결정 필름을 열에 약한 플라스틱 기판 등에 형성하며 이를 이용하여 ZnO TFT를 제조한다. 양질의 ZnO를 얻기 위해서는 400℃ 이상에서 ZnO가 성장되어야 하는데, 휘어지는 디스플레이(flexible display)에 필수적인 플라스틱 기판에는 ZnO 필름을 형성할 수 없다.
본 발명은 양질의 ZnO 필름을 얻을 수 있는 온도인 제 1 온도 즉, 400℃에서 ZnO 버퍼층을 형성하되 400 ℃ 이상의 온도에서 기판의 열변형이 일어나지 않는 제 1 시간, 예를 들어 1분 이내의 짧은 시간에 버퍼층을 형성한다. 이때에 버퍼층은 1nm 내지 1000nm 의 두께를 가짐이 바람직하다.
양질의 ZnO 버퍼층이 얻어진 후에는 기판의 온도를 열변형이 없는 제 2 온도, 예를 들어 200℃ -250℃ 정도로 낮춘 후 ZnO 필름을 상기 버퍼층 위에 제 1 시간에 비해 긴 제 2 시간 즉, 충분한 시간 동안 성장시킨다. 제 2 온도에서 낮은 온도로 성장되는 동안 이미 양질의 결정 구조를 가지는 버퍼층 위에 ZnO가 성장되므로 역시 낮은 온도에서도 양질의 ZnO 필름을 성장시킬 수 있다.
ZnO는 크게 두 단계과정을 거쳐 성막 되는데 첫 번째 단계는 전구체의 DEZ에서 금속원자인 Zn 과 유기물의 분리, 두 번째 단계는 금속원자 Zn 과 산소의 결합이다. 그러나 300℃ 이하의 저온에서는 전구체(precursor)로서 DEZ(diethylzinc)와 같은 유기금속(metal organic)과 유기물의 분해가 어렵다. 이것이 ZnO 필름의 성장이 어려운 첫 번째 이유이고, 저온에서 ZnO 필름의 성장이 어려운 두 번째 이유는 절연체 표면에 ZnO의 초기 성장 (initiation)이 어렵기 때문이다. 따라서 막의 성장을 돕는 미세한 핵 형성이 필요하게 되었다. 첫 번째 문제는 기판 온도를 낮추는 대신 산소의 양을 대폭 증가시키고 이로써 유기물과 금속원자의 분해를 촉진하므로써 문제를 해결하였고 두 번째 문제는 얇은 버퍼층(미세 핵)을 400℃ 에서 성장시키는 것으로 해결하였다. 본 발명에서는 산소/DEZ 비율을 종래 성장조건보다 1000배 이상 크게 하고, 400℃ 이상에서 1분간 ZnO 를 성장시킨다.
일단 기판에 양질의 초기 성장(initiation)이 시작되어 양질의 ZnO 버퍼층이 얻어지면, 버퍼층의 ZnO 나노크리스탈(nano-crystal)이 그 이후에 형성되는 Zno박막의 성장을 위한 시작 기판(starting substrate)으로 작용하여 낮은 기판 온도에서도 우수한 박막을 얻을 수 있다. 이러한 본 발명에 의해 제조된 ZnO 필름으로 TFT 제조한 후, 이동도(Mobility)를 측정한 결과 1 ~ 10 cm2/Vs 정도의 이동도를 얻을 수 있었다.
본 발명의 구체적인 실시예로서 ZnO 필름의 제조방법의 실험예(example embodiment)는 다음과 같다.
1) 대기압 MOCVD, 수평형 반응기(reactor)
2) 질소 유량 : 2000 sccm
3) 산소 유량 : 180 sccm
4) DEZ 온도 : 0℃, 버블러(bubbler) 유량 15 sccm
5) DEZ 실제 유량 (0℃ 증기압 5 torr) 0.098 sccm
6) 산소/ DEZ 비율 1800:1
7) ZnO 필름의 성장시간 4분 ~ 10분
8) 전체 ZnO 필름의 두께 20 ~ 70nm
이하, ZnO 필름을 성장시키기 위한 공정을 설명한다.
도 1에 도시된 바와 같이 기판(10) 위에 위의 조건의 MOCVD에 의해 ZnO 버퍼층(11)을 형성한다. 버퍼층(11)은 300℃ 이상 바람직하게 400℃에서 1분간 성장된다.
도 2에 도시된 바와 같이 버퍼층(11)이 형성된 후 고온 상태의 기판을 약 3 분 동안 반응기 내부에서 서냉시켜 기판 온도를 300℃ 이하, 바람직하게 250℃로 낮춘다.
도 3에 도시된 바와 같이 위의 조건의 MOCVD에 의해 3분 ~10분 정도 ZnO 필름을 성장시켜 총 두께를 20nm 내지 70nm 로 조절하여 목적하는 양질의 ZnO 필름을 얻는다. 이때에 전구체인 DEZ에 대한 산소의 비율은 1000:1 이상 바람직하게 1800:1로 조절한다.
일반적으로 400℃ 이상에서 사용하는 산소/DEZ 비율은 5:1에서 10:1 정도이나, 본 실험에서는 기판이 저온이기 때문에 1800:1 정도를 사용하여 전구체와 산소와의 반응을 촉진시킨다. 전구체에 대한 산소의 비율은 매우 높지만 XPS에 의한 성분 분석 결과는 산소와 Zn의 비율이 0.8 에서 1 정도 사이에 분포하였다.
위에서 설명된 본 발명의 방법으로 성장시킨 ZnO 필름은, 소스와 드레인이 ZnO 반도체층의 상부에서 접촉되는 탑컨택 TFT와, 반대로 소스, 드레인이 반도체층 하부에서 접촉되는 바텀컨택 TFT에 적용된다.
도 4는 일반적인 탑컨택 방식의 TFT를 보인다. 기판(10) 위에 게이트(Gate) 가 형성되어 있고 그 위에 게이트 절연층(Insulator)가 위치한다. 상기 절연층 위에는 게이트를 중심으로 소정간격을 두고 이격된 소스와 드레인이 위치한다. 그리고 ZnO 반도체층은 상기 소스와 드레인의 사이에 배치되고 그 양측이 소스와 드레인의 위에 겹쳐진다.
도 4에 도시된 TFT를 얻기 위해서는 ZnO 필름을 성장하기 전, 기판 위에 게이트와 게이트 절연층 및 그 위의 소스 드레인이 먼저 형성되어 있어야 한다. 고온하에서의 ZnO 버퍼층의 형성 및 저온하에서의 두꺼운 ZnO 증착은 이러한 요소가 먼저 형성되어 있는 기판에 대해 이루어지며, 최종적으로 얻어진 ZnO 필름을 패터닝 과정을 통해 도 4에 도시된 바와 같이 소스와 드레인에 그 양측이 걸쳐지는 아일랜드 형태로 성형된다.
도 5는 일반적인 바텀컨택 방식의 TFT를 보인다. 기판(10) 위에 게이트(Gate)가 형성되어 있고 그 위에 게이트 절연층(Insulator)가 위치한다. 상기 절연층 위에는 ZnO 반도체층이 형성되고 ZnO 반도체층 위에는 게이트를 중심으로 소정간격을 두고 이격된 소스와 드레인이 위치한다. 그리고 ZnO 반도체층은 상기 게이트를 가로 질러 게이트의 양측 바깥 쪽으로 연장되며, 이 연장 부분에 소스와 드레인의 형성된다.
도 5에 도시된 TFT를 제조하기 위하여, ZnO 필름을 성장하기 전, 기판 위에 게이트와 게이트 절연층이 먼저 형성되어 있어야 한다. 고온하에서의 ZnO 버퍼층의 형성 및 저온하에서의 두꺼운 ZnO 증착은 게이트 절연층에 대해 이루어진다. 그리고 소스와 드레인은 최종적으로 얻어진 ZnO 필름 위에 형성되는 알루미늄막으로 부 터 얻어지며, 소스와 드레인 및 이 하부의 ZnO 반도체층은 종래의 방법에 따라 패턴된다.
도 4와 도 5에 도시된 TFT는 소스와 드레인이 알루미늄등의 일반적으로 알려진 금속으로 형성되며, 게이트 절연층은 SiO2 또는 SiN 등 TFT에 흔히 사용되는 절연물질로 형성된다. 상기와 같은 구조를 가지는 TFT를 제작한 후 이로 부터 측정된 측정된 전압전류 특성에 의하면 이동도가 1 ~ 10 cm2/Vs 정도의 값을 갖는 것을 확인하였다. 이때에 절연층은 SiO2로 두께는 110 nm 이다. ZnO 채널의 길이와 폭은 15 미크론, 500 미크론이었다.
도 4와 도 5에 도시된 두 실험예의 TFT는 모두 게이트가 반도체층의 하부에 배치되는 소위 바텀 게이트 방식의 TFT이며 다른 실시예에 따라 반도체층 위에 게이트가 위치하는 탑 게이트 방식의 TFT를 얻을 수 있다.
아래의 표 1 및 도 6, 도 7, 도 8은 본 발명에 의해 제조된 ZnO 필름의 XPS(X-ray photoelectron spectroscopy) 분석결과로서 ZnO 박막의 구성원소의 정량분석 결과이다. 도면에서 c/s 는 count / sec로서 강도(intensity)를 의미하며 단위는 없고 크기만 있다. 이러한 c/s의 크기를 통해서 X 축의 결합 에너지를 가지는 원소가 얼마나 있는지 예측할 수 있다. 산소량의 증가로 DEZ의 금속-유기물의 결합손의 분해가 활발하며, 그리고 불순물 C는 활성층의 트랩으로 작용하여 오프-커런트를 높인다. 표1에서 "as-received" 는 성막된 직후의 ZnO의 표면을 의미하며, "after sputter"는 스퍼터 장치에서 ZnO 표면을 일부 깍아낸 표면 아래 부분에 대 한 분석을 의미한다.
Area Comment C O
 Zn
 O/Zn ratio
as-Received O2: 50sccm 13.74 44.93 41.33 1.09
O2: 100sccm 10.85 40.55 48.6 0.83
after sputter
 O2: 50sccm 13.62 42.9 42.48 0.99
O2: 100sccm 2.28 42.16 55.55 0.76
도 6, 7, 8은 산소의 량을 50 sccm 주입시 막의 분석 결과(점선)와, 산소 100sccm 주입시 분석결과(실선)를 보여 주는데 산소의 증가로 반도체 막내에 트랩으로 존재하는 (나쁜영향을 주는) 탄소의 량이 10.85 에서 2.39로 크게 감소한 것을 알수 있고, 즉 프리커서의 금속원자와 유기물의 분해를 촉진했음을 알수 있다. 또한 산소의 량을 2배로 증가하였으나 0/Zn의 비율이 0.83 에서 0.76으로 작아졌다라는 점은 유기물을 분해하기 위해 소모된 산소의 량이 많아 정작 Zn과 결합할 산소의 량이 아직도 부족하다는 의미이다. 따라서 더 많은 산소의 주입이 필요하고 그래서 산소 180sccm 을 주입하여 최적의 조건을 확보한다.
sample no. DEZn/O2공급량 (sccm) 성장온도
(℃)		 버퍼층 드레인전류
(I)		 이동도
(cm2/Vs)
1 0.0986/120 250 유 0.5 2.1
2 0.0986/120 200 무 0.15 0.6
3 0.0986/120 200 무 0.001 0.004
4 0.0986/180 250 유 1.18 5
5 0.0986/180 200 무 0.24 1.0
6 0.0986/180 200 유 0.4 1.7
7 0.0986/120 200 유 0.35 1.5
8 0.0986/180 200 무 0.0016 0.007
위의 표 2를 참조하면 버퍼층이 있는 TFT(샘플 1,4,6,7)의 경우, 200℃의 낮은 성장 온도에서도 1.5 cm2/Vs 이 정도의 이동도를 나타내 보였다. 실용상 40인치 OLED 디스플레이의 경우 1.3 cm2/Vs 정도의 최저 이동도가 요구되는 점을 고려했을 때, 위의 샘플 1, 4, 6, 7은 실용적인 가치가 있는 저온 성장 TFT임을 알수 있다. 그러나, 그러나 버퍼층이 없는 샘플 2,3,5,8의 TFT는 모두 불량한 이동도를 나타내 보였으며 특히 250℃에서 성장된 경우에도 1.0 cm2/Vs 정도의 좋지 않은 이동도를 나타내 보였다. 위의 표2를 종합해보면, 본 발명의 제조방법에 따라 고온성장에 의한 버퍼층을 적용함에 따라 200 ℃ 에서도 양질의 이동도를 가지는 TFT의 제조가 가능함을 알 수 있다. 한편, 위의 테이블에 따르면 샘플 7의 경우 약 1.5cm2/Vs 의 이동도가 얻어지므로 200 ℃ 보다 어느 정도 낮은 온도에서도 1.3 cm2/Vs 정도의 이동도를 구현할 수 있음을 예측할 수 있다.
도 9 및 도 10은 표 2에서 샘플 4의 조건에 의해 제작된 TFT 샘플의 드레인 전류 특성변화를 보이며, 아래의 식은 이동도의 계산을 보인다.
Figure 112006091616700-pat00001
위 식에서 L은 채널의 길이 즉, 소스와 드레인 간 거리이며, W는 채널 길이에 수직인 폭이며, μ 는 전자 이동도이다. 위에서 언급한 조건으로 제작된 TFT의 특성을 측정하여 이동도를 계산하였다. 여기에서 유전율이 4이며 두께(d)가 110 nm 인 ZnO 반도체층에 대한 것으로 Vth(스레스홀드 전압) = -30V, VDS (소스-드레인 전압)= 5V, VGS (게이트-소스 전압)= 0 의 조건 하에서 측정된 드레인 전류 2.75mA이며, 이로부터 이동도(℃)는 16.8 cm2 /Vs 로 계산된다.
아래의 표 3는 버퍼층 위에 250℃에서 Zn/O2를 0.986/180 sccm 의 비율로 공급한 조건(표 2의 샘플 4의 조건)으로 얻어진 10개의 TFT에 대한 이동도(단위:cm2/Vs) 측정결과를 보인다.
샘플 1 2 3 4 5 6 7 8 9 10
이동도 17.6 18.3 17.2 13.3 14.6 15.5 17.3 15.7 16.1 14.8
본 발명에 따르면 200 ℃ 정도의 저온에서도 우수한 이동도를 가지는 ZnO 다결정 필름 및 이를 적용한 TFT를 얻을 수 있다. 이러한 본 발명에 의하면 플라스틱과 같이 열에 약한 기판 위에서 ZnO 필름의 형성이 가능하고 따라서 플라스틱 기판에도 ZnO TFT를 형성할 수 있다.
이러한 본 발명은 ZnO 필름을 이용하는 모든 장치, 특히 플락스틱과 같은 휘어지는 기판에 TFT를 형성해야 하는 가요성 디스플레이에 적용되기에 적합하다.
상기와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 ZnO 필름을 이용하는 다양한 전자 소자 또는 장치를 제조할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예 에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (17)

  1. MOCVD(Metal Organic Chemical Vapor Depostion)에 의해 제 1 온도에서 제 1 시간 동안 기판에 ZnO를 성장시켜 ZnO 버퍼층을 형성하는 단계; 그리고
    상기 제 1 온도 보다 낮은 온도로 기판을 가열하여 상기 제 1 시간보다 긴 제 2 시간 동안 상기 버퍼층 위에 ZnO를 성장시켜 ZnO 필름을 형성하는 단계;를 포함하는 ZnO 필름의 제조방법.
  2. 제 1 항에 있어서,
    제 1 온도는 300~400℃ 이며, 제 2 온도는 200℃ 이상 300℃ 미만인 것을 특징으로 하는 ZnO 필름의 제조방법.
  3. 제 1 항에 있어서,
    상기 기판은 플라스틱과 실리콘 중의 어느 하나인 것을 특징으로 하는 ZnO 필름의 제조방법.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 제 2 온도는 250℃ 인 것을 특징으로 하는 ZnO 필름의 제조방법.
  5. 제 1 항에 있어서,
    상기 버퍼층의 두께는 1nm 내지 1000nm 인 것을 특징으로 하는 ZnO 필름의 제조방법
  6. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 ZnO 성장을 위한 전구체로 DEZ 을 이용하는 것을 특징으로 하는 ZnO 필름의 제조방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 산화아연(ZnO) 필름 성장시 O2:DEZ(diethylzinc)는 1000:1 ~ 1800:1 비율로 공급하는 것을 특징으로 하는 산화아연(ZnO) 박막의 제조방법.
  9. 제 4 항에 있어서,
    상기 ZnO 필름 성장시 O2:DEZ(diethylzinc)는 1000:1 ~ 1800:1 비율로 공급하는 것을 특징으로 하는 산화아연(ZnO) 박막의 제조방법.
  10. 삭제
  11. 기판과, 기판 위에 형성되는 ZnO 반도체층과, ZnO 반도체층에 접촉되는 소스 및 드레인 그리고 상기 ZnO 반도체층에 전계를 형성하는 게이트를 포함하는 ZnO TFT를 제조하는 방법에 있어서,
    상기 ZnO 반도체층을 형성하는 단계는:
    MOCVD(Metal Organic Chemical Vapor Depostion)에 의해 제 1 온도에서 제 1 시간 동안 기판에 ZnO를 성장시켜 ZnO 버퍼층을 형성하는 단계; 그리고
    상기 제 1 온도 보다 낮은 온도로 기판을 가열하여 상기 제 1 시간보다 긴 제 2 시간 동안 상기 버퍼층 위에 ZnO를 성장시켜 상기 ZnO 필름을 형성하는 단계;를 포함하는 것을 특징으로 하는 ZnO TFT의 제조방법.
  12. 제 11 항에 있어서,
    제 1 온도는 300~400℃ 이며, 제 2 온도는 200℃ 이상 300℃ 미만인 것을 특징으로 하는 ZnO TFT의 제조방법.
  13. 제 11 항에 있어서,
    상기 기판은 실리콘 및 플라스틱 중의 어느 하나인 것을 특징으로 하는 ZnO TFT의 제조방법.
  14. 제 11 항 내지 제 13 항 중의 어느 한 항에 있어서,
    상기 제 2 온도는 250℃ 인 것을 특징으로 하는 ZnO TFT의 제조방법.
  15. 제 11 항 내지 제 13 항 중의 어느 한 항에 있어서,
    상기 ZnO 성장을 위한 전구체로 DEZ을 이용하는 것을 특징으로 하는 ZnO TFT의 제조방법.
  16. 제 15 항에 있어서,
    상기 ZnO 필름 성장시 O2:DEZ는 1000:1 ~ 1800:1 비율로 공급하는 것을 특징으로 하는 ZnO TFT의 제조방법.
  17. 삭제
KR1020060125694A 2006-01-21 2006-12-11 ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법 KR101186297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007002964A JP4977478B2 (ja) 2006-01-21 2007-01-11 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US11/625,016 US20070172591A1 (en) 2006-01-21 2007-01-19 METHOD OF FABRICATING ZnO FILM AND THIN FILM TRANSISTOR ADOPTING THE ZnO FILM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060006569 2006-01-21
KR1020060006569 2006-01-21

Publications (2)

Publication Number Publication Date
KR20070077050A KR20070077050A (ko) 2007-07-25
KR101186297B1 true KR101186297B1 (ko) 2012-09-27

Family

ID=38501752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125694A KR101186297B1 (ko) 2006-01-21 2006-12-11 ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법

Country Status (1)

Country Link
KR (1) KR101186297B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903758B (zh) * 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002114598A (ja) 2000-10-03 2002-04-16 Toppan Printing Co Ltd 透明導電性材料およびその製造方法
JP2003031846A (ja) 2001-07-19 2003-01-31 Tohoku Techno Arch Co Ltd シリコン基板上に形成された酸化亜鉛半導体部材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002114598A (ja) 2000-10-03 2002-04-16 Toppan Printing Co Ltd 透明導電性材料およびその製造方法
JP2003031846A (ja) 2001-07-19 2003-01-31 Tohoku Techno Arch Co Ltd シリコン基板上に形成された酸化亜鉛半導体部材

Also Published As

Publication number Publication date
KR20070077050A (ko) 2007-07-25

Similar Documents

Publication Publication Date Title
JP4977478B2 (ja) ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR101206033B1 (ko) ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP5744726B2 (ja) 多重アクティブチャネル層を用いた薄膜トランジスタ
KR101345377B1 (ko) 비정질 ＺｎＯ계 ＴＦＴ의 제조방법
CN101305468B (zh) 在半导体/电介质界面处具有晶体区域的非晶氧化物场效应晶体管
KR102101605B1 (ko) 박막 트랜지스터
US8084307B2 (en) Method for manufacturing thin film transistor
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
KR20070101595A (ko) ＺｎＯ ＴＦＴ
JPWO2008126729A1 (ja) 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
JP2007220817A (ja) 薄膜トランジスタ及びその製法
Jin et al. High-performance polycrystalline SiGe thin-film transistors using Al 2 O 3 gate insulators
KR20130128280A (ko) 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
KR101184232B1 (ko) 박막 트랜지스터 및 그 제조 방법
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
US20090166641A1 (en) Thin film transistor, method of fabricating a thin film transistor and flat panel display device having the same
KR101186297B1 (ko) ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법
KR20120010537A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
US20050239239A1 (en) Thin-film transistor and method of fabricating the same
CN101271924B (zh) 薄膜晶体管以及使用该薄膜晶体管的有机el显示装置
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US20090250791A1 (en) Crystalline Semiconductor Stripes
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
KR20210027580A (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
KR102434935B1 (ko) 반도체 산화물막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 8