KR101185989B1 - 반도체소자의 스토리지노드 형성방법 - Google Patents

반도체소자의 스토리지노드 형성방법 Download PDF

Info

Publication number
KR101185989B1
KR101185989B1 KR1020100065590A KR20100065590A KR101185989B1 KR 101185989 B1 KR101185989 B1 KR 101185989B1 KR 1020100065590 A KR1020100065590 A KR 1020100065590A KR 20100065590 A KR20100065590 A KR 20100065590A KR 101185989 B1 KR101185989 B1 KR 101185989B1
Authority
KR
South Korea
Prior art keywords
storage node
forming
cleaning
insulating layer
semiconductor device
Prior art date
Application number
KR1020100065590A
Other languages
English (en)
Other versions
KR20120004879A (ko
Inventor
윤효근
박지용
이선진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100065590A priority Critical patent/KR101185989B1/ko
Priority to US13/073,348 priority patent/US8455360B2/en
Publication of KR20120004879A publication Critical patent/KR20120004879A/ko
Application granted granted Critical
Publication of KR101185989B1 publication Critical patent/KR101185989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체소자의 스토리지노드 형성방법은, 기판 위에 스토리지노드 컨택홀을 갖는 희생절연층패턴을 형성하는 단계와, 희생절연층패턴 상부에 지지층을 형성하는 단계와, 스토리지노드 컨택홀 내에 지지층에 의해 지지되면서 노드 분리된 스토리지노드를 형성하는 단계와, 전면 딥 아웃 공정으로 희생절연층패턴을 제거하여 노드 분리된 스토리지노드의 외벽을 노출시키는 단계와, 그리고 전면 딥 아웃 공정에 의해 노드 분리된 스토리지노드의 외벽 상부를 지지하는 지지층 표면 위에 생긴 브리지 원인 물질을 제거하는 단계를 포함한다.

Description

반도체소자의 스토리지노드 형성방법{Method of fabricating storage node in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 브리지(bridge)가 방지되도록 하는 반도체소자의 스토리지노드 형성방법에 관한 것이다.
최근 반도체소자의 집적도가 급격히 증가함에 따라, 반도체소자의 셀 단면적도 급격하게 감소하고 있다. 특히 커패시터를 포함하는 반도체소자, 예컨대 디램(DRMA; Dynamic Random Access Memory) 소자에서 소자동작에 필요한 커패시턴스(capacitance)를 얻기가 점점 어려워지고 있는 실정이다. 이와 같은 추세에 따라서 유전체막의 두께를 줄이는 박막화 작업과 함께, 커패시터의 하부전극인 스토리지노드(storage node)를 3차원 구조, 예컨대 실린더형으로 형성함으로써 커패시턴스를 증가시키려는 노력이 지속적으로 이루어지고 있다.
실린더형 스토리지노드를 형성하기 위해서는, 먼저 스토리지노드 컨택홀을 형성한 후에 스토리지노드 물질막을 형성한다. 다음에 스토리지노드 물질막에 대한 식각을 수행하여 노드 분리된 스토리지노드를 형성한다. 그런데 반도체소자의 집적도가 증가함에 따라 인접한 스토리지노드 사이의 간격이 점점 줄어들고 있으며, 이에 따라 스토리지노드가 기울어지는 리닝(leaning) 현상이 발생하여 인접한 스토리지노드와 접촉되는 브리지(bridge) 현상이 발생되고 있다. 이를 방지하기 위해, 최근에는 인접한 스토리지노드들 사이의 희생절연층패턴 위에 지지층패턴을 형성하고, 지지층패턴 하부의 희생절연층패턴은 전면 딥 아웃(full dip out) 공정을 통해 제거하여 플로팅(floating) 상태의 지지층패턴을 형성한다.
그러나 이와 같은 전면 딥 아웃 공정을 수행하는 과정에서, 스토리지노드를 구성하는 금속막으로부터 용출되는 금속성분과 카본(Carbon)이 클러스터(cluster)를 형성하여 지지층의 상부 및 하부에 부착되는 현상이 발생된다. 이와 같이 지지층에 부착된 금속성분-카본 클러스터는 인접한 스토리지노드 사이에서 전기적인 통로로 작용할 수 있으므로 제거하여야 할 필요가 있다.
본 발명이 해결하려는 과제는, 지지층에 의해 인접한 스토리지노드들이 지지되는 실린더형 스토리지노드를 형성하는데 있어서, 딥 아웃 공정에 의해 지지층 표면에 부착된 금속성분-카본 클러스터를 효과적으로 제거할 수 있도록 하는 반도체소자의 스토리지노드 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체소자의 스토리지노드 형성방법은, 기판 위에 스토리지노드 컨택홀을 갖는 희생절연층패턴을 형성하는 단계와, 희생절연층패턴 상부에 지지층을 형성하는 단계와, 스토리지노드 컨택홀 내에 지지층에 의해 지지되면서 노드 분리된 스토리지노드를 형성하는 단계와, 전면 딥 아웃 공정으로 희생절연층패턴을 제거하여 노드 분리된 스토리지노드의 외벽을 노출시키는 단계와, 그리고 전면 딥 아웃 공정에 의해 노드 분리된 스토리지노드의 외벽 상부를 지지하는 지지층 표면 위에 생긴 브리지 원인 물질을 제거하는 단계를 포함한다.
일 예에서, 희생절연층패턴은 카본(C) 성분을 포함하는 옥사이드막으로 형성한다. 옥사이드막은 피에스지(PSG; Phosphosilicate)막 또는 테오스(TEOS; TetraEthyl OrthoSilicate)막을 포함할 수 있다. 지지층은 나이트라이드막으로 형성할 수 있다.
일 예에서, 스토리지노드는 티타늄나이트라이드막으로 형성한다.
다른 예에서, 스토리지노드는 티타늄막/티타늄나이트라이드막으로 형성한다.
일 예에서, 브리지 원인 물질은, 스토리지노드 내의 금속과 희생절연층패턴 내의 카본(Carbon)이 결합한 금속-카본 클러스터이다. 금속-카본 클러스터는 티타늄-카본 클러스터를 포함할 수 있다. 이 경우 브리지 원인 물질을 제거하는 단계는, 상온에서 NH4OH, H2O2 및 H2O의 혼합액을 이용한 제1 세정을 수행하는 단계와, 그리고 오존을 이용한 제2 세정을 수행하는 단계를 포함할 수 있다. 제1 세정은 20℃ 내지 30℃의 온도에서 수행할 수 있다. NH4OH, H2O2 및 H2O 혼합액의 볼륨 퍼센트(vol%)는 1:4:20 내지 1:5:80일 수 있다. 제2 세정은 10℃ 내지 30℃의 온도에서 수행할 수 있다. 오존의 농도는 5ppm 내지 100ppm일 수 있다. 제1 세정 및 제2 세정은 단일 웨이퍼 세정장치에서 연속으로 수행할 수 있다. 제1 세정을 수행한 후에 플라즈마 질화처리를 수행하는 단계를 더 포함할 수도 있다.
일 예에서, 스토리지노드 바닥 하부에 금속실리사이드막을 형성하는 단계와, 그리고 금속실리사이드막을 형성한 후에, 상온에서 NH4OH, H2O2 및 H2O의 혼합액을 이용한 제1 세정 및 오존을 이용한 제2 세정 중 적어도 어느 하나를 수행하는 단계를 더 포함한다.
본 발명에 따르면, 희생절연층패턴 제거를 위한 딥 아웃 공정을 수행한 후에 실온에서 SC-1을 이용한 제1 세정과 오존을 이용한 제2 세정을 수행함으로써 지지층 표면에 부착된 금속성분-카본 클러스터를 효과적으로 제거할 수 있으며, 특히 이와 같은 제1 세정 및 제2 세정에 의해 스토리지노드가 일정 정도 제거됨에 따라 후속의 유전체막 증착이 용이해지며, 결과적으로 커패시터의 누설전류 특성을 개선시킬 수 있다는 이점이 제공된다.
도 1 내지 도 는 본 발명의 일 예에 따른 반도체소자의 스토리지노드 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 불순물영역(미도시)을 갖는 반도체기판(110) 위에 제1 절연층(120)을 형성하고, 제1 절연층(120)의 일부를 관통하여 반도체기판(110)의 불순물영역과 전기적으로 연결되는 스토리지노드 컨택(122)을 형성한다. 스토리지노드 컨택(122)은 폴리실리콘막으로 형성할 수 있다. 제1 절연층(120) 및 스토리지노드 컨택(122) 위에 제2 절연층(130)을 형성하고, 제2 절연층(130)의 일부를 관통하여 스토리지노드 컨택(122)과 전기적으로 연결되는 랜딩패드(132)를 형성한다. 랜딩패드(132)는 스토리지노드 컨택(122) 상부면의 접촉저항을 감소시키기 위한 것으로서, 폴리실리콘막으로 형성할 수 있으며, 경우에 따라서는 형성하지 않을 수도 있다.
다음에 제2 절연층(130) 및 랜딩패드(132) 위에 식각정지층(140)을 형성한다. 식각정지층(140)은 대략 400Å 내지 800Å 두께의 나이트라이드막으로 형성할 수 있다. 식각정지층(140) 위에 희생절연층(150)을 형성한다. 식각정지층(140)과 희생절연층(150)은 상호 충분한 식각선택비를 갖는 물질로 형성한다. 일 예로 식각정지층(140)을 나이트라이드막으로 형성한 경우, 희생절연층(150)은 옥사이드막으로 형성할 수 있다. 이 경우 희생절연층(150)은, 카본(C) 성분을 포함하는 옥사이드막으로 형성하며, 일 예로 피에스지(PSG; Phosphosilicate)막 또는 테오스(TEOS; TetraEthyl OrthoSilicate)막을 포함한다. 희생절연층(150)은 대략 14000Å 내지 19000Å의 두께로 형성한다. 희생절연층(150) 위에 지지층(160)을 형성한다. 일 예에서, 지지층(160)은 대략 400Å 내지 15000Å 두께의 나이트라이드막으로 형성한다.
도 2를 참조하면, 소정의 마스크막패턴(미도시)를 이용한 식각으로 지지층(도 1의 160), 희생절연층(도 1의 150) 및 식각정지층(도 1의 140)의 일부를 제거하여, 스토리지노드 컨택홀(170)을 갖는 지지층패턴(162), 희생절연층패턴(152) 및 식각정지층패턴(142)을 형성한다. 스토리지노드 컨택홀(170)에 의해 랜딩패드(132)의 상부면은 노출된다.
도 3을 참조하면, 스토리지노드 컨택홀(170)이 형성된 결과물 전면에 스토리지노드 형성을 위한 도전층(180)을 형성한다. 도전층(180)은 금속막/금속나이트라이드막, 예컨대 티타늄/티타늄나이트라이드(Ti/TiN)막으로 형성한다. 경우에 따라서는 도전층(180)은 단일 금속막이나 단일 금속나이트라이드막으로 형성할 수도 있다. 비록 도면에 나타내지는 않았지만, 도전층(180)을 금속막/금속나이트라이드막 구조로 형성하는 경우, 티타늄막을 형성한 후에 열처리를 수행하여 티타늄막과 랜딩패드(132) 사이의 접촉면에 티타늄실리사이드(TiSi2)막(미도시)을 형성할 수 있다. 그리고 상온에서 NH4OH, H2O2 및 H2O의 혼합액, 즉 SC(Standard Cleanig-1) 세정액을 이용한 제1 세정과, 오존(O3)을 이용한 제2 세정을 단일 웨이퍼 세정장치에서 연속으로 수행한다. SC-1 세정액을 이용한 제1 세정은 희생절연층패턴(152)에 접촉된 티타늄을 제거하기 위해 수행하며, 오존을 이용한 제2 세정은 스토리지노드 형성을 위한 도전층(180) 표면에 있을 수 있는 카본(C) 성분을 제거하기 위해 수행한다. 그런데 티타늄막과 랜딩패드(132) 사이에 티타늄실리사이드막을 형성하는 과정에서, 티타늄막과 희생절연층패턴(152)의 접촉면에도 티타늄실리사이드막(미도시)이 형성될 수 있다. 따라서 희생절연층패턴(152) 측벽에 접촉하는 티타늄막은 완전히 제거되지 않고 일부 제거되지만, 후속의 전면 딥 아웃 공정에 의해 발생되는 티타늄-카본 클러스터의 원인 물질인 티타늄 소스의 양은 줄어들게 된다.
도 4를 참조하면, 지지층패턴(162) 상부면이 노출되도록 스토리지노드 형성을 위한 도전층(도 3의 180) 상부를 일정 두께 제거한다. 일 예에서 이 과정은 화학기계적폴리싱(CMP; Chemical Mechanical Polishing) 방법을 사용하여 수행할 수 있으며, 이에 따라 노드 분리된 스토리지노드(182)가 형성된다. 노드 분리된 스토리지노드(182)는, 그 외벽이 희생절연층패턴(152) 및 지지층패턴(162)의 외벽에 접촉되고 그 하부면은 랜딩패드(132)와 접촉된다.
도 5를 참조하면, 전면 딥 아웃 공정을 수행하여 희생절연층패턴(도 4의 152)을 제거한다. 이를 위해 사전에 희생절연층패턴(도 4의 152) 위에 있는 지지층패턴(162) 중 일부(도면에서 "A"로 표시)를 제거하여 희생절연층패턴(도 4의 152)의 일부가 노출되도록 한다. 이 상태에서 전면 딥 아웃 공정을 수행하면, 식각용액이 노출된 희생절연층패턴(도 4의 152)으로 공급됨에 따라 희생절연층패턴(도 4의 152)이 모두 제거된다. 비록 도면상에는 희생절연층패턴(도 4의 152)이 분리된 것처럼 도시되어 있으나, 실질적으로 희생절연층패턴(도 4의 152)은 실린더 구조의 스토리지노드(182) 외벽을 둘러싸면서 상호 연결되어 있는 구조이다. 일 예에서, 식각용액으로는 버퍼옥사이드식각제(BOE; Buffer Oxide Etchant)를 사용할 수 있다.
희생절연층패턴(도 4의 152) 제거를 위한 전면 딥 아웃 공정을 수행하는 과정에서, 도 6에 나타낸 바와 같이, 스토리지노드(182) 내의 금속성분, 예컨대 티타늄(Ti)과 희생절연층패턴(도 4의 152) 내의 카본(C)이 클러스터(cluster)를 형성하여 지지층(162)의 하부면 및 상부면에 부착된다. 이와 같은 티타늄-카본 클러스터(600)는 인접한 스토리지노드(182) 사이의 전기적인 통로로 작용하여 브리지(bridge)를 유발하는 원인 물질이므로 제거되어야 한다. 본 실시예에서는 이와 같은 브리지 원인 물질을 제거하기 위하여 제1 세정 및 제2 세정을 단일 웨이퍼 세정장치 내에서 연속적으로 수행한다.
구체적으로 도 7에서 화살표로 나타낸 바와 같이, SC-1(Standard Cleaning-1) 세정액을 이용한 제1 세정을 수행한다. SC-1 세정액은 NH4OH, H2O2 및 H2O의 혼합액으로서, NH4OH, H2O2 및 H2O 혼합액의 볼륨 퍼센트(vol%)는 대략 1:4:20 내지 1:5:80가 되도록 한다. 제1 세정은 상온(room temperature), 예컨대 대략 20℃ 내지 30℃의 온도에서 수행한다. 이와 같은 제1 세정에 의해, 티타늄-카본 클러스터(도 6의 600)를 구성하는 티타늄(Ti)이 용해되어 제거된다. 도 3을 참조하여 설명한 바와 같이, 티타늄실리사이드막을 형성한 후 제1 세정 및 제2 세정을 수행할 경우, 티타늄-카본 클러스터(도 6의 600)의 소스물질인 티타늄의 양이 감소되므로, 본 단계에서의 티타늄 제거 효과는 더욱 더 증대된다.
SC-1 세정액을 사용하여 수행함으로써 대략 20℃ 내지 30℃의 상온에서 제1 세정을 수행할 수 있으며, 이는 다른 세정액을 고온에서 사용하는 경우에 비하여 티타늄을 보다 효율적으로 제거되도록 해준다. 일 예로 SPM(Sulfuric-Peroxide Mixture) 세정액을 이용할 경우 세정공정은 대략 80℃ 이상의 높은 온도에서 수행되며, 이 경우 세정용기 내의 타타늄 농도를 증가시켜 SPM 세정액을 구성하는 H2O2 농도의 계측 에러를 유발시키고, 그 결과 H2O2를 조절할 수 없어 티타늄-카본 클러스터 제거과정을 정밀하게 제어할 수 없게 된다. 그러나 본 실시예에서는 상온에서 SC-1 세정액을 이용하여 제1 세정을 수행함으로써 이와 같은 문제가 발생되지 않는다. 경우에 따라서 제1 세정을 수행한 후에는 플라즈마 질화처리를 수행하여 잔류 카본을 제거할 수 있다.
다음에 도 8에서 화살표로 나타낸 바와 같이, 오존을 이용한 제2 세정을 수행한다. 제2 세정은 대략 10℃ 내지 30℃의 온도에서 수행하며, 오존의 농도는 대략 5ppm 내지 100ppm이 되도록 한다. 이와 같은 제2 세정에 의해 티타늄-카본 클러스터(도 6의 600)의 카본 성분이 제거된다. 비록 본 실시예에서는 제1 세정을 수행한 후에 제2 세정을 수행하였지만, 그 순서는 반대가 되도 무방하다. 또한 요구되는 디자인룰(disign rule)에 따라 제1 세정 및 제2 세정 중 어느 하나의 과정은 생략될 수도 있다. 제1 세정 및 제2 세정은 단일 웨이퍼 세정장치에서 연속적으로 수행하지만, 요구되는 디자인룰에 따라서는 배치 형태의 세정장치에서 수행할 수도 있다.
110...반도체기판 120...제1 절연층
122...스토리지노드 컨택 130...제2 절연층
132...랜딩패드 142...식각정지막패턴
162...지지층패턴 182...스토리지노드

Claims (16)

  1. 기판 위에 희생절연층 및 지지층을 형성하는 단계;
    상기 지지층 및 희생절연층의 일부를 제거하여 스토리지노드 컨택홀을 갖는 희생절연층패턴 및 지지층을 형성하는 단계;
    상기 스토리지노드 컨택홀 내에 상기 지지층에 의해 지지되면서 노드 분리된 스토리지노드를 형성하는 단계;
    전면 딥 아웃 공정으로 상기 희생절연층패턴을 제거하여 상기 노드 분리된 스토리지노드의 외벽을 노출시키는 단계; 및
    상기 전면 딥 아웃 공정에 의해 상기 노드 분리된 스토리지노드의 외벽 상부를 지지하는 지지층 표면 위에 생긴 브리지 원인 물질을 제거하되, 상기 브리지 원인 물질의 제거는, 상온에서 NH4OH, H2O2 및 H2O의 혼합액을 이용한 제1 세정과, 오존을 이용한 제2 세정을 통해 수행하는 반도체소자의 스토리지노드 형성방법.
  2. 제1항에 있어서,
    상기 희생절연층패턴은 카본(C) 성분을 포함하는 옥사이드막으로 형성하는 반도체 소자의 스토리지노드 형성방법.
  3. 제2항에 있어서,
    상기 옥사이드막은 피에스지(PSG; Phosphosilicate)막 또는 테오스(TEOS; TetraEthyl OrthoSilicate)막을 포함하는 반도체 소자의 스토리지노드 형성방법.
  4. 제2항에 있어서,
    상기 지지층은 나이트라이드막으로 형성하는 반도체소자의 스토리지노드 형성방법.
  5. 제1항에 있어서,
    상기 스토리지노드는 티타늄나이트라이드막으로 형성하는 반도체소자의 스토리지노드 형성방법.
  6. 제1항에 있어서,
    상기 스토리지노드는 티타늄막/티타늄나이트라이드막으로 형성하는 반도체소자의 스토리지노드 형성방법.
  7. 제1항에 있어서,
    상기 상기 브리지 원인 물질은, 상기 스토리지노드 내의 금속과 상기 희생절연층패턴 내의 카본(Carbon)이 결합한 금속-카본 클러스터인 반도체소자의 스토리지노드 형성방법.
  8. 제7항에 있어서,
    상기 금속-카본 클러스터는 티타늄-카본 클러스터를 포함하는 반도체소자의 스토리지노드 형성방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 제1 세정은 20℃ 내지 30℃의 온도에서 수행하는 반도체소자의 스토리지노드 형성방법.
  11. 제1항에 있어서,
    상기 NH4OH, H2O2 및 H2O 혼합액의 볼륨 퍼센트(vol%)는 1:4:20 내지 1:5:80인 반도체소자의 스토리지노드 형성방법.
  12. 제1항에 있어서,
    상기 제2 세정은 10℃ 내지 30℃의 온도에서 수행하는 반도체소자의 스토리지노드 형성방법.
  13. 제1항에 있어서,
    상기 오존의 농도는 5ppm 내지 100ppm인 반도체소자의 스토리지노드 형성방법.
  14. 제1항에 있어서,
    상기 제1 세정 및 제2 세정은 단일 웨이퍼 세정장치에서 연속으로 수행하는 반도체소자의 스토리지노드 형성방법.
  15. 제1항에 있어서,
    상기 제1 세정을 수행한 후에 플라즈마 질화처리를 수행하는 단계를 더 포함하는 반도체소자의 스토리지노드 형성방법.
  16. 제1항에 있어서, 상기 스토리지노드 컨택홀 내에 상기 지지층에 의해 지지되면서 노드 분리된 스토리지노드를 형성하는 단계는,
    상기 스토리지노드 컨택홀이 형성된 결과물 전면에 스토리지노드 형성을 위한 도전층을 형성하는 단계:
    열처리를 수행하여 상기 도전층 하부에 금속실리사이드막을 형성하는 단계;
    상기 금속실리사이드막을 형성한 후에, 상온에서 NH4OH, H2O2 및 H2O의 혼합액을 이용한 제1 세정 및 오존을 이용한 제2 세정 중 적어도 어느 하나를 수행하는 단계; 및
    상기 지지층 상부면이 노출되도록 상기 도전층 상부를 일정 두께 제거하여 노드 분리된 스토리지노드를 형성하는 단계를 포함하는 반도체소자의 스토리지노드 형성방법.
KR1020100065590A 2010-07-07 2010-07-07 반도체소자의 스토리지노드 형성방법 KR101185989B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100065590A KR101185989B1 (ko) 2010-07-07 2010-07-07 반도체소자의 스토리지노드 형성방법
US13/073,348 US8455360B2 (en) 2010-07-07 2011-03-28 Method for fabricating storage node of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065590A KR101185989B1 (ko) 2010-07-07 2010-07-07 반도체소자의 스토리지노드 형성방법

Publications (2)

Publication Number Publication Date
KR20120004879A KR20120004879A (ko) 2012-01-13
KR101185989B1 true KR101185989B1 (ko) 2012-09-25

Family

ID=45438909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065590A KR101185989B1 (ko) 2010-07-07 2010-07-07 반도체소자의 스토리지노드 형성방법

Country Status (2)

Country Link
US (1) US8455360B2 (ko)
KR (1) KR101185989B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056326A (ko) 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 루테늄 전하저장전극 형성 방법
KR100475272B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
CN1764550A (zh) * 2003-03-24 2006-04-26 松下电器产业株式会社 信息记录介质及其制造方法
KR20050024979A (ko) 2003-09-05 2005-03-11 삼성전자주식회사 캐패시터 형성 방법
KR100541682B1 (ko) 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20060102125A (ko) * 2005-03-23 2006-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20100044558A (ko) 2008-10-22 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101025737B1 (ko) 2009-06-30 2011-04-04 주식회사 하이닉스반도체 캐패시터 제조 방법

Also Published As

Publication number Publication date
US20120009790A1 (en) 2012-01-12
KR20120004879A (ko) 2012-01-13
US8455360B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
US8148764B2 (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
KR100505675B1 (ko) 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법
KR20040063205A (ko) 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
KR100979243B1 (ko) 반도체 소자 및 그의 제조방법
TWI231568B (en) Method for forming ruthenium storage node of semiconductor device
JP2008541449A (ja) 酸化物のエッチング、荒れの削減、およびコンデンサ構造の作製の方法
JP2008172193A (ja) キャパシタのリーニング防止用食刻液組成物及びこれを用いたキャパシタ製造方法
KR101185989B1 (ko) 반도체소자의 스토리지노드 형성방법
KR20070087702A (ko) 금속 오염 억제를 위한 반도체웨이퍼의 세정방법
KR100526885B1 (ko) 반도체 소자에서의 캐패시터 형성방법
KR100639000B1 (ko) 금속-절연체-금속 커패시터의 제조방법
KR20080055215A (ko) 캐패시터의 실린더형 하부전극 형성방법
KR100818089B1 (ko) 반도체 소자의 제조방법
JP2004349531A (ja) 半導体装置の製造方法
KR20100044558A (ko) 반도체 소자의 제조 방법
TWI841201B (zh) 半導體結構及其形成方法
KR20050024979A (ko) 캐패시터 형성 방법
KR100762869B1 (ko) 캐패시터의 형성방법
KR100345065B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100478201B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100641984B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
US20210126095A1 (en) Semiconductor structure and method of forming the same
KR20070096255A (ko) 커패시터의 제조 방법
KR100914290B1 (ko) 반도체 소자의 캐패시터 형성방법
CN115996569A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 8