KR101183101B1 - Method of die bonding for flip chip - Google Patents

Method of die bonding for flip chip Download PDF

Info

Publication number
KR101183101B1
KR101183101B1 KR1020110043213A KR20110043213A KR101183101B1 KR 101183101 B1 KR101183101 B1 KR 101183101B1 KR 1020110043213 A KR1020110043213 A KR 1020110043213A KR 20110043213 A KR20110043213 A KR 20110043213A KR 101183101 B1 KR101183101 B1 KR 101183101B1
Authority
KR
South Korea
Prior art keywords
substrate
reference mark
camera
flip chip
chip
Prior art date
Application number
KR1020110043213A
Other languages
Korean (ko)
Inventor
고윤성
Original Assignee
주식회사 프로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 프로텍 filed Critical 주식회사 프로텍
Priority to KR1020110043213A priority Critical patent/KR101183101B1/en
Application granted granted Critical
Publication of KR101183101B1 publication Critical patent/KR101183101B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0404Pick-and-place heads or apparatus, e.g. with jaws
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Operations Research (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A method for bonding a die for a flip chip is provided to accurately mount a semiconductor device of a flip chip type on a substrate. CONSTITUTION: A substrate(10) is provided to a first operation area(110). A relative position between a global fiducial mark and each local fiducial mark is stored. The substrate is transferred to a second operation area(210) with a bond head(240). The global fiducial mark is measured. The location of the semiconductor device to be attached to the substrate is calculated. The semiconductor device is successively attached to a determined position of the substrate.

Description

플립칩용 다이 본딩 방법{METHOD OF DIE BONDING FOR FLIP CHIP}Die bonding method for flip chip {METHOD OF DIE BONDING FOR FLIP CHIP}

본 발명은 플립칩용 다이 본딩 방법에 관한 것으로서, 더욱 상세하게는 플립칩 형태의 반도체 소자를 기판에 정확하고 빠르게 부착할 수 있는 플립칩용 다이 본딩 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a die bonding method for flip chips, and more particularly, to a die bonding method for flip chips that can accurately and quickly attach a flip chip type semiconductor device to a substrate.

반도체 소자를 기판에 실장하는 방법으로 리드 와이어를 솔더링하거나 와이어 본딩을 하는 방법은 비교적 공간을 많이 차지하고 생산성이 떨어지는 문제점이 있다. 특히 기판에 전기적으로 연결해야 할 전극 단자의 수가 많은 경우에는 소형화에 불리하고 다른 다양한 문제점이 있다.The method of soldering lead wires or wire bonding as a method of mounting a semiconductor device on a substrate has a problem that it takes up a lot of space and decreases productivity. In particular, when the number of electrode terminals to be electrically connected to the substrate is disadvantageous to miniaturization and other various problems.

이와 같은 문제점을 해결하는 방안으로 플립칩(flip chip) 형태의 반도체 소자가 많이 사용된다. 플립칩은 반도체 소자의 하면에 다수의 전극 패드를 형성하여 이 전극 패드를 통해 기판과 전기적으로 연결되도록 하는 방법이다. 이와 같은 플립칩 형태의 반도체 소자를 실장하는 기판의 경우 반도체 소자의 하면에 형성된 다수의 전극 패드에 대응되는 위치에 각각 그 전극 패드와 전기적으로 연결되는 전극이 그 기판에 마련되어 있다. In order to solve such a problem, a flip chip type semiconductor device is frequently used. Flip chip is a method of forming a plurality of electrode pads on the lower surface of the semiconductor device to be electrically connected to the substrate through the electrode pads. In the case of a substrate on which a flip chip type semiconductor device is mounted, electrodes are electrically provided on the substrate at positions corresponding to the plurality of electrode pads formed on the bottom surface of the semiconductor device.

이와 같은 플립칩 형태의 반도체 소자를 실장하는 기판은 비교적 그 구조가 복잡하고 다층 기판(multi-layered PCB)이 경우가 많아서 비교적 그 제조 공정 복잡하다. 따라서 종래의 다른 기판에 비해서 각 전극의 위치와 방향 등에 있어서 형상 오차가 발생할 가능성이 높다.Substrate mounting such a flip chip type semiconductor device is relatively complicated in structure and a multi-layered PCB is often complicated manufacturing process relatively. Therefore, compared with other conventional substrates, shape errors are more likely to occur in the position and orientation of each electrode.

그에 반해 플립칩 형태의 반도체 소자는 크기가 작고 각 전극 패드의 크기도 매우 작으며 각 전극 패드들 사이의 간격도 매우 좁은 편이므로, 그 반도체 소자를 기판에 실장함에 있어서 위치 정확도가 매우 중요하다. 최근에는 약 10㎛ 이내의 치수 오차 범위 내에서 플립칩 형태의 반도체 소자를 기판에 실장할 수 있는 다이 본더가 필요하게 되었다.On the other hand, since the flip chip type semiconductor device is small in size, the electrode pads are very small in size, and the spacing between the electrode pads is very narrow, positional accuracy is very important when mounting the semiconductor device on a substrate. Recently, a die bonder capable of mounting a flip chip type semiconductor device on a substrate within a dimensional error range of about 10 μm has been required.

이와 같은 오차 범위 내에서 반도체 소자를 기판에 실장하기 위해서는 기판의 제조 공정 상에서 자연적으로 발생한 반도체 소자가 부착될 위치의 위치와 방향의 변형 오차를 각각 측정하여 그 정확한 위치에 신속하게 반도체 소자를 부착할 수 있는 방법이 필요하다.In order to mount the semiconductor device on the substrate within such an error range, the strain error of the position and direction of the position where the naturally occurring semiconductor device is attached during the manufacturing process of the substrate is measured, and the semiconductor device can be quickly attached to the correct position. I need a way to do it.

본 발명은 상술한 바와 같은 필요성을 해결하기 위하여 안출된 것으로, 기판에 각각의 플립칩 형태 반도체 소자가 부착될 위치를 측정하여 매우 높은 위치 정확도로 빠르게 반도체 소자를 기판에 부착할 수 있는 플립칩용 다이 본딩 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the necessity as described above, and is a die for flip chip that can quickly attach a semiconductor device to a substrate with a very high positional accuracy by measuring a position where each flip chip type semiconductor device is attached to a substrate. It is an object to provide a bonding method.

이와 같은 목적을 달성하기 위해 본 발명은, 플립칩 형태의 다수의 반도체 소자를 실장하기 위한 기판에 복수의 반도체소자를 각각 본드 헤드를 이용하여 부착하는 플립칩용 다이 본딩 방법에 있어서, (a) 상기 기판 상의 전체적인 기준 위치를 표시하는 적어도 2개의 글로벌 기준 마크와, 그 기판에 상기 반도체 소자가 각각 부착되기 위해 마련된 칩 부착 영역의 주위에 적어도 하나씩 마련된 로컬 기준 마크가 표시된 상기 기판을 제1작업 영역으로 공급하는 단계; (b) 상기 제1작업 영역에서 상기 기판과 제1카메라를 상대 이동시키면서 상기 제1카메라로 그 기판에 표시된 글로벌 기준 마크와 로컬 기준 마크를 각각 촬영하여 상기 글로벌 기준 마크와 각각의 로컬 기준 마크 사이의 상대적 위치를 측정하고 그 결과를 본딩 위치 데이터로서 저장부에 저장하는 단계; (c) 상기 (b) 단계가 완료된 기판을 상기 본드 헤드가 설치된 제2작업 영역으로 이송하는 단계; (d) 상기 본드 헤드에 결합되어 그 본드 헤드와 함께 움직이는 제2카메라와 상기 (c) 단계에 의해 상기 제2작업 영역에 배치된 기판을 상대 이동시키면서 그 기판에 표시된 글로벌 기준 마크를 상기 제2카메라로 촬영하여 상기 글로벌 기준 마크의 위치를 측정하는 단계; (e) 상기 (d) 단계에서 측정된 상기 기판의 글로벌 기준 마크의 위치와 상기 (b) 단계에서 저장된 상기 본딩 위치 데이터를 이용하여 상기 기판에 부착할 모든 반도체 소자의 위치를 계산하는 단계; 및 (f) 상기 (e) 단계를 완료한 후, 상기 본드 헤드를 작동시켜 상기 (e)단계에서 계산된 결과에 따라 정해진 위치의 기판에 상기 반도체 소자를 각각 순차적으로 부착하는 단계;를 포함하는 점에 특징이 있다.In order to achieve the above object, the present invention provides a flip chip die bonding method for attaching a plurality of semiconductor devices to the substrate for mounting a plurality of semiconductor devices of the flip chip type using a bond head, (a) the At least two global reference marks indicative of an overall reference position on a substrate, and at least one local reference mark provided around the chip attachment region provided for attaching the semiconductor element to the substrate, respectively, are referred to as a first working region. Supplying; (b) photographing a global reference mark and a local reference mark displayed on the substrate with the first camera while relatively moving the substrate and the first camera in the first working area, respectively, between the global reference mark and each local reference mark. Measuring a relative position of and storing the result as bonding position data in the storage; (c) transferring the substrate on which the step (b) is completed to a second work area in which the bond head is installed; (d) moving the second camera coupled to the bond head and moving with the bond head and a substrate disposed in the second working area by step (c) while moving the global reference mark displayed on the substrate to the second; Photographing with a camera to measure the position of the global reference mark; (e) calculating positions of all semiconductor elements to be attached to the substrate using the position of the global reference mark of the substrate measured in step (d) and the bonding position data stored in step (b); And (f) after the step (e) is completed, operating the bond head to sequentially attach the semiconductor devices to the substrate at a predetermined position according to the result calculated in the step (e). There is a characteristic in point.

본 발명에 의한 플립칩용 다이 본딩 방법은, 매우 높은 정확도로 플립칩 형태의 반도체 소자를 기판에 실장하면서도 그 작업 속도를 비약적으로 향상시킬 수 있는 플립칩용 다이 본딩 방법을 제공하는 효과가 있다.The die bonding method for flip chip according to the present invention has the effect of providing a die bonding method for flip chip that can dramatically improve the working speed while mounting a flip chip type semiconductor device on a substrate with a very high accuracy.

도 1은 본 발명의 일실시예에 따른 플립칩용 다이 본딩 방법에 사용되는 기판의 평면도이다.
도 2는 도 1에 도시된 기판을 사용하여 본 발명의 일실시예에 따른 플립칩용 다이 본딩 방법을 실시하기 위한 장치의 개략도이다.
1 is a plan view of a substrate used in a die bonding method for flip chip according to an embodiment of the present invention.
FIG. 2 is a schematic diagram of an apparatus for implementing a die bonding method for flip chip according to an embodiment of the present invention using the substrate shown in FIG.

이하에서는 첨부된 도면을 참조하여, 본 발명의 일시시예에 따른 플립칩용 다이 본딩 방법에 대하여 상세히 설명한다.Hereinafter, a die bonding method for flip chip according to a temporary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플립칩용 다이 본딩 방법에 사용되는 기판의 평면도이고, 도 2는 도 1에 도시된 기판을 사용하여 본 발명의 일실시예에 따른 플립칩용 다이 본딩 방법을 실시하기 위한 장치의 개략도이다. 1 is a plan view of a substrate used in a die bonding method for flip chip according to an embodiment of the present invention, Figure 2 is a die bonding method for flip chip according to an embodiment of the present invention using the substrate shown in FIG. It is a schematic diagram of the apparatus for implementing.

본 실시예의 플립칩용 다이 본딩 방법은 도 1에 도시된 형태의 기판을 사용하여 작업을 실시한다.The die bonding method for flip chip of this embodiment is performed using a substrate of the type shown in FIG.

도 1을 참조하면, 기판(10)에는 플립칩 형태의 반도체 소자를 부착하기 위한 다수의 칩 부착 영역(121)이 형성되어 있다. 칩 부착 영역(121)에는 각각 반도체 소자의 하면에 형성된 다수의 전극과 대응되는 위치에 전기적으로 연결될 수 있도록 전극 패드가 다수 형성되어 있다. 기판(10)에는 기판(10)의 전체적인 위치를 파악하여 기준을 잡을 수 있도록 4개의 글로벌 기준 마크(11; global fiducial mark)가 형성되어 있으며, 각 칩 부착 영역(121)의 인접하는 위치에는 각각 2개의 로컬 기준 마크(12; local fiducial mark)가 형성되어 있다. 이와 같은 글로벌 기준 마크(11)의 개수 및 로컬 기준 마크(12)의 개수를 기판(10)의 사양에 따라 다양하게 변경될 수 있다. 또한, 기판(10)의 상측 외곽에는 칩 부착 영역(121)에 각각 대응되도록 배드 마크(13; bad mark)가 형성되어 있다. 이와 같은 배드 마크(13)는 각 칩 부착 영역(121)의 불량 여부를 표시한다. 플립칩용 기판(10)의 경우 구조가 복잡하고 전극 패드의 개수도 매우 많기 때문에 비교적 기판(10)의 칩 부착 영역(121)의 불량률이 높은 편이다. 따라서 반도체 소자를 부착하기 전에 프로브 등을 이용하여 칩 부착 영역(121)의 불량 여부를 검사하여 그 결과를 배드 마크(13)에 표시하게 된다. 배드 마크(13)에 불량으로 표시된 칩 부착 영역(121)에는 반도체 소자를 부착하지 않음으로써 원가를 절감하고 생산성을 향상시킬 수 있다. 도 1을 참조하면 기판(10)의 상측 가장자리에는 인접하는 칩 부착 영역(121)과 각각 대응되는 배드 마크(13)가 표시되어 있다. 본 실시예의 경우 배드 마크(13)의 내부에 색을 칠하면 해당 칩 부착 영역(121)은 불량인 것으로 인식된다. Referring to FIG. 1, a plurality of chip attaching regions 121 are formed on a substrate 10 to attach a flip chip type semiconductor device. A plurality of electrode pads are formed in the chip attachment region 121 so as to be electrically connected to positions corresponding to the plurality of electrodes formed on the bottom surface of the semiconductor device, respectively. Four global fiducial marks 11 are formed on the substrate 10 so that the overall position of the substrate 10 can be grasped to set a reference. Each of the chip attachment regions 121 is adjacent to each other. Two local fiducial marks 12 are formed. The number of global reference marks 11 and the number of local reference marks 12 may be variously changed according to the specifications of the substrate 10. In addition, a bad mark 13 (bad mark) is formed on the upper outer edge of the substrate 10 so as to correspond to the chip attachment region 121, respectively. This bad mark 13 indicates whether or not each chip attachment region 121 is defective. Since the flip chip substrate 10 has a complicated structure and a large number of electrode pads, the defective rate of the chip attaching region 121 of the substrate 10 is relatively high. Therefore, before attaching the semiconductor device, the chip attaching region 121 is inspected for defect by using a probe or the like and the result is displayed on the bad mark 13. By not attaching the semiconductor device to the chip attaching region 121 marked as bad on the bad mark 13, it is possible to reduce costs and improve productivity. Referring to FIG. 1, bad marks 13 corresponding to adjacent chip attaching regions 121 are displayed on the upper edge of the substrate 10. In the present exemplary embodiment, when the interior of the bad mark 13 is painted, the corresponding chip attach region 121 is recognized as defective.

도 2는 상술한 바와 같은 기판(10)의 칩 부착 영역(121)에 각각 반도체 소자를 부착하기 위한 장치의 개략적인 구성도이다. FIG. 2 is a schematic configuration diagram of an apparatus for attaching semiconductor elements to the chip attachment region 121 of the substrate 10 as described above.

도 2를 참조하면, 기판(10)은 한쌍의 레일(102)을 따라 X방향으로 공급되고 제1작업 영역(110)에 배치된 상태에서 제1카메라(120)를 이용하여 각각의 글로벌 기준 마크(11)와 로컬 기준 마크(12)에 대한 위치 정보를 파악하게 된다.Referring to FIG. 2, each of the global reference marks using the first camera 120 in a state in which the substrate 10 is supplied in the X direction along the pair of rails 102 and disposed in the first working region 110. The positional information about 11 and the local reference mark 12 is grasped.

다음으로 기판(10)은 제2작업 영역(210)으로 전달되고, 제2카메라(220)를 이용하여 기판(10)의 글로벌 기준 마크(11)의 위치 정보를 파악한 후 본드 헤드(240)를 X방향과 Y방향으로 각각 이동시키면서 반도체 칩을 기판(10)의 정해진 칩 부착 영역(121)에 각각 부착한다.Subsequently, the substrate 10 is transferred to the second working area 210, and the position information of the global reference mark 11 of the substrate 10 is determined using the second camera 220, and then the bond head 240 is opened. The semiconductor chip is attached to the predetermined chip attaching region 121 of the substrate 10 while moving in the X and Y directions, respectively.

상술한 내용을 참고하여 이하에서, 본 발명의 일실시예에 따른 플립칩용 다이 본딩 방법에 대해 상세히 설명한다.Hereinafter, a die bonding method for flip chip according to an embodiment of the present invention will be described in detail with reference to the above description.

먼저, 상술한 바와 같이 4개의 글로벌 기준 마크(11)와 다수의 칩 부착 영역(121) 및 각 칩 부착 영역(121)의 근접하는 위치에 2개씩 로컬 기준 마크(12)가 표시된 기판(10)을 제1작업 영역(110)으로 공급하는 단계를 실시한다((a) 단계).First, as described above, the substrate 10 on which four global reference marks 11, a plurality of chip attaching regions 121, and two local reference marks 12 are displayed at positions adjacent to each of the chip attaching regions 121. Supplying to the first working area 110 is performed (step (a)).

기판(10)은 한쌍의 레일(102) 사이에 배치된 상태에서 그 레일(102)을 따라 슬라이딩하는 홀더(101)에 의해 고정된 상태로 X방향을 따라 이동하여 제1작업영역에 배치된다. 제1작업 영역(110)의 상측에는 제1카메라(120)가 배치되어 있다.The substrate 10 is disposed in the first work area by moving along the X direction in a state in which the substrate 10 is fixed between the pair of rails 102 and fixed by a holder 101 sliding along the rails 102. The first camera 120 is disposed above the first work area 110.

이와 같은 상태에서 제1작업 영역(110)에 배치된 기판(10)과 제1카메라(120)를 상대 이동시키면서 제1카메라(120)로 그 기판(10)에 표시된 글로벌 기준 마크(11)와 로컬 기준 마크(12)를 각각 촬영하여 글로벌 기준 마크(11)와 각각의 로컬 기준 마크(12) 사이의 상대적 위치를 측정하고 그 결과를 본딩 위치 데이터로서 저장부(300)에 저장하는 단계를 수행한다((b) 단계). In this state, while moving the substrate 10 and the first camera 120 disposed in the first work area 110 with the first camera 120 and the global reference mark 11 displayed on the substrate 10 and Photographing the local reference marks 12 and measuring the relative positions between the global reference marks 11 and each of the local reference marks 12 and storing the result in the storage unit 300 as bonding position data. (Step (b)).

본 실시예에서는 기판(10)은 X방향으로 이송되고, 제1카메라(120)는 Y방향으로 이송됨으로써, 기판(10)과 제1카메라(120) 사이의 상대 이동이 이루어진다. 이와 같은 기판(10)과 제1카메라(120) 사이의 상대 이동은 제1이송부(130)에 의해 이루어진다. 제1이송부(130)는 한쌍의 리니어 모터(131, 132)를 구비한다. 한쌍의 리니어 모터 중 하나(132)는 제1카메라(120)와 결합되어 그 제1카메라(120)를 Y방향으로 이송하고, 다른 하나의 리니어 모터(131)는 기판(10)의 하측에 배치되어 흡착부(133)로 기판(10)을 흡착한 상태에서 기판(10)을 X방향으로 이송한다. 기판(10)을 클램핑하여 제1작업 영역(110)으로 이송한 홀더(101)가 기판(10)을 제1이송부(130)로 넘겨주면 X방향 리니어 모터(131)에 설치된 흡착부(133)가 기판(10)을 흡착하여 이송하게 된다. 이와 같은 제1이송부(130)의 구성에 의하여 기판(10)과 제1카메라(120)가 각각 서로 직교하는 수평방향으로 움직이면서 상대 이동하게 된다. In the present embodiment, the substrate 10 is transferred in the X direction, and the first camera 120 is transferred in the Y direction, so that relative movement between the substrate 10 and the first camera 120 is performed. The relative movement between the substrate 10 and the first camera 120 is made by the first transfer unit 130. The first transfer unit 130 includes a pair of linear motors 131 and 132. One of the pair of linear motors 132 is coupled to the first camera 120 to transfer the first camera 120 in the Y direction, and the other linear motor 131 is disposed below the substrate 10. The substrate 10 is transferred in the X direction while the substrate 10 is adsorbed by the adsorption unit 133. When the holder 101, which clamps the substrate 10 and transfers the substrate 10 to the first working region 110, passes the substrate 10 to the first transfer unit 130, the adsorption unit 133 installed in the X-direction linear motor 131. Absorbs and transports the substrate 10. By the configuration of the first transfer unit 130 as described above, the substrate 10 and the first camera 120 move relative to each other in a horizontal direction perpendicular to each other.

제1이송부(130)의 리니어 모터(131, 132)의 작동에 의해 제1카메라(120)는 기판(10)의 상면을 스캐닝하면서 기판(10)을 촬영하여 그 영상 정보로부터 글로벌 기준 마크(11)와 로컬 기준 마크(12)를 인식하고, 그 글로벌 기준 마크(11)와 로컬 기준 마크(12)를 인식한 위치에서의 제1이송부(130)의 각 리니어 모터(131, 132)의 인코더 데이터를 이용하여 글로벌 기준 마크(11)와 로컬 기준 마크(12)의 좌표를 측정하게 된다.By the operation of the linear motors 131 and 132 of the first transfer unit 130, the first camera 120 scans the upper surface of the substrate 10 while photographing the substrate 10 and using the global reference mark 11 from the image information. ) And the local reference mark 12 and the encoder data of each linear motor 131, 132 of the first transfer unit 130 at the position where the global reference mark 11 and the local reference mark 12 are recognized. The coordinates of the global reference mark 11 and the local reference mark 12 are measured using.

상술한 바와 같이 기판(10)에는 4개의 글로벌 기준 마크(11)가 형성되어 있지만, (b) 단계에서 4개의 글로벌 기준 마크(11)를 모두 측정해야 하는 것은 아니고 사용자의 필요에 따라 적어도 2개의 글로벌 마크만을 측정해도 된다. 예컨대 대각선 방향으로 배치된 2개의 글로벌 기준 마크(11)를 측정하면 전체적인 기판(10) 상의 상대 좌표에 대한 기준점과 그 기준점을 중심으로 기판(10)이 배치된 각도를 파악할 수 있다. 2개의 글로벌 기준 마크(11) 사이의 중심점이 기준점이 될 수도 있고 글로벌 기준 마크(11) 중 어느 하나가 기준점이 될 수도 있다. 로컬 기준 마크(12)의 위치는 이와 같은 기준점에 대한 상대 좌표의 값으로 측정된다.As described above, four global reference marks 11 are formed on the substrate 10, but in step (b), not all four global reference marks 11 need to be measured, and at least two of the four global reference marks 11 need to be measured. Only the global mark may be measured. For example, by measuring two global reference marks 11 arranged in a diagonal direction, a reference point for a relative coordinate on the entire substrate 10 and an angle at which the substrate 10 is disposed around the reference point can be determined. The center point between the two global reference marks 11 may be a reference point or one of the global reference marks 11 may be a reference point. The position of the local reference mark 12 is measured by the value of the relative coordinate with respect to this reference point.

상술한 바와 같은 글로벌 기준 마크(11)에 대한 로컬 기준 마크(12)의 상대적 위치에 대한 데이터는 '본딩 위치 데이터'로서 저장부(300)에 저장된다. The data on the relative position of the local reference mark 12 with respect to the global reference mark 11 as described above is stored in the storage 300 as 'bonding position data'.

한편, (b) 단계에서 제1카메라(120)는 각각의 칩 부착 영역(121)에 대응되는 배드 마크(13)를 인식하여 칩 부착 영역(121)의 불량 여부를 감지하고 그 결과도 저장부(300)에 저장한다. 후술하는 바와 같이 배드 마크(13)에 불량으로 표시된 칩 부착 영역(121)에 대해서는 반도체 소자를 부착하는 작업을 수행하지 않게 된다. Meanwhile, in step (b), the first camera 120 recognizes the bad mark 13 corresponding to each chip attaching region 121 and detects whether the chip attaching region 121 is defective or not, and also stores the result. Save to 300. As described later, the semiconductor device may not be attached to the chip attach region 121 marked as bad on the bad mark 13.

상술한 (b) 단계가 모두 완료되면 기판(10)을 제2작업 영역(210)으로 이송하는 단계를 수행한다((c) 단계). 제1이송부(130)의 흡착부(133)로부터 홀더(101)가 기판(10)을 넘겨 받아 레일(102)을 따라 제2작업 영역(210)으로 이송한다. 상술한 바와 같이 제2작업 영역(210)에는 본드 헤드(240)가 배치되어 있어서 기판(10)에 반도체 소자를 부착하는 작업을 수행한다.When the above-mentioned step (b) is completed, the step of transferring the substrate 10 to the second work area 210 is performed (step (c)). The holder 101 receives the substrate 10 from the suction unit 133 of the first transfer unit 130 and transfers the substrate 10 along the rails 102 to the second work area 210. As described above, the bond head 240 is disposed in the second working region 210 to attach the semiconductor device to the substrate 10.

이와 같은 상태에서 기판(10)은 홀더(101)에 의해 고정되고 본드 헤드(240)에 결합되어 본드 헤드(240)와 함께 움직이는 제2카메라(220)를 기판(10)에 대해 상대 이동시키면서 글로벌 기준 마크(11)를 제2카메라(220)로 촬영하여 그 위치를 측정하는 단계를 수행한다((d) 단계).In this state, the substrate 10 is fixed by the holder 101 and coupled to the bond head 240 to move the second camera 220 moving with the bond head 240 relative to the substrate 10 while being global. The reference mark 11 is photographed by the second camera 220, and a position of the reference mark 11 is measured (step (d)).

본드 헤드(240) 및 제2카메라(220)는 제2이송부(230)에 의하여 전후좌우로(X방향과 Y방향으로) 움직인다. 제2이송부(230)는 각각 X방향과 Y방향으로 슬라이딩 가능한 한쌍의 리니어 모터(231, 232)를 구비한다. 앞서 (b) 단계에서 설명한 바와 마찬가지로 제2카메라(220)의 영상과 리니어 모터(231, 232)의 인코더 데이터를 연동하여 글로벌 기준 마크(11)의 좌표를 측정할 수 있다. 기판(10)이 제1작업영역에서 제2작업영역으로 이송되는 과정에서 방향이 미소하게 바뀌었더라도 글로벌 기준 마크(11)를 연결하는 직선의 방향을 계산함으로써 변경된 각도를 쉽게 파악할 수 있다.The bond head 240 and the second camera 220 move forward, backward, left, and right (in the X direction and the Y direction) by the second transfer part 230. The second transfer unit 230 includes a pair of linear motors 231 and 232 that can slide in the X and Y directions, respectively. As described above in step (b), the coordinates of the global reference mark 11 may be measured by interlocking the image of the second camera 220 and the encoder data of the linear motors 231 and 232. Even if the direction is slightly changed in the process of transferring the substrate 10 from the first work area to the second work area, the changed angle can be easily grasped by calculating the direction of the straight line connecting the global reference marks 11.

다음으로, (d) 단계에서 측정된 상기 기판(10)의 글로벌 기준 마크(11)의 위치와 (b) 단계에서 저장된 본딩 위치 데이터를 이용하여 기판(10)에 부착할 모든 반도체 소자의 위치를 계산하는 단계를 수행한다((e) 단계).Next, by using the position of the global reference mark 11 of the substrate 10 measured in step (d) and the bonding position data stored in step (b) the position of all the semiconductor elements to be attached to the substrate 10 The calculating step is performed (step (e)).

(d) 단계에서 측정된 글로벌 기준 마크(11)의 위치로부터 기준점을 계산하고 그 기준점에 대해 본딩 위치 데이터에서 얻어진 로컬 기준 좌표의 상대 위치를 반영하면 기판(10)의 모든 로컬 기준 마크(12)의 좌표를 알 수 있다. 즉, 제2카메라(220)를 이용하여 로컬 기준 마크(12)의 위치를 측정하지 않아도, 본딩 위치 데이터를 이용하여 모든 로컬 기준 마크(12)의 계산할 수 있다. 본 실시예의 경우 각 칩 부착 영역(121)마다 형성된 2개의 로컬 기준 마크(12) 사이의 중심점을 계산함으로써 반도체 소자를 부착할 정확한 위치를 정할 수 있다.Computing a reference point from the position of the global reference mark 11 measured in step (d) and reflecting the relative position of the local reference coordinate obtained from the bonding position data with respect to the reference point, all the local reference marks 12 of the substrate 10 Know the coordinates of. That is, even if the position of the local reference mark 12 is not measured using the second camera 220, all the local reference marks 12 can be calculated using the bonding position data. In the present exemplary embodiment, an accurate position to attach the semiconductor device may be determined by calculating a center point between two local reference marks 12 formed in each chip attaching region 121.

위와 같이 계산된 반도체 칩을 부착할 좌표에 대하여 반도체 칩을 부착할 방향은 다음과 같은 방법에 의해 정할 수 있다. 즉, 각 칩 부착 영역(121)에 대응하는 2개의 로컬 기준 마크(12)를 연결하는 연장선의 방향을 계산하여 그 계산된 방향을 기준으로 각각의 반도체 칩을 부착할 방향을 정할 수 있다. 경우에 따라서는 각 반도체 칩마다 부착할 방향을 보정하여 부착하지 않고, 글로벌 기준 마크(11)를 연결하는 연장선의 방향으로부터 보정할 각도를 계산하여 모든 반도체 칩에 일괄적으로 적용할 수도 있다.The direction in which the semiconductor chip is to be attached to the coordinates to which the semiconductor chip is calculated as described above may be determined by the following method. That is, the direction of the extension line connecting the two local reference marks 12 corresponding to each chip attachment region 121 may be calculated, and the direction to which each semiconductor chip is attached may be determined based on the calculated direction. In some cases, instead of correcting and attaching the direction to be attached to each semiconductor chip, the angle to be corrected may be calculated from the direction of the extension line connecting the global reference marks 11 and applied to all the semiconductor chips collectively.

이와 같이 각 반도체 칩을 부착할 위치와 방향의 계산이 완료되면, 본드 헤드(240)를 작동시켜 (e) 단계에서 계산된 위치와 방향에 따라 반도체 소자를 순차적으로 각 칩 부착 영역(121)에 부착하는 단계를 수행한다((f) 단계). As described above, when the calculation of the position and the direction in which the semiconductor chips are to be attached is completed, the bond head 240 is operated to sequentially move the semiconductor elements to the respective chip attachment regions 121 according to the position and the direction calculated in step (e). The attaching step is performed (step (f)).

이때, 앞서 (b) 단계에서 배드 마크(13)에 의해 불량인 것으로 파악되어 저장부(300)에 그 결과가 저장된 칩 부착 영역(121)에 대해서는 반도체 칩을 부착하지 않는다. At this time, the semiconductor chip is not attached to the chip attaching region 121 in which the bad mark 13 is detected as bad by the bad mark 13 and the result is stored in the storage 300.

상술한 바와 같이, 기판(10) 위의 각 칩 부착 영역(121)에 대한 전체적인 위치 및 방향의 측정은 제1작업 영역(110)에서 제1카메라(120)에 의해 수행하도록 하고 제2작업 영역(210)에서는 제2카메라(220)에 의해 글로벌 기준 마크(11)의 위치 파악만 수행한 후 본드 헤드(240)에 의해 반도체 소자의 부착 작업을 주로 수행하도록 그 역할을 분담하게 된다. 이와 같은 방법에 의해 칩 본딩 작업의 속도를 비약적으로 향상시킬 수 있다. 또한, 매우 빠른 속도로 칩 본딩 작업을 수행하면서도 각각의 반도체 칩을 매우 정확한 위치에 본딩할 수 있는 장점이 있다. 특히, 플립칩과 같이 매우 작은 다수의 전극 패드를 구비한 반도체 칩을 부착함에 있어서 각 칩 부착 영역(121)의 로컬 기준 마크(12)의 기준으로 위치와 방향을 조정하여 반도체 칩을 부착할 수 있으므로 작업의 정확도가 매우 높은 장점이 있다. 즉, 부착되는 반도체 칩의 위치가 정확하지 않아 반도체 칩과 기판(10)의 전극 패드가 전기적으로 연결되지 않는 불량이 발생할 가능성을 대폭 낮추는 것이 가능하다. As described above, the measurement of the overall position and orientation of each chip attachment region 121 on the substrate 10 is performed by the first camera 120 in the first working region 110 and the second working region. In operation 210, the second camera 220 performs only the location of the global reference mark 11, and then distributes the role of the bonding head 240 to mainly perform the attaching operation of the semiconductor device. By this method, the speed of the chip bonding operation can be remarkably improved. In addition, there is an advantage in that each semiconductor chip can be bonded at a very accurate position while performing chip bonding at a very high speed. In particular, in attaching a semiconductor chip having a very small number of electrode pads, such as a flip chip, the semiconductor chip may be attached by adjusting the position and direction based on the local reference mark 12 of each chip attaching region 121. Therefore, the work accuracy is very high. That is, the position of the semiconductor chip to be attached is not accurate so that it is possible to greatly reduce the possibility of a failure that the electrode chip of the semiconductor chip and the substrate 10 is not electrically connected.

한편, 제1작업 영역(110)에서 글로벌 기준 마크(11) 및 로컬 기준 마크(12)의 위치를 측정할 때 작동하는 제1이송부(130)와 제2작업 영역(210)에서 칩을 부착할 때 작동하는 제2이송부(230)의 내재적 기계적 공차 차이에 의한 작업 오차의 발생을 최소화하기 위하여, 제1이송부(130) 및 제2이송부(230)의 리니어 모터(131, 132, 231, 232)는 서로 동일한 사양의 리니어 스케일를 사용하는 것이 좋다. 리니어 모터의 인코더가 구비하는 리니어 스케일의 작동에 열팽창 등과 같은 기계적 오차가 있더라도 서로 동일한 사양의 리니어 스케일를 사용함으로써 오차의 영향을 감소시킬 수 있다.Meanwhile, the chip may be attached in the first transfer part 130 and the second work area 210 which operate when the position of the global reference mark 11 and the local reference mark 12 are measured in the first work area 110. Linear motors 131, 132, 231, and 232 of the first transfer unit 130 and the second transfer unit 230 in order to minimize the occurrence of a work error due to an inherent mechanical tolerance difference of the second transfer unit 230 operating at the time. It is recommended to use linear scales with the same specifications. Even if there is a mechanical error such as thermal expansion in the operation of the linear scale included in the encoder of the linear motor, the influence of the error can be reduced by using the linear scale having the same specification.

또한, 상술한 바와 같이 제1카메라(120) 또는 제2카메라(220)와 기판(10)을 서로 상대 이송 시킴에 있어서, 제2작업 영역(210)에서는 기판(10)을 고정한 상태에서 본드 헤드(240)를 X, Y 방향으로 움직이도록 제2이송부(230)를 구성하고, 제1작업 영역(110)에서는 기판(10)은 X 방향으로 움직이고 제1카메라(120)는 Y 방향으로 움직이도록 제1이송부(130)를 구성함으로써 본 실시예의 플립칩용 다이 본딩 방법을 실시하는 시스템을 소형화할 수 있는 장점이 있다. 제1카메라(120)도 X, Y 방향으로 움직이도록 장치를 구성하면 전체적인 장치의 구성이 복잡해지고 제2이송부(230)와의 간섭을 방지하기 위해서 전체적인 시스템이 부피가 커 질 수도 있다.In addition, as described above, in transferring the first camera 120 or the second camera 220 and the substrate 10 to each other, in the second working area 210, the bond head in a state in which the substrate 10 is fixed The second transfer part 230 is configured to move the 240 in the X and Y directions, and the substrate 10 moves in the X direction and the first camera 120 moves in the Y direction in the first work area 110. By constructing the first transfer unit 130, there is an advantage that the system for implementing the die bonding method for flip chip of the present embodiment can be miniaturized. If the first camera 120 is also configured to move in the X and Y directions, the overall configuration of the device may be complicated, and the entire system may be bulky to prevent interference with the second transfer unit 230.

한편, 앞서 제1작업 영역(110)에서 (b) 단계에 의해 글로벌 기준 마크(11)와 로컬 기준 마크(12)의 위치를 측정하는 과정은 다음과 같은 방법에 의해 더욱 효과적으로 수행할 수 있다.Meanwhile, the process of measuring the position of the global reference mark 11 and the local reference mark 12 by the step (b) in the first work area 110 may be performed more effectively by the following method.

즉, 전체적인 작업을 수행하기에 앞서서 작업의 대상이 되는 기판(10)의 기본적인 규격 정보를 '설계 위치 정보'로서 저장부(300)에 입력 받는 단계를 먼저 수행한다((g) 단계). 기판(10)에 글로벌 기준 마크(11)와 로컬 기준 마크(12)가 각각 표시될 대략적인 설계상의 위치를 설계 위치 정보로서 미리 저장부(300)에 입력하는 것이다. That is, prior to performing the overall work, the step of receiving the basic specification information of the substrate 10, which is the work target, into the storage unit 300 as 'design position information' is first performed (step (g)). An approximate design position at which the global reference mark 11 and the local reference mark 12 are to be displayed on the substrate 10 is input to the storage unit 300 as design position information in advance.

(b) 단계에서 제1카메라(120)는 글로벌 기준 마크(11) 및 로컬 기준 마크(12)가 위치할 것으로 예상되는 위치에 신속하게 이동하여 그 정확한 위치를 파악하게 된다. 즉, 제1카메라(120)에 의해 촬영이 필요하지 않은 부분은 신속하게 지나가고 촬영이 필요한 영역만을 촬영하여 글로벌 기준 마크(11)와 로컬 기준 마크(12)의 위치를 측정하는 것이다. 통상 약 5㎜×5㎜ 내외의 영역을 확대해서 촬영하는 제1카메라(120)로 설계상 예상되는 글로벌 기준 마크(11) 또는 로컬 기준 마크(12)의 위치를 촬영하면 그 촬영된 영상의 영역 내에서 실제 글로벌 기준 마크(11) 또는 로컬 기준 마크(12)의 위치를 파악할 수 있다. 또한, 상술한 바와 같은 배드 마크(13)를 감지함에 있어서도 위와 같은 방법으로 그 감지 속도를 향상시킬 수 있다. 또한, 이 경우 앞서 설명한 본딩 위치 데이터는 로컬 기준 마크(12)의 설계 위치 정보상의 좌표와 (b) 단계에서 측정된 실제 위치 좌표의 차이(offset)를 수치화한 형태로 저장될 수 있다.In the step (b), the first camera 120 quickly moves to the position where the global reference mark 11 and the local reference mark 12 are expected to be located, thereby determining the exact position. That is, the portion where the photographing is not required by the first camera 120 passes quickly and photographs only the region requiring the photographing to measure the position of the global reference mark 11 and the local reference mark 12. When the location of the global reference mark 11 or the local reference mark 12, which is expected by design, is captured by the first camera 120 which enlarges and captures an area of about 5 mm x 5 mm, the area of the captured image. The position of the actual global reference mark 11 or local reference mark 12 can be grasped within. In addition, in detecting the bad mark 13 as described above, the detection speed can be improved in the same manner as described above. In this case, the bonding position data described above may be stored in the form of a numerical value of the offset between the coordinates on the design position information of the local reference mark 12 and the actual position coordinates measured in step (b).

이와 같은 방법은 제2작업 영역(210)에서 (d) 단계에 의해 글로벌 기준 마크(11)의 위치를 측정할 때에도 유사하게 적용할 수 있다.This method can be similarly applied to the measurement of the position of the global reference mark 11 by the step (d) in the second working area 210.

이상, 본 발명에 대하 바람직한 실시예를 들어 설명하였으나, 본 발명의 범위가 앞에서 설명하고 도시한 형태로 한정되는 것은 아니다.As mentioned above, although preferred Example was described about this invention, the scope of the present invention is not limited to the form demonstrated above and shown.

예를 들어, 도 1에 도시한 기판(10)은 본 발명에 따른 플립칩용 다이 본딩 방법을 적용할 수 있는 일례이며 그외에 다양한 형상의 기판(10)에 본 발명을 적용할 수 있다.For example, the substrate 10 shown in FIG. 1 is an example to which the die bonding method for flip chip according to the present invention can be applied, and the present invention can be applied to the substrate 10 having various shapes.

또한, 앞에서 (b) 단계와 (d) 단계에서 2개의 글로벌 기준 마크(11)의 위치를 측정하여 기준점과 방향을 설정하는 것으로 설명하였으나 측정하는 글로벌 기준 마크(11)의 개수는 3개 이상이 될 수도 있으며, 기준점과 기준 방향을 설정하는 방법도 다양하게 변형될 수 있다.In addition, in the above steps (b) and (d), the positions of the two global reference marks 11 are measured to set reference points and directions, but the number of the global reference marks 11 to be measured is three or more. In addition, the method of setting the reference point and the reference direction may be variously modified.

또한, 앞에서 도 1과 같이 배드 마크(13)가 표시된 기판(10)에 대해 반도체 칩을 본딩하는 경우를 예로 들어 설명하였으나, 배드 마크(13)의 유형이나 위치는 도 1과 달리 다양하게 변경될 수 있으며 배드 마크가 없는 기판을 사용하는 것도 가능하다.In addition, the case in which the semiconductor chip is bonded to the substrate 10 on which the bad mark 13 is displayed as shown in FIG. 1 has been described as an example, but the type or position of the bad mark 13 may be changed in various ways. It is also possible to use a substrate without a bad mark.

또한, 앞에서 반도체 칩의 방향도 보정하여 부착하는 것으로 설명하였으나, 반도체 칩의 방향은 보정하지 않고 위치만을 보정하여 부착하는 것도 가능하다.In the above description, the direction of the semiconductor chip is also corrected and attached. However, the position of the semiconductor chip may be corrected and attached without correcting the direction of the semiconductor chip.

10: 기판 11: 글로벌 기준 마크
12: 로컬 기준 마크 13: 배드 마크
121: 칩 부착 영역 110: 제1작업 영역
120: 제1카메라 130: 제1이송부
210: 제2작업 영역 220: 제2카메라
230: 제2이송부 240: 본드 헤드
300: 저장부
10: Substrate 11: Global Reference Mark
12: Local reference mark 13: Bad mark
121: chip attachment region 110: first working region
120: first camera 130: first transfer unit
210: second working area 220: second camera
230: second transfer unit 240: bond head
300: storage

Claims (6)

플립칩 형태의 다수의 반도체 소자를 실장하기 위한 기판에 복수의 반도체소자를 각각 본드 헤드를 이용하여 부착하는 플립칩용 다이 본딩 방법에 있어서,
(a) 상기 기판 상의 전체적인 기준 위치를 표시하는 적어도 2개의 글로벌 기준 마크(global fiducial mark)와, 그 기판에 상기 반도체 소자가 각각 부착되기 위해 마련된 칩 부착 영역의 주위에 적어도 하나씩 마련된 로컬 기준 마크(local fiducial mark)가 표시된 상기 기판을 제1작업 영역으로 공급하는 단계;
(b) 상기 제1작업 영역에서 상기 기판과 제1카메라를 상대 이동시키면서 상기 제1카메라로 그 기판에 표시된 글로벌 기준 마크와 로컬 기준 마크를 각각 촬영하여 상기 글로벌 기준 마크와 각각의 로컬 기준 마크 사이의 상대적 위치를 측정하고 그 결과를 본딩 위치 데이터로서 저장부에 저장하는 단계;
(c) 상기 (b) 단계가 완료된 기판을 상기 본드 헤드가 설치된 제2작업 영역으로 이송하는 단계;
(d) 상기 본드 헤드에 결합되어 그 본드 헤드와 함께 움직이는 제2카메라와 상기 (c) 단계에 의해 상기 제2작업 영역에 배치된 기판을 상대 이동시키면서 그 기판에 표시된 글로벌 기준 마크를 상기 제2카메라로 촬영하여 상기 글로벌 기준 마크의 위치를 측정하는 단계;
(e) 상기 (d) 단계에서 측정된 상기 기판의 글로벌 기준 마크의 위치와 상기 (b) 단계에서 저장된 상기 본딩 위치 데이터를 이용하여 상기 기판에 부착할 모든 반도체 소자의 위치를 계산하는 단계; 및
(f) 상기 (e) 단계를 완료한 후, 상기 본드 헤드를 작동시켜 상기 (e)단계에서 계산된 결과에 따라 정해진 위치의 기판에 상기 반도체 소자를 각각 순차적으로 부착하는 단계;를 포함하는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
In the die bonding method for flip chip attaching a plurality of semiconductor elements to the substrate for mounting a plurality of semiconductor devices of the flip chip type using a bond head,
(a) at least two global fiducial marks indicating an overall reference position on the substrate, and at least one local reference mark provided around the chip attachment region provided for attaching the semiconductor element to the substrate, respectively; supplying the substrate marked with a local fiducial mark to a first working area;
(b) photographing a global reference mark and a local reference mark displayed on the substrate with the first camera while relatively moving the substrate and the first camera in the first working area, respectively, between the global reference mark and each local reference mark. Measuring a relative position of and storing the result as bonding position data in the storage;
(c) transferring the substrate on which the step (b) is completed to a second work area in which the bond head is installed;
(d) moving the second camera coupled to the bond head and moving with the bond head and a substrate disposed in the second working area by step (c) while moving the global reference mark displayed on the substrate to the second; Photographing with a camera to measure the position of the global reference mark;
(e) calculating positions of all semiconductor elements to be attached to the substrate using the position of the global reference mark of the substrate measured in step (d) and the bonding position data stored in step (b); And
(f) after completing step (e), operating the bond head to sequentially attach the semiconductor elements to the substrate at a predetermined position according to the result calculated in step (e), respectively. A die bonding method for flip chip.
제1항에 있어서,
(g) 상기 기판에 상기 글로벌 기준 마크와 로컬 기준 마크가 각각 표시될 설계상의 위치를 설계 위치 정보로서 상기 저장부에 입력 받는 단계;를 더 포함하고,
상기 (b) 단계는, 상기 설계 위치 정보를 이용하여 상기 글로벌 기준 마크와 로컬 기준 마크가 표시될 설계상의 위치에 인접하는 영역 내에서 상기 제1카메라를 이용하여 상기 글로벌 기준 마크와 로컬 기준 마크가 실제 표시된 위치를 측정하는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
The method of claim 1,
(g) receiving an input of a design position at which the global reference mark and the local reference mark are respectively displayed on the substrate as design position information, in the storage unit;
In the step (b), the global reference mark and the local reference mark are added using the first camera in an area adjacent to a design position where the global reference mark and the local reference mark are to be displayed using the design position information. Die bonding method for flip chip, characterized in that for measuring the actual marked position.
제1항 또는 제2항에 있어서,
상기 (b) 단계는, 한쌍의 리니어 모터를 구비하는 제1이송부에 의해 상기 기판과 상기 제1카메라가 서로 상대 이동하고, 상기 제1카메라의 영상정보와 상기 제1이송부의 리니어 모터의 인코더 데이터를 이용하여 상기 글로벌 기준 마크와 각각의 로컬 기준 마크 사이의 상대적 위치를 측정하고,
상기 (d) 단계는, 한쌍의 리니어 모터를 구비하는 제2이송부에 의해 상기 기판과 상기 제2카메라가 서로 상대 이동하고, 상기 제2카메라의 영상정보와 상기 제2이송부의 리니어 모터의 인코더 데이터를 이용하여 상기 글로벌 기준 마크의 위치를 측정하는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
The method according to claim 1 or 2,
In the step (b), the substrate and the first camera move relative to each other by a first transfer unit including a pair of linear motors, and image information of the first camera and encoder data of the linear motor of the first transfer unit. Using to measure the relative position between the global reference mark and each local reference mark,
In the step (d), the substrate and the second camera move relative to each other by a second transfer unit including a pair of linear motors, and image information of the second camera and encoder data of the linear motor of the second transfer unit. The die bonding method for flip chip, characterized in that for measuring the position of the global reference mark.
제3항에 있어서,
상기 글로벌 기준 마크 및 로컬 기준 마크의 위치 측정과 상기 반도체 소자의 기판에 대한 부착 작업의 위치 오차를 감소시키기 위하여, 상기 제1이송부와 제2이송부의 리니어 모터의 인코더는 각각 서로 동일한 사양의 리니어 스케일을 이용하여 구성되는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
The method of claim 3,
In order to reduce the position error of the position measurement of the global reference mark and the local reference mark and the attachment operation of the semiconductor element with respect to the substrate, the encoders of the linear motors of the first transfer unit and the second transfer unit are each linear scale of the same specification. Die bonding method for flip chip, characterized in that configured using.
제3항에 있어서,
상기 (b) 단계는, 상기 기판과 제1카메라를 각각 서로 직교하는 수평방향으로 이송하여 상대 이동시키고,
상기 (d) 단계는, 상기 기판을 고정한 상태에서 상기 제2카메라와 본드 헤드를 수평 방향으로 전후좌우로 이송하여 상기 기판과 제2카메라를 상대 이동시키는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
The method of claim 3,
In the step (b), the substrate and the first camera are moved relative to each other in a horizontal direction perpendicular to each other,
The step (d) of the flip chip die bonding method for moving the second camera and the bond head in the horizontal direction in the horizontal direction in the horizontal direction to move the substrate and the second camera relative to each other.
제1항 또는 제2항에 있어서,
상기 (a) 단계에서 공급하는 기판은, 기판의 각 칩 부착 영역의 불량 여부를 표시하는 배드 마크(bad mark)가 더 표시되며,
상기 (b) 단계는, 각각의 칩 부착 영역에 대응되는 배드 마크를 상기 제1카메라로 촬영하여 각각의 칩 부착 영역의 불량 여부를 상기 저장부에 저장하며,
상기 (f) 단계는, 상기 (b) 단계에서 상기 배드 마크에 의해 불량인 것으로인식된 칩 부착 영역에는 반도체 소자를 부착하지 않는 것을 특징으로 하는 플립칩용 다이 본딩 방법.
The method according to claim 1 or 2,
The substrate supplied in the step (a) is further marked with a bad mark indicating whether or not each chip attachment region of the substrate is defective,
In the step (b), the bad mark corresponding to each chip attaching region is photographed by the first camera, and whether the chip attaching region is defective is stored in the storage unit.
In the step (f), the die bonding method for flip chip, characterized in that the semiconductor device is not attached to the chip attach region recognized as defective by the bad mark in the step (b).
KR1020110043213A 2011-05-06 2011-05-06 Method of die bonding for flip chip KR101183101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110043213A KR101183101B1 (en) 2011-05-06 2011-05-06 Method of die bonding for flip chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110043213A KR101183101B1 (en) 2011-05-06 2011-05-06 Method of die bonding for flip chip

Publications (1)

Publication Number Publication Date
KR101183101B1 true KR101183101B1 (en) 2012-09-21

Family

ID=47113559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043213A KR101183101B1 (en) 2011-05-06 2011-05-06 Method of die bonding for flip chip

Country Status (1)

Country Link
KR (1) KR101183101B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934351A (en) * 2014-03-20 2015-09-23 普罗科技有限公司 Apparatus for bonding materials
KR101642659B1 (en) 2015-06-11 2016-07-26 주식회사 프로텍 Die Bonding Apparatus for Semiconductor Chip
KR20160116133A (en) * 2015-03-26 2016-10-07 (주) 예스티 Method for Fabricating Semiconductor Package
KR102056656B1 (en) 2016-01-28 2019-12-17 야마하하쓰도키 가부시키가이샤 Die pickup device
KR20230046353A (en) * 2021-09-29 2023-04-06 한국생산기술연구원 Alignment method between dies and wafers on bonding step

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100189378B1 (en) 1996-02-29 1999-06-01 황인길 Die bonder
JP2007250639A (en) 2006-03-14 2007-09-27 Juki Corp Component mounting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100189378B1 (en) 1996-02-29 1999-06-01 황인길 Die bonder
JP2007250639A (en) 2006-03-14 2007-09-27 Juki Corp Component mounting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934351A (en) * 2014-03-20 2015-09-23 普罗科技有限公司 Apparatus for bonding materials
KR101569180B1 (en) 2014-03-20 2015-11-16 주식회사 프로텍 Apparatus for Bonding Products
KR20160116133A (en) * 2015-03-26 2016-10-07 (주) 예스티 Method for Fabricating Semiconductor Package
KR101685910B1 (en) * 2015-03-26 2016-12-14 (주) 예스티 Method for Fabricating Semiconductor Package
KR101642659B1 (en) 2015-06-11 2016-07-26 주식회사 프로텍 Die Bonding Apparatus for Semiconductor Chip
KR102056656B1 (en) 2016-01-28 2019-12-17 야마하하쓰도키 가부시키가이샤 Die pickup device
KR20230046353A (en) * 2021-09-29 2023-04-06 한국생산기술연구원 Alignment method between dies and wafers on bonding step
KR102633129B1 (en) * 2021-09-29 2024-02-06 한국생산기술연구원 Alignment method between dies and wafers on bonding step

Similar Documents

Publication Publication Date Title
KR101183101B1 (en) Method of die bonding for flip chip
US7724007B2 (en) Probe apparatus and probing method
KR20180121395A (en) Apparatus and method for mounting components on a substrate
JP6333250B2 (en) Component holding state detection method and component mounting apparatus
JP6927475B2 (en) Devices and methods for bonding alignment
JP5120027B2 (en) Probe apparatus and probing method
TW201911462A (en) Device and method for mounting electronic component, and method of manufacturing packaging component for mounting an electronic component accurately and efficiently on a support substrate on which the marks for position detection are not formed for each mounting region
CN111742399A (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device
KR102362976B1 (en) Apparatus and method for positioning a first object relative to a second object
KR20140022582A (en) Flip chip bonding apparatus and calibration method thereof
US20070115015A1 (en) Method of automatically carrying IC-chips, on a planar array of vacuum nozzles, to a variable target in a chip tester
JP2012033829A (en) Component mounting machine and image processing method
JP4515814B2 (en) Mounting accuracy measurement method
TWI429902B (en) Method for inspecting bad marks on pcb and correcting difference of pcb, and mounting method thereof
TWI752603B (en) Mounting device for electronic parts
JP4986128B2 (en) Substrate inspection apparatus, inspection unit, and substrate inspection method
JP2019110259A (en) Prober
US8875979B2 (en) Apparatus and method for determining an alignment of a bondhead of a die bonder relative to a workchuck
JP4900951B2 (en) Production line inspection system and inspection method
JP5181383B2 (en) Bonding equipment
KR101325634B1 (en) Method for inspecting pcb of semiconductor packages
JP6821368B2 (en) Detection sensor and inspection equipment
JP2006318965A (en) Method and apparatus for inspecting semiconductor device
TW202028772A (en) Probe self-correction system and method thereof
JP2009170586A (en) Method and apparatus for recognizing electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8