KR101182317B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents
액정 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101182317B1 KR101182317B1 KR1020050101233A KR20050101233A KR101182317B1 KR 101182317 B1 KR101182317 B1 KR 101182317B1 KR 1020050101233 A KR1020050101233 A KR 1020050101233A KR 20050101233 A KR20050101233 A KR 20050101233A KR 101182317 B1 KR101182317 B1 KR 101182317B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- substrate
- line
- layer
- semiconductor layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000010408 film Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 한다.
회절 노광, 4마스크, 슬릿, 씰 갭 불량, 반도체층
Description
도 1은 종래의 액정 표시 장치를 나타낸 평면도
도 2는 종래의 액정 표시 장치에 발생되는 빛샘 현상을 보여주는 사진
도 3a 및 도 3b는 도 1의 A 및 B 부위의 단면도
도 4는 본 발명의 액정 표시 장치를 나타낸 평면도
도 5a 및 도 5b는 도 4의 C 및 D 부위의 단면도
도 6은 도 4의 D 부위의 반도체층 패턴을 형성하기 위해 이용되는 마스크를 나타낸 평면도
도 7은 본 발명의 액정 표시 장치의 평면도
도 8a 내지 도 8e는 본 발명의 액정 표시 장치의 박막 트랜지스터 부위 및 게이트 패드측에서 이루어지는 공정 단면도
*도면의 주요 부분을 나타내는 부호의 설명*
100 : 액정 패널 110 : 제 1 기판
111 : 게이트 라인 112 : 데이터 라인
113 : 게이트 절연막 114 : 반도체층 물질층
114a : 반도체층 114b : 반도체층 패턴
115 : 보호막 120 : 제 2 기판
121 : 데이터 라인 형성용 금속층 122 : 감광막
130 : 표시 영역 150 : 씰 패턴
200 : 마스크 201 : 차광부
202 : 슬릿 203 : 투과부
212 : 반투과부
본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 형성하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층 의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.
도 1은 종래의 액정 표시 장치를 나타낸 평면도이며, 도 2는 종래의 액정 표시 장치에 발생되는 빛샘 현상을 보여주는 사진이고, 도 3a 및 도 3b는 도 1의 A 및 B 부위의 단면도이다.
도 1과 같이, 종래의 액정 표시 장치는 서로 대향된 제 1 기판(1)과, 제 2 기판(2) 및 상기 제 1, 제 2 기판(1, 2) 사이에 충진된 액정층(미도시)을 포함한 액정 패널(10)을 구비한다. 이 때, 상기 제 1, 제 2 기판(1, 2)의 중앙 부위는 화상을 표시하는 표시 영역(15)으로 정의하고, 표시 영역 주위는 구동을 위해 드라이브 IC(미도시)가 형성되는 패드가 형성되는 비표시 영역으로 정의된다. 여기서, 상 기 씰 패턴(5)은 상기 비표시 영역 내에 형성된다.
그리고, 상기 제 1 기판(1) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 라인(11)과 데이터 라인(12)이 형성되며, 상기 게이트 라인(11)의 일단은 게이트 패드, 상기 데이터 라인(12)의 일단은 데이터 패드로 정의된다. 도시된 바에 따르면, A 부위는 데이터 패드부에 해당할 것이고, B 부위는 게이트 패드부에 해당할 것이다.
상기 게이트 라인(11) 및 데이터 라인(12)의 교차부에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터(TFT)는 각각 게이트 라인(11)과 데이터 라인(12)의 신호에 의해 구동된다.
한편, 액정 표시 장치의 제 1 기판(1) 상에 이루어지는 박막 트랜지스터 어레이 공정은 요구되는 마스크 수에 따라 5마스크 공정, 4마스크 공정으로 나뉠 수 있다.
여기서, 5마스크 공정은 게이트 라인 형성용 마스크, 반도체층 형성용 마스크, 데이터 라인과 소오스 및 드레인 전극 형성용 마스크, 보호막 홀 형성용 마스크와, 화소 전극 형성용 마스크의 5개의 마스크가 요구되며, 4 마스크 공정은 상기 5마스크 공정에서, 반도체층과 소오스 및 드레인 전극(데이터 라인 층) 형성을 하나의 마스크로 회절 노광하여 진행하는 것으로, 마스크 수가 5마스크 공정에 비해 하나 절감된 공정이다. 이러한 마스크 수 절감은 공정을 간소화하고 비용을 절감하고 또한, 노광 횟수의 감소로 공정 상의 수율을 향상시키는 효과를 갖기 때문에 근래에는 4마스크 공정을 주로 진행하는 실정이다.
한편, 도 2와 같이, 종래의 4마스크 공정으로 형성된 액정 표시 장치는 씰 패턴이 지나는 부위 중, 상기 데이터 패드측에 대응되는 부분에 빛샘이 관찰되는 현상이 발생된다.
도 3a와 같이, 상기 씰 패턴(도 1의 5 참조)이 지나가는 부위 중 상기 데이터 패드측(A 부위)의 제 1 기판(1) 상의 단면을 살펴보면, 상기 제 1 기판(1) 상에 게이트 절연막(22), 반도체층(23), 데이터 라인(12) 및 보호막(25)이 아래에서부터 차례로 형성되어 있다.
또한, 도 3b와 같이, 상기 씰 패턴(5)이 지나가는 부위 중 상기 게이트 패드측(B 부위)의 제 1 기판(1) 상의 단면을 살펴보면, 상기 제 1 기판(1) 상에 게이트 라인(11), 게이트 절연막(22) 및 보호막(25)이 아래에서부터 차례로 형성되어 있다.
이와 같이, 상기 게이트 패드측과 데이터 패드측에는 서로 개재되는 층을 살펴보면, 각각의 패드측에서 게이트 절연막(22)과 보호막(25) 및 금속층이 공통적으로 개재되나, 데이터 패드측에서만 반도체층(23)이 더 개재되는 것으로, 데이터 패드측이 보다 높게 형성된다. 상기 각 패드측의 금속 성분으로는 상기 게이트 패드측에는 게이트 라인(11)이 형성되고, 상기 데이터 패드측에는 데이터 라인(12)이 형성되는 것으로 각 금속들의 두께는 거의 유사한 것으로, 게이트 라인과 데이터 라인간의 두께차가 아니라, 층들의 개수가 다름으로 인해 단차가 발생하는데, 이러한 단차의 발생으로 씰 패턴(5)이 형성되는 부위에서 높이가 높은 측에서 빛샘이 발생된다. 그 이유는 상기 씰 패턴(5)에는 일정의 높이를 유지할 수 있는 유리 섬 유(glass fiber)가 포함되어 있는데, 이에 의해 씰 패턴(5)의 높이는 제 1, 제 2 기판(1, 2)의 합착 후에 영역별로 거의 변경되지 않는다. 따라서, 셀 갭은 기판(1, 2) 상에 형성된 물질층의 두께와 씰 패턴(5)에 의해 결정될 것이다. 이 경우, 상대적으로 데이터 패드측은 게이트 패드측에 비해 높은 두께로 형성되어 있기 때문에, 이 부위의 셀 갭(cell gap)은 높게 결정될 것이고, 이에 따라 광 투과가 많이 일어나 빛샘이 관찰될 수 있다.
상기와 같은 종래의 4마스크 공정으로 제조되는 액정 표시 장치는 다음과 같은 문제점이 있다.
4 마스크 공정에서, 게이트 패드측과 데이터 패드측은 서로 동일 높이로 형성되지 않고, 서로 다른 높이로 형성된다. 이 경우, 보다 높이 형성된 부위인 데이터 패드측은 씰 패턴을 개재하여 상하 기판을 합착되었을 때, 셀 갭(d)이 크게 잡힐 것이고, 이에 의해 데이터 패드측 부근의 광투과가 커 이 부위에서 빛샘이 관찰된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층(도 5a 및 도 5b의 114 참조 또는 도 8d 및 도 8e의 114b 참조)과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 특징이 있다.
상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된다.
상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극과, 상기 게이트 전극 상부에 형성된 제 2 반도체층(도 8d 및 도 8e의 114a 참조) 및 상기 제 2 반도체층 상에 서로 소정 간격 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어진다.
상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부 에 형성된 박막 트랜지스터와, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극과, 상기 게이트 전극 상부에 형성된 제 2 반도체층 및 상기 제 2 반도체층 상에 서로 소정 간격 이격되어 형성된 소오스 및 드레인 전극을 포함하여 이루어진다.
상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 정의되는 제 1 기판을 준비하는 단계와, 상기 제 1 기판 상에 제 1 방향(도 7의 가로 방향)으로 형성되는 게이트 라인(도 7의 111 참조)과 상기 게이트 라인과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계와, 상기 게이트 라인 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 감광막을 도포하는 단계와, 상기 제 1 기판 상부에, 상기 게이트 패드에 상응하는 부위에 반투과부가 정의되며, 상기 게이트 라인과 교차하는 제 2 방향(도 7의 세로 방향)의 라인형의 패턴이 투과부 및 차광부로 선택적으로 정의된 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인 및 데이터 패드를 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상의 반도체층 패턴을 형성하는 단계와, 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부에 보호막을 형성하는 단계 및 상기 보호막 상부 소정 부위에 화소 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 감광막은 네거티브 감광성 물질로 이루어진다.
상기 제 2 방향의 라인형의 패턴은 투과부로 정의된다.
상기 감광막은 파지티브 감광성 물질로 이루어진다.
상기 제 2 방향의 라인형의 패턴은 차광부로 정의된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 정의되는 제 1 기판을 준비하는 단계와, 상기 제 1 기판의 표시 영역 상에 제 1 방향(도 7의 111의 방향 참조)으로 형성되는 게이트 라인(도 7의 111 참조)과, 상기 게이트 라인 소정 부위에 돌출된 게이트 전극 및 상기 게이트 라인의 일측과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계와, 상기 게이트 라인, 상기 게이트 전극 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 감광막을 도포하는 단계와, 상기 제 1 기판 상부에 상기 게이트 패드와 상기 게이트 전극 상부 소정 부위에 상응하는 부위에 반투과부가 정의되며, 상기 게이트 라인과 교차하는 제 2 방향(도 7의 세로 방향 참조)의 라인형의 패턴과 상기 라인형의 제 1 패턴과 연결되어 상기 게이트 전극 상부에 대응되어 형성된 제 2 패턴 및 상기 제 2 패턴과 이격된 제 3 패턴의 투과부가 정의된 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인, 소오스 전극, 드레인 전극 및 상기 데이터 라인과 연결되는 데이터 패드를 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상의 반도체층 패턴 및 상기 소오스 및 드레인 전극 사이의 채널 영역을 형성하는 단계와, 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부 전면에 보호막을 형성하는 단계 및 상기 보호막 상부 소정 부위에 화소 전극을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 감광막은 네거티브 감광성 물질이다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 4는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 5a 및 도 5b는 도 4의 C 및 D 부위의 단면도이다.
도 4와 같이, 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판(110)과, 제 2 기판(120) 및 상기 제 1, 제 2 기판(110, 120) 사이에 충진된 액정층(미도시)을 포함한 액정 패널(100)을 구비한다. 이 때, 상기 제 1, 제 2 기판(110, 120)의 중앙 부위는 화상을 표시하는 표시 영역(115, 점선 내부 영역)으로 정의하고, 표시 영역 주위는 구동을 위해 드라이브 IC(미도시)가 형성되는 패드가 형성되는 비표시 영역(점선 외부 영역)으로 정의된다. 여기서, 상기 씰 패턴(150)은 상기 비표시 영역 내에 형성된다.
그리고, 상기 제 1 기판(110) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 라인(111)과 데이터 라인(112)이 형성되며, 상기 게이트 라인(111)의 일단은 게이트 드라이브 IC(미도시)가 형성되는 게이트 패드, 상기 데이터 라인(112)의 일단은 데이터 드라이브 IC(미도시)가 형성되는 데이터 패드로 정의된다. 도시된 바에 따르면, C 부위는 데이터 패드에 해당할 것이고, D 부위는 게이트 패드에 해당할 것이다.
상기 게이트 라인(111) 및 데이터 라인(112)의 교차부에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터(TFT)는 각각 게이트 라인(111)과 데이터 라인(112)의 신호에 의해 구동된다.
본 발명의 액정 표시 장치의 제 1 기판(110) 상에 형성되는 박막 트랜지스터 어레이 공정은 4마스크 공정으로 형성된다.
이러한 4 마스크 공정은 게이트 라인 형성용 제 1 마스크, 반도체층 및 데이터 라인, 소오스 전극 및 드레인 전극 형성용 제 2 마스크, 보호막 홀 형성용 제 3 마스크와, 화소 전극 형성용 제 4 마스크가 요구된다.
본 발명의 액정 표시 장치는, 데이터 패드(소오스 패드)측에 비해 낮게 형성되는 게이트 패드측에 반도체층(도 5b의 114 참조)을 더 형성하여 두어, 상기 데이터 패드측과 게이트 패드측의 단차를 없애, 단차에 의해 유발되는 빛샘 현상을 방지한다.
도 5a와 같이, 상기 씰 패턴(도 4의 150 참조)이 지나가는 부위 중 상기 데이터 패드측(C 부위)의 제 1 기판(110) 상의 단면을 살펴보면, 상기 제 1 기판(110) 상에 게이트 절연막(113), 반도체층(114), 데이터 라인(112) 및 보호막(115)이 아래에서부터 차례로 형성되어 있다.
또한, 도 5b와 같이, 상기 씰 패턴(150)이 지나가는 부위 중 상기 게이트 패드측(B 부위)의 제 1 기판(110) 상의 단면을 살펴보면, 상기 제 1 기판(110) 상에 게이트 라인(111), 게이트 절연막(113) 및 보호막(115)이 아래에서부터 차례로 형성되어 있다.
이와 같이, 상기 게이트 패드측과 데이터 패드측에는 서로 개재되는 층을 살펴보면, 각각의 패드측에서 게이트 절연막(113)과 보호막(115) 및 금속층이 공통적으로 개재되며, 또한, 데이터 패드측과 게이트 패드측에 공통적으로 반도체층(114) 이 더 개재된다. 여기서, 상기 게이트 패드측과 데이터 패드측의 금속층은 각각 게이트 라인(111)과 데이터 라인(112)으로 그 층간의 위치는 다를 수 있으나, 각 층의 두께는 거의 균일하다고 보여진다.
상기 씰 패턴(150)에는 일정의 높이를 유지할 수 있는 유리 섬유(glass fiber)가 포함되어 있어, 영역별로 상기 씰 패턴(150)의 높이는 거의 변경되지 않는다. 또한, 도 5a 및 도 5b와 같이, 게이트 패드측과 데이터 패드측의 단차가 균일하게 되면, 상기 제 1, 제 2 기판(110, 120)의 사이의 물질층 및 씰 패턴(150)의 두께로 결정되는 셀 갭은 영역별(특히, 게이트 패드측 부근과 데이터 패드측 부근에서의 영역별)로 균일하게 된다.
여기서, 상기 반도체층(114)과 상기 데이터 라인(112)은 동일한 마스크를 이용하여 형성된다. 즉, 상기 데이터 라인(112) 형성용 금속층 상부에 소정 두께의 감광막을 도포한 후, 소정 형상의 마스크를 이용하여 상기 감광막을 패터닝한 후, 상기 감광막의 패턴에 따라 상기 데이터 라인 형성용 금속층과 반도체층을 식각하게 되는데, 상기 감광막 패턴이 영역에 따라 두께가 다르게 패터닝되어, 도포된 두께를 유지한 영역에서는 상기 데이터 라인 형성용 금속층과 반도체층이 모두 남은 상태로 패터닝되고, 부분적으로 일부 두께 패터닝된 부위에서는 상기 데이터 라인 형성용 금속층만 식각되어 제거되고 반도체층이 남아있는 형상으로 식각된다.
이하에서는, 상기 게이트 패드측에 반도체층을 형성하기 위해 해당 감광막을 패터닝하기 위한 마스크의 형상을 나타낸다.
도 6은 도 4의 D 부위의 반도체층 패턴을 형성하기 위해 이용되는 마스크를 나타낸 평면도이다.
도 6과 같이, 상기 게이트 패드측은, 데이터 패드측과 달리 반도체층 물질층 및 데이터 라인 형성용 금속층 중 반도체층 물질층만 남아있고, 데이터 라인 형성용 금속층이 제거되어야 하므로, 상기 게이트 패드측 상부에 대응되는 마스크(200)의 패턴은 반투과부(202)이다. 즉, 박막 트랜지스터(TFT)의 채널 부위에 대응되는 마스크 패턴과 같이, 데이터 라인 형성용 금속층을 제거할 수 있는 회절 노광 패턴이 형성되어 있다. 즉, 상기 게이트 패드측에 대응되어 부위는 반투과부(202)로, 복수개의 슬릿(212)이 형성되며, 상기 복수개의 슬릿(212)의 폭 및 간격은 노광 장비가 갖는 해상도보다 작은 수준으로 하여, 상기 반투과부(202)를 투과한 광량이 상대적으로 투과부에 비해 줄어든 값으로, 전달되게 한다. 도시된 도 6에서는 상기 반투과부(202)를 제외한 영역에 차광부(201)가 정의된 것으로, 이 부위는 감광막(도 7b의 122 참조)이 네거티브 감광성 물질임을 가정할 때, 상기 차광부(201)에 대응되는 반도체층 및 데이터 라인 형성용 금속층이 모두 남아있지 않는 부위에 대응되는 것이다. 경우에 따라, 상기 감광막이 파지티브 감광성 물질인 경우에는 상기 도시된 차광부는 투과부로 반전된다.
한편, 상기 마스크(200)의 반투과부(202)는 도시된 바와 같이, 회절 노광 패턴을 대체하여 하프톤 물질을 도포하여, 전체 노광량 중 일부 노광량만 투과시키는 경우에도 동일한 형상의 패터닝이 가능하다.
이하, 본 발명의 액정 표시 장치의 일 화소 내 구조를 도면을 참조하여 살펴본다.
도 7은 본 발명의 액정 표시 장치의 평면도이다.
본 발명의 액정 표시 장치는 크게, 서로 대향되는 제 1 기판(110) 및 제 2 기판(도 4의 120 참조)과, 상기 제 1, 제 2 기판(110, 120) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
상기 제 1 기판(110) 상에는 서로 교차하여 화소 영역을 정의하는 게이트 라인(111)과 데이터 라인(112)과, 상기 게이트 라인(111)과 데이터 라인(112)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 전극(112b)과 전기적으로 연결되며, 분기되어 형성된 화소 전극(103)과, 상기 화소 전극(103)과 교번되는 분기된 공통 전극(107a)과, 상기 화소 영역 내에 상기 게이트 라인(111)과 인접하여 각각 평행하게 형성된 공통 라인(107) 및 상기 공통 라인(107)과 공통 전극(107a)을 포함하여 이루어진다.
여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(112a)과 드레인 전극(112b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(112a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(111)에서 돌출된 게이트 전극(111a)과, 상기 데이터 라인(112)에서 돌출되어 형성된 'U' 자형의 소오스 전극(112a)과, 상기 'U'자형의 소오스 전극(112a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(112a) 내부로 들어오는 드레인 전극(112b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(112), 소오스 전극(112a), 드레인 전극(112b) 하부 및 상기 소오스 전극(112a)과 드레인 전극(112b) 사이의 채널 영역 하부에는 반도체층(114a)이 더 형성된다. 여기서, 상기 반도체층(114a)은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(112a)과 드레인 전극(112b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 5마스크 공정으로 형성시에는, 상기 소오스 및 드레인 전극(112a, 112b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 4마스크 공정으로 형성시에는, 상기 데이터 라인(112) 하측에까지 형성된다. 한편, 도시된 바에 따르면, 상기 소오스 전극(112a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(112a)의 형상이 상기 데이터 라인(112)으로부터'-'자로 돌출되어 이루어질 수도 있고, 혹은 그 외의 형상으로 이루어질 수도 있을 것이다.
여기서, 상기 게이트 라인(111), 상기 공통 라인(107) 및 상기 공통 전극(107a)들은 동일층에 동일한 금속으로 형성된다.
그리고, 상기 게이트 라인(111)과 반도체층 사이의 층에는 게이트 절연막(113)이 개재되며, 상기 데이터 라인(112)과 상기 화소 전극(103)의 사이의 층에는 보호막(115)이 개재된다.
한편, 상기 화소 영역을 지나는 공통 라인(107) 상에는 공통 라인(107)과, 오버랩된 화소 전극(103)과, 그 사이에 유전체층(게이트 절연막 및 보호막)에 의해 스토리지 캐패시터가 정의된다.
여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(112b)과 상기 화소 전극(103)은, 상기 드레인 전극(112b)의 소정 부위의 상부의 상기 보호막(115)을 제 거하여 형성된 콘택홀(115a)을 통해 접촉한다.
여기서, 상기 콘택홀(115a)을 제외한 나머지 영역에 형성되는 보호막(115)이 더 개재된다.
한편, 상기 제 1 기판(110)에 대향되는 제 2 기판(120) 상에는 상기 화소 영역을 제외한 영역(게이트 라인 및 데이터 라인 부위)에 대응되어 형성되는 블랙 매트릭스층(미도시)과, 상기 제 2 기판(120) 상에 형성된 컬러 필터층(미도시)과, 상기 블랙 매트릭스층과 컬러 필터층을 포함한 제 2 기판(120) 상에 평탄화를 위한 오버코트층(미도시)이 형성된다.
그리고, 상기 게이트 라인(111) 또는 공통 라인(107) 상에 대응되는 상기 오버코트층 상에 칼럼 스페이서들이 서로 소정 간격 이격되어 형성된다.
한편, 도시된 도면은 횡전계형 액정 표시 장치에 관한 것을 도시한 것으로, 본 발명의 액정 표시 장치는 TN(Twisted Nematic: 트위스트 네마틱) 모드에도 적용될 수 있다. TN 모드일 경우에는 상기 제 1 기판 내 일 화소 영역에 하나의 화소 전극이 형성되고, 공통 전극이 제 2 기판 상에 전면 형성되는 점이 상술한 횡전계형 액정 표시 장치와 상이하며, 이를 제외한 점은 횡전계형 액정 표시 장치와 유사하다.
이하, 도면을 참조하여, 박막 트랜지스터 영역 부위와 게이트 패드측 부위의 공정을 살펴본다.
도 8a 내지 도 8e는 본 발명의 액정 표시 장치의 박막 트랜지스터 부위 및 게이트 패드측에서 이루어지는 공정 단면도이다.
도 8a와 같이, 상기 제 1 기판(110) 상에 금속 물질을 전면 증착하고, 이를 선택적으로 제거하여 일 방향(도 7의 가로 방향 참조)으로 게이트 라인(111)을 형성하며, 상기 게이트 라인(111)과 소정 간격 이격하며, 평행한 방향으로 공통 라인(107)과, 상기 공통 라인(107)에서 일 이상으로 분기된 공통 전극(107a)을 형성한다. 여기서, 상기 게이트 라인(111)의 소정 부위는 소정 부분 돌출되어 게이트 전극(111a)으로 형성된다.
이어, 상기 게이트 전극(111a), 게이트 라인(111), 공통 라인(107) 및 공통 전극(107a)을 포함한 제 1 기판(110) 전면에 게이트 절연막(113)을 형성한다.
이어, 상기 게이트 절연막(113)을 포함한 제 1 기판(110) 전면에 반도체층 물질층(114), 데이터 라인 형성용 금속층(121)을 차례로 증착한다. 도시되지 않았지만, 상기 반도체층 물질층(114)은 하부에 비정질 실리콘층이 상부에 불순물층이 적층되어 있는 형상으로 형성한다.
도 8b와 같이, 데이터 라인 형성부 및 소오스 전극과 드레인 전극 형성부의 투과부(203), 채널이 대응되는 부위 및 게이트 패드측의 반도체층 패턴 형성부의 반투과부(212) 및 차광부(201)가 함께 정의된 마스크(200)를 준비한다. 여기서, 상기 반투과부(212)에는 복수개의 슬릿(212)이 구비되어, 상기 투과부(203)에 비해 상대적으로 적은 노광량을 하부에 조사하게 된다.
그리고, 상기 데이터 라인 형성용 금속층(121) 상부에 네거티브 감광성의 감광막(122)을 전면 코팅한 후, 상기 마스크(200)를 상기 감광막(122)이 코팅된 제 1 기판(110) 상부에 정렬시킨다.
여기서, 상기 마스크(200)의 차광부(201)에 대응되는 부위는 패터닝 후, 상 기 데이터 라인 형성용 금속층(121)과 상기 반도체층 물질층(114)이 모두 제거될 부위에 대응되며, 상기 투과부(203)들인 데이터 라인 대응부, 소오스 전극 대응부 및 드레인 전극 대응부는 상기 데이터 라인 형성용 금속층(121)과 상기 반도체층 물질층(114)이 모두 남아있을 부위에 대응되며, 상기 반투과부들(212)인 채널 대응부 및 보상 패턴 대응부에 대응되는 부위는 상기 반도체층 물질층(114)만 남아있을 부위에 대응된다.
이어, 상기 마스크(200)를 이용하여 상기 감광막(122)을 일차로 노광 및 현상하여, 제 1 감광막 패턴(122a)을 형성한다.
이러한 노광 및 현상 후, 상기 제 1 감광막 패턴(122a)은 상기 투과부들(203)과 반투과부들(212)에 대응되어 서로 다른 두께로 남아있게 된다.
이 때, 상기 투과부(203)들에 비해 상기 반투과부(212)에 대응되는 부위가 상대적으로 평탄하게 소정 두께 더 제거되고, 상기 투과부(203)에 대응되는 부위는 상기 감광막(122)의 도포 두께 그대로 모두 남아있게 된다.
도 8c와 같이, 상기 제 1 감광막 패턴(122a)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 데이터 라인 형성용 금속층(121)을 패터닝하여, 금속층 패턴(121a)을 형성한다. 이 때, 상기 금속층 패턴(121a)은 상기 게이트 라인과 서로 교차되어 형성되는 데이터 라인 부위와, 상기 데이터 라인의 일측과 연결된 데이터 패드와, 상기 데이터 라인과 연결되어, 박막 트랜지스터 형성 부위를 정의하게 된다.
도 8d와 같이, 제 1 감광막 패턴(122a)을 이용하여, 상기 반도체층 물질층 (114)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여, 상기 금속층 패턴(121a)의 형상을 따라 반도체층 물질층(114)을 선택적으로 식각하여, 박막 트랜지스터 영역의 반도체층(114a) 및 게이드 패드측의 반도체층 패턴(114b)을 형성한다.
이어, 상기 제 1 감광막 패턴(122a)의 낮은 단차를 갖는 부위가 완전히 제거도록, 애슁(ashing) 등의 공정을 거쳐 제 2 감광막 패턴(122b)을 형성한다.
이어, 상기 제 2 감광막 패턴(122b)을 이용하여, 노출된 금속층 패턴(121a)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여 상기 금속층 패턴(121a)을 식각하여, 상기 박막 트랜지스터 영역의 소오스 및 드레인 전극(112a, 112b)을 형성하며, 동시에 상기 게이트 패드측의 금속층 패턴(121a)을 제거한다. 즉, 박막 트랜지스터 형성 부위의 채널 부위(소오스 전극과 드레인 전극 사이)가 정의되며, 게이트 패드측에는 반도체층 패턴(114b)이 정의된다.
상기 반도체층 물질층(도 8a의 114)이 비정질 실리콘층 및 n+층(불순물층)이 하부에서부터 차례로 적층된 형태일 때, 상기 소오스 및 드레인 전극(112a, 112b)을 형성한 후, 상기 소오스 및 드레인 전극(112a, 112b)을 마스크로 이용하여, 계속해서 상기 불순물층을 선택적으로 제거하는 식각 가스 또는 식각액을 적용하여, 채널 영역의 불순물층을 제거한다. 이 때, 상기 게이트 패드측에서의 반도체층 패턴(114b) 상부층, 즉, n+층(불순물층)이 함께 제거될 수 있다.
이러한 도 8c 및 도 8d에서 설명하는 반도체층 물질층(114), 데이터 라인 형성용 금속층(121)을 패터닝하는 공정에 상기 게이트 라인(111)에 수직하는 방향으 로 데이터 라인(112)이 함께 패터닝되며, 이 때, 상기 소오스 전극(112a)은 상기 데이터 라인(112)으로부터 돌출되어 형성되고, 상기 소오스 전극(112a)과 소정 간격 이격된 드레인 전극(112b)이 형성된다.
이어, 상기 제 2 감광막 패턴(122b)을 제거한다.
도 8e와 같이, 상기 반도체층(114a), 반도체층 패턴(114b)과 소오스 및 드레인 전극(112a, 112b), 데이터 라인(112) 등을 포함한 제 1 기판(110) 전면에 보호막(115, 도 5a 및 도 5b 참조)을 형성한다.
여기서, 상기 마스크(200)의 투과부 및 차광부의 형상은 상기 감광막의 감광성이 네거티브(negative)인지 혹은 파지티브(positive)인지에 따라 결정되며, 도시된 바는 상기 감광막(122)이 네거티브의 감광성을 가진 경우를 도시한 경우이고, 상기 감광막이 파지티브의 감광성을 가질 경우는 상기 투과부와 차광부의 형상을 서로 역으로 하여, 동일한 패터닝의 효과를 얻을 수 있을 것이다.
이어, 도시되지는 않았으나, 상기 드레인 전극(112b) 상부에 대응되는 보호막(115)을 선택적으로 제거하여 콘택홀(115a)을 형성한다.
이어, 상기 콘택홀(115a)을 포함하여 투명 전극 물질을 상기 보호막(115) 상에 전면 증착하고, 이를 선택적으로 제거하여 상기 공통 전극(107a)과 교번하는 형상으로 화소 전극(103)을 형성한다.
이어, 상기 제 2 기판(120) 상에, 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층을 형성하고, 화소 영역을 포함한 영역에 대응하여 컬러 필터층을 형성하고, 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 전면에 오버코트층을 형성한 다.
이어, 상기 제 1 기판(110) 혹은 제 2 기판(120) 상에 액정(미도시)을 적하하고, 액정이 적하되지 않은 기판(110 또는 120)을 반전시킨 후, 상기 제 1, 제 2 기판(110, 120)을 합착한다.
이상과 같은 본 발명의 액정 표시 장치의 제조 방법은 4 마스크 공정으로 박막 트랜지스터 어레이를 제조하는 제조에 관한 것이며, 박막 트랜지스터의 채널 영역을 정의하기 부위에 대응하여, 반도체층 물질층 및 데이터 라인 형성용 금속층을 패터닝하기 위한 마스크의 형상을 반투과부로 할 때, 동시에 게이트 패드측에 대응되는 마스크의 형상 또한, 반투과부로 하여 채널 영역과 게이트 패드측의 반도체층이 동시에 형성되도록 한다. 이는, 공정의 부가 없이, 마스크의 형상만을 변경하여, 달성할 수 있는 것으로, 공정을 부가하지 않고, 표시 품위를 향상시킬 수 있다.
따라서, 게이트 패드측과 소오스 패드측에 모두 반도체층을 형성하여, 패드부의 반도체층 유무에 의해 유발되는 셀 갭 차에 의해 나타나는 빛샘 현상을 방지할 수 있다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
게이트 패드측과 데이터 패드측에서 제 1 기판(하부 기판) 상에 형성되는 물질층의 성분과 수를 거의 일치시켜, 단차로 인해 셀 갭 차이로 유발되는 빛샘을 방 지할 수 있다. 이러한 영역별 빛샘 차이를 최소화하는 것은 사용자가 느낄 수 있는 표시 품위를 향상시킬 수 있고, 궁극적으로는 수율을 향상시킬 수 있게 된다.
이는, 공정의 부가 없이, 마스크의 형상만을 변경하여, 달성할 수 있는 것으로, 공정을 부가하지 않고, 표시 품위를 향상시킬 수 있다.
Claims (14)
- 서로 대향되어 중앙 영역에 표시 영역과, 외곽 영역에 비표시 영역이 형성된 제 1 기판 및 제 2 기판;상기 제 1 기판 상에 서로 교차하여 화소 영역을 갖도록 형성된 게이트 라인 및 데이터 라인;상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드;상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드;상기 제 1 기판 상에 상기 게이트 라인과 게이트 패드를 덮으며 형성된 게이트 절연막;상기 게이트 패드 상부의 상기 게이트 절연막 상과, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 각각 형성된 제 1 반도체층;상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 형성된 보호막; 및상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 2항에 있어서,상기 박막 트랜지스터는상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;상기 게이트 전극 상부에 형성된 제 2 반도체층; 및상기 제 2 반도체층 상에 서로 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
- 제 3항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.
- 서로 대향되어 중앙 영역에 표시 영역과, 외곽 영역에 비표시 영역이 형성된 제 1 기판 및 제 2 기판;상기 제 1 기판 상에 서로 교차하여 화소 영역을 갖도록 형성된 게이트 라인 및 데이터 라인;상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드;상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드;상기 게이트 라인과 게이트 패드를 덮으며 상기 제 1 기판 상에 형성된 게이트 절연막;상기 게이트 패드 상부의 상기 게이트 절연막 상과, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 각각 형성된 제 1 반도체층;상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 형성된 보호막; 및상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
- 제 5항에 있어서,상기 박막 트랜지스터는상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;상기 게이트 전극 상부에 형성된 제 2 반도체층; 및상기 제 2 반도체층 상에 서로 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
- 제 6항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.
- 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 형성되는 제 1 기판을 준비하는 단계;상기 제 1 기판 상에 제 1 방향으로 형성되는 게이트 라인과 상기 게이트 라인과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계;상기 게이트 라인 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계;상기 금속층 상부에 감광막을 도포하는 단계;상기 제 1 기판 상부에, 상기 게이트 패드에 상응하는 부위에 반투과부를 갖고, 상기 게이트 라인과 교차하는 제 2 방향의 라인형의 패턴이 투과부 또는 차광부로 선택적으로 형성된 마스크를 정렬시키는 단계;상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인 및 데이터 패드를 형성하는 단계;상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상에 반도체층 패턴을 형성하는 단계;상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부에 보호막을 형성하는 단계; 및상기 보호막 상부에 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 8항에 있어서,상기 감광막은 네거티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 9항에 있어서,상기 제 2 방향의 라인형의 패턴은 투과부로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 8항에 있어서,상기 감광막은 파지티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 11항에 있어서,상기 제 2 방향의 라인형의 패턴은 차광부로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 형성되는 제 1 기판을 준비하는 단계;상기 제 1 기판의 표시 영역 상에 제 1 방향으로 형성되는 게이트 라인과, 상기 게이트 라인에서 돌출된 게이트 전극 및 상기 게이트 라인의 일측과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계;상기 게이트 라인, 상기 게이트 전극 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계;상기 금속층 상부에 감광막을 도포하는 단계;상기 제 1 기판 상부에 상기 게이트 패드와 상기 게이트 전극 상부 일부에 상응하는 부위에 반투과부를 갖고, 상기 게이트 라인과 교차하는 제 2 방향의 라인형의 제 1 패턴과 상기 라인형의 제 1 패턴과 연결되어 상기 게이트 전극 상부에 대응되어 형성된 제 2 패턴 및 상기 제 2 패턴과 이격된 제 3 패턴의 투과부를 갖는 마스크를 정렬시키는 단계;상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인, 소오스 전극, 드레인 전극 및 상기 데이터 라인과 연결되는 데이터 패드를 형성하는 단계;상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상에 반도체층 패턴 및 상기 소오스 전극과 드레인 전극 사이의 채널 영역을 형성하는 단계;상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부 전면에 보호막을 형성하는 단계; 및상기 보호막 상부에 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 13항에 있어서,상기 감광막은 네거티브 감광성 물질인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050101233A KR101182317B1 (ko) | 2005-10-26 | 2005-10-26 | 액정 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050101233A KR101182317B1 (ko) | 2005-10-26 | 2005-10-26 | 액정 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070044917A KR20070044917A (ko) | 2007-05-02 |
| KR101182317B1 true KR101182317B1 (ko) | 2012-09-20 |
Family
ID=38270918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050101233A KR101182317B1 (ko) | 2005-10-26 | 2005-10-26 | 액정 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101182317B1 (ko) |
-
2005
- 2005-10-26 KR KR1020050101233A patent/KR101182317B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070044917A (ko) | 2007-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101192783B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR100672650B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100949507B1 (ko) | 액정 표시 장치 | |
| GB2408622A (en) | Color filter array substrate and fabricating method thereof | |
| US8514360B2 (en) | LCD device | |
| KR20070071012A (ko) | 박막 트랜지스터 어레이 기판 이의 제조 방법 | |
| KR101192761B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR100949506B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20060088242A (ko) | 횡전계형 액정 표시 장치 및 이의 제조 방법 | |
| KR100685929B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20060110665A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101346881B1 (ko) | 포토 마스크 및 이를 이용한 수평전계형 액정표시장치의 제조방법 | |
| KR20130020281A (ko) | 노광 마스크 및 이를 이용한 액정표시장치의 제조방법 | |
| KR101182317B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101085148B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101870815B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101074393B1 (ko) | 액정 표시 장치 | |
| KR20060001248A (ko) | 액정 표시 장치 | |
| KR100983579B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101244663B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20050095718A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR100628270B1 (ko) | 횡전계형 액정 표시 장치 및 이의 제조 방법 | |
| KR100487434B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101385454B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |