KR101182317B1 - Liquid Crystal Display Device and Method for Manufacturing the Same - Google Patents

Abstract

본 발명은 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 한다.The present invention relates to a liquid crystal display device and a method of manufacturing the same, which prevent light defects occurring on the data pad side in a liquid crystal display device formed by a four-mask process by adding a semiconductor layer to the gate pad side. Are opposed to each other to define a display region in a central region, a first display and a second substrate in which a non-display region is defined in an outer region, and gate lines and data formed by defining a pixel region crossing each other on the first substrate. A line, a gate pad connected to one side of the gate line and formed in the non-display area on the first substrate, a data pad connected to one side of the data line and formed in the non-display area on the first substrate, A gate insulating layer formed on the entire surface of the first substrate, an upper portion of the gate pad, a lower portion of the data line and the lower data pad A first semiconductor layer formed on the gate insulating film, an upper portion of the first semiconductor layer on the gate pad, a protective film formed on the data line on the data line and the data pad, and the first and second substrates Characterized in that it comprises a liquid crystal layer.

회절 노광, 4마스크, 슬릿, 씰 갭 불량, 반도체층 Diffraction Exposure, 4 Mask, Slit, Bad Seal Gap, Semiconductor Layer

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}Liquid crystal display device and method for manufacturing the same

도 1은 종래의 액정 표시 장치를 나타낸 평면도1 is a plan view showing a conventional liquid crystal display device

도 2는 종래의 액정 표시 장치에 발생되는 빛샘 현상을 보여주는 사진2 is a photo showing a light leakage phenomenon generated in a conventional liquid crystal display

도 3a 및 도 3b는 도 1의 A 및 B 부위의 단면도3A and 3B are cross-sectional views of portions A and B of FIG.

도 4는 본 발명의 액정 표시 장치를 나타낸 평면도4 is a plan view showing a liquid crystal display of the present invention.

도 5a 및 도 5b는 도 4의 C 및 D 부위의 단면도5A and 5B are cross-sectional views of portions C and D of FIG.

도 6은 도 4의 D 부위의 반도체층 패턴을 형성하기 위해 이용되는 마스크를 나타낸 평면도FIG. 6 is a plan view illustrating a mask used to form a semiconductor layer pattern of a portion D of FIG. 4.

도 7은 본 발명의 액정 표시 장치의 평면도7 is a plan view of the liquid crystal display of the present invention.

도 8a 내지 도 8e는 본 발명의 액정 표시 장치의 박막 트랜지스터 부위 및 게이트 패드측에서 이루어지는 공정 단면도8A to 8E are cross-sectional views of a process performed on the thin film transistor region and the gate pad side of the liquid crystal display device of the present invention.

*도면의 주요 부분을 나타내는 부호의 설명** Description of Symbols Representing Major Parts of Drawings *

100 : 액정 패널 110 : 제 1 기판100 liquid crystal panel 110 first substrate

111 : 게이트 라인 112 : 데이터 라인 111: gate line 112: data line

113 : 게이트 절연막 114 : 반도체층 물질층113: gate insulating film 114: semiconductor layer material layer

114a : 반도체층 114b : 반도체층 패턴114a: Semiconductor Layer 114b: Semiconductor Layer Pattern

115 : 보호막 120 : 제 2 기판115: protective film 120: second substrate

121 : 데이터 라인 형성용 금속층 122 : 감광막121 metal layer for forming a data line 122 photosensitive film

130 : 표시 영역 150 : 씰 패턴130: display area 150: seal pattern

200 : 마스크 201 : 차광부200: mask 201: light shield

202 : 슬릿 203 : 투과부202: slit 203: penetrating portion

212 : 반투과부212: semi-permeable

본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which prevent light defects occurring on the data pad side in a liquid crystal display device formed by a four-mask process by adding a semiconductor layer to the gate pad side. will be.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.(PDP), Electro Luminescent Display (ELD), Vacuum Fluorescent (VFD), and the like have been developed in recent years in response to the demand for display devices. Display) have been studied, and some of them have already been used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.The general liquid crystal display device is comprised from the 1st board | substrate and the 2nd board | substrate bonded by the fixed space, and the liquid crystal layer injected between the said 1st board | substrate and the 2nd board | substrate.

보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 형성하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.In more detail, a plurality of gate lines in one direction and a plurality of data lines in one direction and a plurality of data lines in a direction perpendicular to the gate lines are arranged on the first substrate to form a pixel region. A pixel electrode is formed in each of the pixel regions, and a thin film transistor is formed at a portion where the gate line and the data line cross each other, and the data signal of the data line is applied to each pixel electrode according to a signal applied to the gate line. To apply.

그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.In addition, a black matrix layer is formed on the second substrate to block light in portions other than the pixel region, and R, G, and B color filter layers are formed on portions corresponding to the pixel regions. The common electrode is formed on the color filter layer to implement an image.

상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층 의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.In the liquid crystal display as described above, the liquid crystal of the liquid crystal layer formed between the first and second substrates is aligned by an electric field between the pixel electrode and the common electrode, and the light passes through the liquid crystal layer according to the degree of alignment of the liquid crystal layer. You can express the image by adjusting the amount of.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.Such a liquid crystal display is called a twisted nematic (TN) mode liquid crystal display, and the TN mode liquid crystal display has a disadvantage of having a narrow viewing angle. Switching mode liquid crystal display device has been developed.

상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.In the transverse electric field (IPS) mode liquid crystal display, a pixel electrode and a common electrode are formed parallel to each other at a predetermined distance in a pixel area of the first substrate so that a transverse electric field (horizontal electric field) is generated between the pixel electrode and the common electrode. The liquid crystal layer is aligned by the lateral electric field.

이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.Hereinafter, a liquid crystal display having a conventional column spacer will be described with reference to the accompanying drawings.

도 1은 종래의 액정 표시 장치를 나타낸 평면도이며, 도 2는 종래의 액정 표시 장치에 발생되는 빛샘 현상을 보여주는 사진이고, 도 3a 및 도 3b는 도 1의 A 및 B 부위의 단면도이다.1 is a plan view illustrating a conventional liquid crystal display, and FIG. 2 is a photograph showing a light leakage phenomenon occurring in the conventional liquid crystal display, and FIGS. 3A and 3B are cross-sectional views of portions A and B of FIG. 1.

도 1과 같이, 종래의 액정 표시 장치는 서로 대향된 제 1 기판(1)과, 제 2 기판(2) 및 상기 제 1, 제 2 기판(1, 2) 사이에 충진된 액정층(미도시)을 포함한 액정 패널(10)을 구비한다. 이 때, 상기 제 1, 제 2 기판(1, 2)의 중앙 부위는 화상을 표시하는 표시 영역(15)으로 정의하고, 표시 영역 주위는 구동을 위해 드라이브 IC(미도시)가 형성되는 패드가 형성되는 비표시 영역으로 정의된다. 여기서, 상 기 씰 패턴(5)은 상기 비표시 영역 내에 형성된다.As shown in FIG. 1, a conventional liquid crystal display device includes a liquid crystal layer filled between a first substrate 1 facing each other, a second substrate 2, and the first and second substrates 1 and 2. It comprises a liquid crystal panel 10 including). In this case, a central portion of the first and second substrates 1 and 2 is defined as a display area 15 for displaying an image, and a pad around which the drive IC (not shown) is formed for driving is formed around the display area. It is defined as the non-display area formed. Here, the seal pattern 5 is formed in the non-display area.

그리고, 상기 제 1 기판(1) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 라인(11)과 데이터 라인(12)이 형성되며, 상기 게이트 라인(11)의 일단은 게이트 패드, 상기 데이터 라인(12)의 일단은 데이터 패드로 정의된다. 도시된 바에 따르면, A 부위는 데이터 패드부에 해당할 것이고, B 부위는 게이트 패드부에 해당할 것이다.A gate line 11 and a data line 12 are formed on the first substrate 1 to cross each other, and define a pixel region P. One end of the gate line 11 may include a gate pad and the data. One end of line 12 is defined as a data pad. As shown, the portion A will correspond to the data pad portion, and the portion B will correspond to the gate pad portion.

상기 게이트 라인(11) 및 데이터 라인(12)의 교차부에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터(TFT)는 각각 게이트 라인(11)과 데이터 라인(12)의 신호에 의해 구동된다. A thin film transistor TFT is formed at an intersection of the gate line 11 and the data line 12, and the thin film transistor TFT is driven by signals of the gate line 11 and the data line 12, respectively. .

한편, 액정 표시 장치의 제 1 기판(1) 상에 이루어지는 박막 트랜지스터 어레이 공정은 요구되는 마스크 수에 따라 5마스크 공정, 4마스크 공정으로 나뉠 수 있다.The thin film transistor array process on the first substrate 1 of the liquid crystal display device may be divided into five mask processes and four mask processes according to the number of masks required.

여기서, 5마스크 공정은 게이트 라인 형성용 마스크, 반도체층 형성용 마스크, 데이터 라인과 소오스 및 드레인 전극 형성용 마스크, 보호막 홀 형성용 마스크와, 화소 전극 형성용 마스크의 5개의 마스크가 요구되며, 4 마스크 공정은 상기 5마스크 공정에서, 반도체층과 소오스 및 드레인 전극(데이터 라인 층) 형성을 하나의 마스크로 회절 노광하여 진행하는 것으로, 마스크 수가 5마스크 공정에 비해 하나 절감된 공정이다. 이러한 마스크 수 절감은 공정을 간소화하고 비용을 절감하고 또한, 노광 횟수의 감소로 공정 상의 수율을 향상시키는 효과를 갖기 때문에 근래에는 4마스크 공정을 주로 진행하는 실정이다.Here, the five mask process requires a mask for forming a gate line, a mask for forming a semiconductor layer, a mask for forming a data line and source and drain electrodes, a mask for forming a protective film hole, and five masks for forming a pixel electrode. The mask process is performed by diffraction exposure of the semiconductor layer, the source and the drain electrode (data line layer) in one mask, and the number of masks is reduced by one compared with the five mask process. Since the reduction of the number of masks has the effect of simplifying the process, reducing the cost, and improving the yield on the process by reducing the number of exposures, the recent four-mask process is mainly performed.

한편, 도 2와 같이, 종래의 4마스크 공정으로 형성된 액정 표시 장치는 씰 패턴이 지나는 부위 중, 상기 데이터 패드측에 대응되는 부분에 빛샘이 관찰되는 현상이 발생된다.On the other hand, as shown in FIG. 2, in the liquid crystal display device formed by the conventional four mask process, light leakage is observed in a portion corresponding to the data pad side among portions where the seal pattern passes.

도 3a와 같이, 상기 씰 패턴(도 1의 5 참조)이 지나가는 부위 중 상기 데이터 패드측(A 부위)의 제 1 기판(1) 상의 단면을 살펴보면, 상기 제 1 기판(1) 상에 게이트 절연막(22), 반도체층(23), 데이터 라인(12) 및 보호막(25)이 아래에서부터 차례로 형성되어 있다.As shown in FIG. 3A, a cross-section of the first substrate 1 on the data pad side (site A) of the portion through which the seal pattern passes (see 5 in FIG. 1) is examined. A gate insulating film is formed on the first substrate 1. (22), the semiconductor layer 23, the data line 12, and the protective film 25 are formed in order from the bottom.

또한, 도 3b와 같이, 상기 씰 패턴(5)이 지나가는 부위 중 상기 게이트 패드측(B 부위)의 제 1 기판(1) 상의 단면을 살펴보면, 상기 제 1 기판(1) 상에 게이트 라인(11), 게이트 절연막(22) 및 보호막(25)이 아래에서부터 차례로 형성되어 있다.In addition, as shown in FIG. 3B, when the cross section on the first substrate 1 on the gate pad side (B region) is examined among the portions where the seal pattern 5 passes, the gate line 11 is formed on the first substrate 1. ), The gate insulating film 22 and the protective film 25 are formed in order from the bottom.

이와 같이, 상기 게이트 패드측과 데이터 패드측에는 서로 개재되는 층을 살펴보면, 각각의 패드측에서 게이트 절연막(22)과 보호막(25) 및 금속층이 공통적으로 개재되나, 데이터 패드측에서만 반도체층(23)이 더 개재되는 것으로, 데이터 패드측이 보다 높게 형성된다. 상기 각 패드측의 금속 성분으로는 상기 게이트 패드측에는 게이트 라인(11)이 형성되고, 상기 데이터 패드측에는 데이터 라인(12)이 형성되는 것으로 각 금속들의 두께는 거의 유사한 것으로, 게이트 라인과 데이터 라인간의 두께차가 아니라, 층들의 개수가 다름으로 인해 단차가 발생하는데, 이러한 단차의 발생으로 씰 패턴(5)이 형성되는 부위에서 높이가 높은 측에서 빛샘이 발생된다. 그 이유는 상기 씰 패턴(5)에는 일정의 높이를 유지할 수 있는 유리 섬 유(glass fiber)가 포함되어 있는데, 이에 의해 씰 패턴(5)의 높이는 제 1, 제 2 기판(1, 2)의 합착 후에 영역별로 거의 변경되지 않는다. 따라서, 셀 갭은 기판(1, 2) 상에 형성된 물질층의 두께와 씰 패턴(5)에 의해 결정될 것이다. 이 경우, 상대적으로 데이터 패드측은 게이트 패드측에 비해 높은 두께로 형성되어 있기 때문에, 이 부위의 셀 갭(cell gap)은 높게 결정될 것이고, 이에 따라 광 투과가 많이 일어나 빛샘이 관찰될 수 있다.As described above, when the layers interposed between the gate pad side and the data pad side are interposed with each other, the gate insulating layer 22, the passivation layer 25, and the metal layer are commonly interposed on each pad side, but the semiconductor layer 23 is provided only on the data pad side. By this intervening, the data pad side is formed higher. As the metal component of each pad side, a gate line 11 is formed on the gate pad side, and a data line 12 is formed on the data pad side. A step is generated due to the difference in the number of layers, not the thickness difference, and the light leakage is generated on the side where the height is high at the site where the seal pattern 5 is formed by the generation of the step. The reason is that the seal pattern 5 includes glass fibers that can maintain a constant height, whereby the height of the seal pattern 5 is increased by the first and second substrates 1 and 2. It hardly changes from zone to zone after coalescence. Thus, the cell gap will be determined by the thickness of the material layer formed on the substrates 1 and 2 and the seal pattern 5. In this case, since the data pad side is formed to have a relatively higher thickness than the gate pad side, the cell gap of this region will be determined to be high, and thus, light transmission may occur and light leakage may be observed.

상기와 같은 종래의 4마스크 공정으로 제조되는 액정 표시 장치는 다음과 같은 문제점이 있다.The liquid crystal display manufactured by the conventional four mask process as described above has the following problems.

4 마스크 공정에서, 게이트 패드측과 데이터 패드측은 서로 동일 높이로 형성되지 않고, 서로 다른 높이로 형성된다. 이 경우, 보다 높이 형성된 부위인 데이터 패드측은 씰 패턴을 개재하여 상하 기판을 합착되었을 때, 셀 갭(d)이 크게 잡힐 것이고, 이에 의해 데이터 패드측 부근의 광투과가 커 이 부위에서 빛샘이 관찰된다. In the four mask process, the gate pad side and the data pad side are not formed at the same height, but at different heights. In this case, when the upper and lower substrates are bonded to each other on the data pad side, which is a higher formed portion, the cell gap d will be large, whereby light transmission in the vicinity of the data pad side is large and light leakage is observed from this region. do.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 패드측에 반도체층을 추가함으로써, 4마스크 공정으로 형성된 액정 표시 장치에서 데이터 패드측에 발생되는 빛샘 불량을 방지한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems, by adding a semiconductor layer on the gate pad side, the liquid crystal display device to prevent light leakage defects generated on the data pad side in the liquid crystal display device formed by the four-mask process and its manufacturing The purpose is to provide a method.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층(도 5a 및 도 5b의 114 참조 또는 도 8d 및 도 8e의 114b 참조)과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 특징이 있다.In order to achieve the above object, a liquid crystal display device of the present invention includes a first substrate and a second substrate having a display area defined in a central area facing each other, a non-display area defined in an outer area, and an upper portion of the first substrate. A gate line and a data line intersecting each other to define a pixel area, a gate pad connected to one side of the gate line, a gate pad formed in a non-display area on the first substrate, and a side of the data line; A data pad formed in the non-display area on the first substrate, a gate insulating film formed on the entire surface of the first substrate, an upper portion of the gate pad, and a first semiconductor layer formed on the gate insulating film below the data line and the data pad ( 5A and 5B or 114B in FIGS. 8D and 8E), a first semiconductor layer over the gate pad, and the data And a liquid crystal layer filled between a line and a passivation layer formed on the data line on the data pad and between the first and second substrates.

상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된다.A thin film transistor is further formed at an intersection of the gate line and the data line.

상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극과, 상기 게이트 전극 상부에 형성된 제 2 반도체층(도 8d 및 도 8e의 114a 참조) 및 상기 제 2 반도체층 상에 서로 소정 간격 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어진다.The thin film transistor may include a gate electrode protruding from the gate line, a second semiconductor layer (see 114a of FIGS. 8D and 8E) formed on the gate electrode, and a source formed spaced apart from each other by a predetermined interval. It comprises an electrode and a drain electrode.

상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된다.The first semiconductor layer and the second semiconductor layer are formed on the same layer.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되어 중앙 영역에 표시 영역이 정의되고, 외곽 영역에 비표시 영역이 정의된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부 에 형성된 박막 트랜지스터와, 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드와, 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드와, 상기 제 1 기판 전면에 형성된 게이트 절연막과, 상기 게이트 패드 상부와, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 형성된 제 1 반도체층과, 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 상기 데이터 라인 상에 형성된 보호막 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the liquid crystal display of the present invention for achieving the same object is the first substrate and the second substrate and the first substrate and the second substrate having a display area defined in the center area, the outer area is defined to face each other, and on the first substrate A gate line and a data line formed to cross each other to define a pixel region, a thin film transistor formed at an intersection of the gate line and the data line, and a side of the gate line and connected to a non-display area on the first substrate. A gate pad formed, a data pad connected to one side of the data line and formed in a non-display area on the first substrate, a gate insulating film formed on an entire surface of the first substrate, an upper portion of the gate pad, the data line and the A first semiconductor layer formed on the gate insulating layer under the data pad and a first semiconductor layer on the gate pad There is another aspect to the yirueojim comprises a unit, the data lines and the protective film and the first liquid crystal layer filled between the second substrate is formed on the data lines on the data pads.

상기 박막 트랜지스터는 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극과, 상기 게이트 전극 상부에 형성된 제 2 반도체층 및 상기 제 2 반도체층 상에 서로 소정 간격 이격되어 형성된 소오스 및 드레인 전극을 포함하여 이루어진다.The thin film transistor includes a gate electrode protruding from the gate line, a second semiconductor layer formed on the gate electrode, and a source and drain electrode formed on the second semiconductor layer and spaced apart from each other by a predetermined distance.

상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된다.The first semiconductor layer and the second semiconductor layer are formed on the same layer.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 정의되는 제 1 기판을 준비하는 단계와, 상기 제 1 기판 상에 제 1 방향(도 7의 가로 방향)으로 형성되는 게이트 라인(도 7의 111 참조)과 상기 게이트 라인과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계와, 상기 게이트 라인 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 감광막을 도포하는 단계와, 상기 제 1 기판 상부에, 상기 게이트 패드에 상응하는 부위에 반투과부가 정의되며, 상기 게이트 라인과 교차하는 제 2 방향(도 7의 세로 방향)의 라인형의 패턴이 투과부 및 차광부로 선택적으로 정의된 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인 및 데이터 패드를 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상의 반도체층 패턴을 형성하는 단계와, 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부에 보호막을 형성하는 단계 및 상기 보호막 상부 소정 부위에 화소 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate in which the center portion is defined as the display area, the outside of the display area is defined as a non-display area, and Forming a gate pad in the non-display area by connecting a gate line (see 111 in FIG. 7) and a gate line formed in a first direction (the horizontal direction of FIG. 7) to the gate line and the gate pad; Forming a gate insulating film on the entire surface of the first substrate including; and depositing a semiconductor layer material layer and a metal layer on the entire surface of the first substrate including the gate insulating film; applying a photoresist film on the metal layer; 1, a transflective portion is defined at a portion corresponding to the gate pad on the substrate, and in the second direction (vertical direction in FIG. 7) crossing the gate line. Aligning a mask in which a pattern is selectively defined as a transmission part and a light shielding part; forming a first photoresist pattern by first exposing and developing the photoresist film using the mask; and using the first photoresist pattern Forming a data line and a data pad by sequentially removing the metal layer and the semiconductor layer material layer of the portion from which the first photoresist pattern is removed; forming a second photoresist pattern by abutting the first photoresist pattern; Selectively removing the metal layer using the second photoresist pattern as a mask to form a semiconductor layer pattern on the gate pad, and forming a passivation layer on the first substrate including the semiconductor layer pattern, the data line, and the data pad. And forming a pixel electrode on a predetermined portion of the passivation layer. There are Jing.

상기 감광막은 네거티브 감광성 물질로 이루어진다.The photosensitive film is made of a negative photosensitive material.

상기 제 2 방향의 라인형의 패턴은 투과부로 정의된다.The line-shaped pattern in the second direction is defined as a transmission portion.

상기 감광막은 파지티브 감광성 물질로 이루어진다.The photosensitive film is made of a positive photosensitive material.

상기 제 2 방향의 라인형의 패턴은 차광부로 정의된다.The line-shaped pattern in the second direction is defined as the light blocking portion.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 정의되는 제 1 기판을 준비하는 단계와, 상기 제 1 기판의 표시 영역 상에 제 1 방향(도 7의 111의 방향 참조)으로 형성되는 게이트 라인(도 7의 111 참조)과, 상기 게이트 라인 소정 부위에 돌출된 게이트 전극 및 상기 게이트 라인의 일측과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계와, 상기 게이트 라인, 상기 게이트 전극 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계와, 상기 금속층 상부에 감광막을 도포하는 단계와, 상기 제 1 기판 상부에 상기 게이트 패드와 상기 게이트 전극 상부 소정 부위에 상응하는 부위에 반투과부가 정의되며, 상기 게이트 라인과 교차하는 제 2 방향(도 7의 세로 방향 참조)의 라인형의 패턴과 상기 라인형의 제 1 패턴과 연결되어 상기 게이트 전극 상부에 대응되어 형성된 제 2 패턴 및 상기 제 2 패턴과 이격된 제 3 패턴의 투과부가 정의된 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인, 소오스 전극, 드레인 전극 및 상기 데이터 라인과 연결되는 데이터 패드를 형성하는 단계와, 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상의 반도체층 패턴 및 상기 소오스 및 드레인 전극 사이의 채널 영역을 형성하는 단계와, 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부 전면에 보호막을 형성하는 단계 및 상기 보호막 상부 소정 부위에 화소 전극을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the same object comprises the steps of preparing a first substrate in which the center portion is defined as the display area, the outside of the display area is defined as a non-display area, and A gate line (see 111 in FIG. 7) formed on the display area in a first direction (see 111 in FIG. 7), a gate electrode protruding from a predetermined portion of the gate line, and one side of the gate line; Forming a gate pad in a non-display area, forming a gate insulating film on the entire surface of the first substrate including the gate line, the gate electrode and the gate pad, and forming a semiconductor layer material on the entire surface of the first substrate including the gate insulating film Depositing a layer and a metal layer on the entire surface, applying a photoresist film on the metal layer, and forming the gate pad and the first substrate on the first substrate. A transflective portion is defined at a portion corresponding to a predetermined portion of the upper portion of the gate electrode, and is connected to a linear pattern in a second direction (see vertical direction in FIG. 7) crossing the gate line and connected to the linear first pattern. Aligning a mask defining a second pattern formed to correspond to an upper portion of the gate electrode, and a transmissive portion having a third pattern spaced apart from the second pattern, and firstly exposing and developing the photosensitive film by using the mask; Forming a pattern, and sequentially removing the metal layer and the semiconductor layer material layer of the portion where the first photoresist pattern is removed by using the first photoresist pattern, and are connected to the data line, the source electrode, the drain electrode, and the data line. Forming a data pad, arranging the first photoresist pattern, and forming a second photoresist pattern, and the second photoresist pattern Selectively removing the metal layer using a mask to form a channel region between the semiconductor layer pattern on the gate pad and the source and drain electrodes, and an upper front surface of the first substrate including the semiconductor layer pattern, the data line, and the data pad. And forming a pixel electrode on a predetermined portion of the passivation layer.

상기 감광막은 네거티브 감광성 물질이다.The photosensitive film is a negative photosensitive material.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 5a 및 도 5b는 도 4의 C 및 D 부위의 단면도이다.4 is a plan view illustrating a liquid crystal display of the present invention, and FIGS. 5A and 5B are cross-sectional views of portions C and D of FIG. 4.

도 4와 같이, 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판(110)과, 제 2 기판(120) 및 상기 제 1, 제 2 기판(110, 120) 사이에 충진된 액정층(미도시)을 포함한 액정 패널(100)을 구비한다. 이 때, 상기 제 1, 제 2 기판(110, 120)의 중앙 부위는 화상을 표시하는 표시 영역(115, 점선 내부 영역)으로 정의하고, 표시 영역 주위는 구동을 위해 드라이브 IC(미도시)가 형성되는 패드가 형성되는 비표시 영역(점선 외부 영역)으로 정의된다. 여기서, 상기 씰 패턴(150)은 상기 비표시 영역 내에 형성된다.As shown in FIG. 4, the liquid crystal display of the present invention includes a liquid crystal layer filled between a first substrate 110 facing each other, a second substrate 120, and the first and second substrates 110 and 120. And a liquid crystal panel 100 including (a). In this case, a central portion of the first and second substrates 110 and 120 is defined as a display area 115 (internal dotted line area) for displaying an image, and a drive IC (not shown) is driven around the display area for driving. The pad to be formed is defined as a non-display area (outer dotted line area). Here, the seal pattern 150 is formed in the non-display area.

그리고, 상기 제 1 기판(110) 상에는 서로 교차하여 화소 영역(P)을 정의하는 게이트 라인(111)과 데이터 라인(112)이 형성되며, 상기 게이트 라인(111)의 일단은 게이트 드라이브 IC(미도시)가 형성되는 게이트 패드, 상기 데이터 라인(112)의 일단은 데이터 드라이브 IC(미도시)가 형성되는 데이터 패드로 정의된다. 도시된 바에 따르면, C 부위는 데이터 패드에 해당할 것이고, D 부위는 게이트 패드에 해당할 것이다.In addition, a gate line 111 and a data line 112 are formed on the first substrate 110 to cross each other, and one end of the gate line 111 is a gate drive IC (not shown). Gate pads are formed, and one end of the data line 112 is defined as a data pad where a data drive IC (not shown) is formed. As shown, the C region would correspond to the data pad and the D region would correspond to the gate pad.

상기 게이트 라인(111) 및 데이터 라인(112)의 교차부에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터(TFT)는 각각 게이트 라인(111)과 데이터 라인(112)의 신호에 의해 구동된다. A thin film transistor TFT is formed at an intersection of the gate line 111 and the data line 112, and the thin film transistor TFT is driven by signals of the gate line 111 and the data line 112, respectively. .

본 발명의 액정 표시 장치의 제 1 기판(110) 상에 형성되는 박막 트랜지스터 어레이 공정은 4마스크 공정으로 형성된다.The thin film transistor array process formed on the first substrate 110 of the liquid crystal display of the present invention is formed by a four mask process.

이러한 4 마스크 공정은 게이트 라인 형성용 제 1 마스크, 반도체층 및 데이터 라인, 소오스 전극 및 드레인 전극 형성용 제 2 마스크, 보호막 홀 형성용 제 3 마스크와, 화소 전극 형성용 제 4 마스크가 요구된다.The four mask process requires a first mask for forming a gate line, a semiconductor layer and a data line, a second mask for forming a source electrode and a drain electrode, a third mask for forming a protective film hole, and a fourth mask for forming a pixel electrode.

본 발명의 액정 표시 장치는, 데이터 패드(소오스 패드)측에 비해 낮게 형성되는 게이트 패드측에 반도체층(도 5b의 114 참조)을 더 형성하여 두어, 상기 데이터 패드측과 게이트 패드측의 단차를 없애, 단차에 의해 유발되는 빛샘 현상을 방지한다.In the liquid crystal display device of the present invention, a semiconductor layer (see 114 in FIG. 5B) is further formed on the gate pad side formed lower than the data pad (source pad) side to reduce the step between the data pad side and the gate pad side. Eliminates light leakage caused by steps.

도 5a와 같이, 상기 씰 패턴(도 4의 150 참조)이 지나가는 부위 중 상기 데이터 패드측(C 부위)의 제 1 기판(110) 상의 단면을 살펴보면, 상기 제 1 기판(110) 상에 게이트 절연막(113), 반도체층(114), 데이터 라인(112) 및 보호막(115)이 아래에서부터 차례로 형성되어 있다.As shown in FIG. 5A, a cross-section of the first substrate 110 on the data pad side (C region) of the portion through which the seal pattern passes (see 150 in FIG. 4) is shown on the first substrate 110. 113, the semiconductor layer 114, the data line 112, and the protective film 115 are formed in order from the bottom.

또한, 도 5b와 같이, 상기 씰 패턴(150)이 지나가는 부위 중 상기 게이트 패드측(B 부위)의 제 1 기판(110) 상의 단면을 살펴보면, 상기 제 1 기판(110) 상에 게이트 라인(111), 게이트 절연막(113) 및 보호막(115)이 아래에서부터 차례로 형성되어 있다.In addition, as shown in FIG. 5B, when the cross-section of the first substrate 110 on the gate pad side (B region) of the portion where the seal pattern 150 passes, the cross section of the gate line 111 is formed on the first substrate 110. ), The gate insulating film 113 and the protective film 115 are formed in order from the bottom.

이와 같이, 상기 게이트 패드측과 데이터 패드측에는 서로 개재되는 층을 살펴보면, 각각의 패드측에서 게이트 절연막(113)과 보호막(115) 및 금속층이 공통적으로 개재되며, 또한, 데이터 패드측과 게이트 패드측에 공통적으로 반도체층(114) 이 더 개재된다. 여기서, 상기 게이트 패드측과 데이터 패드측의 금속층은 각각 게이트 라인(111)과 데이터 라인(112)으로 그 층간의 위치는 다를 수 있으나, 각 층의 두께는 거의 균일하다고 보여진다. As described above, when the layers interposed between the gate pad side and the data pad side are examined, the gate insulating layer 113, the passivation layer 115, and the metal layer are commonly interposed between the pad pad side and the data pad side. The semiconductor layer 114 is further interposed in common. Here, the metal layers on the gate pad side and the data pad side may be gate lines 111 and data lines 112, respectively, and positions of the metal layers may be different, but the thickness of each layer is considered to be almost uniform.

상기 씰 패턴(150)에는 일정의 높이를 유지할 수 있는 유리 섬유(glass fiber)가 포함되어 있어, 영역별로 상기 씰 패턴(150)의 높이는 거의 변경되지 않는다. 또한, 도 5a 및 도 5b와 같이, 게이트 패드측과 데이터 패드측의 단차가 균일하게 되면, 상기 제 1, 제 2 기판(110, 120)의 사이의 물질층 및 씰 패턴(150)의 두께로 결정되는 셀 갭은 영역별(특히, 게이트 패드측 부근과 데이터 패드측 부근에서의 영역별)로 균일하게 된다. The seal pattern 150 includes glass fibers that can maintain a predetermined height, so that the height of the seal pattern 150 is hardly changed for each region. 5A and 5B, when the step difference between the gate pad side and the data pad side becomes uniform, the thickness of the material layer and the seal pattern 150 between the first and second substrates 110 and 120 may be reduced. The cell gap to be determined is made uniform by region (in particular, region near the gate pad side and data pad side).

여기서, 상기 반도체층(114)과 상기 데이터 라인(112)은 동일한 마스크를 이용하여 형성된다. 즉, 상기 데이터 라인(112) 형성용 금속층 상부에 소정 두께의 감광막을 도포한 후, 소정 형상의 마스크를 이용하여 상기 감광막을 패터닝한 후, 상기 감광막의 패턴에 따라 상기 데이터 라인 형성용 금속층과 반도체층을 식각하게 되는데, 상기 감광막 패턴이 영역에 따라 두께가 다르게 패터닝되어, 도포된 두께를 유지한 영역에서는 상기 데이터 라인 형성용 금속층과 반도체층이 모두 남은 상태로 패터닝되고, 부분적으로 일부 두께 패터닝된 부위에서는 상기 데이터 라인 형성용 금속층만 식각되어 제거되고 반도체층이 남아있는 형상으로 식각된다.Here, the semiconductor layer 114 and the data line 112 are formed using the same mask. That is, after the photoresist having a predetermined thickness is coated on the metal layer for forming the data line 112, the photoresist is patterned using a mask having a predetermined shape, and the metal layer and the semiconductor for data line formation are patterned according to the pattern of the photoresist. The layer is etched, wherein the photoresist pattern is patterned with a different thickness according to a region, and in the region where the applied thickness is maintained, the data layer forming metal layer and the semiconductor layer are both patterned and partially partially patterned. In the region, only the data line forming metal layer is etched and removed, and the semiconductor layer is etched into a shape in which the semiconductor layer remains.

이하에서는, 상기 게이트 패드측에 반도체층을 형성하기 위해 해당 감광막을 패터닝하기 위한 마스크의 형상을 나타낸다.Hereinafter, the shape of the mask for patterning the said photosensitive film in order to form a semiconductor layer on the said gate pad side is shown.

도 6은 도 4의 D 부위의 반도체층 패턴을 형성하기 위해 이용되는 마스크를 나타낸 평면도이다.FIG. 6 is a plan view illustrating a mask used to form a semiconductor layer pattern of a portion D of FIG. 4.

도 6과 같이, 상기 게이트 패드측은, 데이터 패드측과 달리 반도체층 물질층 및 데이터 라인 형성용 금속층 중 반도체층 물질층만 남아있고, 데이터 라인 형성용 금속층이 제거되어야 하므로, 상기 게이트 패드측 상부에 대응되는 마스크(200)의 패턴은 반투과부(202)이다. 즉, 박막 트랜지스터(TFT)의 채널 부위에 대응되는 마스크 패턴과 같이, 데이터 라인 형성용 금속층을 제거할 수 있는 회절 노광 패턴이 형성되어 있다. 즉, 상기 게이트 패드측에 대응되어 부위는 반투과부(202)로, 복수개의 슬릿(212)이 형성되며, 상기 복수개의 슬릿(212)의 폭 및 간격은 노광 장비가 갖는 해상도보다 작은 수준으로 하여, 상기 반투과부(202)를 투과한 광량이 상대적으로 투과부에 비해 줄어든 값으로, 전달되게 한다. 도시된 도 6에서는 상기 반투과부(202)를 제외한 영역에 차광부(201)가 정의된 것으로, 이 부위는 감광막(도 7b의 122 참조)이 네거티브 감광성 물질임을 가정할 때, 상기 차광부(201)에 대응되는 반도체층 및 데이터 라인 형성용 금속층이 모두 남아있지 않는 부위에 대응되는 것이다. 경우에 따라, 상기 감광막이 파지티브 감광성 물질인 경우에는 상기 도시된 차광부는 투과부로 반전된다.As shown in FIG. 6, unlike the data pad side, only the semiconductor layer material layer of the semiconductor layer material layer and the data line forming metal layer remains, and the metal layer for data line forming should be removed. The pattern of the corresponding mask 200 is the transflective portion 202. That is, like the mask pattern corresponding to the channel portion of the thin film transistor TFT, a diffraction exposure pattern capable of removing the data line forming metal layer is formed. That is, a portion corresponding to the gate pad side is a semi-transmissive portion 202, and a plurality of slits 212 are formed, and the width and spacing of the plurality of slits 212 are smaller than the resolution of exposure equipment. In this case, the amount of light transmitted through the transflective portion 202 is relatively reduced compared to the transmissive portion. In FIG. 6, the light blocking portion 201 is defined in an area excluding the transflective portion 202, and the light blocking portion 201 is assuming that the photoresist film (see 122 of FIG. 7B) is a negative photosensitive material. 1) corresponds to a portion where neither the semiconductor layer nor the metal layer for forming data lines remains. In some cases, when the photosensitive film is a positive photosensitive material, the illustrated light blocking part is inverted into a transmission part.

한편, 상기 마스크(200)의 반투과부(202)는 도시된 바와 같이, 회절 노광 패턴을 대체하여 하프톤 물질을 도포하여, 전체 노광량 중 일부 노광량만 투과시키는 경우에도 동일한 형상의 패터닝이 가능하다.On the other hand, the transflective portion 202 of the mask 200, as shown, by applying a halftone material in place of the diffraction exposure pattern, even if only a part of the exposure amount of the total exposure can be patterned the same shape.

이하, 본 발명의 액정 표시 장치의 일 화소 내 구조를 도면을 참조하여 살펴본다.Hereinafter, a structure of one pixel of the liquid crystal display of the present invention will be described with reference to the drawings.

도 7은 본 발명의 액정 표시 장치의 평면도이다.7 is a plan view of the liquid crystal display of the present invention.

본 발명의 액정 표시 장치는 크게, 서로 대향되는 제 1 기판(110) 및 제 2 기판(도 4의 120 참조)과, 상기 제 1, 제 2 기판(110, 120) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.In the liquid crystal display of the present invention, a liquid crystal layer filled between the first substrate 110 and the second substrate (see 120 in FIG. 4) and the first and second substrates 110 and 120 that are opposed to each other is largely provided. Not shown).

상기 제 1 기판(110) 상에는 서로 교차하여 화소 영역을 정의하는 게이트 라인(111)과 데이터 라인(112)과, 상기 게이트 라인(111)과 데이터 라인(112)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 전극(112b)과 전기적으로 연결되며, 분기되어 형성된 화소 전극(103)과, 상기 화소 전극(103)과 교번되는 분기된 공통 전극(107a)과, 상기 화소 영역 내에 상기 게이트 라인(111)과 인접하여 각각 평행하게 형성된 공통 라인(107) 및 상기 공통 라인(107)과 공통 전극(107a)을 포함하여 이루어진다.On the first substrate 110, a thin film transistor TFT formed at an intersection of the gate line 111 and the data line 112 and the gate line 111 and the data line 112 that cross each other to define a pixel area. ), A pixel electrode 103 electrically connected to the drain electrode 112b of the thin film transistor TFT, a branched common electrode 107a alternated with the pixel electrode 103, and the The common line 107 and the common line 107 and the common electrode 107a are formed in the pixel area in parallel with and adjacent to the gate line 111.

여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(112a)과 드레인 전극(112b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(112a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(111)에서 돌출된 게이트 전극(111a)과, 상기 데이터 라인(112)에서 돌출되어 형성된 'U' 자형의 소오스 전극(112a)과, 상기 'U'자형의 소오스 전극(112a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(112a) 내부로 들어오는 드레인 전극(112b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(112), 소오스 전극(112a), 드레인 전극(112b) 하부 및 상기 소오스 전극(112a)과 드레인 전극(112b) 사이의 채널 영역 하부에는 반도체층(114a)이 더 형성된다. 여기서, 상기 반도체층(114a)은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(112a)과 드레인 전극(112b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 5마스크 공정으로 형성시에는, 상기 소오스 및 드레인 전극(112a, 112b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 4마스크 공정으로 형성시에는, 상기 데이터 라인(112) 하측에까지 형성된다. 한편, 도시된 바에 따르면, 상기 소오스 전극(112a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(112a)의 형상이 상기 데이터 라인(112)으로부터'-'자로 돌출되어 이루어질 수도 있고, 혹은 그 외의 형상으로 이루어질 수도 있을 것이다.The thin film transistor TFT may have a channel defined in a region between the source electrode 112a and the drain electrode 112b having a 'U' shape, and the channel may be formed along the inside of the shape of the source electrode 112a. It is defined as U '. The thin film transistor TFT includes a gate electrode 111a protruding from the gate line 111, a 'U' source electrode 112a protruding from the data line 112, and the 'U'. The drain electrode 112b is formed to be spaced apart from the female source electrode 112a by a predetermined interval and enters into the 'U'-shaped source electrode 112a. The semiconductor layer 114a is further formed under the data line 112, the source electrode 112a, the drain electrode 112b, and the channel region between the source electrode 112a and the drain electrode 112b. Here, the semiconductor layer 114a is formed of a laminate of an amorphous silicon layer (not shown) and an n + layer (impurity layer) (not shown) from below, and is a region between the source electrode 112a and the drain electrode 112b. In the channel region corresponding to, the n + layer (impurity layer) is removed. The semiconductor layer may be selectively formed only under the source and drain electrodes 112a and 112b and the region therebetween when formed in a five-mask process, or in the four-mask process. 112) formed to the lower side. Meanwhile, as illustrated, the shape of the source electrode 112a is 'U', and the liquid crystal display having the 'U' channel has been described. However, the liquid crystal display of the present invention uses the source electrode 112a. May be formed to protrude from the data line 112 by a '-', or may be formed in other shapes.

여기서, 상기 게이트 라인(111), 상기 공통 라인(107) 및 상기 공통 전극(107a)들은 동일층에 동일한 금속으로 형성된다.The gate line 111, the common line 107, and the common electrode 107a may be formed of the same metal on the same layer.

그리고, 상기 게이트 라인(111)과 반도체층 사이의 층에는 게이트 절연막(113)이 개재되며, 상기 데이터 라인(112)과 상기 화소 전극(103)의 사이의 층에는 보호막(115)이 개재된다.The gate insulating layer 113 is interposed between the gate line 111 and the semiconductor layer, and the passivation layer 115 is interposed between the data line 112 and the pixel electrode 103.

한편, 상기 화소 영역을 지나는 공통 라인(107) 상에는 공통 라인(107)과, 오버랩된 화소 전극(103)과, 그 사이에 유전체층(게이트 절연막 및 보호막)에 의해 스토리지 캐패시터가 정의된다. On the other hand, on the common line 107 passing through the pixel region, the storage capacitor is defined by the common line 107, the overlapped pixel electrode 103, and a dielectric layer (a gate insulating film and a protective film) therebetween.

여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(112b)과 상기 화소 전극(103)은, 상기 드레인 전극(112b)의 소정 부위의 상부의 상기 보호막(115)을 제 거하여 형성된 콘택홀(115a)을 통해 접촉한다.The drain electrode 112b and the pixel electrode 103 formed between the different layers may remove the contact hole 115a formed by removing the passivation layer 115 on the upper portion of the drain electrode 112b. Contact through.

여기서, 상기 콘택홀(115a)을 제외한 나머지 영역에 형성되는 보호막(115)이 더 개재된다.In this case, the passivation layer 115 formed in the remaining region except for the contact hole 115a is further interposed.

한편, 상기 제 1 기판(110)에 대향되는 제 2 기판(120) 상에는 상기 화소 영역을 제외한 영역(게이트 라인 및 데이터 라인 부위)에 대응되어 형성되는 블랙 매트릭스층(미도시)과, 상기 제 2 기판(120) 상에 형성된 컬러 필터층(미도시)과, 상기 블랙 매트릭스층과 컬러 필터층을 포함한 제 2 기판(120) 상에 평탄화를 위한 오버코트층(미도시)이 형성된다.On the other hand, a black matrix layer (not shown) formed on the second substrate 120 facing the first substrate 110 to correspond to a region (gate line and data line portion) except for the pixel region, and the second An overcoat layer (not shown) for planarization is formed on the color filter layer (not shown) formed on the substrate 120 and the second substrate 120 including the black matrix layer and the color filter layer.

그리고, 상기 게이트 라인(111) 또는 공통 라인(107) 상에 대응되는 상기 오버코트층 상에 칼럼 스페이서들이 서로 소정 간격 이격되어 형성된다.Column spacers are formed on the overcoat layer corresponding to the gate line 111 or the common line 107 so as to be spaced apart from each other by a predetermined interval.

한편, 도시된 도면은 횡전계형 액정 표시 장치에 관한 것을 도시한 것으로, 본 발명의 액정 표시 장치는 TN(Twisted Nematic: 트위스트 네마틱) 모드에도 적용될 수 있다. TN 모드일 경우에는 상기 제 1 기판 내 일 화소 영역에 하나의 화소 전극이 형성되고, 공통 전극이 제 2 기판 상에 전면 형성되는 점이 상술한 횡전계형 액정 표시 장치와 상이하며, 이를 제외한 점은 횡전계형 액정 표시 장치와 유사하다.Meanwhile, the illustrated figure illustrates a transverse electric field type liquid crystal display device, and the liquid crystal display device of the present invention may also be applied to a twisted nematic (TN) mode. In the TN mode, one pixel electrode is formed in one pixel area of the first substrate, and a common electrode is formed on the second substrate in front of the second substrate, which is different from the above-described horizontal field type liquid crystal display device. Similar to the field type liquid crystal display device.

이하, 도면을 참조하여, 박막 트랜지스터 영역 부위와 게이트 패드측 부위의 공정을 살펴본다.Hereinafter, a process of a thin film transistor region and a gate pad side region will be described with reference to the drawings.

도 8a 내지 도 8e는 본 발명의 액정 표시 장치의 박막 트랜지스터 부위 및 게이트 패드측에서 이루어지는 공정 단면도이다.8A to 8E are cross-sectional views of the thin film transistors and gate pads of the liquid crystal display device according to the present invention.

도 8a와 같이, 상기 제 1 기판(110) 상에 금속 물질을 전면 증착하고, 이를 선택적으로 제거하여 일 방향(도 7의 가로 방향 참조)으로 게이트 라인(111)을 형성하며, 상기 게이트 라인(111)과 소정 간격 이격하며, 평행한 방향으로 공통 라인(107)과, 상기 공통 라인(107)에서 일 이상으로 분기된 공통 전극(107a)을 형성한다. 여기서, 상기 게이트 라인(111)의 소정 부위는 소정 부분 돌출되어 게이트 전극(111a)으로 형성된다.As shown in FIG. 8A, a metal material is entirely deposited on the first substrate 110 and selectively removed to form a gate line 111 in one direction (see a horizontal direction of FIG. 7), and the gate line ( The common line 107 and a common electrode 107a branched at least one from the common line 107 in the parallel direction are spaced apart from the predetermined interval 111. Here, a predetermined portion of the gate line 111 protrudes a predetermined portion and is formed as the gate electrode 111a.

이어, 상기 게이트 전극(111a), 게이트 라인(111), 공통 라인(107) 및 공통 전극(107a)을 포함한 제 1 기판(110) 전면에 게이트 절연막(113)을 형성한다.Subsequently, a gate insulating layer 113 is formed on the entire surface of the first substrate 110 including the gate electrode 111a, the gate line 111, the common line 107, and the common electrode 107a.

이어, 상기 게이트 절연막(113)을 포함한 제 1 기판(110) 전면에 반도체층 물질층(114), 데이터 라인 형성용 금속층(121)을 차례로 증착한다. 도시되지 않았지만, 상기 반도체층 물질층(114)은 하부에 비정질 실리콘층이 상부에 불순물층이 적층되어 있는 형상으로 형성한다.Subsequently, a semiconductor layer material layer 114 and a data line forming metal layer 121 are sequentially deposited on the entire surface of the first substrate 110 including the gate insulating layer 113. Although not shown, the semiconductor layer material layer 114 may be formed in a shape in which an amorphous silicon layer is stacked below and an impurity layer is stacked thereon.

도 8b와 같이, 데이터 라인 형성부 및 소오스 전극과 드레인 전극 형성부의 투과부(203), 채널이 대응되는 부위 및 게이트 패드측의 반도체층 패턴 형성부의 반투과부(212) 및 차광부(201)가 함께 정의된 마스크(200)를 준비한다. 여기서, 상기 반투과부(212)에는 복수개의 슬릿(212)이 구비되어, 상기 투과부(203)에 비해 상대적으로 적은 노광량을 하부에 조사하게 된다.As shown in FIG. 8B, the transmissive portion 203 of the data line forming portion and the source electrode and the drain electrode forming portion, the portion where the channel corresponds, and the semi-transparent portion 212 and the light blocking portion 201 of the semiconductor layer pattern forming portion on the gate pad side are together. The defined mask 200 is prepared. Here, the transflective portion 212 is provided with a plurality of slits 212, the lower exposure amount is irradiated to the lower portion than the transmissive portion 203.

그리고, 상기 데이터 라인 형성용 금속층(121) 상부에 네거티브 감광성의 감광막(122)을 전면 코팅한 후, 상기 마스크(200)를 상기 감광막(122)이 코팅된 제 1 기판(110) 상부에 정렬시킨다.In addition, after the negative photosensitive photosensitive film 122 is completely coated on the data line forming metal layer 121, the mask 200 is aligned on the first substrate 110 coated with the photosensitive film 122. .

여기서, 상기 마스크(200)의 차광부(201)에 대응되는 부위는 패터닝 후, 상 기 데이터 라인 형성용 금속층(121)과 상기 반도체층 물질층(114)이 모두 제거될 부위에 대응되며, 상기 투과부(203)들인 데이터 라인 대응부, 소오스 전극 대응부 및 드레인 전극 대응부는 상기 데이터 라인 형성용 금속층(121)과 상기 반도체층 물질층(114)이 모두 남아있을 부위에 대응되며, 상기 반투과부들(212)인 채널 대응부 및 보상 패턴 대응부에 대응되는 부위는 상기 반도체층 물질층(114)만 남아있을 부위에 대응된다. Here, a portion corresponding to the light blocking portion 201 of the mask 200 corresponds to a portion where both the data line forming metal layer 121 and the semiconductor layer material layer 114 are to be removed after patterning. The data line counterparts, the source electrode counterparts, and the drain electrode counterparts corresponding to the transmissive parts 203 correspond to portions where the data line forming metal layer 121 and the semiconductor layer material layer 114 remain. A portion corresponding to the channel matching portion and the compensation pattern matching portion 212 corresponds to a portion where only the semiconductor layer material layer 114 remains.

이어, 상기 마스크(200)를 이용하여 상기 감광막(122)을 일차로 노광 및 현상하여, 제 1 감광막 패턴(122a)을 형성한다.Subsequently, the photoresist layer 122 is first exposed and developed using the mask 200 to form a first photoresist layer pattern 122a.

이러한 노광 및 현상 후, 상기 제 1 감광막 패턴(122a)은 상기 투과부들(203)과 반투과부들(212)에 대응되어 서로 다른 두께로 남아있게 된다.After the exposure and development, the first photoresist pattern 122a may remain at different thicknesses in correspondence with the transmission portions 203 and the transflective portions 212.

이 때, 상기 투과부(203)들에 비해 상기 반투과부(212)에 대응되는 부위가 상대적으로 평탄하게 소정 두께 더 제거되고, 상기 투과부(203)에 대응되는 부위는 상기 감광막(122)의 도포 두께 그대로 모두 남아있게 된다. At this time, the portion corresponding to the transflective portion 212 is further removed relatively a predetermined thickness compared to the transmissive portions 203, and the portion corresponding to the transmissive portion 203 is the coating thickness of the photosensitive film 122. All will remain.

도 8c와 같이, 상기 제 1 감광막 패턴(122a)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 데이터 라인 형성용 금속층(121)을 패터닝하여, 금속층 패턴(121a)을 형성한다. 이 때, 상기 금속층 패턴(121a)은 상기 게이트 라인과 서로 교차되어 형성되는 데이터 라인 부위와, 상기 데이터 라인의 일측과 연결된 데이터 패드와, 상기 데이터 라인과 연결되어, 박막 트랜지스터 형성 부위를 정의하게 된다.As shown in FIG. 8C, the metal layer pattern 121a is patterned by etching the data layer forming metal layer 121 through an etchant or an etching gas capable of selectively etching the metal layer using the first photoresist pattern 122a. Form. At this time, the metal layer pattern 121a defines a data line portion formed to cross the gate line, a data pad connected to one side of the data line, and a data pad portion connected to the data line to define a thin film transistor forming portion. .

도 8d와 같이, 제 1 감광막 패턴(122a)을 이용하여, 상기 반도체층 물질층 (114)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여, 상기 금속층 패턴(121a)의 형상을 따라 반도체층 물질층(114)을 선택적으로 식각하여, 박막 트랜지스터 영역의 반도체층(114a) 및 게이드 패드측의 반도체층 패턴(114b)을 형성한다.As illustrated in FIG. 8D, the semiconductor may be formed along the shape of the metal layer pattern 121a using an etchant or an etching gas capable of selectively etching the semiconductor layer material layer 114 using the first photoresist layer pattern 122a. The layer material layer 114 is selectively etched to form the semiconductor layer 114a in the thin film transistor region and the semiconductor layer pattern 114b on the gate pad side.

이어, 상기 제 1 감광막 패턴(122a)의 낮은 단차를 갖는 부위가 완전히 제거도록, 애슁(ashing) 등의 공정을 거쳐 제 2 감광막 패턴(122b)을 형성한다. Subsequently, the second photoresist pattern 122b is formed through a process such as ashing to completely remove a portion having a low level of the first photoresist pattern 122a.

이어, 상기 제 2 감광막 패턴(122b)을 이용하여, 노출된 금속층 패턴(121a)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여 상기 금속층 패턴(121a)을 식각하여, 상기 박막 트랜지스터 영역의 소오스 및 드레인 전극(112a, 112b)을 형성하며, 동시에 상기 게이트 패드측의 금속층 패턴(121a)을 제거한다. 즉, 박막 트랜지스터 형성 부위의 채널 부위(소오스 전극과 드레인 전극 사이)가 정의되며, 게이트 패드측에는 반도체층 패턴(114b)이 정의된다.Subsequently, the metal layer pattern 121a is etched using an etchant or an etching gas capable of selectively etching the exposed metal layer pattern 121a using the second photoresist layer pattern 122b, thereby forming the thin film transistor region. Source and drain electrodes 112a and 112b are formed, and at the same time, the metal layer pattern 121a on the gate pad side is removed. That is, the channel portion (between the source electrode and the drain electrode) of the thin film transistor forming portion is defined, and the semiconductor layer pattern 114b is defined on the gate pad side.

상기 반도체층 물질층(도 8a의 114)이 비정질 실리콘층 및 n+층(불순물층)이 하부에서부터 차례로 적층된 형태일 때, 상기 소오스 및 드레인 전극(112a, 112b)을 형성한 후, 상기 소오스 및 드레인 전극(112a, 112b)을 마스크로 이용하여, 계속해서 상기 불순물층을 선택적으로 제거하는 식각 가스 또는 식각액을 적용하여, 채널 영역의 불순물층을 제거한다. 이 때, 상기 게이트 패드측에서의 반도체층 패턴(114b) 상부층, 즉, n+층(불순물층)이 함께 제거될 수 있다.The source and drain electrodes 112a and 112b are formed when the semiconductor layer material layer 114 (FIG. 8A) is formed by sequentially laminating an amorphous silicon layer and an n + layer (impurity layer) from the bottom, and then the source and Using the drain electrodes 112a and 112b as a mask, an etching gas or an etching solution for selectively removing the impurity layer is subsequently applied to remove the impurity layer in the channel region. In this case, the upper layer of the semiconductor layer pattern 114b on the gate pad side, that is, the n + layer (impurity layer), may be removed together.

이러한 도 8c 및 도 8d에서 설명하는 반도체층 물질층(114), 데이터 라인 형성용 금속층(121)을 패터닝하는 공정에 상기 게이트 라인(111)에 수직하는 방향으 로 데이터 라인(112)이 함께 패터닝되며, 이 때, 상기 소오스 전극(112a)은 상기 데이터 라인(112)으로부터 돌출되어 형성되고, 상기 소오스 전극(112a)과 소정 간격 이격된 드레인 전극(112b)이 형성된다.In the process of patterning the semiconductor layer material layer 114 and the data line forming metal layer 121 described with reference to FIGS. 8C and 8D, the data lines 112 are patterned together in a direction perpendicular to the gate line 111. In this case, the source electrode 112a is formed to protrude from the data line 112, and a drain electrode 112b spaced apart from the source electrode 112a by a predetermined interval is formed.

이어, 상기 제 2 감광막 패턴(122b)을 제거한다.Next, the second photoresist pattern 122b is removed.

도 8e와 같이, 상기 반도체층(114a), 반도체층 패턴(114b)과 소오스 및 드레인 전극(112a, 112b), 데이터 라인(112) 등을 포함한 제 1 기판(110) 전면에 보호막(115, 도 5a 및 도 5b 참조)을 형성한다.As shown in FIG. 8E, the passivation layer 115 is formed on the entire surface of the first substrate 110 including the semiconductor layer 114a, the semiconductor layer pattern 114b, the source and drain electrodes 112a and 112b, and the data line 112. 5a and FIG. 5b).

여기서, 상기 마스크(200)의 투과부 및 차광부의 형상은 상기 감광막의 감광성이 네거티브(negative)인지 혹은 파지티브(positive)인지에 따라 결정되며, 도시된 바는 상기 감광막(122)이 네거티브의 감광성을 가진 경우를 도시한 경우이고, 상기 감광막이 파지티브의 감광성을 가질 경우는 상기 투과부와 차광부의 형상을 서로 역으로 하여, 동일한 패터닝의 효과를 얻을 수 있을 것이다.Here, the shape of the transmission part and the light blocking part of the mask 200 is determined according to whether the photosensitive property of the photosensitive film is negative or positive, and as shown, the photosensitive film 122 is negative photosensitive. In this case, the photosensitive film has positive photosensitivity, and thus the same patterning effect may be obtained by reversing the shapes of the transmissive part and the light blocking part.

이어, 도시되지는 않았으나, 상기 드레인 전극(112b) 상부에 대응되는 보호막(115)을 선택적으로 제거하여 콘택홀(115a)을 형성한다.Subsequently, although not shown, the contact hole 115a is formed by selectively removing the passivation layer 115 corresponding to the upper portion of the drain electrode 112b.

이어, 상기 콘택홀(115a)을 포함하여 투명 전극 물질을 상기 보호막(115) 상에 전면 증착하고, 이를 선택적으로 제거하여 상기 공통 전극(107a)과 교번하는 형상으로 화소 전극(103)을 형성한다.Subsequently, the transparent electrode material including the contact hole 115a is entirely deposited on the passivation layer 115 and selectively removed to form the pixel electrode 103 in an alternating shape with the common electrode 107a. .

이어, 상기 제 2 기판(120) 상에, 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층을 형성하고, 화소 영역을 포함한 영역에 대응하여 컬러 필터층을 형성하고, 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 전면에 오버코트층을 형성한 다.Subsequently, a black matrix layer is formed on the second substrate 120 to correspond to an area except the pixel area, a color filter layer is formed to correspond to an area including the pixel area, and includes the black matrix layer and the color filter layer. An overcoat layer is formed on the front surface.

이어, 상기 제 1 기판(110) 혹은 제 2 기판(120) 상에 액정(미도시)을 적하하고, 액정이 적하되지 않은 기판(110 또는 120)을 반전시킨 후, 상기 제 1, 제 2 기판(110, 120)을 합착한다.Subsequently, a liquid crystal (not shown) is dropped on the first substrate 110 or the second substrate 120, the substrate 110 or 120 on which the liquid crystal is not dropped is inverted, and the first and second substrates are then inverted. (110, 120) is bonded.

이상과 같은 본 발명의 액정 표시 장치의 제조 방법은 4 마스크 공정으로 박막 트랜지스터 어레이를 제조하는 제조에 관한 것이며, 박막 트랜지스터의 채널 영역을 정의하기 부위에 대응하여, 반도체층 물질층 및 데이터 라인 형성용 금속층을 패터닝하기 위한 마스크의 형상을 반투과부로 할 때, 동시에 게이트 패드측에 대응되는 마스크의 형상 또한, 반투과부로 하여 채널 영역과 게이트 패드측의 반도체층이 동시에 형성되도록 한다. 이는, 공정의 부가 없이, 마스크의 형상만을 변경하여, 달성할 수 있는 것으로, 공정을 부가하지 않고, 표시 품위를 향상시킬 수 있다.The manufacturing method of the liquid crystal display device of the present invention as described above relates to manufacturing a thin film transistor array in a four mask process, and for forming a semiconductor layer material layer and a data line corresponding to a portion defining a channel region of the thin film transistor. When the shape of the mask for patterning the metal layer is a semi-transmissive portion, the shape of the mask corresponding to the gate pad side is also the semi-transmissive portion so that the channel region and the semiconductor layer on the gate pad side are formed simultaneously. This can be achieved by changing only the shape of the mask without adding a step, and can improve display quality without adding a step.

따라서, 게이트 패드측과 소오스 패드측에 모두 반도체층을 형성하여, 패드부의 반도체층 유무에 의해 유발되는 셀 갭 차에 의해 나타나는 빛샘 현상을 방지할 수 있다. Therefore, by forming a semiconductor layer on both the gate pad side and the source pad side, it is possible to prevent the light leakage phenomenon caused by the cell gap difference caused by the presence or absence of the semiconductor layer in the pad portion.

상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above and a method of manufacturing the same have the following effects.

게이트 패드측과 데이터 패드측에서 제 1 기판(하부 기판) 상에 형성되는 물질층의 성분과 수를 거의 일치시켜, 단차로 인해 셀 갭 차이로 유발되는 빛샘을 방 지할 수 있다. 이러한 영역별 빛샘 차이를 최소화하는 것은 사용자가 느낄 수 있는 표시 품위를 향상시킬 수 있고, 궁극적으로는 수율을 향상시킬 수 있게 된다.By matching the number and the number of components of the material layer formed on the first substrate (lower substrate) on the gate pad side and the data pad side, it is possible to prevent light leakage caused by the cell gap difference due to the step. Minimizing such light leakage by area may improve display quality that a user can feel and ultimately improve yield.

이는, 공정의 부가 없이, 마스크의 형상만을 변경하여, 달성할 수 있는 것으로, 공정을 부가하지 않고, 표시 품위를 향상시킬 수 있다.This can be achieved by changing only the shape of the mask without adding a step, and can improve display quality without adding a step.

Claims (14)

서로 대향되어 중앙 영역에 표시 영역과, 외곽 영역에 비표시 영역이 형성된 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other and having a display area in a central area and a non-display area in an outer area; 상기 제 1 기판 상에 서로 교차하여 화소 영역을 갖도록 형성된 게이트 라인 및 데이터 라인;A gate line and a data line formed on the first substrate to have a pixel area crossing each other; 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드;A gate pad connected to one side of the gate line and formed in a non-display area on the first substrate; 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드;A data pad connected to one side of the data line and formed in a non-display area on the first substrate; 상기 제 1 기판 상에 상기 게이트 라인과 게이트 패드를 덮으며 형성된 게이트 절연막;A gate insulating layer formed on the first substrate to cover the gate line and the gate pad; 상기 게이트 패드 상부의 상기 게이트 절연막 상과, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 각각 형성된 제 1 반도체층;A first semiconductor layer formed on the gate insulating film above the gate pad and on the gate insulating film below the data line and the data pad; 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 형성된 보호막; 및A passivation layer formed over the first semiconductor layer on the gate pad and on the data line and the data pad; And 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a liquid crystal layer filled between the first and second substrates. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된 것을 특징으로 하는 액정 표시 장치.And a thin film transistor further formed at an intersection of the gate line and the data line. 제 2항에 있어서,3. The method of claim 2, 상기 박막 트랜지스터는The thin film transistor is 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;A gate electrode protruding from the gate line; 상기 게이트 전극 상부에 형성된 제 2 반도체층; 및A second semiconductor layer formed on the gate electrode; And 상기 제 2 반도체층 상에 서로 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a source electrode and a drain electrode formed spaced apart from each other on the second semiconductor layer. 제 3항에 있어서,The method of claim 3, 상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.And the first semiconductor layer and the second semiconductor layer are formed on the same layer. 서로 대향되어 중앙 영역에 표시 영역과, 외곽 영역에 비표시 영역이 형성된 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other and having a display area in a central area and a non-display area in an outer area; 상기 제 1 기판 상에 서로 교차하여 화소 영역을 갖도록 형성된 게이트 라인 및 데이터 라인;A gate line and a data line formed on the first substrate to have a pixel area crossing each other; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 게이트 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 게이트 패드;A gate pad connected to one side of the gate line and formed in a non-display area on the first substrate; 상기 데이터 라인의 일측에 연결되어, 상기 제 1 기판 상의 비표시 영역에 형성된 데이터 패드;A data pad connected to one side of the data line and formed in a non-display area on the first substrate; 상기 게이트 라인과 게이트 패드를 덮으며 상기 제 1 기판 상에 형성된 게이트 절연막;A gate insulating layer covering the gate line and the gate pad and formed on the first substrate; 상기 게이트 패드 상부의 상기 게이트 절연막 상과, 상기 데이터 라인 및 상기 데이터 패드 하부의 상기 게이트 절연막 상에 각각 형성된 제 1 반도체층;A first semiconductor layer formed on the gate insulating film above the gate pad and on the gate insulating film below the data line and the data pad; 상기 게이트 패드 상의 제 1 반도체층 상부와, 상기 데이터 라인 및 상기 데이터 패드 상에 형성된 보호막; 및A passivation layer formed over the first semiconductor layer on the gate pad and on the data line and the data pad; And 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a liquid crystal layer filled between the first and second substrates. 제 5항에 있어서,6. The method of claim 5, 상기 박막 트랜지스터는The thin film transistor is 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;A gate electrode protruding from the gate line; 상기 게이트 전극 상부에 형성된 제 2 반도체층; 및A second semiconductor layer formed on the gate electrode; And 상기 제 2 반도체층 상에 서로 이격되어 형성된 소오스 전극 및 드레인 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a source electrode and a drain electrode formed spaced apart from each other on the second semiconductor layer. 제 6항에 있어서,The method according to claim 6, 상기 제 1 반도체층 및 상기 제 2 반도체층은 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.And the first semiconductor layer and the second semiconductor layer are formed on the same layer. 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 형성되는 제 1 기판을 준비하는 단계;Preparing a first substrate having a central portion as a display region and an outer portion of the display region as a non-display region; 상기 제 1 기판 상에 제 1 방향으로 형성되는 게이트 라인과 상기 게이트 라인과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계;Forming a gate pad on the non-display area connected to the gate line and the gate line formed in a first direction on the first substrate; 상기 게이트 라인 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the first substrate including the gate line and the gate pad; 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계;Depositing a semiconductor layer material layer and a metal layer on the entire surface of the first substrate including the gate insulating layer; 상기 금속층 상부에 감광막을 도포하는 단계;Applying a photoresist film on the metal layer; 상기 제 1 기판 상부에, 상기 게이트 패드에 상응하는 부위에 반투과부를 갖고, 상기 게이트 라인과 교차하는 제 2 방향의 라인형의 패턴이 투과부 또는 차광부로 선택적으로 형성된 마스크를 정렬시키는 단계;Aligning a mask on the first substrate, the mask having a transflective portion at a portion corresponding to the gate pad, wherein a line-shaped pattern in a second direction crossing the gate line is selectively formed as a transmissive portion or a light shielding portion; 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계;Forming a first photoresist pattern by first exposing and developing the photoresist using the mask; 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인 및 데이터 패드를 형성하는 단계;Forming a data line and a data pad by sequentially removing the metal layer and the semiconductor layer material layer of the portion from which the first photoresist pattern is removed using the first photoresist pattern; 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계;Thinning the first photoresist pattern to form a second photoresist pattern; 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상에 반도체층 패턴을 형성하는 단계;Selectively removing the metal layer using the second photoresist pattern as a mask to form a semiconductor layer pattern on the gate pad; 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부에 보호막을 형성하는 단계; 및Forming a passivation layer on the first substrate including the semiconductor layer pattern, the data line, and the data pad; And 상기 보호막 상부에 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a pixel electrode on the passivation layer. 제 8항에 있어서,9. The method of claim 8, 상기 감광막은 네거티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the photosensitive film is made of a negative photosensitive material. 제 9항에 있어서,10. The method of claim 9, 상기 제 2 방향의 라인형의 패턴은 투과부로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the line-shaped pattern in the second direction is formed by a transmissive portion. 제 8항에 있어서,9. The method of claim 8, 상기 감광막은 파지티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.And the photosensitive film is made of a positive photosensitive material. 제 11항에 있어서,12. The method of claim 11, 상기 제 2 방향의 라인형의 패턴은 차광부로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.The line-shaped pattern in the second direction is formed of a light shielding portion. 중앙부위가 표시 영역으로, 표시 영역의 외곽이 비표시 영역으로 형성되는 제 1 기판을 준비하는 단계;Preparing a first substrate having a central portion as a display region and an outer portion of the display region as a non-display region; 상기 제 1 기판의 표시 영역 상에 제 1 방향으로 형성되는 게이트 라인과, 상기 게이트 라인에서 돌출된 게이트 전극 및 상기 게이트 라인의 일측과 연결되어 상기 비표시 영역에 게이트 패드를 형성하는 단계;Forming a gate pad in the non-display area, the gate line being formed in a first direction on the display area of the first substrate, the gate electrode protruding from the gate line, and one side of the gate line; 상기 게이트 라인, 상기 게이트 전극 및 게이트 패드를 포함한 제 1 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the first substrate including the gate line, the gate electrode, and the gate pad; 상기 게이트 절연막을 포함한 제 1 기판 전면에 반도체층 물질층 및 금속층을 전면 증착하는 단계;Depositing a semiconductor layer material layer and a metal layer on the entire surface of the first substrate including the gate insulating layer; 상기 금속층 상부에 감광막을 도포하는 단계;Applying a photoresist film on the metal layer; 상기 제 1 기판 상부에 상기 게이트 패드와 상기 게이트 전극 상부 일부에 상응하는 부위에 반투과부를 갖고, 상기 게이트 라인과 교차하는 제 2 방향의 라인형의 제 1 패턴과 상기 라인형의 제 1 패턴과 연결되어 상기 게이트 전극 상부에 대응되어 형성된 제 2 패턴 및 상기 제 2 패턴과 이격된 제 3 패턴의 투과부를 갖는 마스크를 정렬시키는 단계;A first pattern having a semi-transmissive portion in a portion corresponding to the gate pad and an upper portion of the gate electrode on the first substrate, a first pattern of a line shape in a second direction crossing the gate line, and a first pattern of the line shape; Arranging a mask having a second pattern connected to an upper portion of the gate electrode and a transmission part having a third pattern spaced apart from the second pattern; 상기 마스크를 이용하여 상기 감광막을 1차 노광 및 현상하여 제 1 감광막 패턴을 형성하는 단계;Forming a first photoresist pattern by first exposing and developing the photoresist using the mask; 상기 제 1 감광막 패턴을 이용하여 상기 제 1 감광막 패턴이 제거된 부위의 금속층 및 반도체층 물질층을 차례로 제거하여 데이터 라인, 소오스 전극, 드레인 전극 및 상기 데이터 라인과 연결되는 데이터 패드를 형성하는 단계;Forming a data line connected to the data line, the source electrode, the drain electrode, and the data line by sequentially removing the metal layer and the semiconductor layer material layer of the portion where the first photoresist pattern is removed using the first photoresist pattern; 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계;Thinning the first photoresist pattern to form a second photoresist pattern; 상기 제 2 감광막 패턴을 마스크로 하여 상기 금속층을 선택적으로 제거하여 상기 게이트 패드 상에 반도체층 패턴 및 상기 소오스 전극과 드레인 전극 사이의 채널 영역을 형성하는 단계;Selectively removing the metal layer using the second photoresist pattern as a mask to form a semiconductor layer pattern and a channel region between the source electrode and the drain electrode on the gate pad; 상기 반도체층 패턴, 데이터 라인 및 데이터 패드를 포함한 제 1 기판 상부 전면에 보호막을 형성하는 단계; 및Forming a passivation layer on the entire upper surface of the first substrate including the semiconductor layer pattern, the data line, and the data pad; And 상기 보호막 상부에 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a pixel electrode on the passivation layer. 제 13항에 있어서,14. The method of claim 13, 상기 감광막은 네거티브 감광성 물질인 것을 특징으로 하는 액정 표시 장치의 제조 방법.The photosensitive film is a manufacturing method of a liquid crystal display device, characterized in that the negative photosensitive material.

Images