KR101177284B1 - 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법 - Google Patents

상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법 Download PDF

Info

Publication number
KR101177284B1
KR101177284B1 KR1020070005816A KR20070005816A KR101177284B1 KR 101177284 B1 KR101177284 B1 KR 101177284B1 KR 1020070005816 A KR1020070005816 A KR 1020070005816A KR 20070005816 A KR20070005816 A KR 20070005816A KR 101177284 B1 KR101177284 B1 KR 101177284B1
Authority
KR
South Korea
Prior art keywords
phase change
layer
material layer
change material
target
Prior art date
Application number
KR1020070005816A
Other languages
English (en)
Other versions
KR20080068282A (ko
Inventor
강윤선
노진서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070005816A priority Critical patent/KR101177284B1/ko
Priority to US12/000,379 priority patent/US7777213B2/en
Priority to JP2008006200A priority patent/JP2008177570A/ja
Priority to CNA2008100095364A priority patent/CN101226987A/zh
Publication of KR20080068282A publication Critical patent/KR20080068282A/ko
Priority to US12/801,936 priority patent/US7993963B2/en
Application granted granted Critical
Publication of KR101177284B1 publication Critical patent/KR101177284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623—Sulfides, selenides or tellurides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화 물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작 방법에 관해 개시되어 있다. 여기서, 본 발명은 인듐(In)을 포함하는 4성분 화합물층이고, 인듐 함량(a)이 15%≤a≤20%인 것을 특징으로 하는 상변화 물질층을 제공한다. 상기 상변화 물질층은 InaGebSbcTed층일 수 있다. 이때, b는 10%≤b≤15%, c는 20%≤c≤25%, d는 40%≤d≤55%일 수 있다.

Description

상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화 물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작 방법{Phase change material layer and method of manufacturing the same and phase change memory device comprising phase change material layer formed using the same and methods of manufacturing and operating phase change memory device}
도 1은 본 발명의 실시예에 의한 4성분 상변화 물질층을 나타낸 블록도이다.
도 2는 본 발명의 실시예에 의한 상변화 물질층의 형성 방법을 단계별로 나타낸 순서도이다.
도 3은 도 2의 형성 방법에서 코-스퍼터링 타겟(Co-Sputtering target)에 인가되는 RF 파워비에 따른 상변화 물질층에서의 인듐(In)과 게르마늄(Ge)의 조성비(In/Ge)의 변화를 나타낸 그래프이다.
도 4는 도 2의 형성 방법으로 형성된 상변화 물질층에서 상변화 물질층에 포함된 인듐의 함량에 따른 상기 상변화 물질층의 나머지 성분의 함량 변화를 나타낸 그래프이다.
도 5는 도 2의 형성 방법으로 형성한 후, 280℃에서 급속 열처리(Rapid Thermal Annealing)한 InGeSbTe층에 대한 엑스선 회절 패턴을 나타낸 그래프이다.
도 6 내지 도 9는 동일 조성을 갖되, 조성비가 다르고 도 2의 형성 방법으로 형성한 4종류의 InGeSbTe층에 대한 엑스선 회절 패턴을 급속 열처리 온도별로 구분하여 나타낸 그래프이다.
도 10은 도 2의 형성 방법으로 형성한 후, 390℃에서 급속 열처리한 InGeSbTe층에 대한 엑스선 회절 패턴을 나타낸 그래프이다.
도 11은 인듐의 함량을 다르게 하여 도 2의 형성 방법으로 형성한 InGeSbTe층들의 반사율대 온도 변화를 나타낸 그래프이다.
도 12는 인듐의 함량을 다르게 하여 도 2의 형성 방법으로 형성한 InGeSbTe층들의 측정신호세기대 온도 변화를 나타낸 그래프이다.
도 13은 본 발명의 실시예에 의한 상변화 메모리 소자의 단면도이다.
도 14 및 도 15는 도 13의 스토리지 노드의 변형예를 나타낸 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 41:제1 불순물 도핑영역(소오스 영역)
42:게이트 절연막 43:제2 불순물 도핑 영역(드레인 영역)
44:게이트 전극 46, 62:제1 및 제2 층간 절연층
50:도전성 플러그 60:하부전극
64:하부전극 콘택층 66:상변화층
68:상부전극 70:상부 절연층
h1, h2, h3:제1 내지 제3 콘택홀
P1, P1, P11..P44:피크
1. 발명의 분야
본 발명은 반도체 메모리 소자에 관한 것으로써, 보다 자세하게는 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화 물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작 방법에 관한 것이다.
2. 관련기술의 설명
차세대 불휘발성 메모리 소자의 하나인 상변화 메모리 소자(Phase change Random Access Memory)(이하, PRAM)의 특징은 데이터가 저장되는 스토리지 노드에 상변화 물질층이 포함되어 있다는 것이다.
상변화 물질층은 결정 상태와 비정질 상태을 갖는데, 상기 두 상태는 가역적이다. 상변화 물질층이 결정 상태일 때, 상변화 물질층의 저항은 상변화 물질층이 비정질 상태일 때보다 낮다.
PRAM은 이와 같이 상변화 물질층의 상(phase)의 상태에 따라 상변화 물질층의 저항이 다른 특성을 이용하여 데이터를 기록하는 메모리 소자이다.
상변화 물질층이 결정 상태에서 비정질 상태로 변화하는 제1 온도(녹는점)는 비정질 상태에서 결정 상태로 변화하는 제2 온도(결정화 온도)보다 높다.
PRAM의 동작에서 상변화 물질층에 전류가 흐르면 상변화 물질층에 주울열이 발생된다. 상변화 물질층에서 발생되는 주울열에 의해 상변화 물질층의 온도는 상기 제1 온도 또는 상기 제2 온도가 될 수 있다.
PRAM의 동작에서 상변화 물질층에 제1 전류를 흐르게 하여 상기 상변화 물질층의 온도가 상기 제1 온도가 될 때, 상기 제1 전류를 리세트 전류(reset current)라 한다. 그리고 상변화 물질층에 제2 전류를 흐르게 하여 상기 상변화 물질층의 온도가 상기 제2 온도가 될 때, 상기 제2 전류를 세트 전류(set current)라 한다.
PRAM의 동작에서 상변화 물질층에 주울열을 발생시키는 전류는 스위칭 소자를 통해서 상변화 물질층으로 흐른다. 그러므로 PRAM의 동작에서 상변화 물질층에 흐르는 전류는 스위칭 소자가 견딜 수 있는 전류보다 클 수 없다.
PRAM이 추구하는 바의 하나는 다른 메모리 소자와 마찬가지로 집적도를 높이는 것이다. PRAM의 집적도를 높이는 방법의 하나는 스위칭 소자의 사이즈를 줄이는 것이다. PRAM에서 스위칭 소자, 예컨대 트랜지스터의 사이즈가 줄어들 경우, 상기 트랜지스터가 견딜 수 있는 전류의 크기도 낮아진다. 이것은 상변화 물질층에 흐르게 할 수 있는 최대 전류도 낮아짐을 의미한다. 그러므로 PRAM의 집적도를 높이기 위해서 상변화 물질층의 리세트 전류를 낮출 수 있어야 한다.
현재 상변화 물질층으로 GST(Ge2Sb2Te5)층이 널리 이용되고 있다. GST층의 녹는점은 620℃ 정도로 높기 때문에, GST층의 온도를 620℃로 높이기 위해 상당히 큰 리세트 전류가 필요하다. 그러므로 GST층을 상변화 물질층으로 사용하는 현재의 PRAM(이하, 종래 PRAM)에서 스위칭 소자의 사이즈를 줄일 경우, 스위칭 소자가 GST층의 온도를 620℃로 높이는데 필요한 상기 리세트 전류를 수용하기 어려울 수 있다. 따라서 상변화 물질층의 변경없이 종래 PRAM의 집적도를 높이기는 사실상 어렵다.
종래 PRAM에서 GST층의 녹는점은 620℃로 높은 반면, 그 결정화 온도는 160℃ 정도로 상대적으로 낮다. 따라서 종래 PRAM의 경우, PRAM을 이루는 단위 셀(cell)과 단위 셀 사이의 간섭(cell disturbance)이 있을 수 있고, 또한 리텐션(Retention)이나 IR 리플로우(reflow) 특성이 취약할 수 있다.
본 발명이 이루고자 하는 제1 기술적 과제는 상술한 종래 PRAM의 문제점을 개선하기 위한 것으로서, GST층보다 결정화 온도(Tc)는 높고, 녹는점(Tm)은 낮으면서 열적 및 구조적으로 안정한 상변화 물질층을 제공함에 있다.
본 발명이 이루고자 하는 제2 기술적 과제는 이러한 상변화 물질층의 제조 방법을 제공함에 있다.
본 발명이 이루고자 하는 제3 기술적 과제는 이 방법으로 형성한 상변화 물질층을 포함하는 상변화 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 제4 기술적 과제는 이러한 상변화 메모리 소자의 제조 방법을 제공함에 있다.
본 발명이 이루고자 하는 제5 기술적 과제를 그러한 상변화 메모리 소자의 동작 방법을 제공함에 있다.
상기 제1 기술적 과제를 달성하기 위하여, 본 발명은 인듐(In)을 포함하는 4성분 화합물층이고, 인듐 함량(a)이 15%≤a≤20%인 것을 특징으로 하는 상변화 물질층을 제공한다.
본 발명의 실시예에 의하면, 상기 상변화층은 InaGebSbcTed층일 수 있다. 여기서, b는 10%≤b≤15%, c는 20%≤c≤25%, d는 40%≤d≤55%이다.
상기 제2 기술적 과제를 달성하기 위하여, 본 발명은 스퍼터링 방식의 상변화 물질층 증착용 반응챔버에 제1 및 제2 타겟으로 이루어진 코-스퍼터링 타겟을 준비하는 단계, 상기 반응챔버에 상기 상변화 물질층이 형성될 기판을 로딩하는 단계 및 상기 제1 및 제2 타겟에 각각 제1 및 제2 RF 파워를 인가하는 단계를 포함하는 것을 특징으로 하는 상변화 물질층의 형성 방법을 제공한다.
이 형성 방법에서 상기 제1 타겟은 Ge-Sb-Te계열 타겟일 수 있는데, 예를 들면 Ge2Sb2Te5 타겟일 수 있다. 그리고 상기 제2 타겟은 In-Sb-Te계열 타겟, In-Sb계열 타겟, In-Te계열 타겟 및 In 타겟 중 어느 하나일 수 있다. 상기 제2 타겟이 In-Sb-Te 계열 타겟일 때, 상기 제2 타겟은 In3Sb1Te2 타겟일 수 있다.
상기 제1 및 제2 RF 파워를 인가하는 단계에서 상기 제1 및 제2 RF 파워의 세기를 다르게 인가할 수 있다.
상기 상변화 물질층은 IGST층이되, 인듐의 함량(a)은 15%≤a≤20%일 수 있다.
상기 제3 기술적 과제를 달성하기 위하여, 본 발명은 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자에 있어서, 상기 스토리지 노드는 상기 제1 기술적 과제를 달성하기 위해 제공한 상변화 물질층을 포함하는 것을 특징으로 하는 상변화 메모리 소자를 제공한다.
상기 제4 기술적 과제를 달성하기 위하여, 본 발명은 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자의 제조 방법에 있어서, 상기 상변화 물질층은 상기 상변화 물질층이 형성될 하부 구조물을 기판으로 하여 상기 제2 기술적 과제를 달성하기 위해 제공한 상변화 물질층 형성방법으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법을 제공한다.
이때, 상기 제1 및 제2 타겟은 상술한 바와 같을 수 있다. 또한, 상기 제1 및 제2 RF 파워를 인가하는 단계에서 상기 제1 및 제2 RF 파워의 세기를 다르게 인가할 수 있다. 또한, 상기 상변화 물질층은 IGST층이되, 인듐의 함량(a)은 15%≤a≤20%일 수 있다.
상기 제5 기술적 과제를 달성하기 위하여, 본 발명은 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자의 동작 방법에 있어서, 상기 스위칭 소자를 온(ON) 상태로 유지하는 단계 및 상기 스토리지 노드에 동작 전압을 인가하는 단계를 포함하되, 상기 상변화 물질층은 인듐 함량(a)이 15%≤a≤20%인 InaGebSbcTed층인 것을 특징으로 하는 상변화 메모리 소자의 동작 방법을 제공한다. 여기서, b는 10%≤b≤15%, c는 20%≤c≤25%, d는 40%≤d≤55%일 수 있다.
상기 동작 전압은 데이터 쓰기 전압, 읽기 전압 및 소거 전압 중 어느 하나일 수 있다.
이러한 본 발명을 이용하면, 상변화 메모리 소자에서 상변화 물질층은 열적 및 구조적으로 안정하고 녹는점은 낮고 결정화 온도는 높은 바, 상변화 메모리 소자의 집적도를 높일 수 있으며, 단위 셀 사이의 간섭이나 리텐션 또는 IR 리플로우 특성이 취약해지는 것을 방지할 수 있다.
이하, 본 발명의 실시예에 의한 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화 물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 상변화 물질층에 대해 설명한다.
도 1을 참조하면, 본 발명의 실시예에 의한 상변화 물질층(10)은 4성분 화합물층으로서, 예를 들면 InaGebSbcTed층(이하, IGST층)일 수 있다. 상기 InaGebSbcTed층에서 인듐(In)의 함량(a)은 0<a≤0.5(0<a≤50%)이되, 바람직하게는 0.15≤a≤0.2(15%≤a≤20%)이다. 그리고 게르마늄(Ge) 함량(b)은 0<b≤0.25(0<b≤25%)이되, 바람직하게는 0.1≤b≤0.15(10%≤b≤15%)이다. 또한 안티몬(Sb) 함량(c)은 0.15≤c≤0.25(15%≤c≤25%)이되, 바람직하게는 0.2≤c≤0.25(20%≤c≤25%)이다. 또한 텔루르(Te) 함량(d)은 0.3≤d≤0.6(30%≤d≤60%)이되, 바람직하게는 0.45≤d≤0.5(45%≤d≤50%)이다.
다음, 이러한 상변화 물질층의 형성 방법에 대해 설명한다.
도 2를 참조하면, 제1 단계(S1)는 반응챔버에 코-스퍼터링 타겟(co- sputtering target)을 준비하는 단계이다.
상기 반응챔버는 스퍼터링 증착 방식으로 물질 증착이 이루어지는 반응챔버일 수 있다. 상기 코-스퍼터링 타겟은 제1 및 제2 타겟을 포함할 수 있다. 상기 제1 타겟은 Ge-Sb-Te계열 타겟일 수 있는데, 예를 들면 GST(Ge2Sb2Te5) 타겟일 수 있다. 그리고 상기 제2 타겟은 In-Sb-Te계열 타겟, In-Sb계열 타겟, In-Te계열 타겟 및 In 타겟 중 어느 하나일 수 있다. 상기 제2 타겟이 In-Sb-Te 계열일 때, 상기 제2 타겟은 IST(In3Sb1Te2) 타겟일 수 있다. 상기 제1 및 제2 타겟은 로딩될 기판보다 높은 위치에 위치시킨다.
제2 단계(S2)는 코-스퍼터링 타겟이 준비된 상기 반응챔버에 상변화 물질층이 적층될 기판을 로딩하는 단계이다.
상기 기판은 반도체 기판일 수 있다. 또한 상기 기판은 적층물이 형성된 반도체 기판일 수 있다. 이때, 상기 적층물은 반도체 소자, 예를 들면 스위칭 소자 혹은 다이오드와 절연층 등을 포함할 수 있다.
제3 단계(S3)는 준비된 코-스퍼터링 타겟에 각각 RF 파워를 인가하여 상기 로딩된 기판 상에 상변화 물질층을 형성하는 단계이다.
제3 단계(S3)에서 형성되는 상기 상변화 물질층은 상술한 IGST층일 수 있다. 상기 IGST층의 각 성분의 함량의 조절은 상기 제1 및 제2 타겟에 인가되는 RF 파워를 조절하여 이룰 수 있다. 예를 들면, 상기 제1 및 제2 타겟에 인가되는 RF 파워를 조절하여 상기 IGST층의 인듐(In) 함량(a)을 0.15≤a≤0.20으로 조절할 수 있다.
도 3은 상술한 상변화 물질층 형성방법에서 상기 제1 및 제2 타겟에 인가하는 RF 파워의 비(ratio)에 따른 상기 IGST층에서의 인듐과 게르마늄의 조성비(In/Ge)의 변화를 보여준다.
도 3을 참조하면, 상기 제1 타겟(GST)에 제1 RF 파워(RF1)를 인가하고, 상기 제2 타겟(IST)에 제2 RF파워(RF2)를 인가할 때, RF2/RF1이 증가할수록 In/Ge 조성비가 증가하는 것을 알 수 있다. RF2/RF1과 In/Ge 조성비 사이에 2차 함수 관계가 성립한다. 이러한 결과는 RF2/RF1을 변화시켜 상기 IGST층의 In/Ge 조성비를 용이하게 조절할 수 있음을 의미한다.
도 4는 상술한 상변화 물질층 형성 방법으로 형성되는 IGST층에서 인듐의 함량에 따른 상기 IGST층의 다른 성분(Ge, Sb, Te)의 함량 변화를 보여준다.
도 4를 참조하면, 인듐 함량의 변화에 따라 게르마늄(Ge)과 안티몬(Sb) 함량은 직선적으로 변화한다. 그리고 게르마늄 함량의 변화 폭이 안티몬 함량 변화 폭보다 빠르다. 텔루르(Te)의 변화는 3차 함수로 표현될 수 있다.
도 3 및 도 4의 결과로부터 RF2/RF1을 조절하여 원하는 조성을 갖는 IGST층을 용이하게 형성할 수 있음을 알 수 있다. 또한, RF2/RF1을 조절하여 GST층과 IST층을 형성할 수도 있음을 알 수 있다. 결국, RF2/RF1을 조절함으로써, GST층, IST층 및 IGST층을 용이하게 형성할 수 있다.
본 발명자는 상술한 상변화 물질층의 형성방법으로 형성한 IGST층의 상(phase)이 인듐 함량 및 상기 IGST층 형성후 상기 IGST층의 결정화를 위해 실시되는 급속 열처리(RTA) 온도에 따라 어떻게 변화하는지를 확인하기 위한 실험을 실 시하였다.
<제1 실험예>
상변화 물질층의 형성방법으로 제1 내지 제8 IGST층을 형성하였다. 상기 제1 내지 제4 IGST층은 인듐과 게르마늄의 조성비(In/Ge)를 1보다 작게(In/Ge<1) 하였다. 상기 제1 내지 제4 IGST층의 인듐 함량은 각각 2.0%, 5.9%, 9.2% 및 12.5%이다. 상기 제5 내지 8 IGST층은 상기 조성비(In/Ge)를 1보다 크게(In/Ge>1) 하였다. 상기 제5 내지 제8 IGST층의 인듐 함량은 각각 17.3%, 25.7%, 34.6% 및 37.7%이다. 상기 제1 내지 제8 IGST층은 형성 후에 280℃에서 결정화를 위한 급속 열처리를 5분 동안 실시하였다. 상기 제1 내지 제8 IGST층과의 비교를 위해 제1 및 제2 GST층을 형성하였다. 상기 제1 및 제2 GST층은 각각 280℃와 250℃에서 급속 열처리를 5분 동안 실시하였다. 상기 급속 열처리는 모두 질소 분위기에서 실시하였다. 그리고 상기 제1 내지 제8 IGST층과 상기 제1 및 제2 GST층은 모두 상온에서 증착하였다.
도 5는 급속 열처리 된 상기 제1 내지 제8 IGST층과 상기 제1 및 제2 GST층에 대한 엑스선 회절 패턴을 보여준다.
도 5에서 제1 및 제2 그래프(G1, G2)는 상기 제1 및 제2 GST층에 대한 것이다. 그리고 제3 내지 제10 그래프(G3..G10)는 각각 상기 제1 내지 제18 IGST층에 대한 것이다. 제11 그래프(G11)는 FCC 결정구조를 갖는 IST층에 대한 것이다.
도 5의 제1 그래프(G1)는 280℃에서 급속 열처리된 GST층의 결정 구조가 HCP(Hexagonal Close-Packed)인 것을 나타낸다. 그리고 제2 그래프(G2)는 250℃에 서 급속 열처리된 GST층의 결정 구조는 FCC(Face Centered Cubic)인 것을 나타낸다.
제3 내지 제10 그래프(G3..G10)들을 제1 및 제2 그래프(G1, G2)와 비교하면, 상술한 방법으로 형성된 제1 내지 제8 IGST층의 결정 구조는 모두 FCC인 것을 알 수 있다.
도 5의 결과로부터 상술한 본 발명의 상변화 물질층 형성 방법으로 형성하고, 형성 후에 280℃에서 결정화를 위한 급속 열처리를 실시한 IGST층의 경우, 모두 단일 상이고, 인듐 함량 증가에 따라 다른 상(phase)은 관측되지 않는 것을 알 수 있다. 또한, 상기 IGST층에서는 박리(delamination)나 응집(agglormation)현상도 관찰되지 않았다.
한편, 도 5의 제6 내지 제10 그래프(G6..G10)에서 볼 수 있듯이 IGST층내의 인듐 함량이 증가하면서 엑스선 회절 패턴의 피크는 왼쪽으로 이동되면서(peak shift) 넓어지는 것을 볼 수 있는데, 이러한 결과는 원자반경이 큰 인듐이 원자반경이 작은 게르마늄 자리에 위치하면서 발생하는 IGST층 내의 응력(stress or strain)에 기인하는 것으로 보인다.
<제2 실험예>
급속 열처리에 따른 IGST층의 구조적 안정성을 확인하기 위한 실험이다.
구체적으로, 상술한 본 발명의 상변화 물질층 형성방법으로 제9 내지 제12 IGST층을 형성하였다. 상기 제9 IGST층에서 인듐과 게르마늄의 함량이 각각 12.5% 및 16.2%이다. 그리고 상기 제10 IGST층에서 인듐과 게르마늄의 함량은 각각 17.3% 및 13.1%이다. 또한 상기 제11 IGST층에서 인듐과 게르마늄의 함량은 각각 19.9% 및 11.2%이다. 또한 상기 제12 IGST층에서 인듐과 게르마늄의 함량은 25.7% 및 8.0%이다.
상기 제9 내지 제12 IGST층에 대한 급속 열처리는 질소 분위기에서 5분 동안 실시하였다. 이때, 각 IGST층에 대한 상기 급속 열처리 온도는 250℃, 280℃, 300℃ 또는 320℃로 하였다.
도 6 내지 도 9는 각각 상기 제9 내지 제12 IGST층에 대한 엑스선 회절 패턴을 보여준다.
도 6 내지 도 9를 참조하면, 상기 제9 내지 제12 IGST층 모두 급속 열처리 온도가 250℃일 때 비정질인 것을 알 수 있다. 그러나 급속 열처리 온도가 280℃, 300℃ 또는 320℃일 때, 상기 제9 내지 제12 IGST층은 모두 결정 구조를 갖는 것을 알 수 있다. 그리고 급속 열처리 온도가 280℃, 300℃ 또는 320℃일 때, 상대적으로 인듐 함량이 적은 상기 제9 내지 제11 IGST층의 결정 구조는 모두 FCC로서 단일 상인 것을 알 수 있다(도 6-8). 반면, 상기 제9 내지 제11 IGST층보다 상대적으로 인듐 함량이 많은 제12 IGST층의 경우, 42°와 48°부근의 회절각(2θ)에서 상기 제9 내지 제11 IGST층에서 볼 수 없는 새로운 피크들(P1,P2)을 볼 수 있다(도 9). 새로운 피크들(P1, P2) 인듐의 함량이 증감함에 따라 상기 제12 IGST층 내에 형성되는 다른 화합물, 예를 들면 InxSby, InxTey 등에 기인한다.
도 6 내지 도 9의 결과로부터 인듐 함량이 20%일 때까지는 IGST층의 상(phase)은 단일 상으로 유지됨을 알 수 있다.
<제3 실험예>
320℃보다 높은 급속 열처리 온도에서 본 발명의 IGST층의 구조적 안정성을 확인하기 위한 것이다.
구체적으로, 상술한 상변화 물질층의 형성 방법에 따라 제13 내지 제17 IGST층을 형성하였고, 비교를 위해 제3 GST층을 형성하였다. 상기 제13 내지 제17 IGST층의 인듐 함량은 각각 12.5%, 17.3%, 25.7%, 34.6% 및 37.7%로 하였다. 또한 상기 제13 내지 제17 IGST층과 상기 제3 GST층은 형성 후에 390℃와 질소 분위기에서 5분 동안 급속 열처리 하였다.
도 10은 상기 제3 GST층과 상기 제13 내지 제17 IGST층에 대한 엑스선 회절 패턴을 보여준다.
도 10의 제1 그래프(10G1)는 상기 제3 GST층의 결정구조가 HCP인 것을 나타낸다. 그리고 제2 및 제3 그래프(10G2, 10G3)를 참조하면, 인듐 함량이 25%이하인 상기 제13 및 제14 IGST층의 경우, 결정구조가 HCP로 단일 상인 것을 알 수 있다. 그러나 제4 및 제5 그래프(10G4, 10G5)를 참조하면, 인듐 함량이 25%가 넘은 상기 제15 및 제16 IGST층의 경우, 엑스선 회절 패턴에 새로운 피크들(p11..p44)이 나타나는 것을 볼 수 있다. 이러한 새로운 피크들(p11..p44)은 HCP 결정구조를 갖는 IGST외에 다른 화합물들, 예를 들면 상기한 InxSby, InxTey이 생성되기 때문인 것으로 여겨진다. 또한 제6 그래프(10G6)를 참조하면, 인듐 함량이 35%보다 많은 제17 IGST층의 경우, 급속 열처리 후에 IGST층의 박리 및 응집 현상도 나타남을 알 수 있다.
도 5 내지 도 10에 도시한 본 발명의 IGST층에 대한 구조적 안정성 분석 결과, 본 발명으로 형성된 IGST층의 경우, 인듐 함량(a)이 0<a≤25%일 때, 단일 상을 유지하는 등 열적 및 구조적 안정성이 우수함을 알 수 있다.
다음, 본 발명자는 상술한 본 발명의 형성 방법으로 형성한 IGST층의 결정화 온도(Tc)를 알기 위해 상기 IGST층에 대한 반사율 측정 실험을 실시하였다.
이번 실험은 인듐 함량을 다르게 한 복수의 IGST층을 대상으로 실시하였다. 그리고 선택된 어느 한 IGST층에 대해서 측정 온도를 100℃에서 400℃까지 변화시키면서 반사율을 측정하였다.
도 11은 상기 반사율 측정 실험의 결과를 보여준다.
도 11에서 제1 및 제10 그래프(11G1, 11G10)는 각각 GST층과 IST층에 대한 반사율 측정 결과를 보여준다. 그리고 제2 내지 제9 그래프(11G2..11G9)는 인듐 함량이 각각 2.0%, 5.9%, 9.2%, 12.5%, 17.3%, 19.9%, 25.7% 및 34.6%인 제18 내지 제25 IGST층에 대한 것이다. 제1 내지 제10 그래프(11G1..11G10)에서 반사율이 급격히 증가하는 부분은 해당 그래프에 대응되는 상변화 물질층의 결정화 온도(Tc)를 나타낸다. 예를 들면, 제1 그래프(11G1)를 보면, 160℃ 정도에서 반사율이 급격히 증가하는 것을 볼 수 있다. 따라서 제1 그래프(11G1)로부터 GST층의 결정화 온도는 160℃인 것을 알 수 있다.
도 11의 제2 내지 제9 그래프들(11G2..11G9)을 참조하면, 인듐 함량이 증가할수록 IGST층의 결정화 온도는 GST층의 결정화 온도보다 높아지는 것을 알 수 있 다. 특히, 열적 및 구조적으로 안정한 인듐 함량(a)이 0<a≤25%인 IGST층의 경우(제2 내지 제7 그래프(11G2..11G7)), 비정질 상태-결정상태의 구분이 명확하고 결정화 온도도 증가함을 알 수 있다. 제7 그래프(11G7)를 참조하면, IGST층의 인듐 함량이 19.9%일 때, 결정화 온도는 250℃ 이상인데, 이 온도는 종래의 GST층의 결정화 온도인 160℃보다 56%(90℃) 높은 온도이다.
다음, 본 발명자는 인듐 함량에 따른 IGST층의 녹는점 변화를 알기 위해 엘립소미터(Ellipsometer)를 이용하여 검출신호세기를 측정하였다.
이 측정에서 검출신호세기는 본 발명에 의한 형성방법으로 형성한 복수의 IGST층을 대상으로 실시하였다. 그리고 상기 측정은 선택된 어느 한 IGST층에 대해 온도를 500℃에서 650℃로 변화시키면서 실시하였다.
도 12는 이러한 측정 결과를 보여준다.
도 12에서 제7 그래프(12G7)는 IST층에 대한 검출신호세기 측정 결과를 나타낸다. 그리고 제1 내지 제6 그래프(12G1..12G6)는 인듐 함량이 각각 2.0%, 5.9%, 17.3%, 19.9%, 25.7% 및 34.6%인 IGST층에 대한 것이다.
제1 내지 제7 그래프(12G1..12G7)에서 검출신호세기가 급격히 떨어진 부분은 해당 그래프에 대응하는 상변화 물질층의 녹는점을 나타낸다. 예를 들면, 제7 그래프(12G7)에서 검출신호세기가 급격히 떨어진 부분은 540℃에서 나타난다. 따라서 제7 그래프(12G7)에 대응되는 IST층의 녹는점(Tm)은 540℃가 된다.
제1 내지 제6 그래프(12G1..12G6)를 참조하면, 인듐 함량이 증가할수록 IGST층의 녹는점은 낮아짐을 알 수 있는데, 특히 인듐 함량이 19.9%인 IGST층의 경우 (제4 그래프(G124)), IGST층의 녹는점은 570℃로 낮아짐을 알 수 있다. 이 온도는 GST층의 녹는점인 620℃보다 8%(50℃) 낮은 온도이다. 인듐 함량이 25.7%인 IGST층(제5 그래프(12G5))과 34.6%인 IGST층(제6 그래프(G126))의 경우, 녹는점이 570℃보다 높지만, 600℃보다는 낮은 것을 알 수 있다.
다음에는 상술한 상변화 물질층 형성 방법으로 형성된 상변화 물질층을 포함하는 상변화 메모리 소자를 도 13을 참조하여 설명한다.
도 13을 참조하면, 기판(40)에 제1 및 제2 불순물 도핑 영역(41, 43)이 주어진 간격으로 존재한다. 제1 및 제2 불순물 도핑 영역(41, 43)은, 예를 들면 n형 불순물이 도핑된 영역이다. 기판(40)은 제1 및 제2 불순물 도핑 영역(41, 43)에 도핑된 불순물과 반대되는 타입의 불순물이 주입된 기판으로써, 예를 들면 p형 실리콘 기판일 수 있다. 제1 및 제2 불순물 도핑 영역(41, 43)은 다양한 형태를 가질 수 있다. 제1 및 제2 불순물 도핑 영역(41, 43) 중 하나, 예를 들면 제1 불순물 도핑 영역(41)은 소오스 영역이고, 나머지 영역은 드레인 영역이다. 제1 및 제2 불순물 도핑 영역(41, 43)사이의 기판(40) 상에 게이트 절연막(42) 및 게이트 전극(44)이 순차적으로 적층되어 있다. 기판(40)과 제1 및 제2 불순물 도핑 영역(41, 43)과 게이트 전극(44)은 전계 효과 트랜지스터(이하, 트랜지스터)(T)를 구성한다.
계속해서, 트랜지스터(T)가 형성된 기판(40) 상에 트랜지스터(T)를 덮는 제1 층간 절연층(46)이 존재한다. 제1 층간 절연층(46)에 제1 불순물 도핑 영역(41)이 노출되는 콘택홀(h1)이 형성되어 있다. 콘택홀(h1)은 제1 불순물 도핑 영역(41) 대신, 제2 불순물 도핑 영역(43)이 노출되는 위치에 형성될 수도 있다. 콘택홀(h1)은 도전성 플러그(50)로 채워져 있다. 제1 층간 절연층(46) 상에 도전성 플러그(50)의 노출된 상부면을 덮는 하부전극(60)이 존재한다. 하부 전극(60)은 패드 역할도 겸한다. 하부전극(60)은, 예를 들면 TiN 전극 혹은 TiAlN전극일 수 있는데, 이와 다른 물질로 된 전극일 수 있다. 제1 층간 절연층(46) 상에 하부전극(60)을 덮는 제2 층간 절연층(62)이 존재한다. 제2 층간 절연층(62)은 제1 층간 절연층(46)과 동일한 절연층일 수 있다. 제2 층간 절연층(62)에 하부전극(60)의 상부면이 노출되는 비어홀(h2)이 형성되어 있다. 비어홀(h2)은 하부전극 콘택층(64)으로 채워져 있다. 하부전극 콘택층(64)은 하부전극(60)과 동일한 물질일 수 있다. 제2 층간 절연층(62) 상에 하부전극 콘택층(64)의 노출된 상부면을 덮는 상변화층(66)이 존재한다. 상변화층(66)은 4성분 화합물층으로서, 예를 들면 IGST층일 수 있다. 상변화층(66)이 IGST층일 때, 상변화층(66)의 인듐 함량(a)은 0<a≤50%일 수 있으나, 바람직하게는 15%≤a≤20%일 수 있다. 또한 게르마늄(Ge) 함량(b)은 0<b≤25%이되, 바람직하게는 10%≤b≤15%일 수 있다. 또한 안티몬(Sb) 함량(c)은 15%≤c≤25%이되, 바람직하게는 20%≤c≤25%일 수 있다. 또한 텔루르(Te) 함량(d)은 30%≤d≤60%이되, 바람직하게는 45%≤d≤50%일 수 있다.
이러한 상변화층(66) 상에 상부전극(68)이 형성되어 있다. 상부전극(68)과 상변화층(66) 및 하부전극 콘택층(64)은 스토리지 노드를 이루는데, 상기 스토리지 노드의 형태는 다양하게 변형할 수 있다. 예를 들면, 상기 스토리지 노드는 도 14에 도시한 바와 같은 형태로 변형될 수 있다.
도 14를 참조하면, 제2 층간 절연층(62) 상에 하부전극 콘택층(64)이 노출되 는 제3 콘택홀(h3)을 포함하는 상부 절연층(70)이 존재할 수 있다. 제3 콘택홀(h3)은 상변화층(66)으로 채워져 있다. 상부 절연층(70) 상에 상변화층(66)을 덮는 상부전극(68)이 존재한다.
또한, 상기 스토리지 노드는 도 15에 도시한 바와 같은 형태로 변형될 수 있다. 도 15에 도시한 변형된 스토리지 노드는 도 14에 도시한 스토리지 노드에서 상변화층(66)이 제3 콘택홀(h3) 둘레의 상부 절연층(70) 상으로 확장된 경우이다.
또한, 도 13 내지 도 15에서 하부전극 콘택층(64)도 상변화 물질층일 수 있다. 또한, 상부전극(68)과 상변화층(66) 사이에 부착층 및/또는 확산 방지막(미도시)이 더 구비될 수 있다.
다음에는 도 13에 도시한 상변화 메모리 소자의 제조 방법에 대해 설명한다.
도 13을 참조하면, 제2 층간 절연층(62)의 제2 콘택홀(h2)에 하부전극 콘택홀(64)을 채우는 단계까지는 통상의 방법에 따라 형성할 수 있다. 이후, 제2 층간 절연층(62) 상에 하부전극 콘택층(64)을 덮는 상변화층(66)을 형성한다. 상변화층(66)은 4성분 화합물층으로 형성할 수 있는데, 예를 들면 IGST층으로 형성할 수 있다. 이때, 상기 IGST층은 하부전극 콘택층(64)이 형성된 결과물을 기판으로 하여 도 2에서 설명한 바와 같은 방법으로 형성할 수 있다.
이와 같이 상변화층(66)을 형성한 다음, 상변화층(66) 상에 상부전극(68)을 형성한다. 상부전극(6)과 상변화층(66) 사이에 부착층 및/또는 확산 방지막을 더 형성할 수 있다.
상변화층(66)을 형성하는 단계에서 상변화층(66)은 도 14에 도시한 바와 같 이 상부 절연층(70)의 제3 콘택홀(h3)을 채우도록 형성할 수 있다. 또한 도 15에 도시한 바와 같이 상변화층(66)을 상부 절연층(70) 상으로 확장하여 형성할 수도 있다.
다음에는 본 발명의 실시예에 의한 상변화 메모리 소자의 동작 방법을 도 13을 참조하여 설명한다.
도 13을 참조하면, 트랜지스터(T)를 온(ON) 상태로 유지한다. 이후, 상부전극(68)과 제2 불순물 영역(43) 사이에 소정의 동작 전압을 인가한다. 상기 동작 전압은 상변화층(66)에 데이터를 기록하기 위한 쓰기 전압일 수 있다. 상기 동작 전압으로 인해 상변화층(66)에 리세트 전류가 인가되어 상변화층(66)에 비정질 영역이 형성되었을 때, 상변화층(66)에 데이터 "1"이 기록한 것으로 간주한다. 상기 리세트 전류는 1mA보다 작을 수 있다.
또한, 상기 동작 전압은 상변화층(66)에 기록된 데이터를 읽기 위한 읽기 전압일 수 있다. 상기 동작 전압이 읽기 전압일 때, 상변화층(66)의 저항을 측정한 후, 기준 저항과 비교하는 과정을 진행할 수 있다. 비교 결과, 측정된 저항이 상기 기준 저항보다 낮으면, 상변화층(66)은 결정 상태이고, 상변화층(66)으로부터 데이터 "0"을 읽은 것으로 판단한다. 반대로, 상기 측정된 저항이 상기 기준 저항보다 높으면, 상변화층(66)은 비정질 상태이고, 상변화층(66)으로부터 데이터 "1"을 읽은 것으로 판단한다. 상기 측정된 저항과 기준 저항과의 비교 결과를 어떤 데이터로 판단할 것인지는 임의적일 수 있다.
또한, 상기 동작 전압은 상변화층(66)에 기록된 데이터를 소거하기 위한 소 거 전압일 수 있다. 상기 동작 전압이 소거 전압일 때, 상변화층(66)에는 세트 전류가 인가된다. 이 결과, 상변화층(66)의 비정질 영역은 결정 영역으로 변화되는 바, 상변화층(66)의 전체 영역은 결정 상태로 된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상변화층(66)은 본 발명의 IGST층으로 유지하면서 다른 부분을 변형할 수 있을 것이다. 예를 들면 트랜지스터를 PN 접합 다이오드로 대체할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 의한 상변화 메모리 소자에서 스토리지 노드는 상변화 물질층으로서 인듐을 15%~20%정도 포함하는 IGST층을 포함한다. 이러한 IGST층은 열적 및 구조적으로 안정할 뿐만 아니라 GST층에 비해 결정화 온도는 높고 녹는점은 낮은 특징을 갖고 있다. 따라서 본 발명을 이용하면 PRAM의 리세트 전류를 낮출 수 있으므로 집적도를 높일 수 있다. 그리고 결정화 온도를 높일 수 있으므로 PRAM의 단위 셀간 간섭이나 리텐션 또는 IR 리플로우 특성이 취약해지는 것을 방지할 수 있다.

Claims (15)

  1. 인듐(In)을 포함하는 4성분 화합물층은 InaGebSbcTed이고, 인듐 함량(a)이 15%≤a≤20%인 것을 특징으로 하는 상변화 물질층.
  2. 제 1 항에 있어서, 상기 InaGebSbcTed층은 게르마늄 함량(b)이 10%≤b≤15%, 안티몬 함량(c)이 20%≤c≤25%이고, 텔루르 함량(d)이 40%≤d≤55%인 것을 특징으로 하는 상변화 물질층.
  3. 스퍼터링 방식의 상변화 물질층 증착용 반응챔버에 제1 및 제2 타겟으로 이루어진 코-스퍼터링 타겟을 준비하는 단계;
    상기 반응챔버에 상기 상변화 물질층이 형성될 기판을 로딩하는 단계; 및
    상기 제1 및 제2 타겟에 각각 제1 및 제2 RF 파워를 인가하는 단계를 포함하 하며, 상기 상변화 물질층은 IGST층이되, 인듐의 함량(a)은 15%≤a≤20%인 것을 특징으로 하는 상변화 물질층의 형성방법.
  4. 제 3 항에 있어서, 상기 제1 타겟은 Ge-Sb-Te계열 타겟인 것을 특징으로 하는 상변화 물질층의 형성방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 제2 타겟은 In-Sb-Te계열 타겟, In-Sb 계열 타겟, In-Te계열 타겟 및 In 타겟 중 어느 하나인 것을 특징으로 하는 상변화 물질층의 형성방법.
  6. 제 3 항에 있어서, 상기 제1 및 제2 RF 파워를 인가하는 단계에서 상기 제1 및 제2 RF 파워의 세기를 다르게 인가하는 것을 특징으로 하는 상변화 물질층의 형성방법.
  7. 삭제
  8. 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자에 있어서,
    상기 스토리지 노드는 청구항 1항 및 2항 중 어느 하나에 기재된 상변화 물질층을 포함하는 것을 특징으로 하는 상변화 메모리 소자.
  9. 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자의 제조 방법에 있어서,
    상기 상변화 물질층은 상기 상변화 물질층이 형성될 하부 구조물을 기판으로 하여 청구항 3항에 기재된 상변화 물질층 형성방법으로 형성하며, 상기 상변화 물질층은 IGST층이되, 인듐의 함량(a)은 15%≤a≤20%인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  10. 제 9 항에 있어서, 상기 제1 타겟은 Ge-Sb-Te계열 타겟인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 제2 타겟은 In-Sb-Te계열 타겟, In-Sb계열 타겟, In-Te계열 타겟 및 In 타겟 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  12. 제 9 항에 있어서, 상기 제1 및 제2 RF 파워를 인가하는 단계에서 상기 제1 및 제2 RF 파워의 세기를 다르게 인가하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
  13. 삭제
  14. 상변화 물질층을 포함하는 스토리지 노드와 이에 연결된 스위칭 소자를 포함하는 상변화 메모리 소자의 동작 방법에 있어서,
    상기 스위칭 소자를 온(ON) 상태로 유지하는 단계; 및
    상기 스토리지 노드에 동작 전압을 인가하는 단계를 포함하되,
    상기 상변화 물질층은 인듐 함량(a)이 15%≤a≤20%인 InaGebSbcTed층인 것을 특징으로 하는 상변화 메모리 소자의 동작 방법.
    여기서, b는 10%≤b≤15%, c는 20%≤c≤25%, d는 40%≤d≤55%.
  15. 제 14 항에 있어서, 상기 동작 전압은 데이터 쓰기 전압, 읽기 전압 및 소거 전압 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자의 동작 방법.
KR1020070005816A 2007-01-18 2007-01-18 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법 KR101177284B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070005816A KR101177284B1 (ko) 2007-01-18 2007-01-18 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US12/000,379 US7777213B2 (en) 2007-01-18 2007-12-12 Phase change layer including indium and method of manufacturing the same and phase change memory device comprising phase change layer including indium and methods of manufacturing and operating the same
JP2008006200A JP2008177570A (ja) 2007-01-18 2008-01-15 相変化物質層及びその製造方法、該相変化物質層を備える相変化メモリ素子及びその製造方法並びに動作方法
CNA2008100095364A CN101226987A (zh) 2007-01-18 2008-01-18 相变层及其制造方法和相变存储器件及其制造和操作方法
US12/801,936 US7993963B2 (en) 2007-01-18 2010-07-02 Phase change layer and method of manufacturing the same and phase change memory device comprising phase change layer and methods of manufacturing and operating phase change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005816A KR101177284B1 (ko) 2007-01-18 2007-01-18 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법

Publications (2)

Publication Number Publication Date
KR20080068282A KR20080068282A (ko) 2008-07-23
KR101177284B1 true KR101177284B1 (ko) 2012-08-24

Family

ID=39641030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005816A KR101177284B1 (ko) 2007-01-18 2007-01-18 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법

Country Status (4)

Country Link
US (2) US7777213B2 (ko)
JP (1) JP2008177570A (ko)
KR (1) KR101177284B1 (ko)
CN (1) CN101226987A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
US8467238B2 (en) * 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
WO2013037720A1 (fr) 2011-09-09 2013-03-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédés de réalisation et de préprogrammation d'une mémoire resistive non volatile a changement de phase
KR20130142518A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템
US9036396B2 (en) 2012-08-30 2015-05-19 SanDisk Technologies, Inc. Apparatus and method for detecting reflow process
KR102304301B1 (ko) * 2014-12-23 2021-09-23 삼성전자주식회사 저항변화 물질막, 이를 포함하는 저항변화 메모리 장치
CN111320145A (zh) * 2020-02-24 2020-06-23 中国科学院上海微***与信息技术研究所 一种相变材料、相变存储器单元及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법
KR20060079455A (ko) * 2004-12-31 2006-07-06 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR20060132038A (ko) * 2004-04-07 2006-12-20 마이크론 테크놀로지, 인크 층을 이루는 가변 저항 메모리 장치 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811370B2 (ja) * 1977-03-14 1983-03-02 箕村 茂 金属間化合物の金属的変態物質とその製造法
US5254382A (en) * 1990-11-29 1993-10-19 Fuji Xerox Co., Ltd. Optical recording medium
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
DE60101200T2 (de) * 2000-07-12 2004-08-26 Koninklijke Philips Electronics N.V. Optisches aufzeichnungsmedium mit verschiedenen aufzeichnungsschichten
FR2818422B1 (fr) 2000-12-19 2003-01-17 Commissariat Energie Atomique Support d'enregistrement optique a plusieurs niveaux de lecture/ecriture par faisceau laser
JP2006511971A (ja) * 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料を備える電子デバイス
DE602004000661T2 (de) * 2003-02-21 2007-05-10 Nec Corp. Optisches Informationsaufzeichnungsgerät und optische Informationsaufzeichnungs-/Reproduktionsvorrichtung
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
KR101330769B1 (ko) * 2005-12-12 2013-11-18 오보닉스, 아이엔씨. 칼코겐화물 소자 및 감소된 저매늄 또는 텔러륨 함량을갖는 재료
KR100763908B1 (ko) * 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100738115B1 (ko) * 2006-07-04 2007-07-12 삼성전자주식회사 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법
DE202007018667U1 (de) 2007-03-31 2009-02-05 Festo Ag & Co. Kg Fluidtechnische Anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060132038A (ko) * 2004-04-07 2006-12-20 마이크론 테크놀로지, 인크 층을 이루는 가변 저항 메모리 장치 및 그 제조 방법
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법
KR20060079455A (ko) * 2004-12-31 2006-07-06 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080068282A (ko) 2008-07-23
CN101226987A (zh) 2008-07-23
JP2008177570A (ja) 2008-07-31
US20080175042A1 (en) 2008-07-24
US7993963B2 (en) 2011-08-09
US7777213B2 (en) 2010-08-17
US20100273306A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
KR101177284B1 (ko) 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US7718990B2 (en) Active material devices with containment layer
US7456421B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
CN101241966B (zh) 电阻随机存取存储单元装置
US7619237B2 (en) Programmable resistive memory cell with self-forming gap
US7510929B2 (en) Method for making memory cell device
US7919766B2 (en) Method for making self aligning pillar memory cell device
KR100718156B1 (ko) 상전이 메모리 소자 및 그 제조방법
KR101019989B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR101370275B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US20070246748A1 (en) Phase change memory cell with limited switchable volume
KR101333751B1 (ko) 상변화 재료 및 상변화형 메모리 소자
KR101502034B1 (ko) 멀티 비트 상변화 메모리 소자
JP2008141199A (ja) 拡散防止膜を備える相変化メモリ素子及びその製造方法
CN101436606A (zh) 非易失性半导体存储器件
US7884342B2 (en) Phase change memory bridge cell
KR20090009652A (ko) 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
US20100015755A1 (en) Manufacturing method of semiconductor memory device
KR20090084561A (ko) 상변화 물질과 이를 포함하는 상변화 메모리 소자와 그제조 및 동작 방법
KR20060002133A (ko) 상변화 기억 소자의 제조방법
KR20090077523A (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 소자
KR20090015718A (ko) 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법
KR20080088983A (ko) 상변환 기억 소자 및 그 제조방법
US20090159868A1 (en) Phase change material layer and phase change memory device including the same

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 8