KR101175901B1 - Duplex Embedded Printed Circuit Board and Method of Manufacturing the same - Google Patents

Duplex Embedded Printed Circuit Board and Method of Manufacturing the same Download PDF

Info

Publication number
KR101175901B1
KR101175901B1 KR1020110109372A KR20110109372A KR101175901B1 KR 101175901 B1 KR101175901 B1 KR 101175901B1 KR 1020110109372 A KR1020110109372 A KR 1020110109372A KR 20110109372 A KR20110109372 A KR 20110109372A KR 101175901 B1 KR101175901 B1 KR 101175901B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
ccl
ccls
cavity
Prior art date
Application number
KR1020110109372A
Other languages
Korean (ko)
Other versions
KR20120003822A (en
Inventor
김홍인
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110109372A priority Critical patent/KR101175901B1/en
Publication of KR20120003822A publication Critical patent/KR20120003822A/en
Application granted granted Critical
Publication of KR101175901B1 publication Critical patent/KR101175901B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL; 캐비티에 실장된 복수의 부품 소자; 제1 및 제2 CCL 상하면에 형성된 회로층; 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 패턴 안테나;를 포함하여, 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있다는 효과를 기대할 수 있다.The present invention relates to a multi-layer embedded printed circuit board and a method for manufacturing the same, including a core layer and having a cavity formed in each of them, the first and second CCLs being spaced apart from each other vertically; A plurality of component elements mounted in the cavity; A circuit layer formed on upper and lower surfaces of the first and second CCLs; A first and second CCL, and a pattern antenna formed on an upper surface of a substrate including a circuit layer; forming a cavity on a printed circuit board having multiple cores, and mounting all the components to be disposed on the upper surface of the printed circuit board. It can be expected that the upper surface of the printed circuit board can be used for other purposes than the arrangement of components.

Description

다층 임베디드 인쇄회로기판 및 이의 제조 방법{Duplex Embedded Printed Circuit Board and Method of Manufacturing the same}Multilayer Embedded Printed Circuit Board and Method of Manufacturing the Same {Duplex Embedded Printed Circuit Board and Method of Manufacturing the same}

본 발명은 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있도록 하기 위한 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a multilayer embedded printed circuit board and a method of manufacturing the same, and more particularly, to form a cavity in a printed circuit board having multiple cores and to mount all the components to be disposed on the upper surface of the printed circuit board, the printed circuit board The present invention relates to a multilayer embedded printed circuit board and a method of manufacturing the same, in order to use the top surface for other purposes than component placement.

최근 무선 통신 모듈의 소형화 요구가 커지므로, 일부 수동 소자(Passive Component) 또는 능동 소자(Active Component)를 인쇄회로기판 내부에 실장하는 기술이 각광을 받고 있다.Recently, as the demand for miniaturization of a wireless communication module increases, a technology for mounting a passive component or an active component inside a printed circuit board has been in the spotlight.

이에 따라, 당업자는 부품을 내장하는 형태의 임베디드 인쇄회로기판을 보다 효율적으로 활용할 수 있는 방안에 대해 모색하게 되었다.Accordingly, those skilled in the art have sought ways to more efficiently utilize embedded printed circuit boards having embedded parts.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 다중 코어를 가진 인쇄회로기판을 적용하여 인쇄회로기판 상면에 배치될 부품을 내부에 실장하기 때문에, 인쇄회로기판 상면에 패턴 안테나를 형성하거나, 또는 그라운드를 형성하는 등의 다른 용도로 활용할 수 있도록 하는 다층 임베디드 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above-described problems, and since a component to be disposed on the upper surface of the printed circuit board is mounted inside the panel by applying a printed circuit board having multiple cores, a pattern antenna is formed on the upper surface of the printed circuit board. It is an object of the present invention to provide a multilayer embedded printed circuit board and a method for manufacturing the same, which can be used for other purposes such as forming a ground or the like.

상기 목적을 달성하기 위한 본 발명의 실시예에 의한 다층 임베디드 인쇄회로기판은, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;Multi-layer embedded printed circuit board according to an embodiment of the present invention for achieving the above object, the first and second CCL including a core layer, the cavity is formed in each spaced apart from each other up and down;

상기 캐비티에 실장된 복수의 부품 소자;A plurality of component elements mounted in the cavity;

상기 제1 및 제2 CCL 상하면에 형성된 회로층;A circuit layer formed on upper and lower surfaces of the first and second CCLs;

상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 패턴 안테나;를 포함할 수 있다.And a pattern antenna formed on an upper surface of the substrate including the first and second CCLs and a circuit layer.

또한, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.In addition, the component element is preferably an active element or a passive element.

이에 더하여, 제1 및 제2 CCL에 형성된 캐비티 각각은, 능동 소자 또는 수동 소자만을 실장하거나, 또는 능동 소자와 수동 소자를 모두 실장하는 것이 바람직하다.In addition, it is preferable that each of the cavities formed in the first and second CCLs mount only active elements or passive elements, or mount both active elements and passive elements.

다른 본 발명의 다층 임베디드 인쇄회로기판은, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;Another multi-layer embedded printed circuit board of the present invention includes a core layer, the cavity is formed in each of the first and second CCL disposed spaced apart from each other up and down;

상기 캐비티에 실장된 복수의 부품 소자;A plurality of component elements mounted in the cavity;

상기 제1 및 제2 CCL 상하면에 형성된 회로층;A circuit layer formed on upper and lower surfaces of the first and second CCLs;

상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 그라운드(GND);를 포함할 수 있다.And ground GND formed on an upper surface of the substrate including the first and second CCLs and a circuit layer.

또한, 다층 임베디드 인쇄회로기판은,In addition, the multilayer embedded printed circuit board,

그라운드 상면과 기판 양측면에 형성된 컨포멀 쉴드(Conformal Shield);를 더 포함하는 것이 바람직하다.It is preferable to further include a Conformal Shield (Conformal Shield) formed on both the upper surface of the ground and the substrate.

이에 더하여, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.In addition, the component element is preferably an active element or a passive element.

그리고, 제1 및 제2 CCL에 형성된 캐비티 각각은, 능동 소자 또는 수동 소자만을 실장하거나, 또는 능동 소자와 수동 소자를 모두 실장하는 것이 바람직하다.Each of the cavities formed in the first and second CCLs preferably mounts only an active element or a passive element, or mounts both an active element and a passive element.

또 다른 본 발명의 다층 임베디드 인쇄회로기판의 제조 방법은, 제1 및 제2 코어층을 각각 포함하는 제1 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;Another method of manufacturing a multilayered embedded printed circuit board according to the present invention includes: disposing a first and a second CCL including a first and a second core layer, respectively, spaced apart from each other vertically;

상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;Forming a cavity in each of the first and second CCLs;

상기 캐비티에 부품 소자를 실장하는 단계;Mounting a component element in the cavity;

상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;Forming a circuit layer on the lower surfaces of the first and second CCLs;

상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 패턴 안테나를 형성하는 단계; 및Forming a pattern antenna on an upper surface of the first CCL on which a circuit located at an upper side thereof is formed; And

회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;를 포함할 수 있다.Stacking the first and second CCLs having the circuit layers formed thereon to form a single substrate.

또한, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.In addition, the component element is preferably an active element or a passive element.

또 다른 본 발명의 다층 임베디드 인쇄회로기판 제조 방법은, 제1 및 제2 코어층을 각각 포함하는 제1 CCL 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;Another method of manufacturing a multilayer embedded printed circuit board of the present invention includes: disposing a first CCL and a second CCL, each of which includes a first core layer and a second core layer, spaced apart from each other vertically;

상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;Forming a cavity in each of the first and second CCLs;

상기 캐비티에 부품 소자를 실장하는 단계;Mounting a component element in the cavity;

상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;Forming a circuit layer on the lower surfaces of the first and second CCLs;

상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 그라운드로 연결하는 단계;Connecting to a ground on an upper surface of the first CCL having a circuit located at an upper side thereof;

회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;를 포함할 수 있다.Stacking the first and second CCLs having the circuit layers formed thereon to form a single substrate.

또한, 다층 임베디드 인쇄회로기판 제조 방법은,In addition, the manufacturing method of the multilayer embedded printed circuit board,

그라운드 상면과 기판 양측면에 도전성 액체를 도포하여 컨포멀 쉴드(Conformal Shield)를 형성하는 단계;를 더 포함하는 것이 바람직하다.Forming a conformal shield (Conformal Shield) by applying a conductive liquid on the upper surface of the ground and both sides of the substrate;

이에 더하여, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.In addition, the component element is preferably an active element or a passive element.

본 발명의 다층 임베디드 인쇄회로기판 및 이의 제조 방법은, 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있다는 효과를 기대할 수 있다.In the multilayered embedded printed circuit board of the present invention and a method of manufacturing the same, a cavity is formed in a printed circuit board having multiple cores and all components to be disposed on the upper surface of the printed circuit board are mounted therein, so that the upper surface of the printed circuit board is not a component arrangement. It can be expected to be used for other purposes.

또한, 본 발명은 쉴드 케이스(Shield Case) 또는 몰드 컴파운드(Mold Compound)를 사용하지 않기 때문에 해당 공정 생략이 가능하므로 몰드 생산 시간을 줄일 수 있다는 장점이 있다.In addition, since the present invention does not use a shield case or a mold compound, the process can be omitted, thereby reducing the mold production time.

이에 더하여, 본 발명은 다중 코어를 적용한 인쇄회로기판에 캐비티를 형성하여 컴포넌트(Component)를 임베디드 하기 때문에, 여러 층으로 적층하여 모듈을 제작함으로 IC 사이즈와 비슷한 사이즈의 모듈 생산이 가능하다는 장점이 있다.In addition, the present invention has a merit that a module is formed on a printed circuit board to which multiple cores are applied, so that the component is embedded. .

또한, 본 발명은 능동 소자와 수동 소자를 맞닿게 배치하여 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다.In addition, the present invention is a parasitic that affects the performance of the module by minimizing the signal line and the power line by embedding the bypass cap closest to the active element and the passive element in contact with each other. The Parasitic Effect can be minimized.

도 1은 본 발명에 의한 다층 임베디드 인쇄회로기판의 단면도,
도 2는 본 발명에 의한 다층 임베디드 인쇄회로기판의 일 예를 나타내는 단면도,
도 3은 본 발명에 의한 다층 임베디드 인쇄회로기판의 다른 예를 나타내는 단면도,
도 4는 본 발명에 의한 다층 임베디드 인쇄회로기판에 부품 실장 방법을 설명하기 위한 단면도,
도 5 내지 도 14는 본 발명에 의한 다층 임베디드 인쇄회로기판의 제조 방법을 설명하기 위해 순차적으로 나타내는 공정 단면도이다.1 is a cross-sectional view of a multi-layer embedded printed circuit board according to the present invention;
2 is a cross-sectional view showing an example of a multilayer embedded printed circuit board according to the present invention;
3 is a cross-sectional view showing another example of a multilayer embedded printed circuit board according to the present invention;
4 is a cross-sectional view illustrating a method for mounting a component in a multilayer embedded printed circuit board according to the present invention;
5 to 14 are cross-sectional views sequentially illustrating a method of manufacturing a multilayered embedded printed circuit board according to the present invention.

이하, 본 발명의 실시예들은 다층 임베디드 인쇄회로기판 및 이의 제조 방법을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to a multilayered embedded printed circuit board and a method of manufacturing the same. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명에 의한 다층 임베디드 인쇄회로기판의 단면도로서, 다층 임베디드 인쇄회로기판의 일 예로 인쇄회로기판 상면에 패턴 안테나를 형성한 도 2를 참조하여 설명하기로 한다.1 is a cross-sectional view of a multilayered embedded printed circuit board according to the present invention, which will be described with reference to FIG. 2 in which a pattern antenna is formed on an upper surface of a printed circuit board as an example of a multilayered embedded printed circuit board.

도시하는 바와 같이, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 각각 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)을 포함한다.As shown, the multilayered embedded printed circuit board 10 includes a first and second CCL, component elements 40 and 50, a circuit layer 60, and a pattern antenna layer 70 each including a core layer 20. It includes.

보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.In more detail, the first and second CCL may include a core layer 20, and a cavity 30 may be formed in each of the first and second CCLs so as to be spaced apart from each other vertically.

부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티(30)에 복수 개가 실장될 수 있다.A plurality of component elements 40 and 50 may be mounted in the cavities 30 formed in the first and second CCLs.

여기에서, 부품 소자(40, 50)는 능동 소자(Active Component)(40) 또는 수동 소자(Passive Component)(50)일 수 있다.Here, the component elements 40 and 50 may be an active component 40 or a passive component 50.

예를 들어, 능동 소자(40)는 IC를 포함하고, 수동 소자(50)는 커패시터(Capacitor), 레지스터(Resistor), 인덕터(Inductor)를 포함할 수 있다.For example, the active element 40 may include an IC, and the passive element 50 may include a capacitor, a resistor, and an inductor.

한편, 본 발명에 의한 다층 임베디드 인쇄회로기판(10)은 능동 소자(40)와 수동 소자(50)가 서로 맞닿은 구조로, 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화 함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다는 효과가 있다.Meanwhile, the multilayer embedded printed circuit board 10 according to the present invention has a structure in which the active element 40 and the passive element 50 abut each other, and the bypass cap is embedded closest to the signal line. And by minimizing the power line, it is possible to minimize the parasitic effect that affects the performance of the module.

회로층(60)은 제1 및 제2 CCL 상하면에 형성될 수 있다.The circuit layer 60 may be formed on upper and lower surfaces of the first and second CCL.

본 발명의 다층 임베디드 인쇄회로기판(10)은 도 2에서 도시하는 바와 같이, 기판 상면에 형성된 패턴 안테나층(70)을 더 포함할 수 있다.As shown in FIG. 2, the multilayer embedded printed circuit board 10 of the present invention may further include a pattern antenna layer 70 formed on the upper surface of the substrate.

패턴 안테나층(70)은 제1 및 제2 CCL 및 회로층(60)을 포함하는 기판 상면에 형성될 수 있다.The pattern antenna layer 70 may be formed on an upper surface of the substrate including the first and second CCLs and the circuit layer 60.

이는, 부품 소자(40, 50)를 모두 기판에 내장하기 때문에, 기판 상면을 부품 배치가 아닌 별도의 용도로 사용할 수 있기 때문이다.This is because all of the component elements 40 and 50 are embedded in the substrate, so that the upper surface of the substrate can be used for a separate use instead of the arrangement of the components.

패턴 안테나층(70) 형성 이후, 비아(Via)를 통해 인쇄회로기판의 내층에 형성된 회로와 패턴 안테나(70)를 연결할 수 있다. 또한, 비아를 통해 CCL 상부 회로층와 하부 회로층을 전기적으로 연결할 수 있다.
After the pattern antenna layer 70 is formed, a circuit formed in the inner layer of the printed circuit board may be connected to the pattern antenna 70 through vias. Vias may also electrically connect the CCL upper and lower circuit layers.

도 3은 본 발명에 의한 다층 임베디드 인쇄회로기판의 다른 예를 나타내는 단면도로서, 인쇄회로기판 상면에 그라운드를 형성한 경우를 예로 들어 설명하기로 한다.3 is a cross-sectional view showing another example of a multilayer embedded printed circuit board according to the present invention, and a case in which ground is formed on the upper surface of the printed circuit board will be described as an example.

먼저, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 각각 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60), 그라운드(GND)(80) 및 컨포멀 쉴드(Conformal Shield)(90)를 포함한다.First, the multilayer embedded printed circuit board 10 may include the first and second CCLs, the component elements 40 and 50, the circuit layer 60, the ground (GND) 80, and the control including the core layer 20, respectively. And a conformal shield 90.

보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.In more detail, the first and second CCL may include a core layer 20, and a cavity 30 may be formed in each of the first and second CCLs so as to be spaced apart from each other vertically.

부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티(30)에 복수 개가 실장될 수 있다.A plurality of component elements 40 and 50 may be mounted in the cavities 30 formed in the first and second CCLs.

여기에서, 부품 소자(40, 50)는 능동 소자(Active Component)(40) 또는 수동 소자(Passive Component)(50)일 수 있다.Here, the component elements 40 and 50 may be an active component 40 or a passive component 50.

예를 들어, 능동 소자(40)는 IC를 포함하고, 수동 소자(50)는 커패시터(Capacitor), 레지스터(Resistor), 인덕터(Inductor)를 포함할 수 있다.For example, the active element 40 may include an IC, and the passive element 50 may include a capacitor, a resistor, and an inductor.

회로층(60)은 제1 및 제2 CCL 상하면에 형성될 수 있다. 이때, 회로층(60)은 패터닝을 통해 형성된다.The circuit layer 60 may be formed on upper and lower surfaces of the first and second CCL. At this time, the circuit layer 60 is formed through patterning.

그라운드(GND)(80)는 제1 및 제2 CCL, 회로층(60)을 포함하는 기판 상면에 형성될 수 있다.The ground (GND) 80 may be formed on the upper surface of the substrate including the first and second CCL and the circuit layer 60.

이에 더하여, 다층 임베디드 인쇄회로기판(10)은 그라운드(80) 상면과 기판 양측면에 컨포멀 쉴드(90)를 형성할 수 있다. In addition, the multilayer embedded printed circuit board 10 may form the conformal shield 90 on the upper surface of the ground 80 and on both sides of the substrate.

이는, 기판 상면을 그라운드로 노출시키기 때문에, 그라운드 노출을 위한 컷팅 공정을 수행하지 않아도 금속 재질의 도전성 액체를 도포하여 컨포멀 쉴드를 적용할 수 있기 때문에, 공정 절차를 간소화할 수 있다는 효과를 기대할 수 있다.Since the upper surface of the substrate is exposed to the ground, a conformal shield can be applied by applying a conductive liquid made of a metal without performing a cutting process for exposing the ground, so that the process procedure can be simplified. have.

또한, 실드 케이스(Shield Case) 또는 몰드 컴파운드(Mold Compound)를 사용하지 않기 때문에, 해당 공정이 생략 가능하고, 이로 인해 몰드 생산 시간이 줄어들 수 있다는 효과가 있다.
In addition, since a shield case or a mold compound is not used, the process can be omitted, thereby reducing the mold production time.

도 4는 본 발명에 의한 다층 임베디드 인쇄회로기판에 부품 실장 방법을 설명하기 위한 단면도로서, 하나의 코어에 여러 종류의 부품 소자를 실장하는 구조를 예로 들어 설명하기로 한다.4 is a cross-sectional view illustrating a method for mounting a component in a multilayer embedded printed circuit board according to the present invention. A structure in which several types of component devices are mounted on one core will be described as an example.

도시하는 바와 같이, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)을 포함한다.As shown, the multilayered embedded printed circuit board 10 includes the first and second CCLs, the component elements 40 and 50, the circuit layer 60 and the pattern antenna layer 70 including the core layer 20. Include.

도 4에서 개시하는 코어층(20)을 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)에 대한 설명 중 상술한 도 1 내지 도 3의 구성과 일치하는 구성에 대한 상세한 설명은 생략하기로 한다.1 to 2 of the first and second CCL, the component elements 40 and 50, the circuit layer 60 and the pattern antenna layer 70 including the core layer 20 shown in FIG. Detailed description of the configuration consistent with the configuration of 3 will be omitted.

보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.In more detail, the first and second CCL may include a core layer 20, and a cavity 30 may be formed in each of the first and second CCLs so as to be spaced apart from each other vertically.

부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티에 복수 개가 실장될 수 있다.A plurality of component elements 40 and 50 may be mounted in cavities formed in the first and second CCLs.

제1 및 제2 CCL에 형성된 캐비티(30) 각각은, 도 4에서 도시하는 바와 같이, 능동 소자(40)와 수동 소자(50)를 모두 실장할 수 있다.
As shown in FIG. 4, each of the cavities 30 formed in the first and second CCLs may mount both the active element 40 and the passive element 50.

한편, 도 4에서 개시하는 하나의 캐비티에 다양한 종류의 부품 소자(예를 들어, 수동 소자와 능동 소자)를 모두 함께 실장할 수 있는 구조에도 도 3에서 개시하는 기판 상면을 그라운드로 하고, 컨포멀 쉴드를 형성한 구조를 적용하는 것이 가능하다.
On the other hand, even in a structure in which various kinds of component elements (for example, passive elements and active elements) can be mounted together in one cavity shown in FIG. 4, the upper surface of the substrate shown in FIG. 3 is grounded and conformal. It is possible to apply a structure in which a shield is formed.

도 5 내지 도 14는 본 발명에 의한 다층 임베디드 인쇄회로기판의 제조 방법을 설명하기 위해 순차적으로 나타내는 공정 단면도이다.5 to 14 are cross-sectional views sequentially illustrating a method of manufacturing a multilayered embedded printed circuit board according to the present invention.

먼저, 도 5에서 도시하는 바와 같이, 제1 및 제2 코어층(20)을 각각 포함하는 제1 CCL(Copper Clad Laminate) 및 제2 CCL이 상하로 서로 이격되게 배치될 수 있다.First, as shown in FIG. 5, a first clad laminate (CCL) and a second CCL including the first and second core layers 20 may be spaced apart from each other vertically.

이어서, 도 6에서 도시하는 바와 같이, CCL 하면에 구리 도금(Plating)을 수행할 수 있다.Subsequently, as shown in FIG. 6, copper plating may be performed on the lower surface of the CCL.

도 7 내지 도 9에서 도시하는 바와 같이, 레이저 드릴 등을 이용하여 캐비티를 형성하고, 부품 소자를 실장하며, 패턴 작업을 통해 회로 형성 절차를 수행한다.As shown in Figs. 7 to 9, a cavity is formed using a laser drill or the like, a component element is mounted, and a circuit forming procedure is performed through a pattern operation.

상술한 과정을 보다 상세히 설명하면, 도 7에서 도시하는 바와 같이, 제1 및 제2 CCL 각각에 캐비티(30)를 형성할 수 있다.Referring to the above-described process in more detail, as shown in FIG. 7, the cavity 30 may be formed in each of the first and second CCLs.

이후, 캐비티(30)에 부품 소자(40, 50)를 실장할 수 있다.Thereafter, the component elements 40 and 50 may be mounted in the cavity 30.

여기에서, 부품 소자(40, 50)는, 능동 소자(40) 또는 수동 소자(50)일 수 있다.Here, the component elements 40 and 50 may be the active element 40 or the passive element 50.

이어서, 캐비티(30) 충진 후, 제1 및 제2 CCL 하면에 패턴 작업을 통해 회로층(60)을 형성할 수 있다.Subsequently, after filling the cavity 30, the circuit layer 60 may be formed on the lower surfaces of the first and second CCLs by patterning.

도 8 및 도 9에서 도시하는 바와 같이, 제1 및 제2 CCL 상면에 구리 도금 후, 패터닝을 수행하고, 비아를 형성하여 CCL 상부 회로와 하부 회로를 전기적으로 연결할 수 있다.As shown in FIGS. 8 and 9, after copper plating on the first and second CCL upper surfaces, patterning may be performed, and vias may be formed to electrically connect the CCL upper circuit and the lower circuit.

도 10 내지 도 12는 적층, 드릴 가공 및 패터닝을 수행하는 단계로, 상하로 서로 이격되어 배치된 CCL 중 상부쪽에 위치한 제1 CCL 상면에 패턴 안테나(70)를 형성할 수 있다.10 to 12 are steps of laminating, drilling, and patterning, and the pattern antenna 70 may be formed on the upper surface of the first CCL located above the CCL disposed spaced apart from each other.

이후, 하부쪽에 위치한 제2 CCL을 뒤집어서 부품 소자(40, 50)가 실장된 면이 제1 CCL과 맞닿을 수 있도록 한다.Thereafter, the second CCL located on the lower side is turned upside down so that the surface on which the component elements 40 and 50 are mounted may contact the first CCL.

이는, 상하의 캐비티에 각각에 배치된 부품 소자가 서로 맞닿은 구조로, 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화 함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다는 효과가 있다.This is a structure in which the component elements disposed in each of the upper and lower cavities abut each other, and the Bypass Cap is embedded closest to each other, thereby minimizing the signal line and the power line, thereby affecting module performance. The parasitic effect can be minimized.

도 13에서 도시하는 바와 같이, 회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성할 수 있다.
As shown in FIG. 13, the first and second CCLs having the circuit layer formed thereon may be stacked to form a single substrate.

한편, 도 11의 제조 단계에서, 제1 CCL 상면에 패턴 안테나가 아닌 그라운드를 형성할 수도 있다.Meanwhile, in the manufacturing step of FIG. 11, a ground other than a pattern antenna may be formed on the upper surface of the first CCL.

이를 보다 상세히 설명하며, 상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 그라운드로 연결하는 것이다.This will be described in more detail, and is connected to the ground on the upper surface of the first CCL having the circuit located on the upper side.

이후, 도 12와 도 13 공정을 수행하여 회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성할 수 있다.12 and 13, the first and second CCLs having the circuit layers formed thereon may be stacked to form one substrate.

마지막으로, 도 14에서 도시하는 바와 같이, 그라운드 상면과 기판 양측면에 도전성 액체를 도포하여 컨포멀 쉴드(Conformal Shield)를 형성할 수 있다.Finally, as shown in FIG. 14, a conductive shield may be formed on the upper surface of the ground and both sides of the substrate to form a conformal shield.

본 발명의 상세한 설명에서, 기판에 형성된 캐비티에 부품 소자들을 실장함에 따라 기판 상면에 패턴 안테나 또는 그라운드를 형성하는 것을 예로 들어 설명하였지만, 운용자의 필요에 따라 패턴 안테나 및 그라운드를 제외한 다른 용도로 이용하는 것도 가능하다.In the detailed description of the present invention, the pattern antenna or the ground is formed on the upper surface of the substrate as the component elements are mounted in the cavity formed on the substrate. It is possible.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.

10 : 다층 임베디드 인쇄회로기판
20 : 제1 및 제2 코어층
30 : 캐비티
40 : 능동 소자
50 : 수동 소자
60 : 회로층
70 : 패턴 안테나
80 : 그라운드
90 : 컨포멀 쉴드10: multilayer embedded printed circuit board
20: first and second core layers
30: cavity
40: active element
50: passive element
60: circuit layer
70: pattern antenna
80: Ground
90: Conformal Shield

Claims (7)

코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;
상기 제1 CCL의 캐비티에 실장된 능동 소자;
상기 제2 CCL의 캐비티에 실장된 수동 소자;
상기 제1 및 제2 CCL 상하면에 형성된 회로층;
상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 그라운드(GND);
를 포함하며,
상기 제1 CCL과 제2 CCL은 상기 캐비티에 실장된 상기 능동 소자와 수동 소자가 서로 맞닿도록 접합되어 신호라인 및 파워라인의 간격을 최소화하는 다층 임베디드 인쇄회로기판.
First and second CCLs each including a core layer and having a cavity formed thereon, the first and second CCLs being spaced apart from each other vertically;
An active element mounted in a cavity of the first CCL;
A passive element mounted in the cavity of the second CCL;
A circuit layer formed on upper and lower surfaces of the first and second CCLs;
A ground (GND) formed on an upper surface of the substrate including the first and second CCLs and a circuit layer;
Including;
The first CCL and the second CCL are bonded to each other so that the active element and the passive element mounted in the cavity abut each other to minimize the gap between the signal line and the power line.
제1항에 있어서,
상기 다층 임베디드 인쇄회로기판은,
그라운드 상면과 기판 양측면에 형성된 컨포멀 쉴드(Conformal Shield);
를 더 포함하는 다층 임베디드 인쇄회로기판.
The method of claim 1,
The multilayer embedded printed circuit board,
A conformal shield formed on an upper surface of the ground and both sides of the substrate;
Multilayer embedded printed circuit board further comprising.
삭제delete 제2항에 있어서,
상기 제1 및 제2 CCL에 형성된 캐비티 각각은, 능동 소자 또는 수동 소자만을 실장하거나, 또는 능동 소자와 수동 소자를 모두 실장하는 다층 임베디드 인쇄회로기판.
The method of claim 2,
Each of the cavities formed in the first and second CCLs mounts only an active element or a passive element, or mounts both an active element and a passive element.
제1 및 제2 코어층을 각각 포함하는 제1 CCL 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;
상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;
상기 제1 CCL의 캐비티에 능동 소자를 실장하는 단계
상기 제2 CCL의 캐비티에 수동 소자를 실장하는 단계;
상기 제1 CCL과 제2 CCL을 상기 능동 소자와 수동 소자가 서로 맞닿도록 하여 신호라인 및 파워라인의 간격을 최소화되게 접합하는 단계;
상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;
상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 그라운드로 연결하는 단계;
회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;
를 포함하는 다층 임베디드 인쇄회로기판 제조 방법.
Disposing a first CCL and a second CCL, each including a first core layer and a second core layer, spaced apart from each other vertically;
Forming a cavity in each of the first and second CCLs;
Mounting an active device in the cavity of the first CCL
Mounting a passive element in the cavity of the second CCL;
Bonding the first CCL and the second CCL to the active element and the passive element to be in contact with each other so as to minimize the gap between the signal line and the power line;
Forming a circuit layer on the lower surfaces of the first and second CCLs;
Connecting to a ground on an upper surface of the first CCL having a circuit located at an upper side thereof;
Stacking the first and second CCLs having the circuit layer formed thereon to form one substrate;
Multi-layer embedded printed circuit board manufacturing method comprising a.
제5항에 있어서,
상기 다층 임베디드 인쇄회로기판 제조 방법은,
그라운드 상면과 기판 양측면에 도전성 액체를 도포하여 컨포멀 쉴드(Conformal Shield)를 형성하는 단계;
를 더 포함하는 다층 임베디드 인쇄회로기판 제조 방법.
The method of claim 5,
The multilayer embedded printed circuit board manufacturing method,
Forming a conformal shield by applying a conductive liquid to the upper surface of the ground and both sides of the substrate;
Multi-layer embedded printed circuit board manufacturing method further comprising.
삭제delete
KR1020110109372A 2011-10-25 2011-10-25 Duplex Embedded Printed Circuit Board and Method of Manufacturing the same KR101175901B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110109372A KR101175901B1 (en) 2011-10-25 2011-10-25 Duplex Embedded Printed Circuit Board and Method of Manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109372A KR101175901B1 (en) 2011-10-25 2011-10-25 Duplex Embedded Printed Circuit Board and Method of Manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064386A Division KR101118817B1 (en) 2010-07-05 2010-07-05 Duplex Embedded Printed Circuit Board and Method of Manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120003822A KR20120003822A (en) 2012-01-11
KR101175901B1 true KR101175901B1 (en) 2012-08-23

Family

ID=45610665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109372A KR101175901B1 (en) 2011-10-25 2011-10-25 Duplex Embedded Printed Circuit Board and Method of Manufacturing the same

Country Status (1)

Country Link
KR (1) KR101175901B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439021B2 (en) 2020-07-06 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Electronic component-embedded substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968905A (en) * 2017-12-01 2018-04-27 信利光电股份有限公司 A kind of circuit board and a kind of camera module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166525A (en) 2006-12-28 2008-07-17 Alps Electric Co Ltd Electronic circuit module
KR100901985B1 (en) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 Component-containing module and method for producing the same
KR100935139B1 (en) 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 Production method for component built­in module and component built­in module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935139B1 (en) 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 Production method for component built­in module and component built­in module
KR100901985B1 (en) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 Component-containing module and method for producing the same
JP2008166525A (en) 2006-12-28 2008-07-17 Alps Electric Co Ltd Electronic circuit module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439021B2 (en) 2020-07-06 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Electronic component-embedded substrate

Also Published As

Publication number Publication date
KR20120003822A (en) 2012-01-11

Similar Documents

Publication Publication Date Title
KR100688768B1 (en) Embedded chip print circuit board and method for fabricating the same
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
KR20080076241A (en) Printed circuit board having electronic component and method for manufacturing thereof
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
KR101601815B1 (en) Embedded board, printed circuit board and method of manufactruing the same
JP6614246B2 (en) Capacitor built-in multilayer wiring board and manufacturing method thereof
KR102080663B1 (en) Printed Circuit Board Having Embedded Electronic Device And Manufacturing Method Thereof
KR20130014122A (en) Electronic components embedded pcb and method for manufacturing thereof
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
KR102231101B1 (en) Element embedded printed circuit board and method of manufacturing the same
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
TW201448692A (en) Embedded high density interconnection printed circuit board and method for manufacturing same
KR20150024643A (en) Printed circuit board comprising embedded electronic component within and method of manufacturing the same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR101175901B1 (en) Duplex Embedded Printed Circuit Board and Method of Manufacturing the same
KR20160004157A (en) Chip embedded substrate and method of manufacturing the same
TWI485839B (en) Electronic module and method for same
KR20160097801A (en) Printed circuit board and method of manufacturing the same
KR101118817B1 (en) Duplex Embedded Printed Circuit Board and Method of Manufacturing the same
KR101147343B1 (en) Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
KR101609268B1 (en) Embedded board and method of manufacturing the same
KR20150059086A (en) Chip Embedded Board And Method Of Manufacturing The Same
CN105282972B (en) Device internally-arranged type printed circuit board, semiconductor packages and its manufacturing method

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee