KR101147343B1 - Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof - Google Patents

Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof Download PDF

Info

Publication number
KR101147343B1
KR101147343B1 KR1020100050006A KR20100050006A KR101147343B1 KR 101147343 B1 KR101147343 B1 KR 101147343B1 KR 1020100050006 A KR1020100050006 A KR 1020100050006A KR 20100050006 A KR20100050006 A KR 20100050006A KR 101147343 B1 KR101147343 B1 KR 101147343B1
Authority
KR
South Korea
Prior art keywords
inner layer
pcb
layer pcb
circuit board
printed circuit
Prior art date
Application number
KR1020100050006A
Other languages
Korean (ko)
Other versions
KR20110130604A (en
Inventor
윤혜선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100050006A priority Critical patent/KR101147343B1/en
Publication of KR20110130604A publication Critical patent/KR20110130604A/en
Application granted granted Critical
Publication of KR101147343B1 publication Critical patent/KR101147343B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Abstract

본 발명은, 수평으로 형성된 제 1소자 및 상기 제 1소자보다 두꺼운 제 2소자; 상기 제 2소자 부분에 형성된 캐비티(cavity)를 포함하며, 상기 제 1소자 상부에 형성된 제 1내층 PCB; 상기 제 1, 제 2소자, 및 제 1내층 PCB를 매립하는 절연층; 상기 절연층의 상면 또는 하면에 형성된 회로패턴층; 및 상기 상면 또는 하면의 회로패턴층을 상기 내층 PCB에 전기적으로 연결하도록 상기 절연층에 내장된 도금부를 포함하되, 상기 제 1소자는 상기 제 2소자의 상, 하면 높이 내에 형성된 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법에 관한 것이다. 이에 의해, 능동 소자와 수동 소자가 모두 실장된 임베디드 인쇄회로기판에 있어서, 내층 PCB 의 캐비티 가공면적을 최대한 감소시킬 수 있다. 그 결과, 회로를 구현할 수 있는 내층 PCB의 면적이 증가하게 되어 고집적 임베디드 인쇄회로기판을 구현할 수 있다.The present invention includes a first device formed horizontally and a second device thicker than the first device; A first inner layer PCB including a cavity formed in the second device portion and formed on the first device; An insulating layer filling the first and second devices and the first inner layer PCB; A circuit pattern layer formed on an upper surface or a lower surface of the insulating layer; And a plating part embedded in the insulating layer to electrically connect the upper or lower circuit pattern layer to the inner layer PCB, wherein the first element includes a plurality of elements formed within the upper and lower surfaces of the second element. Integrated printed circuit board and a method of manufacturing the same. As a result, in the embedded printed circuit board in which both the active and passive elements are mounted, the cavity processing area of the inner layer PCB can be reduced as much as possible. As a result, the area of the inner layer PCB capable of implementing the circuit is increased, thereby realizing a highly integrated embedded printed circuit board.

Description

복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법{INTEGRATED PRINTED CIRCUIT BOARD EMBEDDED WITH MULTIPLE COMPONENT CHIP AND MANUFACTURING METHOD THEREOF}INTEGRATED PRINTED CIRCUIT BOARD EMBEDDED WITH MULTIPLE COMPONENT CHIP AND MANUFACTURING METHOD THEREOF

본 발명은 소자가 내장된 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 회로를 구현할 수 있는 내층 PCB의 면적을 증가시켜 고집적 임베디드 인쇄회로기판을 구현할 수 있는 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a printed circuit board having a built-in device and a method of manufacturing the same, and more particularly, to include a plurality of devices that can implement a highly integrated embedded printed circuit board by increasing an area of an inner layer PCB capable of implementing a circuit. An integrated printed circuit board and a method of manufacturing the same.

인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.A printed circuit board (PCB) is a printed circuit board formed of a conductive material such as copper on an electrically insulating board, and refers to a board immediately before mounting an electronic component. That is, it means a circuit board which fixed the mounting position of each component, and printed and fixed the circuit line which connects components on the flat surface in order to mount many electronic components of various types densely on a flat plate.

한편, 임베디드 PCB(Embedded PCB)는 저항(Resistor), 커패시터(Capacitor), 인덕터(Inductor)와 같은 수동부품(Passive Component)을 기판에 내장 (Embed)한 PCB이다. 그러나 최근에는 IC칩과 같은 능동부품을 내장하는 기술도 개발되고 있으며, 이러한 의미에서 종류에 관계없이 전자부품을 내장한 PCB를 일컫는 용어로 사용되고 있다. 인쇄회로기판 기술에서 이러한 전자부품을 내장시키기 위해서는, 일반적으로 부품을 실장하는 방법, 캐비티 (Cavity) 가공법, 칩의 전극과 PCB 회로 연결 방법 등이 매우 중요하다.Meanwhile, an embedded PCB is a PCB in which passive components such as resistors, capacitors, and inductors are embedded in a substrate. Recently, however, technologies for embedding active components, such as IC chips, have been developed, and in this sense, they are used as a term for PCBs with electronic components regardless of their type. In order to embed such electronic components in printed circuit board technology, a method of mounting a component, a cavity processing method, and a method of connecting an electrode of a chip and a PCB circuit are generally very important.

도 1은 종래 기술에 따라 능동소자 및 수동소자가 내장된 임베디드 인쇄회로기판의 단면도이다. 도 1을 참조하면, 기판 내에서 능동소자 (10)와 수동소자 (20)를 모두 매립하는 경우, 능동 소자 (10)와 수동소자 (20)의 두께의 차이로 인한 문제가 발생한다. 더욱 상세하게는, 능동 소자 (10)는 grindign을 통해 두께를 100㎛ 이하까지 낮추는 것이 가능하나, 수동 소자 (20)의 두께는 220㎛ 내지 330㎛로서 능동 소자 (10)보다 그 높이가 높기 때문에, 수동 소자 (20) 상에는 도시된 바와 같이 필요 이상으로 절연층 (100)(프리프레그)가 존재하게 된다. 또한, 능동 소자 (10)는 수동 소자 (20)에 비해 상대적으로 큰 평면 사이즈로 인해 매립을 위한 면적이 상당히 소요된다.1 is a cross-sectional view of an embedded printed circuit board in which an active device and a passive device are built according to the prior art. Referring to FIG. 1, when both the active element 10 and the passive element 20 are embedded in the substrate, a problem occurs due to a difference in thickness between the active element 10 and the passive element 20. More specifically, the active element 10 can be lowered to 100 μm or less through grindign, but the passive element 20 has a thickness of 220 μm to 330 μm, which is higher than the active element 10. On the passive element 20, the insulating layer 100 (prepreg) is present more than necessary as shown. In addition, the active element 10 requires considerable area for embedding due to the relatively large planar size compared to the passive element 20.

한편, 이와 같이, 능동 소자 (10)와 수동 소자 (20)를 인쇄회로기판에 매립하는 경우, 인쇄회로 기판의 두께는 수동 소자 (20)의 두께에 의해 결정된다. 또한, 내층 PCB를 인쇄회로기판 내에 삽입하는 경우, 베이스 기판에 능동 소자와 수동 소자를 부착 후, 미리 제작해둔 매립기판을 소자 위치와 매칭하여 캐비티 (cavity)를 가공하고 적층한다. 이 경우, 능동 소자와 수동 소자 모두에 해당하는 부분에 캐비티를 가공하게 되므로 실제 회로 형성이 가능한 부분은 이 부분을 제외하게 되어 회로 면적에 제약을 받게 된다.
On the other hand, when the active element 10 and the passive element 20 are embedded in the printed circuit board in this way, the thickness of the printed circuit board is determined by the thickness of the passive element 20. In addition, in the case of inserting the inner layer PCB into the printed circuit board, after attaching the active element and the passive element to the base substrate, the prefabricated buried substrate is matched with the element position to process and stack a cavity. In this case, since the cavity is processed in the portions corresponding to both the active element and the passive element, the portion where the actual circuit can be formed is excluded, thereby limiting the circuit area.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 능동 소자와 수동 소자를 포함하는 임베디드 인쇄회로기판에 삽입되는 내층 PCB를 가공하는 경우, 수동 소자에 해당하는 부분에만 캐비티를 형성하여, 회로를 구현할 수 있는 내층 PCB의 면적을 증가시켜 고집적 임베디드 인쇄회로기판을 제작할 수 있는 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a cavity only in a portion corresponding to a passive element when processing an inner layer PCB inserted into an embedded printed circuit board including an active element and a passive element. The present invention provides an integrated printed circuit board having a plurality of devices embedded therein and a method of manufacturing the same, capable of manufacturing a highly integrated printed circuit board by increasing an area of an inner layer PCB capable of implementing a circuit.

본 발명에 따른 복수의 소자가 내장된 집적 인쇄회로기판의 구조는, 수평으로 형성된 제 1소자 및 상기 제 1소자보다 두꺼운 제 2소자; 상기 제 2소자 부분에 형성된 캐비티(cavity)를 포함하며, 상기 제 1소자 상부에 형성된 제 1내층 PCB; 상기 제 1, 제 2소자, 및 제 1내층 PCB를 매립하는 절연층; 상기 절연층의 상면 또는 하면에 형성된 회로패턴층; 및 상기 상면 또는 하면의 회로패턴층을 상기 내층 PCB에 전기적으로 연결하도록 상기 절연층에 내장된 도금부를 포함하되, 상기 제 1소자는 상기 제 2소자의 상, 하면 높이 내에 형성된다.An integrated printed circuit board having a plurality of devices includes a first device horizontally formed and a second device thicker than the first device; A first inner layer PCB including a cavity formed in the second device portion and formed on the first device; An insulating layer filling the first and second devices and the first inner layer PCB; A circuit pattern layer formed on an upper surface or a lower surface of the insulating layer; And a plating part embedded in the insulating layer to electrically connect the upper or lower circuit pattern layer to the inner layer PCB, wherein the first element is formed within the upper and lower surfaces of the second element.

또한, 상기 복수의 소자가 내장된 집적 인쇄회로기판은, 상기 제 1, 제 2소자 부분에 형성된 캐비티를 포함하며, 상기 제 1내층 PCB 아래에 형성된 제 2 내층 PCB를 더 포함할 수 있다.The integrated printed circuit board having the plurality of devices may include a cavity formed in the first and second device portions, and further include a second inner layer PCB formed under the first inner layer PCB.

여기서, 제 1내층 PCB와 상기 제 2내층 PCB 사이에는 절연층이 형성될 수 있다.Here, an insulating layer may be formed between the first inner layer PCB and the second inner layer PCB.

한편, 상기 제 1내층 PCB 와 상기 제 2내층 PCB는 상기 제 1소자를 매립하도록 접합될 수 있다.Meanwhile, the first inner layer PCB and the second inner layer PCB may be bonded to bury the first device.

그리고 상기 제 1소자는 능동 소자이며, 상기 제 2소자는 수동 소자일 수 있다.The first device may be an active device, and the second device may be a passive device.

또한, 본 발명에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법은, (a) 캐리어기판위의 금속층상에 제 1소자 및 상기 제 1소자보다 두꺼운 제 2소자를 부착하는 단계; (b) 상기 제 1, 제 2소자를 매립하도록, 절연층, 상기 제 2소자 부분에 형성된 캐비티(cavity)를 포함하는 제 1 내층 PCB, 및 금속층을 적층하여 가압하는 단계; (c) 상기 캐리어기판을 제거하는 단계; (d) 상기 내층 PCB가 노출되도록 비아홀을 형성하고, 상기 비아홀을 도금하는 단계; 및 (e) 상기 제 1, 제 2소자 상부 또는 하부의 금속층을 에칭하여 회로패턴층을 형성하는 단계를 포함한다.In addition, an integrated printed circuit board manufacturing method including a plurality of devices according to the present invention includes: (a) attaching a first device and a second device thicker than the first device on a metal layer on a carrier substrate; (b) stacking and pressing an insulating layer, a first inner layer PCB including a cavity formed in the second element portion, and a metal layer so as to fill the first and second elements; (c) removing the carrier substrate; (d) forming a via hole to expose the inner layer PCB and plating the via hole; And (e) etching the metal layer above or below the first and second devices to form a circuit pattern layer.

또한, 상기 (b) 단계는, 상기 제 1, 제 2소자 부분에 형성된 캐비티를 포함하는 제 2내층 PCB를 더 적층하는 단계일 수 있다.In addition, step (b) may further include stacking a second inner layer PCB including a cavity formed in the first and second device portions.

여기서, 상기 (b) 단계는, 상기 제 1내층 PCB 와 상기 제 2내층 PCB 사이에 절연층을 더 적층하는 단계일 수 있다.Here, the step (b) may be a step of further stacking an insulating layer between the first inner layer PCB and the second inner layer PCB.

한편, 상기 (b) 단계는, 상기 제 1내층 PCB 와 상기 제 2내층 PCB를 상기 제 1소자를 매립하도록 접합하여 적층하는 단계일 수 있다.On the other hand, step (b) may be a step of laminating by bonding the first inner layer PCB and the second inner layer PCB to embed the first device.

그리고, 상기 (a) 단계의 제 1소자는 능동 소자이며, 제 2소자는 수동 소자일 수 있다.
In addition, the first device of step (a) may be an active device, the second device may be a passive device.

본 발명에 의해, 능동 소자와 수동 소자가 모두 실장된 임베디드 인쇄회로기판에 있어서, 내층 PCB 의 캐비티 가공면적을 최대한 감소시킬 수 있다. 그 결과, 회로를 구현할 수 있는 내층 PCB의 면적이 증가하게 되어 고집적 임베디드 인쇄회로기판을 구현할 수 있다.According to the present invention, in an embedded printed circuit board in which both active and passive elements are mounted, the cavity processing area of the inner layer PCB can be reduced as much as possible. As a result, the area of the inner layer PCB capable of implementing the circuit is increased, thereby realizing a highly integrated embedded printed circuit board.

도 1은 종래 기술에 따라 능동소자 및 수동소자가 내장된 임베디드 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 복수의 소자가 내장된 집적 인쇄회로기판을 위한 기본 공정의 단면도.
도 3은 본 발명의 일 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도.
도 4는 본 발명의 또 다른 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도.
도 5는 본 발명의 또 다른 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도.1 is a cross-sectional view of an embedded printed circuit board in which an active device and a passive device are built according to the prior art.
2 is a cross-sectional view of a basic process for an integrated printed circuit board having a plurality of devices embedded therein according to the present invention.
3 is a cross-sectional view of an integrated printed circuit board fabrication process incorporating a plurality of devices according to an embodiment of the present invention.
4 is a cross-sectional view of a manufacturing process of an integrated printed circuit board having a plurality of devices embedded therein according to another embodiment of the present invention.
5 is a cross-sectional view of a manufacturing process of an integrated printed circuit board having a plurality of devices embedded therein according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, an integrated printed circuit board and a method of manufacturing the same, in which a plurality of devices are built, according to an exemplary embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

도 2는 본 발명에 따른 복수의 소자가 내장된 집적 인쇄회로기판을 위한 기본 공정의 단면도이다. 도 2를 참조하면, 본 발명에 따른 복수의 소자가 내장된 집적 인쇄회로기판을 위한 기본 공정은, 우선 금속 기판, 예를 들어, 동막 (200a)이 형성된 캐리어 기판 (30)을 준비한다 (S1). 여기서, 동막 (200a)과 캐리어 기판 (30)은 접착층 (35)에 의해 접착될 수 있다 (S2). 그리고 동막 (200a) 상의 전자 소자들이 부착될 부분에 본딩 페이스트 (40)를 도포한다. 그리고 본딩 페이스트가 도포된 부분에 전자 소자들 (10 및 20)을 위치시킨 후 (S3), 각각의 소자를 부착한다 (S4). 여기서 전자 소자들 (10 및 20)은 능동 소자와 수동 소자와 같이, 서로 두께가 상이하다. 따라서, 도시된 바와 같이 동일한 평면상에 부착시, 수동 소자 (20)가 능동 소자 (10)보다 두껍기 때문에, 수동 소자 (20)의 높이가 능동 소자 (10)의 높이 보다 높게 형성된다. 2 is a cross-sectional view of a basic process for an integrated printed circuit board having a plurality of devices according to the present invention. Referring to FIG. 2, a basic process for an integrated printed circuit board having a plurality of devices according to the present invention first prepares a carrier substrate 30 on which a metal substrate, for example, copper film 200a is formed (S1). ). Here, the copper film 200a and the carrier substrate 30 may be bonded by the adhesive layer 35 (S2). And the bonding paste 40 is apply | coated to the part to which the electronic element on the copper film 200a is attached. Then, the electronic devices 10 and 20 are positioned at the portion where the bonding paste is applied (S3), and the respective devices are attached (S4). The electronic elements 10 and 20 here differ in thickness from one another, such as active elements and passive elements. Therefore, when the passive element 20 is thicker than the active element 10 when attached on the same plane as shown, the height of the passive element 20 is formed higher than the height of the active element 10.

도 3은 본 발명의 일 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도이다. 도 3을 참조하면, 일단 기본 공정은 도 2의 S1 내지 S4공정과 동일하다. 그 후, 능동 소자 (10)와 수동 소자 (20)를 매립하기 위해 본딩 시트, 즉, 제 1내층 PCB (310), 절연층 (110, 120, 및 130), 금속층 (200b)을 적층한다 (S5). 더욱 상세하게는, 수동 소자 (20) 부분에 캐비티 (cavity)를 갖는 제 1내층 PCB (310)를 능동 소자 (10) 상에만 형성하고, 각 층간 (제 1내층 PCB (310), 능동 소자 (10), 수동 소자 (20), 상하 동막 (200a 및 200b)) 사이에 각 층간의 절연, 및 접합을 위하여 프리프레그(Prepreg) 와 같은 절연층 (110, 120, 및 130)을 적층한다. 또한, 회로 형성을 위해 최상부에 금속층, 예를 들어 동막 (200b)을 적층한다.3 is a cross-sectional view of a process of manufacturing an integrated printed circuit board having a plurality of devices according to an embodiment of the present invention. Referring to Figure 3, once the basic process is the same as the process S1 to S4 of FIG. Thereafter, a bonding sheet, that is, the first inner layer PCB 310, the insulating layers 110, 120, and 130, and the metal layer 200b are laminated to fill the active element 10 and the passive element 20 ( S5). More specifically, a first inner layer PCB 310 having a cavity in the passive element 20 portion is formed only on the active element 10, and each layer (first inner layer PCB 310, active element ( 10), insulating layers 110, 120, and 130, such as prepregs, are laminated between the passive elements 20 and the upper and lower copper films 200a and 200b for insulation and bonding between the layers. In addition, a metal layer, for example, a copper film 200b, is laminated on the top for circuit formation.

특히, 제 1내층 PCB (310)는 수동 소자 (20) 부분에만 캐비티를 포함하기 때문에 능동 소자 (10) 부분 상부에서 회로를 구현할 수 있어, 집적도를 증가시킬 수 있다. 이와 같이 적층한 각 층들 (110, 120, 130, 310, 및 200b)을 가압하여 소성하고 (S6), 캐리어 기판 (30)를 제거하고 플립 (flip)한다 (S7). 이 경우, 캐리어 기판 제거시, 접착층 (35)도 함께 제거된다.In particular, since the first inner layer PCB 310 includes a cavity only in the passive element 20 portion, a circuit can be implemented on the active element 10 portion, thereby increasing the degree of integration. Each of the layers 110, 120, 130, 310, and 200b stacked in this manner is pressed and fired (S6), and the carrier substrate 30 is removed and flipped (S7). In this case, upon removal of the carrier substrate, the adhesive layer 35 is also removed.

그리고 최종적으로 드릴링 (drilling), 도금, 및 패터닝 (patterning) 공정을 수행한다. 구체적으로는 드릴링 공정에 의해 임베디드 인쇄회로기판 전체를 관통하는 스루홀 (60), 및 제 1내층 PCB (310)까지 관통하는 비아홀을 형성한다. 또한, 도금 공정에 의해 스루홀 (60)의 내벽 및, 비아홀 내부에 도금부 (50)를 형성하고, 패터닝 공정에 의해 회로패턴층 (210a 및 210b)을 형성함으로써, 각 층 (210a, 310, 210b)간을 전기적으로 연결한 임베디드 인쇄회로 기판을 완성한다.Finally, drilling, plating, and patterning processes are performed. Specifically, a through-hole 60 penetrating the entire embedded printed circuit board and a via hole penetrating to the first inner layer PCB 310 are formed by a drilling process. Further, by forming the plating portion 50 in the inner wall of the through hole 60 and the via hole inside by the plating process, and forming the circuit pattern layers 210a and 210b by the patterning process, the respective layers 210a, 310, 210b) to complete the embedded printed circuit board electrically connected.

도 4는 본 발명의 또 다른 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도이다. 도 4를 참조하면, 일단 기본 공정은 도 2의 S1 내지 S4공정과 동일하다. 또한, 본 공정은 제 2내층 PCB (320)를 더 적층하는 것을 제외하고는 도 3의 공정과 동일하다. 구체적으로는, 능동 소자 (10)와 수동 소자 (20)를 매립하기 위해 본딩 시트, 즉, 제 1내층 PCB (310), 제 2내층 PCB (320), 절연층 (110, 120, 및 130), 금속층 (200b)을 적층한다 (S5). 여기서, 제 2내층 PCB (320)는 수동 소자 부분 (20)에 캐비티를 가질뿐만 아니라, 능동 소자 (10) 부분에도 캐비티를 갖는다. 또한, 제 1내층 PCB (310)와 제 2내층 PCB (320) 사이에는 절연 및 접착을 위해 프리프레그와 같은 절연층(120)이 삽입된다.4 is a cross-sectional view of an integrated printed circuit board manufacturing process in which a plurality of devices is built according to still another embodiment of the present invention. Referring to FIG. 4, once the basic process is the same as the process S1 to S4 of FIG. 2. In addition, the present process is the same as the process of FIG. 3 except for further laminating the second inner layer PCB 320. Specifically, the bonding sheet, that is, the first inner layer PCB 310, the second inner layer PCB 320, the insulating layers 110, 120, and 130 to fill the active element 10 and the passive element 20. The metal layer 200b is laminated (S5). Here, the second inner layer PCB 320 not only has a cavity in the passive element portion 20, but also has a cavity in the active element 10 portion. In addition, an insulating layer 120 such as a prepreg is inserted between the first inner layer PCB 310 and the second inner layer PCB 320 for insulation and adhesion.

특히, 제 2내층 PCB (320)는 제 1내층 PCB (310)와는 달리, 능동 소자 (10) 부분에 캐비티가 형성되어, 회로를 형성할 수 있는 면적이 더 적다. 그러나 수동 소자 (20)의 두께 내에서, 제 1내층 PCB (310)와 상, 하를 이루어 형성되기 때문에, 도 3의 인쇄회로기판에서 두께를 증가시키지 않고도 집적도를 증가시킬 수 있다.In particular, the second inner layer PCB 320, unlike the first inner layer PCB 310, the cavity is formed in the portion of the active element 10, there is less area to form a circuit. However, since the passive element 20 is formed up and down with the first inner layer PCB 310, the integration degree can be increased without increasing the thickness in the printed circuit board of FIG. 3.

그 후, 가압 및 소성 (S6), 캐리어 기판 제거 및 플립 (S7), 드릴링, 도금, 및 회로패턴 형성 (S8) 공정은 도 3과 동일하다.Thereafter, the pressing and firing (S6), carrier substrate removal and flipping (S7), drilling, plating, and circuit pattern formation (S8) processes are the same as in FIG.

도 5는 본 발명의 또 다른 실시형태에 따른 복수의 소자가 내장된 집적 인쇄회로기판 제조 공정의 단면도이다. 도 5를 참조하면, 일단 기본 공정은 도 2의 S1 내지 S4공정과 동일하다. 그 후, 능동 소자 (10)와 수동 소자 (20)를 매립하기 위해 본딩 시트, 즉, 제 3내층 PCB (330), 절연층 (110 및 140), 금속층 (200b)을 적층한다 (S5). 여기서, 제 3내층 PCB (330)는 제 1내층 PCB (310)와 제 2내층 PCB (320)가 능동 소자 (10)를 매립하도록 서로 접착된 형태이다. 즉, 제 1내층 PCB (310)와 제 2내층 PCB (320) 사이에는 절연층이 존재하지 않으며, 능동 소자 (10)의 상부와 측면을 감싸도록 서로 접착되어 매립한다. 이와 같이 서로 접착된 제 1내층 PCB (310)와 제 2내층 PCB (320)는 내부 비아홀 (70)을 통해 서로 전기적으로 연결된다.5 is a cross-sectional view of an integrated printed circuit board manufacturing process in which a plurality of devices according to another embodiment of the present invention is incorporated. Referring to Figure 5, once the basic process is the same as the process S1 to S4 of FIG. Thereafter, a bonding sheet, that is, a third inner layer PCB 330, insulating layers 110 and 140, and a metal layer 200b is laminated to fill the active element 10 and the passive element 20 (S5). Here, the third inner layer PCB 330 is bonded to each other such that the first inner layer PCB 310 and the second inner layer PCB 320 embed the active element 10. That is, the insulating layer does not exist between the first inner layer PCB 310 and the second inner layer PCB 320, and is bonded to each other so as to surround the top and side surfaces of the active element 10. The first inner layer PCB 310 and the second inner layer PCB 320 bonded to each other are electrically connected to each other through the inner via hole 70.

그 후, 가압 및 소성 (S6), 캐리어 기판 제거 및 플립 (S7), 드릴링, 도금, 및 회로패턴 형성 (S8) 공정은 도 3과 동일하다.Thereafter, the pressing and firing (S6), carrier substrate removal and flipping (S7), drilling, plating, and circuit pattern formation (S8) processes are the same as in FIG.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined not only by the claims, but also by those equivalent to the claims.

10: 능동 소자 20: 수동 소자
100: 본딩 시트 30: 캐리어 기판
35: 접착층 40: 접착 페이스트
50: 비아홀 도금층 60: 스루홀
70: 내부 비아홀 110, 120, 130, 140: 절연층
200a, 200b: 금속층 210a, 210b: 회로패턴층
310: 제 1내층 PCB 320: 제 2내층 PCB
330: 제 3내층 PCB 10: active element 20: passive element
100: bonding sheet 30: carrier substrate
35: adhesive layer 40: adhesive paste
50: via hole plating layer 60: through hole
70: internal via holes 110, 120, 130, 140: insulating layer
200a, 200b: metal layer 210a, 210b: circuit pattern layer
310: first inner layer PCB 320: second inner layer PCB
330: third inner layer PCB

Claims (10)

금속층상에 형성된 제 1소자 및 상기 제 1소자보다 두꺼운 제 2소자;
상기 금속층 상에 적층되며, 상기 제 1소자 및 상기 제 2소자에 대응한 부분에 형성된 캐비티를 포함하는 제 1절연층;
상기 제1 절연층 상에 형성되며, 상기 제 2소자 부분에 형성된 캐비티(cavity)를 포함하며, 상기 제 1소자 상부에 형성된 제 1내층 PCB;
상기 제 1내층 PCB 상에 적층되는 제 2절연층;
상기 제 2절연층의 상면에 형성된 회로패턴층; 및
상기 제 2절연층의 상면의 회로패턴층을 상기 제 1내층 PCB에 전기적으로 연결하도록 상기 제 2절연층에 내장된 도금부를 포함하되,
상기 제 1소자는 상기 제 2소자의 상, 하면 높이 내에 형성된 복수의 소자가 내장된 집적 인쇄회로기판.
A first element formed on the metal layer and a second element thicker than the first element;
A first insulating layer stacked on the metal layer and including a cavity formed in a portion corresponding to the first element and the second element;
A first inner layer PCB formed on the first insulating layer, the cavity including a cavity formed in the second device portion, and formed on the first device;
A second insulating layer laminated on the first inner layer PCB;
A circuit pattern layer formed on an upper surface of the second insulating layer; And
A plating part embedded in the second insulating layer to electrically connect the circuit pattern layer on the upper surface of the second insulating layer to the first inner layer PCB,
The first device includes an integrated printed circuit board having a plurality of devices formed within the upper and lower surfaces of the second device.
제 1항에 있어서,
상기 복수의 소자가 내장된 집적 인쇄회로기판은,
상기 제 1, 제 2소자 부분에 형성된 캐비티를 포함하며, 상기 제 1내층 PCB 아래에 형성된 제 2 내층 PCB를 더 포함하는 복수의 소자가 내장된 집적 인쇄회로기판.
The method of claim 1,
An integrated printed circuit board having the plurality of devices embedded therein may include
And a cavity formed in the first and second device portions, and further comprising a second inner layer PCB formed under the first inner layer PCB.
제 2항에 있어서,
상기 제 1내층 PCB 와 상기 제 2내층 PCB 사이에는 절연층이 형성된 복수의 소자가 내장된 집적 인쇄회로기판.
The method of claim 2,
And an integrated printed circuit board having a plurality of devices having an insulating layer formed therebetween between the first inner layer PCB and the second inner layer PCB.
제 2항에 있어서,
상기 제 1내층 PCB 와 상기 제 2내층 PCB는 상기 제 1소자를 매립하도록 접합된 복수의 소자가 내장된 집적 인쇄회로기판.
The method of claim 2,
And the first inner layer PCB and the second inner layer PCB are embedded with a plurality of elements bonded to embed the first element.
제 1항 내지 제 4항 중 어느 한 항에 있어서,
상기 제 1소자는 능동 소자이며, 상기 제 2소자는 수동 소자인 복수의 소자가 내장된 집적 인쇄회로기판.
The method according to any one of claims 1 to 4,
And the first device is an active device, and the second device is a passive device.
(a) 캐리어기판위의 금속층상에 제 1소자 및 상기 제 1소자보다 두꺼운 제 2소자를 부착하는 단계;
(b) 상기 제 1소자 및 상기 제 2소자에 대응한 부분에 형성된 캐비티를 포함하는 제 1절연층을 상기 금속층상에 적층하는 단계;
(c) 상기 제 2소자 부분에 형성된 캐비티(cavity)를 포함하는 제 1 내층 PCB을 상기 제1 절연층 상에 적층하는 단계;
(d) 상기 제 1내층 PCB 상에 제2 절연층 및 금속층을 적층하여 가압하는 단계;
(e) 상기 캐리어기판을 제거하는 단계;
(f) 상기 내층 PCB가 노출되도록 비아홀을 형성하고, 상기 비아홀을 도금하는 단계; 및
(g) 상기 제 1, 제 2소자 상부 또는 하부의 금속층을 에칭하여 회로패턴층을 형성하는 단계를 포함하는 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법.
(a) attaching a first device and a second device thicker than the first device on a metal layer on the carrier substrate;
(b) stacking a first insulating layer on the metal layer, the first insulating layer including a cavity formed in a portion corresponding to the first element and the second element;
(c) stacking a first inner layer PCB on the first insulating layer, the first inner layer PCB including a cavity formed in the second element portion;
(d) stacking and pressing a second insulating layer and a metal layer on the first inner layer PCB;
(e) removing the carrier substrate;
(f) forming a via hole to expose the inner layer PCB and plating the via hole; And
(g) forming a circuit pattern layer by etching a metal layer above or below the first and second devices to form a circuit pattern layer.
제 6항에 있어서,
상기 (c) 단계는
(c-1) 상기 제 1절연층 상에 상기 제 1, 제 2소자 부분에 형성된 캐비티를 포함하는 제 2내층 PCB를 더 적층하는 단계를 포함하는 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법.
The method according to claim 6,
The step (c)
and (c-1) further stacking a second inner layer PCB including a cavity formed in the first and second device portions on the first insulating layer. .
제 7항에 있어서,
상기 (c) 단계는
(c-2) 상기 제 1내층 PCB 와 상기 제 2내층 PCB 사이에 절연층을 더 적층하는 단계를 더 포함하는 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법.
8. The method of claim 7,
The step (c)
(c-2) A method of manufacturing an integrated printed circuit board having a plurality of devices further comprising stacking an insulating layer between the first inner layer PCB and the second inner layer PCB.
제 7항에 있어서,
상기 (c-1) 단계는, 상기 제 1내층 PCB 와 상기 제 2내층 PCB를 상기 제 1소자를 매립하도록 접합하여 적층하는 단계인 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법.
8. The method of claim 7,
The step (c-1) is a step of laminating by bonding the first inner layer PCB and the second inner layer PCB so as to bury the first element embedded integrated printed circuit board manufacturing method.
제 6항 내지 제 9항 중 어느 한 항에 있어서,
상기 (a) 단계의 제 1소자는 능동 소자이며, 제 2소자는 수동 소자인 복수의 소자가 내장된 집적 인쇄회로기판 제조 방법.The method according to any one of claims 6 to 9,
The first device of step (a) is an active device, the second device is a passive device integrated circuit board manufacturing method containing a plurality of devices.
KR1020100050006A 2010-05-28 2010-05-28 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof KR101147343B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100050006A KR101147343B1 (en) 2010-05-28 2010-05-28 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050006A KR101147343B1 (en) 2010-05-28 2010-05-28 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110130604A KR20110130604A (en) 2011-12-06
KR101147343B1 true KR101147343B1 (en) 2012-05-22

Family

ID=45499266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050006A KR101147343B1 (en) 2010-05-28 2010-05-28 Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101147343B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417264B1 (en) * 2012-04-25 2014-07-08 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR101438915B1 (en) 2012-11-02 2014-09-11 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (en) * 1991-03-12 1994-04-28 Japan Radio Co Ltd Multilayer wiring board embedded with component
JP2008288298A (en) * 2007-05-16 2008-11-27 Toppan Printing Co Ltd Method for manufacturing printed-wiring board with built-in electronic part
KR100901985B1 (en) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 Component-containing module and method for producing the same
KR100935139B1 (en) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 Production method for component built­in module and component built­in module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (en) * 1991-03-12 1994-04-28 Japan Radio Co Ltd Multilayer wiring board embedded with component
KR100935139B1 (en) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 Production method for component built­in module and component built­in module
KR100901985B1 (en) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 Component-containing module and method for producing the same
JP2008288298A (en) * 2007-05-16 2008-11-27 Toppan Printing Co Ltd Method for manufacturing printed-wiring board with built-in electronic part

Also Published As

Publication number Publication date
KR20110130604A (en) 2011-12-06

Similar Documents

Publication Publication Date Title
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US9338891B2 (en) Printed wiring board
JP2008198999A (en) Printed circuit board with built-in electronic device and method of manufacturing the same
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
KR102194718B1 (en) Embedded board and method of manufacturing the same
JP2008016844A (en) Printed circuit board and manufacturing method of the same
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
US20160219713A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR20160099934A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR100678083B1 (en) Fabricating method of the embedded capacitor and embedded capacitor using the same
KR101044105B1 (en) A method of manufacturing printed circuit board
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR20150137824A (en) Package substrate, package, package on package and maunfacutring method of package substrate
KR101131289B1 (en) Rigid-Flexible substrate comprising embedded electronic component within and Fabricating Method the same
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
JP2008071963A (en) Multilayer wiring substrate
KR20160004157A (en) Chip embedded substrate and method of manufacturing the same
KR101147343B1 (en) Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR20090123032A (en) Method of manufacturing printed circuit board embedded with semiconductor chip
JP5385699B2 (en) Manufacturing method of multilayer wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee