KR101171749B1 - Display source driver with reducing layout area - Google Patents

Display source driver with reducing layout area Download PDF

Info

Publication number
KR101171749B1
KR101171749B1 KR1020100106587A KR20100106587A KR101171749B1 KR 101171749 B1 KR101171749 B1 KR 101171749B1 KR 1020100106587 A KR1020100106587 A KR 1020100106587A KR 20100106587 A KR20100106587 A KR 20100106587A KR 101171749 B1 KR101171749 B1 KR 101171749B1
Authority
KR
South Korea
Prior art keywords
positive
negative
signal
complementary
voltage
Prior art date
Application number
KR1020100106587A
Other languages
Korean (ko)
Other versions
KR20120045196A (en
Inventor
전용원
남장진
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020100106587A priority Critical patent/KR101171749B1/en
Publication of KR20120045196A publication Critical patent/KR20120045196A/en
Application granted granted Critical
Publication of KR101171749B1 publication Critical patent/KR101171749B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45214—Offset in a differential amplifier being reduced by control of the substrate voltage, the voltage being either fixed or variable

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

레이아웃 면적을 저감하는 디스플레이 소스 드라이버가 개시된다. 본 발명의 일면에 따른 디스플레이 소스 드라이버는 본 발명의 디스플레이 소스 드라이버에서는, 스위칭 기능과 동시에 바이어스 기능도 수행하는 트랜지스터들을 포함한다. 이 경우, 스위칭 기능을 위한 트랜지스터와 바이어싱 기능을 위한 트랜지스터가 별개로 존재하는 경우에 비하여 트랜지스터의 수가 현저히 감소된다. 결과적으로, 본 발명의 디스플레이 소스 드라이버는 스위칭 기능과 바이어싱 기능을 동시에 가지는 연산 증폭기를 포함하면서도, 전체 레이아웃 면적을 저감한다.A display source driver for reducing layout area is disclosed. A display source driver according to an aspect of the present invention includes transistors that perform a bias function at the same time as a switching function. In this case, the number of transistors is significantly reduced compared with the case where the transistor for the switching function and the transistor for the biasing function are separately present. As a result, the display source driver of the present invention includes an operational amplifier having a switching function and a biasing function simultaneously, while reducing the overall layout area.

Description

레이아웃 면적을 저감하는 디스플레이 소스 드라이버{DISPLAY SOURCE DRIVER WITH REDUCING LAYOUT AREA}Display source driver to reduce layout area {DISPLAY SOURCE DRIVER WITH REDUCING LAYOUT AREA}

본 발명은 디스플레이 소스 드라이버에 관한 것으로서, 특히 레이아웃 면적을 저감하는 디스플레이 소스 드라이버에 관한 것이다.
The present invention relates to a display source driver, and more particularly to a display source driver for reducing the layout area.

엘씨디(LCD: Liquid Crystal Display)와 같은 디스플레이 시스템은 컴퓨터의 모니터 등에 널리 사용되고 있다. 이러한 디스플레이 시스템은 다수개의 데이터 라인과 다수개의 게이트 라인의 교차점에 배열되는 다수개의 픽셀들을 포함하는 디스플레이 패널과, 상기 디스플레이 패널의 각 데이터 라인에 각자의 구동전압을 드라이빙하는 디스플레이 소스 드라이버를 포함하여 구성된다. 이때, 디스플레이 패널의 픽셀들은 대응하는 데이터 라인으로 제공되는 각자의 구동전압에 따른 이미지를 디스플레이한다.Display systems such as liquid crystal displays (LCDs) are widely used in monitors of computers. Such a display system includes a display panel including a plurality of pixels arranged at intersections of a plurality of data lines and a plurality of gate lines, and a display source driver for driving a respective driving voltage to each data line of the display panel. do. In this case, the pixels of the display panel display images according to respective driving voltages provided to corresponding data lines.

일반적으로, 디스플레이 소스 드라이버는 디스플레이 패널의 픽셀들을 구동하기 위하여, 데이터 라인의 수에 대응하는 수의 DAC들와 연산증폭기들을 구비한다. 상기 DAC는 각 데이터 라인에 대응하는 디지털 데이터를 계조 전압으로 변환하여 출력한다. 상기 연산 증폭기는 대응하는 계조 전압을 구동전압으로 증폭하여 대응하는 데이터 라인에 제공한다.In general, the display source driver has a number of DACs and operational amplifiers corresponding to the number of data lines to drive the pixels of the display panel. The DAC converts digital data corresponding to each data line into a gray voltage and outputs the gray voltage. The operational amplifier amplifies a corresponding gray voltage to a driving voltage and provides it to a corresponding data line.

한편, 디스플레이 구동 장치에 사용되는 연산 증폭기는 계조 전압을 입력신호로 하고, 출력신호인 구동전압을 피드백 신호로 입력하는 미러 타입으로 형성된다. 이때, 미러를 구성하는 트랜지스터들은 동일한 형태로 설계되지만, 공정조건 등의 차이로 인하여 전기적 특성 차이를 보이며, 그 결과 오프셋 현상을 유발한다. 이러한 오프셋 현상을 보완하기 위하여, 디스플레이 구동 장치의 연산 증폭기는 미러 타입과 동시에 전류 패스를 스위칭하는 스위칭 타입으로 구현되는 것이 최근의 경향이다.On the other hand, the operational amplifier used in the display driving apparatus is formed in a mirror type in which a gray scale voltage is used as an input signal and a drive voltage serving as an output signal is input as a feedback signal. At this time, the transistors constituting the mirror are designed in the same shape, but due to the difference in process conditions and the like exhibits a difference in electrical characteristics, resulting in an offset phenomenon. In order to compensate for this offset phenomenon, it is a recent trend that the operational amplifier of the display driving apparatus is implemented as a switching type for switching the current path simultaneously with the mirror type.

이에 따라, 최근의 디스플레이 소스 드라이버의 연산 증폭기는 스위칭 트랜지스터들을 포함하며, 미러를 구성하는 트랜지스터들은 하나의 디스플레이 필드 동안에 서로 스위칭된다. 그 결과, 계조 전압과 구동전압에 따른 전류 패스는 서로 스위칭된다.Accordingly, operational amplifiers of recent display source drivers include switching transistors, and the transistors constituting the mirror are switched to one another during one display field. As a result, the current paths corresponding to the gradation voltage and the driving voltage are switched to each other.

또한, 디스플레이 구동 장치에 사용되는 연산 증폭기는 바이어스 전압으로 게이팅되는 바이어싱 트랜지스터들을 포함하는 것이 일반적이다. 이와 같이, 바이어싱 트랜지스터들에 의하여, 임의의 2개의 신호는 소정의 저항성분을 가지면서 전기적으로 커플링된다.In addition, an operational amplifier used in a display driving apparatus generally includes biasing transistors gated with a bias voltage. As such, by biasing transistors, any two signals are electrically coupled while having a predetermined resistance component.

그런데, 기존의 디스플레이 구동 장치에는, 스위칭 트랜지스터들과 바이어싱 트랜지스터들이 별개의 형태로 구현되는 연산 증폭기들이 포함된다. 이 경우, 각 연산 증폭기의 레이아웃 면적은 크게 되며, 이는 전체 디스플레이 장치의 레이아웃 면적을 크게 하는 중요한 요인으로 작용한다.However, existing display driving apparatuses include operational amplifiers in which switching transistors and biasing transistors are implemented in a separate form. In this case, the layout area of each operational amplifier is large, which is an important factor in increasing the layout area of the entire display device.

따라서, 스위칭 기능과 바이어싱 기능을 동시에 가지는 연산 증폭기를 포함하면서도, 전체 레이아웃 면적을 줄이는 디스플레이 소스 드라이버의 개발이 요구된다.
Accordingly, there is a need for the development of a display source driver including an operational amplifier having a switching function and a biasing function at the same time, while reducing the overall layout area.

본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 스위칭 기능과 바이어싱 기능을 동시에 가지는 연산 증폭기를 포함하면서도, 전체 레이아웃 면적을 저감하는 디스플레이 소스 드라이버를 제공하는 데 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a display source driver which includes an operational amplifier having a switching function and a biasing function at the same time and reduces the overall layout area.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 다수개의 데이터 라인쌍들을 포함하는 디스플레이 패널을 구동하는 디스플레이 소스 드라이버로서, 상기 데이터 라인쌍들 각각은 오드 데이터 라인 및 이븐 데이터 라인으로 구성되는 상기 디스플레이 소스 드라이버에 관한 것이다.One aspect of the present invention for achieving the above technical problem is a display source driver for driving a display panel including a plurality of data line pairs, each of the data line pairs is composed of an odd data line and even data line Relates to a display source driver.

본 발명의 일면에 따른 디스플레이 소스 드라이버는 다수개의 변환유닛들을 가지는 변환블락으로서, 상기 변환유닛들 각각은 자신의 데이터 라인쌍에 대응하는 오드 디지털 데이터 및 이븐 디지털 데이터에 교번적으로 대응하는 전압을 가지는 포지티브 계조신호 및 네거티브 계조신호를 발생하는 상기 변환블락; 자신의 상기 오드 데이터 라인 및 상기 이븐 데이터 라인에 포지티브 구동신호 및 네거티브 구동신호를 교번적으로 제공하는 다수개의 증폭유닛들을 가지는 증폭블락으로서, 상기 다수개의 증폭유닛들 각각은 자신의 상기 포지티브 계조신호를 증폭하여 자신의 상기 포지티브 구동신호를 발생하는 포지티브 증폭기와 자신의 상기 네거티브 계조신호를 증폭하여 자신의 상기 네거티브 구동신호를 발생하는 네거티브 증폭기를 포함하는 상기 증폭블락으로서, 상기 포지티브 증폭기는 제1 포지티브 파워전압을 풀업전압으로 공급받고, 제2 포지티브 파워전압을 풀다운 전압으로 공급받으며, 포지티브 오프셋 신호에 의하여 제어되는 차동 구동 타입이며, 상기 네거티브 증폭기는 제1 네거티브 파워전압을 풀다운 전압으로 공급받고, 제2 네거티브 파워전압을 풀업 전압으로 공급받으며, 네거티브 오프셋 신호에 의하여 제어되는 차동 구동 타입인 상기 증폭블락; 및 상기 포지티브 오프셋 신호 및 상기 네거티브 오프셋 신호를 발생하는 오프셋 신호 발생블락으로서, 상기 포지티브 오프셋 신호는 포지티브 턴오프 전압 및 포지티브 바이어스 전압을 스윙하며, 상기 네거티브 오프셋 신호는 네거티브 턴오프 전압 및 네거티브 바이어스 전압을 스윙하는 상기 오프셋 신호 발생블락으로서, 상기 포지티브 턴오프 전압은 상기 제1 포지티브 파워전압이고, 상기 포지티브 바이어스 전압은 상기 제1 포지티브 파워전압보다 낮고 상기 제2 포지티브 파워전압보다 높은 전압이며, 상기 네거티브 턴오프 전압은 상기 제1 네거티브 파워전압이고, 상기 네거티브 바이어스 전압은 상기 제1 네거티브 파워전압보다 높고 상기 제2 네거티브 파워전압보다 낮은 전압인 상기 오프셋 신호 발생블락을 구비한다.
A display source driver according to an aspect of the present invention is a conversion block having a plurality of conversion units, each of the conversion units having a voltage alternately corresponding to odd digital data and even digital data corresponding to its data line pair. The conversion block for generating a positive gray level signal and a negative gray level signal; An amplifying block having a plurality of amplifying units alternately providing a positive driving signal and a negative driving signal to its odd data line and the even data line, each of the plurality of amplifying units being capable of receiving its positive gray level signal; Wherein said positive amplifier comprises a positive amplifier for amplifying and generating said positive driving signal thereof and a negative amplifier for amplifying said negative gray level signal and generating said negative driving signal thereof, wherein said positive amplifier comprises a first positive power; A voltage is supplied as a pull-up voltage, a second positive power voltage is supplied as a pull-down voltage, and is a differential driving type controlled by a positive offset signal, and the negative amplifier is supplied with a first negative power voltage as a pull-down voltage and a second Negative Power War Receive the pull-up voltage supply, the differential-drive type of the amplification block being controlled by a negative offset signal; And an offset signal generation block for generating the positive offset signal and the negative offset signal, wherein the positive offset signal swings a positive turn off voltage and a positive bias voltage, and the negative offset signal is configured to supply a negative turn off voltage and a negative bias voltage. The positive offset signal generating block swinging, wherein the positive turn-off voltage is the first positive power voltage, the positive bias voltage is a voltage lower than the first positive power voltage and higher than the second positive power voltage, and the negative turn voltage. The off voltage is the first negative power voltage, and the negative bias voltage includes the offset signal generation block that is higher than the first negative power voltage and lower than the second negative power voltage.

본 발명의 디스플레이 소스 드라이버에 의하면, 스위칭 기능과 바이어싱 기능을 동시에 가지는 연산 증폭기가 구비되면서도, 전체 레이아웃 면적이 현저히 저감된다.
According to the display source driver of the present invention, even though an operational amplifier having a switching function and a biasing function is provided at the same time, the overall layout area is significantly reduced.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 디스플레이 소스 드라이버를 나타내는 도면이다.
도 2는 도 1의 포지티브 증폭기 중의 하나의 예를 나타내는 도면이다.
도 3은 도 1의 네거티브 증폭기 중의 하나의 예를 나타내는 도면이다.
도 4는 도 1의 증폭유닛의 스위칭 수단 중의 하나를 구체적으로 나타내는 도면이다.
도 5는 도 1의 오프셋 신호 발생블락을 구체적으로 나타내는 도면이다.
A brief description of each drawing used in the present invention is provided.
1 is a diagram illustrating a display source driver according to an exemplary embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of one of the positive amplifiers of FIG. 1.
3 is a diagram illustrating an example of one of the negative amplifiers of FIG. 1.
4 is a view showing in detail one of the switching means of the amplifying unit of FIG.
FIG. 5 is a diagram illustrating the offset signal generation block of FIG. 1 in detail.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention are omitted.

본 명세서에서, 임의의 신호에 대한 논리상태에 대한 기술에 있어서, 다른 언급이 없는 경우에는, 논리상태 "H"는 풀업전압(예, 전원전압, 제2 네거티브 파워전압 등)과 동일한 전압을 가지는 상태를 의미하며, 논리상태 "L"는 풀다운 전압(예, 접지전압, 제2 포지티브 파워전압 등)과 동일한 전압을 가지는 상태를 의미한다. In this specification, in the description of the logic state for any signal, unless otherwise stated, the logic state "H" has the same voltage as the pull-up voltage (e.g., power supply voltage, second negative power voltage, etc.). The logic state "L" refers to a state having the same voltage as the pull-down voltage (eg, ground voltage, second positive power voltage, etc.).

그러나, 포지티브 오프셋 신호 및 그의 상보 신호에 대해서는, 논리상태 "H"는 포지티브 턴오프 전압(예, 전원전압)을 의미하며, 논리상태 "L"는 포지티브 바이어스 전압을 가지는 상태를 의미한다. 그리고, 네거티브 오프셋 신호 및 그의 상보 신호에 대해서는, 논리상태 "L"는 네거티브 턴오프 전압(예, 접지전압)을 의미하며, 논리상태 "H"는 네거티브 바이어스 전압을 가지는 상태를 의미한다.However, for the positive offset signal and its complementary signal, the logic state "H" means a positive turn off voltage (e.g., a power supply voltage), and the logic state "L" means a state with a positive bias voltage. For the negative offset signal and its complementary signal, logic state "L" means negative turn-off voltage (eg, ground voltage), and logic state "H" means state with negative bias voltage.

상기 포지티브 바이어스 전압 및 상기 네거티브 바이어스 전압에 대해서는, 추후에 보다 구체적으로 언급된다.The positive bias voltage and the negative bias voltage are mentioned in more detail later.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 디스플레이 소스 드라이버(SD)를 나타내는 도면으로서, 상기 디스플레이 소스 드라이버(SD)에 의하여 구동되는 디스플레이 패널(PAN)과 함께 도시된다.FIG. 1 is a diagram illustrating a display source driver SD according to an embodiment of the present invention, and is shown together with a display panel PAN driven by the display source driver SD.

상기 디스플레이 패널(PAN)은 복수개의 게이트 라인(GL)들 및 복수개의 데이터 라인(DLo, DLe)의 교차점에 형성되는 픽셀(PIX)들을 구비한다. 본 명세서에서, 인접하는 2개의 데이터 라인들은 하나의 데이터 라인 쌍을 구성하며, 그 중 하나는 '오드 데이터 라인(DLo)'으로 명명되며, 다른 하나는 '이븐 데이터 라인(DLe)'으로 명명된다.The display panel PAN includes pixels PIX formed at intersections of the plurality of gate lines GL and the plurality of data lines DLo and DLe. In the present specification, two adjacent data lines constitute one data line pair, one of which is named 'odd data line DLo' and the other is named 'even data line DLe'. .

도 1에 도시되는 디스플레이 소스 드라이버(SD)는 디스플레이 패널(PAN)의 픽셀(PIX)들을 데이터 인버젼(inversion) 구동방식으로 구동한다. 즉, 디스플레이 패널(PAN)의 각 픽셀(PIX)은 포지티브 구동신호(XDRP)와 네거티브 구동신호(XDRN)에 의하여 교번하여 구동된다. 이때, 상기 포지티브 구동신호(XDRP)는 공통전압(미도시)을 중심으로 (+)의 전압성분인 '포지티브 구동전압'을 가지며, 상기 네거티브 구동신호(XDRN)는 공통전압(미도시)을 중심으로 (-)의 전압성분인 '네거티브 구동전압'을 가진다. The display source driver SD shown in FIG. 1 drives the pixels PIX of the display panel PAN by a data inversion driving method. That is, each pixel PIX of the display panel PAN is alternately driven by the positive driving signal XDRP and the negative driving signal XDRN. In this case, the positive driving signal XDRP has a positive driving voltage which is a positive voltage component with respect to a common voltage (not shown), and the negative driving signal XDRN has a center of the common voltage (not shown). It has 'negative driving voltage' which is a negative voltage component.

예를 들면, 디스플레이 패널(PAN)의 임의의 픽셀(PIX)은 제1 디스플레이 필드에서는 공통전압보다 높은 '포지티브 구동전압'으로 구동되며, 연속되는 제2 디스플레이 필드에서는 공통전압보다 낮은 '네거티브 구동전압'으로 구동된다. 여기서, '디스플레이 필드'는 하나의 영상을 나타내는 프레임 구간을 의미한다.For example, an arbitrary pixel PIX of the display panel PAN is driven with a 'positive driving voltage' higher than the common voltage in the first display field, and 'negative driving voltage lower than the common voltage in the subsequent second display field. Is driven by '. Here, the 'display field' refers to a frame section representing one image.

이러한 데이터 인버젼 구동방식에 의하면, 직류전압을 인가함에 따라 발생될 수 있는 액정의 열화와, 디스플레이 필드(field)에 따라 화소전압이 변화하여 발생되는 플리커(flicker)와 정지화면이 장시간 출력될 때 나타나는 잔상의 감소와 같은 효과가 발생된다.According to the data inversion driving method, when a flicker and a still picture generated by deterioration of a liquid crystal that may be generated by applying a DC voltage and a change of pixel voltage according to a display field are output for a long time. Effects such as the reduction of afterimages appear.

도 1을 참조하면, 본 발명의 디스플레이 소스 드라이버(SD)는 변환블락(BK_CV), 증폭블락(BK_AP) 및 오프셋 신호 발생블락(BK_BS)을 구비한다.Referring to FIG. 1, the display source driver SD of the present invention includes a conversion block BK_CV, an amplification block BK_AP, and an offset signal generation block BK_BS.

상기 변환블락(BK_CV)은 다수개의 변환유닛(PCV)들을 가진다. 상기 변환 유닛들(PCV) 각각은 자신의 포지티브 계조신호(XGRP) 및 네거티브 계조신호(XGRN)를 발생한다. 이때, 상기 포지티브 계조신호(XGRP) 및 상기 네거티브 계조신호(XGRN)는 '포지티브 계조전압' 및 '네거티브 계조전압'을 가지며, 상기 포지티브 계조전압 및 상기 네거티브 계조전압은 자신의 데이터 라인 쌍에 대응하는 디지털 성분의 오드 디지털 데이터(DDATo) 및 이븐 디지털 데이터(DDATe)에 교번적으로 대응한다. 여기서, 상기 오드 디지털 데이터(DDATo)는 상기 오드 데이터 라인(DLo)에 대응하는 디지털 데이터를 칭하며, 상기 이븐 디지털 데이터(DDATe)는 상기 이븐 데이터 라인(DLe)에 대응하는 디지털 데이터를 칭한다.The conversion block BK_CV has a plurality of conversion units PCV. Each of the conversion units PCV generates its own positive gray level signal XGRP and negative gray level signal XGRN. In this case, the positive gray level signal XGRP and the negative gray level signal XGRN have a 'positive gray voltage' and a 'negative gray voltage', and the positive gray voltage and the negative gray voltage correspond to their data line pairs. It corresponds to the odd digital data DDATo and even digital data DDATe of the digital component alternately. Here, the odd digital data DDATo refers to digital data corresponding to the odd data line DLo, and the even digital data DDATe refers to digital data corresponding to the even data line DLe.

바람직한 실시예에 의하면, 상기 변환유닛(PCV)들 각각은 디먹서(DMUX), 포지티브 DAC(P-DAC) 및 네거티브 DAC(N_DAC)를 구비한다.According to a preferred embodiment, each of the conversion units (PCV) has a demux (DMUX), a positive DAC (P-DAC) and a negative DAC (N_DAC).

상기 디먹서(DMUX)는 각자의 상기 오드 디지털 데이터(DDATo) 및 상기 이븐 디지털 데이터(DDATe)를 디스플레이 필드에 따라 디먹싱하여 자신의 포지티브 DAC(P_DAC) 및 네거티브 DAC(N_DAC)에 제공한다.The demux DMUX demuxes each of the odd digital data DDATo and the even digital data DDATe according to a display field and provides them to the positive DAC P_DAC and the negative DAC N_DAC.

상기 포지티브 DAC(P_DAC)는 상기 디먹서(DMUX)에서 제공되는 각자의 상기 오드 디지털 데이터(DDATo) 및 상기 이븐 디지털 데이터(DDATe) 중의 하나를 '포지티브 계조전압'을 가지는 포지티브 계조신호(XGRP)로 변환하여 출력하며, 상기 네거티브 DAC(N_DAC)는 상기 오드 디지털 데이터(DDATo) 및 상기 이븐 디지털 데이터(DDATe) 중의 다른 하나를 '네거티브 계조전압'을 가지는 네거티브 계조신호(XGRN)로 변환하여 출력한다.The positive DAC P_DAC converts one of the odd digital data DDATo and the even digital data DDATe provided from the demux into a positive gray level signal XGRP having a positive gray voltage. The negative DAC N_DAC converts the other one of the odd digital data DDATo and the even digital data DDATe into a negative gray level signal XGRN having a negative gray voltage.

상기 증폭블락(BK_AP)은 다수개의 증폭유닛(PAP)들을 포함한다. 상기 증폭유닛(PAP)들 각각은 자신의 상기 오드 데이터 라인(DLo) 및 상기 이븐 데이터 라인(DLe)에 상기 포지티브 구동신호(XDRP) 및 상기 네거티브 구동신호(XDRN)를 교번적으로 제공한다.The amplification block BK_AP includes a plurality of amplification units PAP. Each of the amplifying units PAP alternately provides the positive driving signal XDRP and the negative driving signal XDRN to its odd data line DLo and the even data line DLe.

바람직한 실시예에 의하면, 상기 증폭유닛(PAP)들 각각은 포지티브 증폭기(P_AMP), 네거티브 증폭기(N_AMP) 및 스위칭 수단(BSW)을 구비한다.According to a preferred embodiment, each of the amplification units (PAP) is provided with a positive amplifier (P_AMP), a negative amplifier (N_AMP) and the switching means (BSW).

상기 증폭유닛(PAP)의 상기 포지티브 증폭기(P_AMP)는 자신의 상기 포지티브 계조신호(XGRP)를 증폭하여 자신의 상기 포지티브 구동신호(XDRP)를 발생한다.The positive amplifier P_AMP of the amplifying unit PAP amplifies its positive gray level signal XGRP to generate its own positive driving signal XDRP.

도 2는 도 1의 포지티브 증폭기(P_AMP) 중의 하나의 예를 나타내는 도면이다. 상기 포지티브 증폭기(P_AMP)는 '제1 포지티브 파워전압'을 풀업전압으로 공급받고, '제2 포지티브 파워전압'을 풀다운 전압으로 공급받는다. 본 실시예에서, 상기 '제1 포지티브 파워전압'은 전원전압(VDD)이며, 상기 '제2 포지티브 파워전압'은 포지티브 중간전압(VMP)이다. 이때, 상기 포지티브 중간전압(VMP)은 접지전압(VSS) 이상이며, 상기 전원전압(VDD)보다 낮은 전압 레벨이다. FIG. 2 is a diagram illustrating an example of one of the positive amplifiers P_AMP of FIG. 1. The positive amplifier P_AMP is supplied with a 'first positive power voltage' as a pull-up voltage, and with a 'second positive power voltage' as a pull-down voltage. In the present embodiment, the 'first positive power voltage' is the power supply voltage VDD, and the 'second positive power voltage' is the positive intermediate voltage VMP. In this case, the positive intermediate voltage VMP is equal to or greater than the ground voltage VSS and is lower than the power supply voltage VDD.

또한, 상기 포지티브 증폭기(P_AMP)는 포지티브 오프셋 신호(XPF)에 의하여 제어되는 차동 구동 타입이다. 그리고, 상기 포지티브 오프셋 신호(XPF)는 포지티브 턴오프 전압 및 포지티브 바이어스 전압을 스윙한다. 본 실시예에서, 상기 포지티브 턴오프 전압은 전원전압(VDD)이고, 상기 포지티브 바이어스 전압(VBP, 도 5 참조)은 상기 전원전압(VDD)보다 낮고 상기 포지티브 중간전압(VMP)보다 높은 전압이다. 즉, 상기 포지티브 오프셋 신호(XPF)는, "H"의 논리상태에서 상기 전원전압(VDD)이며, "L"의 논리 상태에서 상기 포지티브 바이어스 전압(VBP)이다.In addition, the positive amplifier P_AMP is a differential driving type controlled by a positive offset signal XPF. The positive offset signal XPF swings a positive turn off voltage and a positive bias voltage. In the present embodiment, the positive turn-off voltage is a power supply voltage VDD, and the positive bias voltage VBP (see FIG. 5) is lower than the power supply voltage VDD and higher than the positive intermediate voltage VMP. That is, the positive offset signal XPF is the power supply voltage VDD in the logic state of "H", and the positive bias voltage VBP in the logic state of "L".

계속 도 2를 참조하면, 상기 포지티브 증폭기(P_AMP)는 구체적으로 포지티브 입력 스위칭 유닛(110), 앤-채널 입력 유닛(120), 포지티브 피-액티브 로드 유닛(130), 포지티브 피-연결유닛(140), 포지티브 앤-액티브 로드 유닛(150), 포지티브 앤-연결유닛(160), 포지티브 구동 연결유닛(170) 및 포지티브 증폭유닛(180)을 구비한다.2, the positive amplifier P_AMP is specifically a positive input switching unit 110, an n-channel input unit 120, a positive active load unit 130, and a positive P-connecting unit 140. ), A positive and active load unit 150, a positive and connecting unit 160, a positive driving connecting unit 170, and a positive amplifying unit 180.

상기 포지티브 입력 스위칭 유닛(110)은 스위칭 신호(XSW)의 논리상태에 따라 상기 포지티브 계조신호(XGRP)와 상기 포지티브 구동신호(XDRP) 중의 어느하나를 선택하여 제1 포지티브 입력신호(XPIN1)로 제공하며, 다른 어느하나를 선택하여 제2 포지티브 입력신호(XPIN2)로 제공한다. 도 2에서, 참조부호 /XSW는 스위칭 신호(XSW)의 반전되는 논리상태를 가지는 상보 스위칭 신호를 나타낸다.The positive input switching unit 110 selects one of the positive gray level signal XGRP and the positive driving signal XDRP as the first positive input signal XPIN1 according to the logic state of the switching signal XSW. The other one is selected and provided as the second positive input signal XPIN2. In Fig. 2, reference numeral / XSW denotes a complementary switching signal having an inverted logic state of the switching signal XSW.

본 실시예에서는, 상기 스위칭 신호(XSW)가 "L"일 때, 트랜지스터들(111, 112)이 턴온되므로, 상기 포지티브 계조신호(XGRP)가 상기 제1 포지티브 입력신호(XPIN1)로 제공되며, 상기 포지티브 구동신호(XDRP)는 상기 제2 포지티브 입력신호(XPIN2)로 제공된다. 그리고, 상기 상보 스위칭 신호(/XSW)가 "L"일 때, 트랜지스터들(113, 114)이 턴온되므로, 상기 포지티브 계조신호(XGRP)가 상기 제2 포지티브 입력신호(XPIN2)로 제공되며, 상기 포지티브 구동신호(XDRP)는 상기 제1 포지티브 입력신호(XPIN1)로 제공된다.In the present exemplary embodiment, since the transistors 111 and 112 are turned on when the switching signal XSW is "L", the positive gray level signal XGRP is provided as the first positive input signal XPIN1. The positive driving signal XDRP is provided as the second positive input signal XPIN2. When the complementary switching signal / XSW is "L", since the transistors 113 and 114 are turned on, the positive gray level signal XGRP is provided as the second positive input signal XPIN2. The positive driving signal XDRP is provided as the first positive input signal XPIN1.

바람직하기로는, 상기 스위칭 신호(XSW)는 새로운 디스플레이 필드가 시작될 때마다 논리상태가 스위칭된다.Preferably, the switching signal XSW switches its logic state every time a new display field is started.

상기 앤-채널 입력 유닛(120)은 상기 제1 포지티브 입력신호(XPIN1)와 상기 제2 포지티브 입력신호(XPIN2)에 차동 응답하며, 앤-채널 소스 전류(Isn)에 의하여 드라이빙되는 포지티브 응답신호(VRSP) 및 포지티브 상보 응답신호(VRSCP)를 제공한다. 이때, 상기 앤-채널 소스 전류(Isn)는 접지 전압(VSS)에 제공된다. 또한, 본 명세서에서는, 도시되지 않았지만, 본 발명의 기술적 사상은 상기 앤-채널 소스 전류(Isn)가 접지 전압(VSS)이 아닌 다른 레벨의 전압, 예를 들면, 상기 포지티브 중간전압(VMP)에 제공되는 실시예에서도 상당부분 구현될 수 있다.The n-channel input unit 120 differentially responds to the first positive input signal XPIN1 and the second positive input signal XPIN2 and drives a positive response signal driven by the n-channel source current Isn. VRSP) and positive complementary response signal (VRSCP). In this case, the n-channel source current Isn is provided to the ground voltage VSS. In addition, although not shown in the present specification, the technical idea of the present invention is that the n-channel source current Isn is at a voltage at a level other than the ground voltage VSS, for example, the positive intermediate voltage VMP. Many may also be implemented in the embodiments provided.

상기 앤-채널 입력 유닛(120)은 구체적으로 앤-채널 전류 소스(121), 제1 앤-채널 트랜지스터(123) 및 제2 앤-채널 트랜지스터(125)를 구비한다. 상기 앤-채널 전류 소스(121)는 상기 접지전압(VSS)과 앤-채널 공통단(NNCH) 사이에 형성되며, 상기 접지전압(VSS)으로 상기 앤-채널 소스 전류(Isn)를 제공한다. 바람직하기로는, 상기 앤-채널 전류 소스(121)는 상기 접지전압(VSS)과 앤-채널 공통단(NNCH) 사이에 형성되며, 제1 피-바이어스 전압(BSP1)에 게이팅되는 앤모스 트랜지스터이다. Specifically, the N-channel input unit 120 includes an N-channel current source 121, a first N-channel transistor 123, and a second N-channel transistor 125. The n-channel current source 121 is formed between the ground voltage VSS and the n-channel common terminal NNCH, and provides the n-channel source current Isn to the ground voltage VSS. Preferably, the N-channel current source 121 is an NMOS transistor formed between the ground voltage VSS and the N-channel common terminal NNCH and gated to a first P-bias voltage BSP1. .

상기 제1 앤-채널 트랜지스터(123)는 상기 포지티브 응답신호(VRSP)와 상기 앤-채널 공통단(NNCH) 사이에 형성되며, 상기 제1 포지티브 입력신호(XPIN1)에 게이팅된다. 그리고, 상기 제2 앤-채널 트랜지스터(125)는 상기 포지티브 상보 응답신호(VRSCP)와 상기 앤-채널 공통단(NNCH) 사이에 형성되며, 상기 제2 포지티브 입력신호(XPIN2)에 게이팅된다.The first N-channel transistor 123 is formed between the positive response signal VRSP and the N-channel common terminal NNCH, and is gated to the first positive input signal XPIN1. The second N-channel transistor 125 is formed between the positive complementary response signal VRSCP and the N-channel common terminal NNCH, and is gated to the second positive input signal XPIN2.

따라서, 상기 포지티브 응답신호(VRSP)와 상기 포지티브 상보 응답신호(VRSCP)는 상기 제1 포지티브 입력신호(XPIN1)와 상기 제2 포지티브 입력신호(XPIN2)의 전압차에 반전 응답하는 전압차를 가진다.Accordingly, the positive response signal VRSP and the positive complementary response signal VRSCP have a voltage difference that is inverted in response to the voltage difference between the first positive input signal XPIN1 and the second positive input signal XPIN2.

상기 포지티브 피-액티브 로드 유닛(130)은 전원전압(VDD)에 연결되며, 상기 포지티브 응답신호(VRSP) 및 상기 포지티브 상보 응답신호(VRSCP)의 로드로 작용한다.The positive P-active load unit 130 is connected to a power supply voltage VDD and serves as a load of the positive response signal VRSP and the positive complementary response signal VRSCP.

상기 포지티브 피-연결유닛(140)은 스위칭 기능을 수행한다. 다시 기술하면, 상기 포지티브 피-연결유닛(140)은 상기 포지티브 오프셋 신호(XPF)의 상태에 따라 상기 포지티브 응답신호(VRSP) 및 상기 포지티브 상보 응답신호(VRSCP) 중의 어느하나를 선택하여 포지티브 상승 제어신호(VRIP)로 커플링하며, 다른 하나를 포지티브 상보 상승 제어신호(VRICP)에 커플링한다.The positive connected unit 140 performs a switching function. In other words, the positive P-connecting unit 140 selects one of the positive response signal VRSP and the positive complementary response signal VRSCP according to the state of the positive offset signal XPF to control positive rising. Couple to a signal VRIP and couple the other to a positive complementary rise control signal VRICP.

이때, 상기 포지티브 상승 제어신호(VRIP) 및 상기 포지티브 상보 상승 제어신호(VRICP)는 상기 포지티브 응답신호(VRSP) 및 상기 포지티브 상보 응답신호(VRSCP) 중의 대응하는 신호보다 낮은 전압을 가진다.In this case, the positive rising control signal VRIP and the positive complementary rising control signal VRICP have a lower voltage than a corresponding signal in the positive response signal VRSP and the positive complementary response signal VRSCP.

상기 포지티브 피-연결유닛(140)은 구체적으로 제1 내지 제4 포지티브 스위칭 트랜지스터(141 내지 144)를 구비한다. 상기 제1 포지티브 스위칭 트랜지스터(141)는 상기 포지티브 오프셋 신호(XPF)에 응답하여, 상기 포지티브 상승 제어신호(VRIP)를 상기 포지티브 응답신호(VRSP)에 커플링한다. 상기 제2 포지티브 스위칭 트랜지스터(142)는 상기 포지티브 오프셋 신호(XPF)에 응답하여, 상기 포지티브 상보 상승 제어신호(VRICP)를 상기 포지티브 상보 응답신호(VRSCP)에 커플링한다. 상기 제3 포지티브 스위칭 트랜지스터(143)는 상보 포지티브 오프셋 신호(/XPF)에 응답하여, 상기 포지티브 상승 제어신호(VRIP)를 상기 포지티브 상보 응답신호(VRSCP)에 커플링한다. 그리고, 상기 제4 포지티브 스위칭 트랜지스터(144)는 상기 상보 포지티브 오프셋 신호(/XPF)에 응답하여, 상기 포지티브 상보 상승 제어신호(VRICP)를 상기 포지티브 응답신호(VRSP)에 커플링한다. In particular, the positive P-connecting unit 140 includes first to fourth positive switching transistors 141 to 144. The first positive switching transistor 141 couples the positive rising control signal VRIP to the positive response signal VRSP in response to the positive offset signal XPF. The second positive switching transistor 142 couples the positive complementary rising control signal VRICP to the positive complementary response signal VRSCP in response to the positive offset signal XPF. The third positive switching transistor 143 couples the positive rising control signal VRIP to the positive complementary response signal VRSCP in response to the complementary positive offset signal / XPF. The fourth positive switching transistor 144 couples the positive complementary rising control signal VRICP to the positive response signal VRSP in response to the complementary positive offset signal / XPF.

여기서, 상기 상보 포지티브 오프셋 신호(/XPF)는 상기 포지티브 오프셋 신호(XPF)와 상보적인 관계 즉, 논리상태가 반전되는 신호이다.Here, the complementary positive offset signal / XPF is a signal complementary to the positive offset signal XPF, that is, a logic state is inverted.

본 실시예에서는, 상기 포지티브 오프셋 신호(XPF)가 "L"일 때, 트랜지스터들(141, 142)이 턴온되므로, 상기 포지티브 응답신호(VRSP)는 상기 포지티브 상승 제어신호(VRIP)에 커플링되며, 상기 포지티브 상보 응답신호(VRSCP)는 상기 포지티브 상보 상승 제어신호(VRICP)에 커플링된다. 반면에, 상기 상보 포지티브 오프셋 신호(/XPF)가 "L"일 때, 트랜지스터들(143, 144)이 턴온되므로, 상기 포지티브 응답신호(VRSP)가 상기 포지티브 상보 상승 제어신호(VRICP)로 커플링되며, 상기 포지티브 상보 응답신호(VRSCP)는 상기 포지티브 상승 제어신호(VRIP)로 커플링된다.In the present embodiment, when the positive offset signal XPF is "L", since the transistors 141 and 142 are turned on, the positive response signal VRSP is coupled to the positive rising control signal VRIP. The positive complementary response signal VRSCP is coupled to the positive complementary rise control signal VRICP. On the other hand, when the complementary positive offset signal / XPF is "L", since the transistors 143 and 144 are turned on, the positive response signal VRSP is coupled to the positive complementary rising control signal VRICP. The positive complementary response signal VRSCP is coupled to the positive rising control signal VRIP.

바람직하기로는, 상기 포지티브 오프셋 신호(XPF)는 상기 스위칭 신호(XSW)와 함께 오프셋 제어신호(XCONF, 도 5 참조)에 동기된다. 그러므로, 상기 포지티브 상승 제어신호(VRIP) 및 상기 포지티브 상보 상승 제어신호(VRICP)는, 상기 포지티브 오프셋 신호(XPF) 및 상기 스위칭 신호(XSW)의 논리상태에 관계없이, 상기 포지티브 계조신호(XGRP)와 상기 포지티브 구동신호(XDRP)의 전압차에 따르게 된다.Preferably, the positive offset signal XPF is synchronized with an offset control signal XCONF (see FIG. 5) together with the switching signal XSW. Therefore, the positive rising control signal VRIP and the positive complementary rising control signal VRICP are the positive gray level signal XGRP regardless of the logic state of the positive offset signal XPF and the switching signal XSW. And the voltage difference between the positive driving signal XDRP.

본 실시예에서, 상기 포지티브 오프셋 신호(XPF) 및 상기 스위칭 신호(XSW)의 논리상태가 새로운 디스플레이 필드가 시작될 때 마다에 논리상태가 스위칭됨에 의하여, 미러를 이루는 트랜지스터쌍들(123와125, 131과 133)의 전기적 특성의 불일치 등에 따라 발생될 수 있는 오프셋을 저감시킬 수 있다.In this embodiment, the transistor pairs 123, 125, and 131 forming a mirror by switching the logic state of the positive offset signal XPF and the switching signal XSW each time a new display field is started. Offset that may be generated due to mismatches in electrical characteristics of and 133 may be reduced.

한편, 상기 포지티브 피-연결유닛(140)은 바이어싱 기능도 수행한다. 다시 기술하면, 상기 포지티브 오프셋 신호(XPF) 및 상기 상보 포지티브 오프셋 신호(/XPF)는 풀업시에는 제1 포지티브 파워전압인 전원전압(VDD)으로 스윙되므로, 상승하는 2개의 신호의 연결은 완전히 차단된다. 반면에, 상기 포지티브 오프셋 신호(XPF) 및 상기 상보 포지티브 오프셋 신호(/XPF)는 풀다운 시에 제1 포지티브 파워전압과 제2 포지티브 파워전압 사이의 전압으로 스윙되므로, 상응하는 2개의 신호는 상당한 저항성분을 가지고 커플링된다. 즉, 상기 포지티브 오프셋 신호(XPF) 및 상기 상보 포지티브 오프셋 신호(/XPF)는 풀다운 시에, 바이어스 전압으로 역할을 수행한다.On the other hand, the positive P-connecting unit 140 also performs a biasing function. In other words, the positive offset signal XPF and the complementary positive offset signal / XPF swing at the power supply voltage VDD which is the first positive power voltage when pulled up, so that the connection of the two rising signals is completely blocked. do. On the other hand, the positive offset signal XPF and the complementary positive offset signal / XPF swing at a voltage between the first positive power voltage and the second positive power voltage when pulled down, so that the corresponding two signals have significant resistance. Coupled with components. That is, the positive offset signal XPF and the complementary positive offset signal / XPF serve as bias voltages when pulled down.

계속 도 2를 참조하면, 상기 포지티브 앤-액티브 로드 유닛(150)은 포지티브 중간전압(VMP)에 연결되며, 상기 포지티브 보조신호(VSBP) 및 상기 포지티브 상보 보조신호(VSBCP)의 로드로 작용한다.Referring to FIG. 2, the positive and active load unit 150 is connected to a positive intermediate voltage VMP and serves as a load of the positive auxiliary signal VSBP and the positive complementary auxiliary signal VSBCP.

상기 포지티브 앤-연결유닛(160)은 상기 포지티브 보조신호(VSBP) 및 상기 포지티브 상보 보조신호(VSBCP)를 각각 포지티브 하강 제어신호(VFAP) 및 포지티브 상보 하강 제어신호(VFACP)에 커플링한다.The positive n-connection unit 160 couples the positive auxiliary signal VSBP and the positive complementary auxiliary signal VSBCP to a positive falling control signal VFAP and a positive complementary falling control signal VFACP, respectively.

이때, 상기 포지티브 하강 제어신호(VFAP) 및 상기 포지티브 상보 하강 제어신호(VFACP)는 상기 포지티브 보조신호(VSBP) 및 상기 포지티브 상보 보조신호(VSBCP)에 대하여 높은 전압을 가진다.In this case, the positive falling control signal VFAP and the positive complementary falling control signal VSFACP have a high voltage with respect to the positive auxiliary signal VSBP and the positive complementary auxiliary signal VSBCP.

상기 포지티브 구동 연결유닛(170)은 상기 포지티브 상승 제어신호(VRIP) 및 상기 포지티브 상보 상승 제어신호(VRICP)를 상기 포지티브 하강 제어신호(VFAP) 및 상기 포지티브 상보 하강 제어신호(VFACP)에 커플링한다. 이때, 상기 포지티브 상승 제어신호(VRIP) 및 상기 포지티브 상보 상승 제어신호(VRICP)는 각각 상기 포지티브 하강 제어신호(VFAP) 및 상기 포지티브 상보 하강 제어신호(VFACP)에 대하여 높은 전압을 가진다.The positive driving connection unit 170 couples the positive rising control signal VRIP and the positive complementary rising control signal VRICP to the positive falling control signal VFAP and the positive complementary falling control signal VFACP. . In this case, the positive rising control signal VRIP and the positive complementary rising control signal VRICP have a high voltage with respect to the positive falling control signal VFAP and the positive complementary falling control signal VFACP, respectively.

상기 포지티브 증폭유닛(180)은 상기 전원전압(VDD)과 상기 포지티브 중간전압(VMP) 사이에 형성되며, 상기 포지티브 구동신호(XDRP)를 발생한다. 이때, 상기 포지티브 구동신호(XDRP)는 상기 포지티브 상승 제어신호(VRIP)에 응답하여 상기 전원전압(VDD)으로 구동되며, 상기 포지티브 하강 제어신호(VFAP)에 응답하여 상기 포지티브 중간전압(VMP)으로 구동된다.The positive amplification unit 180 is formed between the power supply voltage VDD and the positive intermediate voltage VMP and generates the positive driving signal XDRP. In this case, the positive driving signal XDRP is driven to the power supply voltage VDD in response to the positive rising control signal VRIP, and is driven to the positive intermediate voltage VMP in response to the positive falling control signal VFAP. Driven.

바람직하기로는, 상기 포지티브 증폭기(P_AMP)는 상기 포지티브 구동신호(XDRP)의 리플링(rippling) 현상을 완화시키기 위하여, 포지티브 상승 캐패시터(CPR) 및 포지티브 하강 캐패시터(CPF) 중의 적어도 어느하나를 포함한다.Preferably, the positive amplifier P_AMP includes at least one of a positive rising capacitor CPR and a positive falling capacitor CPF in order to alleviate the rippling phenomenon of the positive driving signal XDRP. .

이때, 상기 포지티브 상승 캐패시터(CPR)의 일단자는 상기 포지티브 구동신호(XDRP)에 접속되며, 다른 일단자는 상기 스위칭 신호(XSW)에 응답하여, 상기 포지티브 응답신호(VRSP) 및 상기 포지티브 상보 응답신호(VRSCP) 중의 선택되는 어느 하나에 접속된다.In this case, one end of the positive rising capacitor CPR is connected to the positive driving signal XDRP, and the other end is connected to the positive response signal VRSP and the positive complementary response signal in response to the switching signal XSW. VRSCP) is connected to any one selected.

구체적으로, 상기 포지티브 상승 캐패시터(CPR)의 다른 일단자는 상기 스위칭 신호(XSW)가 "L"일 때, 상기 포지티브 응답신호(VRSP)에 접속되며, 상기 스위칭 신호(XSW)가 "H"일 때, 상기 포지티브 상보 응답신호(VRSCP)에 접속된다.Specifically, the other terminal of the positive rising capacitor CPR is connected to the positive response signal VRSP when the switching signal XSW is "L", and when the switching signal XSW is "H". And a positive complementary response signal (VRSCP).

그리고, 상기 포지티브 하강 캐패시터(CPF)는 상기 포지티브 구동신호(XDRP)와 상기 포지티브 보조신호(VSBP) 사이에 형성된다.The positive falling capacitor CPF is formed between the positive driving signal XDRP and the positive auxiliary signal VSBP.

도 2에서, 참조부호 BSP2, BSP3, BSP4는 각각 제2 내지 제4 피-바이어스 전압을 나타낸다.In Fig. 2, reference numerals BSP2, BSP3, BSP4 denote second to fourth biased voltages, respectively.

다시 도 1을 참조하면, 상기 증폭유닛(PAP)의 상기 네거티브 증폭기(N_AMP)는 자신의 상기 네거티브 계조신호(XGRN)를 증폭하여 자신의 상기 네거티브 구동신호(XDRN)를 발생한다.Referring back to FIG. 1, the negative amplifier N_AMP of the amplifying unit PAP amplifies its negative gray signal XGRN to generate its negative driving signal XDRN.

도 3은 도 1의 네거티브 증폭기(N_AMP) 중의 하나의 예를 나타내는 도면이다. 상기 네거티브 증폭기(N_AMP)는 '제1 네거티브 파워전압'을 풀다운 전압으로 공급받고, '제2 네거티브 파워전압'을 풀업전압으로 공급받는다. 본 실시예에서, 상기 '제1 네거티브 파워전압'은 접지전압(VSS)이며, 상기 '제2 네거티브 파워전압'은 네거티브 중간전압(VMN)이다. 이때, 상기 네거티브 중간전압(VMN)은 전원전압(VDD) 이하이며, 상기 접지전압(VSS)보다 높은 전압 레벨이다. FIG. 3 is a diagram illustrating an example of one of the negative amplifiers N_AMP of FIG. 1. The negative amplifier N_AMP is supplied with a 'first negative power voltage' as a pull-down voltage and a 'second negative power voltage' as a pull-up voltage. In the present embodiment, the 'first negative power voltage' is the ground voltage VSS and the 'second negative power voltage' is the negative intermediate voltage VMN. In this case, the negative intermediate voltage VMN is equal to or lower than the power supply voltage VDD and is higher than the ground voltage VSS.

또한, 상기 네거티브 증폭기(N_AMP)는 네거티브 오프셋 신호(XNF)에 의하여 제어되는 차동 구동 타입이다. 그리고, 상기 네거티브 오프셋 신호(XNF)는 네거티브 턴오프 전압 및 네거티브 바이어스 전압을 스윙한다. 본 실시예에서, 상기 네거티브 턴오프 전압은 접지전압(VSS)이고, 상기 네거티브 바이어스 전압(VBN, 도 5 참조)은 상기 접지전압(VSS)보다 높고 상기 네거티브 중간전압(VMN)보다 낮은 전압이다. 즉, 상기 네거티브 오프셋 신호(XNF)는, "L"의 논리상태에서 상기 접지전압(VSS)이며, "H"의 논리 상태에서 상기 네거티브 바이어스 전압(VBN)이다.In addition, the negative amplifier N_AMP is a differential driving type controlled by the negative offset signal XNF. The negative offset signal XNF swings a negative turn off voltage and a negative bias voltage. In the present embodiment, the negative turn-off voltage is the ground voltage VSS, and the negative bias voltage VBN (see FIG. 5) is higher than the ground voltage VSS and lower than the negative intermediate voltage VMN. That is, the negative offset signal XNF is the ground voltage VSS in the logic state of "L", and the negative bias voltage VBN in the logic state of "H".

계속 도 3을 참조하면, 상기 네거티브 증폭기(N_AMP)는 구체적으로 네거티브 입력 스위칭 유닛(210), 피-채널 입력 유닛(220), 네거티브 앤-액티브 로드 유닛(230), 네거티브 앤-연결유닛(240), 네거티브 피-액티브 로드 유닛(250), 네거티브 피-연결유닛(260), 네거티브 구동 연결유닛(270) 및 네거티브 증폭유닛(280)을 구비한다.Referring to FIG. 3, the negative amplifier N_AMP may specifically include a negative input switching unit 210, a P-channel input unit 220, a negative n-active load unit 230, and a negative n-connection unit 240. ), A negative P-active rod unit 250, a negative P-connecting unit 260, a negative drive connecting unit 270, and a negative amplifying unit 280.

상기 네거티브 입력 스위칭 유닛(210)은 상기 스위칭 신호(XSW)의 논리상태에 따라 상기 네거티브 계조신호(XGRN)와 상기 네거티브 구동신호(XDRN) 중의 어느하나를 선택하여 제1 네거티브 입력신호(XNIN1)로 제공하며, 다른 어느하나를 선택하여 제2 네거티브 입력신호(XNIN2)로 제공한다.The negative input switching unit 210 selects one of the negative gray level signal XGRN and the negative driving signal XDRN according to the logic state of the switching signal XSW to be the first negative input signal XNIN1. The other one is selected and provided as the second negative input signal XNIN2.

도 3에서, 참조부호 /XSW는 스위칭 신호(XSW)의 반전되는 논리상태를 가지는 상보 스위칭 신호를 나타낸다.In Fig. 3, reference numeral / XSW denotes a complementary switching signal having an inverted logic state of the switching signal XSW.

본 실시예에서는, 상기 스위칭 신호(XSW)가 "H"일 때, 트랜지스터들(211, 212)이 턴온되므로, 상기 네거티브 계조신호(XGRN)가 상기 제1 네거티브 입력신호(XNIN1)로 제공되며, 상기 네거티브 구동신호(XDRN)는 상기 제2 네거티브 입력신호(XNIN2)로 제공된다. 그리고, 상기 상보 스위칭 신호(/XSW)가 "H"일 때, 트랜지스터들(213, 214)이 턴온되므로, 상기 네거티브 계조신호(XGRN)가 상기 제2 네거티브 입력신호(XNIN2)로 제공되며, 상기 네거티브 구동신호(XDRN)는 상기 제1 네거티브 입력신호(XNIN1)로 제공된다.In the present embodiment, when the switching signal XSW is "H", since the transistors 211 and 212 are turned on, the negative gradation signal XGRN is provided as the first negative input signal XNIN1. The negative driving signal XDRN is provided as the second negative input signal XNIN2. When the complementary switching signal / XSW is "H", since the transistors 213 and 214 are turned on, the negative gray level signal XGRN is provided as the second negative input signal XNIN2. The negative driving signal XDRN is provided as the first negative input signal XNIN1.

상기 피-채널 입력 유닛(220)은 상기 제1 네거티브 입력신호(XNIN1)와 상기 제2 네거티브 입력신호(XNIN2)에 차동 응답하며, 피-채널 소스 전류(Isp)에 의하여 드라이빙되는 네거티브 응답신호(VRSN) 및 네거티브 상보 응답신호(VRSCN)를 제공한다. 이때, 상기 피-채널 소스 전류(Isp)는 전원전압(VDD)로부터 제공된다. 또한, 본 명세서에서는, 도시되지 않았지만, 본 발명의 기술적 사상은 상기 피-채널 소스 전류(Isp)가 전원전압(VDD)이 아닌 다른 레벨의 전압, 예를 들면, 상기 네거티브 중간전압(VMN)으로부터 제공되는 실시예에서도 상당부분 구현될 수 있다.The P-channel input unit 220 differentially responds to the first negative input signal XNIN1 and the second negative input signal XNIN2 and performs a negative response signal driven by the P-channel source current Isp. VRSN) and negative complementary response signal VRSCN. In this case, the P-channel source current Isp is provided from the power supply voltage VDD. In addition, although not shown in the present specification, the technical concept of the present invention is that the P-channel source current Isp may be formed from a voltage at a level other than the power supply voltage VDD, for example, the negative intermediate voltage VMN. Many may also be implemented in the embodiments provided.

상기 피-채널 입력 유닛(220)은 구체적으로 피-채널 전류 소스(221), 제1 피-채널 트랜지스터(223) 및 제2 피-채널 트랜지스터(225)를 구비한다. 상기 피-채널 전류 소스(221)는 상기 전원전압(VDD)과 피-채널 공통단(NPCH) 사이에 형성되며, 상기 전원전압(VDD)으로 부터 상기 피-채널 소스 전류(Isp)를 제공받는다. 바람직하기로는, 상기 피-채널 전류 소스(221)는 상기 전원전압(VDD)과 피-채널 공통단(NPCH) 사이에 형성되며, 제1 앤-바이어스 전압(BSN1)에 게이팅되는 피모스 트랜지스터이다. Specifically, the P-channel input unit 220 includes a P-channel current source 221, a first P-channel transistor 223, and a second P-channel transistor 225. The P-channel current source 221 is formed between the power supply voltage VDD and the P-channel common terminal NPCH, and receives the P-channel source current Isp from the power supply voltage VDD. . Preferably, the P-channel current source 221 is a PMOS transistor formed between the power supply voltage VDD and the P-channel common terminal NPCH and gated to the first N-bias voltage BSN1. .

상기 제1 피-채널 트랜지스터(223)는 상기 네거티브 응답신호(VRSN)와 상기 피-채널 공통단(NPCH) 사이에 형성되며, 상기 제1 네거티브 입력신호(XNIN1)에 게이팅된다. 그리고, 상기 제2 피-채널 트랜지스터(225)는 상기 네거티브 상보 응답신호(VRSCP)와 상기 피-채널 공통단(NPCH) 사이에 형성되며, 상기 제2 네거티브 입력신호(XNIN2)에 게이팅된다.The first P-channel transistor 223 is formed between the negative response signal VRSN and the P-channel common terminal NPCH, and is gated to the first negative input signal XNIN1. The second P-channel transistor 225 is formed between the negative complementary response signal VRSCP and the P-channel common terminal NPCH, and is gated to the second negative input signal XNIN2.

따라서, 상기 네거티브 응답신호(VRSN)와 상기 네거티브 상보 응답신호(VRSCN)는 상기 제1 네거티브 입력신호(XNIN1)와 상기 제2 네거티브 입력신호(XNIN2)의 전압차에 반전 응답하는 전압차를 가진다.Accordingly, the negative response signal VRSN and the negative complementary response signal VRSCN have a voltage difference that inverts the voltage difference between the first negative input signal XNIN1 and the second negative input signal XNIN2.

상기 네거티브 앤-액티브 로드 유닛(230)은 접지전압(VSS)에 연결되며, 상기 네거티브 응답신호(VRSN) 및 상기 네거티브 상보 응답신호(VRSCN)의 로드로 작용한다.The negative an-active load unit 230 is connected to the ground voltage VSS and serves as a load of the negative response signal VRSN and the negative complementary response signal VRSCN.

상기 네거티브 앤-연결유닛(240)은 스위칭 기능을 수행한다. 다시 기술하면, 상기 네거티브 앤-연결유닛(240)은 상기 네거티브 오프셋 신호(XNF)의 상태에 따라 상기 네거티브 응답신호(VRSN) 및 상기 네거티브 상보 응답신호(VRSCN) 중의 어느하나를 선택하여 네거티브 하강 제어신호(VFAN)로 커플링하며, 다른 하나를 네거티브 상보 하강 제어신호(VFACP)에 커플링한다.The negative n-connection unit 240 performs a switching function. In other words, the negative n-connection unit 240 selects one of the negative response signal VRSN and the negative complementary response signal VRSCN according to the state of the negative offset signal XNF to control the negative drop. Couple to a signal VFAN and couple the other to a negative complementary falling control signal VFACP.

이때, 상기 네거티브 하강 제어신호(VFAN) 및 네거티브 상보 하강 제어신호(VFACN)는 상기 네거티브 응답신호(VRSN) 및 상기 네거티브 상보 응답신호(VRSCN) 중의 대응하는 신호보다 높은 전압을 가진다.In this case, the negative falling control signal VFAN and the negative complementary falling control signal VFACN have a higher voltage than the corresponding signal in the negative response signal VRSN and the negative complementary response signal VRSCN.

상기 네거티브 앤-연결유닛(240)은 구체적으로 제1 내지 제4 네거티브 스위칭 트랜지스터(241 내지 244)를 구비한다. 상기 제1 네거티브 스위칭 트랜지스터(241)는 상기 네거티브 오프셋 신호(XNF)에 응답하여, 상기 네거티브 하강 제어신호(VFAN)를 상기 네거티브 응답신호(VRSN)에 커플링한다. 상기 제2 네거티브 스위칭 트랜지스터(242)는 상기 네거티브 오프셋 신호(XNF)에 응답하여, 상기 네거티브 상보 하강 제어신호(VFACN)를 상기 네거티브 상보 응답신호(VRSCN)에 커플링한다. 상기 제3 네거티브 스위칭 트랜지스터(243)는 상보 네거티브 오프셋 신호(/XNF)에 응답하여, 상기 네거티브 하강 제어신호(VFAN)를 상기 네거티브 상보 응답신호(VRSCN)에 커플링한다. 그리고, 상기 제4 네거티브 스위칭 트랜지스터(244)는 상기 상보 네거티브 오프셋 신호(/XNF)에 응답하여, 상기 네거티브 상보 하강 제어신호(VFACN)를 상기 네거티브 응답신호(VRSN)에 커플링한다. In particular, the negative n-connection unit 240 includes first to fourth negative switching transistors 241 to 244. The first negative switching transistor 241 couples the negative falling control signal VFAN to the negative response signal VRSN in response to the negative offset signal XNF. The second negative switching transistor 242 couples the negative complementary falling control signal VFACN to the negative complementary response signal VRSCN in response to the negative offset signal XNF. The third negative switching transistor 243 couples the negative falling control signal VFAN to the negative complementary response signal VRSCN in response to the complementary negative offset signal / XNF. The fourth negative switching transistor 244 couples the negative complementary falling control signal VFACN to the negative response signal VRSN in response to the complementary negative offset signal / XNF.

여기서, 상기 상보 네거티브 오프셋 신호(/XNF)는 상기 네거티브 오프셋 신호(XNF)와 상보적인 관계 즉, 논리상태가 반전되는 신호이다.Here, the complementary negative offset signal / XNF is a signal in which a logic state is inverted in a relation complementary to the negative offset signal XNF.

본 실시예에서는, 상기 네거티브 오프셋 신호(XNF)가 "H"일 때, 트랜지스터들(241, 242)이 턴온되므로, 상기 네거티브 응답신호(VRSN)는 상기 네거티브 하강 제어신호(VFAN)에 커플링되며, 상기 네거티브 상보 응답신호(VRSCN)는 상기 네거티브 상보 하강 제어신호(VFACN)에 커플링된다. 반면에, 상기 상보 네거티브 오프셋 신호(/XNF)가 "H"일 때, 트랜지스터들(243, 244)이 턴온되므로, 상기 네거티브 응답신호(VRSN)가 상기 네거티브 상보 하강 제어신호(VFACN)로 커플링되며, 상기 네거티브 상보 응답신호(VRSCN)는 상기 네거티브 하강 제어신호(VFAN)로 커플링된다.In the present embodiment, when the negative offset signal XNF is "H", since the transistors 241 and 242 are turned on, the negative response signal VRSN is coupled to the negative falling control signal VFAN. The negative complementary response signal VRSCN is coupled to the negative complementary falling control signal VFACN. On the other hand, when the complementary negative offset signal / XNF is "H", since the transistors 243 and 244 are turned on, the negative response signal VRSN is coupled to the negative complementary falling control signal VFACN. The negative complementary response signal VRSCN is coupled to the negative falling control signal VFAN.

바람직하기로는, 상기 네거티브 오프셋 신호(XNF)는 상기 스위칭 신호(XSW)와 함께 오프셋 제어신호(XCONF, 도 5 참조)에 동기된다. 그러므로, 상기 네거티브 하강 제어신호(VFAN) 및 상기 네거티브 상보 하강 제어신호(VFACN)는, 상기 네거티브 오프셋 신호(XNF) 및 상기 스위칭 신호(XSW)의 논리상태에 관계없이, 상기 네거티브 계조신호(XGRN)와 상기 네거티브 구동신호(XDRN)의 전압차에 따르게 된다.Preferably, the negative offset signal XNF is synchronized with the offset control signal XCONF (see FIG. 5) together with the switching signal XSW. Therefore, the negative falling control signal VFAN and the negative complementary falling control signal VFACN are the negative gray level signal XGRN regardless of the logic state of the negative offset signal XNF and the switching signal XSW. And the voltage difference between the negative driving signal XDRN.

본 실시예에서, 상기 네기티브 오프셋 신호(XNF) 및 상기 스위칭 신호(XSW)의 논리상태가 새로운 디스플레이 필드가 시작될 때마다 스위칭됨에 의하여, 미러를 이루는 트랜지스터쌍들(223와225, 231과 233)의 전기적 특성의 불일치 등에 따라 발생될 수 있는 오프셋을 저감시킬 수 있다.In this embodiment, the transistor pairs 223 and 225, 231 and 233 are mirrored by switching the negative offset signal XNF and the logic state of the switching signal XSW each time a new display field is started. It is possible to reduce the offset that may occur due to the mismatch of electrical characteristics.

한편, 상기 네거티브 앤-연결유닛(240)은 바이어싱 기능도 수행한다. 다시 기술하면, 상기 네거티브 오프셋 신호(XNF) 및 상기 상보 네거티브 오프셋 신호(/XNF)는 풀다운시에는 제1 네거티브 파워전압인 접지전압(VSS)으로 스윙되므로, 상승하는 2개의 신호의 연결은 완전히 차단된다. 반면에, 상기 네거티브 오프셋 신호(XNF) 및 상기 상보 네거티브 오프셋 신호(/XNF)는 풀업 시에 제1 네거티브 파워전압과 제2 네거티브 파워전압 사이의 전압으로 스윙되므로, 상응하는 2개의 신호는 상당한 저항성분을 가지고 커플링된다. 즉, 상기 네거티브 오프셋 신호(XNF) 및 상기 상보 네거티브 오프셋 신호(/XNF)는 풀업 시에, 바이어스 전압으로 역할을 수행한다.Meanwhile, the negative n-connection unit 240 also performs a biasing function. In other words, the negative offset signal XNF and the complementary negative offset signal / XNF swing to the ground voltage VSS, which is the first negative power voltage when pulled down, so that the connection of the two rising signals is completely blocked. do. On the other hand, the negative offset signal XNF and the complementary negative offset signal / XNF swing at a voltage between the first negative power voltage and the second negative power voltage when pulled up, so that the corresponding two signals have considerable resistance. Coupled with components. That is, the negative offset signal XNF and the complementary negative offset signal / XNF serve as bias voltages when pulled up.

계속 도 3을 참조하면, 상기 네거티브 앤-액티브 로드 유닛(250)은 네거티브 중간전압(VMN)에 연결되며, 상기 네거티브 보조신호(VSBN) 및 상기 네거티브 상보 응답신호(VSBCN)의 로드로 작용한다.3, the negative an-active load unit 250 is connected to a negative intermediate voltage VMN and serves as a load of the negative auxiliary signal VSBN and the negative complementary response signal VSBCN.

상기 네거티브 피-연결유닛(260)은 상기 네거티브 보조신호(VSBN) 및 상기 네거티브 상보 보조신호(VSBCN)를 각각 네거티브 상승 제어신호(VRIN) 및 네거티브 상보 상승 제어신호(VRICN)에 커플링한다.The negative P-connecting unit 260 couples the negative auxiliary signal VSBN and the negative complementary auxiliary signal VSBCN to a negative rising control signal VRIN and a negative complementary rising control signal VRICN, respectively.

이때, 상기 네거티브 상승 제어신호(VRIN) 및 상기 네거티브 상보 상승 제어신호(VRICN)는 상기 네거티브 보조신호(VSBN) 및 상기 네거티브 상보 보조신호(VSBCN)에 대하여 낮은 전압을 가진다.In this case, the negative rising control signal VRIN and the negative complementary rising control signal VRICN have a low voltage with respect to the negative auxiliary signal VSBN and the negative complementary auxiliary signal VSBCN.

상기 네거티브 구동 연결유닛(270)은 상기 네거티브 하강 제어신호(VFAN) 및 상기 네거티브 상보 하강 제어신호(VFACN)를 상기 네거티브 상승 제어신호(VRIN) 및 상기 네거티브 상보 상승 제어신호(VRICN)에 커플링한다. 이때, 상기 네거티브 하강 제어신호(VFAN) 및 상기 네거티브 상보 하강 제어신호(VFACN)는 각각 상기 네거티브 상승 제어신호(VRIN) 및 상기 네거티브 상보 상승 제어신호(VRICN)에 대하여 낮은 전압을 가진다.The negative driving connection unit 270 couples the negative falling control signal VFAN and the negative complementary falling control signal VFACN to the negative rising control signal VRIN and the negative complementary rising control signal VRICN. . In this case, the negative falling control signal VFAN and the negative complementary falling control signal VFACN have a low voltage with respect to the negative rising control signal VRIN and the negative complementary rising control signal VRICN, respectively.

상기 네거티브 증폭유닛(280)은 상기 접지전압(VSS)과 상기 네거티브 중간전압(VMN) 사이에 형성되며, 상기 네거티브 구동신호(XDRN)를 발생한다. 이때, 상기 네거티브 구동신호(XDRN)는 상기 네거티브 하강 제어신호(VFAN)에 응답하여 상기 접지전압(VSS)으로 구동되며, 상기 네거티브 상승 제어신호(VRIN)에 응답하여 상기 네거티브 중간전압(VMN)으로 구동된다.The negative amplification unit 280 is formed between the ground voltage VSS and the negative intermediate voltage VMN and generates the negative driving signal XDRN. In this case, the negative driving signal XDRN is driven to the ground voltage VSS in response to the negative falling control signal VFAN, and is driven to the negative intermediate voltage VMN in response to the negative rising control signal VRIN. Driven.

바람직하기로는, 상기 네거티브 증폭기(N_AMP)는 상기 네거티브 구동신호(XDRN)의 리플링(rippling) 현상을 완화시키기 위하여, 네거티브 상승 캐패시터(CNR) 및 네거티브 하강 캐패시터(CRF) 중의 적어도 어느하나를 포함한다.Preferably, the negative amplifier N_AMP includes at least one of a negative rising capacitor CNR and a negative falling capacitor CRF in order to alleviate the rippling phenomenon of the negative driving signal XDRN. .

이때, 상기 네거티브 하강 캐패시터(CNF)의 일단자는 상기 네거티브 구동신호(XDRN)에 접속되며, 다른 일단자는 상기 스위칭 신호(XSW)에 응답하여, 상기 네거티브 응답신호(VRSN) 및 상기 네거티브 상보 응답신호(VRSCN) 중의 선택되는 어느 하나에 접속된다.In this case, one end of the negative falling capacitor CNF is connected to the negative driving signal XDRN, and the other end is responded to the switching signal XSW, so that the negative response signal VRSN and the negative complementary response signal VRSCN).

구체적으로, 상기 네거티브 하강 캐패시터(CNF)의 다른 일단자는 상기 스위칭 신호(XSW)가 "H"일 때, 상기 네거티브 응답신호(VRSN)에 접속되며, 상기 네거티브 오프셋 신호(XNF)가 "L"일 때, 상기 네거티브 상보 응답신호(VRSCN)에 접속된다.Specifically, the other end of the negative falling capacitor CNF is connected to the negative response signal VRSN when the switching signal XSW is "H", and the negative offset signal XNF is "L". When connected to the negative complementary response signal VRSCN.

그리고, 상기 네거티브 상승 캐패시터(CNR)는 상기 네거티브 구동신호(XDRN)와 상기 네거티브 보조신호(VSBN) 사이에 형성된다.The negative rising capacitor CNR is formed between the negative driving signal XDRN and the negative auxiliary signal VSBN.

도 3에서, 참조부호 BSN2, BSN3, BSN4는 각각 제2 내지 제4 앤-바이어스 전압을 나타낸다.In Fig. 3, reference numerals BSN2, BSN3, and BSN4 denote second to fourth anti-bias voltages, respectively.

다시 도 1을 참조하면, 상기 증폭유닛(PAP)의 상기 스위칭 수단(BSW)은 상기 포지티브 구동신호(XDRP)를 오드 데이터 라인(DLo) 및 이븐 데이터 라인(DLe) 중의 선택되는 어느하나로 제공하며, 상기 네거티브 구동신호(XDRN)를 상기 오드 데이터 라인(DLo) 및 상기 이븐 데이터 라인(DLe) 중의 다른 어느하나로 제공하도록 구동된다.Referring back to FIG. 1, the switching means BSW of the amplifying unit PAP provides the positive driving signal XDRP to any one selected from an odd data line DLo and an even data line DLe. The negative driving signal XDRN is driven to provide one of the odd data line DLo and the even data line DLe.

도 4는 도 1의 증폭유닛(PAP)의 스위칭 수단(BSW) 중의 하나를 구체적으로 나타내는 도면이다. 도 4를 참조하면, 상기 스위칭 수단(BSW)은 제1 내지 제4 출력 스위치(SW1 내지 SW4)를 구비한다.4 is a view showing in detail one of the switching means (BSW) of the amplifying unit (PAP) of FIG. Referring to FIG. 4, the switching means BSW includes first to fourth output switches SW1 to SW4.

상기 제1 출력 스위치(SW1)는 상기 포지티브 구동신호(XDRP)를 상기 오드 데이터 라인(DLo)으로 스위칭하며, 상기 제2 출력 스위치(SW2)는 상기 네거티브 구동신호(XDRN)를 상기 이븐 데이터 라인(DLe)으로 스위칭한다.The first output switch SW1 switches the positive driving signal XDRP to the odd data line DLo, and the second output switch SW2 switches the negative driving signal XDRN to the even data line. Switch to DLe).

그리고, 상기 제3 출력 스위치(SW3)는 상기 포지티브 구동신호(XDRP)를 상기 이븐 데이터 라인(DLe)으로 스위칭하며, 상기 제4 출력 스위치(SW4)는 상기 네거티브 구동신호(XDRN)를 상기 오드 데이터 라인(DLo)으로 스위칭한다.The third output switch SW3 switches the positive drive signal XDRP to the even data line DLe, and the fourth output switch SW4 switches the negative drive signal XDRN to the odd data. Switch to line DLo.

상기 제1 내지 상기 제4 출력 스위치(SW1 내지 SW4)의 동작은, 예를 들어, 다음과 같이 기술된다.The operations of the first to fourth output switches SW1 to SW4 are described as follows, for example.

제1 디스플레이 필드에서는, 상기 제1 및 제2 출력 스위치(SW1, SW2)가 턴온된다. 그러므로, 상기 포지티브 구동신호(XDRP)는 상기 오드 데이터 라인(DLo)으로 전송되며, 상기 네거티브 구동신호(XDRN)는 상기 이븐 데이터 라인(DLe)으로 전송된다.In the first display field, the first and second output switches SW1 and SW2 are turned on. Therefore, the positive driving signal XDRP is transmitted to the odd data line DLo, and the negative driving signal XDRN is transmitted to the even data line DLe.

그리고, 제2 디스플레이 필드에서는, 상기 제3 및 제4 출력 스위치(SW3, SW4)가 턴온된다. 그러므로, 상기 포지티브 구동신호(XDRP)는 상기 이븐 데이터 라인(DLe)으로 전송되며, 상기 네거티브 구동신호(XDRN)는 상기 오드 데이터 라인(DLo)으로 전송된다.In the second display field, the third and fourth output switches SW3 and SW4 are turned on. Therefore, the positive driving signal XDRP is transmitted to the even data line DLe, and the negative driving signal XDRN is transmitted to the odd data line DLo.

결과적으로, 상기 오드 데이터 라인(DLo)에는, 제1 디스플레이 필드에서는 상기 포지티브 구동신호(XDRP)가 전송되고, 제2 디스플레이 필드에서는 상기 네거티브 구동신호(XDRN)가 전송된다.As a result, the positive drive signal XDRP is transmitted in the first display field and the negative drive signal XDRN in the second display field.

그리고, 상기 이븐 데이터 라인(DLe)에는, 제1 디스플레이 필드에서는 상기 네거티브 구동신호(XDRN)가 전송되고, 제2 디스플레이 필드에서는 상기 포지티브 구동신호(XDRP)가 전송된다.The negative drive signal XDRN is transmitted to the even data line DLe in the first display field, and the positive drive signal XDRP is transmitted in the second display field.

즉, 상기 오드 데이터 라인(DLo) 및 상기 이븐 데이터 라인(DLe)에는, 상기 포지티브 구동신호(XDRP)와 상기 네거티브 구동신호(XDRN)가 정상적으로 교번하여 전송된다.That is, the positive drive signal XDRP and the negative drive signal XDRN are alternately transmitted to the odd data line DLo and the even data line DLe.

다시 도 1을 참조하면, 상기 오프셋 신호 발생블락(BK_CV)은 포지티브 오프셋 신호(XPF) 및 네거티브 오프셋 신호(XNF)를 발생한다.Referring back to FIG. 1, the offset signal generation block BK_CV generates a positive offset signal XPF and a negative offset signal XNF.

도 5는 도 1의 오프셋 신호 발생블락(BK_CV)을 구체적으로 나타내는 도면이다. 도 5를 참조하면, 상기 오프셋 신호 발생블락(BK_CV)은 포지티브 오프셋 신호 발생부(410) 및 네거티브 오프셋 신호 발생부(420)를 구비한다.FIG. 5 is a diagram illustrating the offset signal generation block BK_CV of FIG. 1 in detail. Referring to FIG. 5, the offset signal generation block BK_CV includes a positive offset signal generator 410 and a negative offset signal generator 420.

상기 포지티브 오프셋 신호 발생부(410)는 상기 포지티브 오프셋 신호(XPF) 및 상기 상보 포지티브 오프셋 신호(/XPF)를 발생한다. 이때, 상기 포지티브 오프셋 신호(XPF) 및 상기 상보 포지티브 오프셋 신호(/XPF)는 오프셋 제어신호(XCONF)에 따라 상기 포지티브 턴오프 전압(여기서는, 전원전압(VDD)) 및 상기 포지티브 바이어스 전압(VBP)을 스윙한다.The positive offset signal generator 410 generates the positive offset signal XPF and the complementary positive offset signal / XPF. In this case, the positive offset signal XPF and the complementary positive offset signal / XPF are the positive turn-off voltage (here, the power supply voltage VDD) and the positive bias voltage VBP according to the offset control signal XCONF. Swing.

상기 포지티브 오프셋 신호 발생부(410)는 포지티브 바이어스 발생수단(411), 스위치(412) 및 인버터(413)를 구비한다. 상기 포지티브 바이어스 발생수단(411)은 상기 포지티브 바이어스 전압(VBP)을 발생한다. 상기 스위치(412)는 상기 오프셋 제어신호(XCONF)에 따라 상기 전원전압(VDD) 및 상기 포지티브 바이어스 전압(VBP) 중의 어느하나를 상기 포지티브 오프셋 신호(XPF)로 제공한다. 상기 인버터(413)는 상기 전원전압(VDD)을 풀업전압으로 하고, 상기 포지티브 바이어스 전압(VBP)을 풀다운 전압으로 하며, 상기 포지티브 오프셋 신호(XPF)를 인버팅하여 상기 상보 포지티브 오프셋 신호(/XPF)로 제공한다.The positive offset signal generator 410 includes a positive bias generator 411, a switch 412, and an inverter 413. The positive bias generating means 411 generates the positive bias voltage VBP. The switch 412 provides one of the power supply voltage VDD and the positive bias voltage VBP as the positive offset signal XPF according to the offset control signal XCONF. The inverter 413 sets the power supply voltage VDD to a pull-up voltage, sets the positive bias voltage VBP to a pull-down voltage, and inverts the positive offset signal XPF to invert the complementary positive offset signal / XPF. )

상기 네거티브 오프셋 신호 발생부(420)는 상기 네거티브 오프셋 신호(XNF) 및 상기 상보 네거티브 오프셋 신호(/XNF)를 발생한다. 이때, 상기 네거티브 오프셋 신호(XNF) 및 상기 상보 네거티브 오프셋 신호(/XNF)는 오프셋 제어신호(XCONF)에 따라 상기 네거티브 턴오프 전압(여기서는, 접지전압(VSS)) 및 상기 네거티브 바이어스 전압(VBN)을 스윙한다.The negative offset signal generator 420 generates the negative offset signal XNF and the complementary negative offset signal / XNF. In this case, the negative offset signal XNF and the complementary negative offset signal / XNF are the negative turn-off voltage (here, ground voltage VSS) and the negative bias voltage VBN according to the offset control signal XCONF. Swing.

상기 네거티브 오프셋 신호 발생부(420)는 네거티브 바이어스 발생수단(421), 스위치(422) 및 인버터(423)를 구비한다. 상기 네거티브 바이어스 발생수단(421)은 상기 네거티브 바이어스 전압(VBN)을 발생한다. 상기 스위치(422)는 상기 오프셋 제어신호(XCONF)에 따라 상기 접지전압(VSS) 및 상기 포지티브 바이어스 전압(VBP) 중의 어느하나를 상기 네거티브 오프셋 신호(XNF)로 제공한다. 상기 인버터(423)는 상기 접지전압(VSS)을 풀다운 전압으로 하고, 상기 네거티브 바이어스 전압(VBN)을 풀업 전압으로 하며, 상기 네거티브 오프셋 신호(XNF)를 인버팅하여 상기 상보 네거티브 오프셋 신호(/XNF)로 제공한다.The negative offset signal generator 420 includes a negative bias generating means 421, a switch 422, and an inverter 423. The negative bias generating means 421 generates the negative bias voltage VBN. The switch 422 provides one of the ground voltage VSS and the positive bias voltage VBP as the negative offset signal XNF according to the offset control signal XCONF. The inverter 423 uses the ground voltage VSS as a pull-down voltage, the negative bias voltage VBN as a pull-up voltage, and inverts the negative offset signal XNF to invert the complementary negative offset signal / XNF. )

본 발명의 디스플레이 소스 드라이버에서는, 상기 포지티브 피-연결유닛(140)의 제1 내지 제4 포지티브 스위칭 트랜지스터(141 내지 144) 및 상기 네거티브 앤-연결유닛(240)의 제1 내지 제4 네거티브 스위칭 트랜지스터(241 내지 244)가 스위칭 기능과 동시에 바이어스 기능도 수행한다. 이 경우, 스위칭 기능을 위한 트랜지스터와 바이어싱 기능을 위한 트랜지스터가 별개로 존재하는 경우에 비하여 트랜지스터의 수가 현저히 감소된다. In the display source driver of the present invention, the first to fourth positive switching transistors 141 to 144 of the positive P-connecting unit 140 and the first to fourth negative switching transistors of the negative n-connecting unit 240 are provided. 241 to 244 also perform a bias function at the same time as the switching function. In this case, the number of transistors is significantly reduced compared with the case where the transistor for the switching function and the transistor for the biasing function are separately present.

특히, 데이터 라인의 수가 1024, 2048개 등으로 매우 많으며, 포지티브 증폭기(P_AMP)의 수가 데이터 라인의 수에 대응하여 증가함을 고려할 때, 본 발명의 디스플레이 소스 드라이버에 의하면, 소요되는 레이아웃 면적이 현저히 감소됨을 알 수 있다.In particular, when the number of data lines is very large, such as 1024, 2048, etc., and the number of positive amplifiers P_AMP increases corresponding to the number of data lines, according to the display source driver of the present invention, the required layout area is remarkably increased. It can be seen that the decrease.

결과적으로, 본 발명의 디스플레이 소스 드라이버는 스위칭 기능과 바이어싱 기능을 동시에 가지는 연산 증폭기를 포함하면서도, 전체 레이아웃 면적을 저감한다.
As a result, the display source driver of the present invention includes an operational amplifier having a switching function and a biasing function simultaneously, while reducing the overall layout area.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.

본 명세서에서는, 상기 '제1 포지티브 파워전압'은 전원전압(VDD)이고, 상기 제2 포지티브 파워전압은 포지티브 중간전압(VMP)이며, 상기 '제1 네거티브 파워전압'은 네거티브 중간전압(VMN)이고, 상기 제2 네거티브 파워전압은 접지전압(VSS)인 실시예가 도시되고 기술되었다.In the present specification, the 'first positive power voltage' is a power supply voltage VDD, the second positive power voltage is a positive intermediate voltage VMP, and the 'first negative power voltage' is a negative intermediate voltage VMN. An embodiment in which the second negative power voltage is the ground voltage VSS is shown and described.

그러나, 본 발명의 기술적 사상은 상기 '제1 포지티브 파워전압'은 전원전압(VDD)이고, 상기 제2 포지티브 파워전압은 접지전압(VSS)이며, 상기 '제1 네거티브 파워전압'은 전원전압(VDD)이고, 상기 제2 네거티브 파워전압은 접지전압(VSS)인 실시예에 의해서도 구현될 수 있음은 당업자에게는 자명하다.However, in the technical idea of the present invention, the first positive power voltage is a power supply voltage VDD, the second positive power voltage is a ground voltage VSS, and the first negative power voltage is a power supply voltage. It is apparent to those skilled in the art that the second negative power voltage may be implemented by the embodiment of the present invention, which is VDD).

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (6)

다수개의 데이터 라인쌍들을 포함하는 디스플레이 패널을 구동하는 디스플레이 소스 드라이버로서, 상기 데이터 라인쌍들 각각은 오드 데이터 라인 및 이븐 데이터 라인으로 구성되는 상기 디스플레이 소스 드라이버에 있어서,
다수개의 변환유닛들을 가지는 변환블락으로서, 상기 변환유닛들 각각은 자신의 데이터 라인쌍에 대응하는 오드 디지털 데이터 및 이븐 디지털 데이터에 교번적으로 대응하는 전압을 가지는 포지티브 계조신호 및 네거티브 계조신호를 발생하는 상기 변환블락;
자신의 상기 오드 데이터 라인 및 상기 이븐 데이터 라인에 포지티브 구동신호 및 네거티브 구동신호를 교번적으로 제공하는 다수개의 증폭유닛들을 가지는 증폭블락으로서, 상기 다수개의 증폭유닛들 각각은 자신의 상기 포지티브 계조신호를 증폭하여 자신의 상기 포지티브 구동신호를 발생하는 포지티브 증폭기와 자신의 상기 네거티브 계조신호를 증폭하여 자신의 상기 네거티브 구동신호를 발생하는 네거티브 증폭기를 포함하는 상기 증폭블락으로서, 상기 포지티브 증폭기는 제1 포지티브 파워전압을 풀업전압으로 공급받고, 제2 포지티브 파워전압을 풀다운 전압으로 공급받으며, 포지티브 오프셋 신호에 의하여 제어되는 차동 구동 타입이며, 상기 네거티브 증폭기는 제1 네거티브 파워전압을 풀다운 전압으로 공급받고, 제2 네거티브 파워전압을 풀업 전압으로 공급받으며, 네거티브 오프셋 신호에 의하여 제어되는 차동 구동 타입인 상기 증폭블락; 및
상기 포지티브 오프셋 신호 및 상기 네거티브 오프셋 신호를 발생하는 오프셋 신호 발생블락으로서, 상기 포지티브 오프셋 신호는 포지티브 턴오프 전압 및 포지티브 바이어스 전압을 스윙하며, 상기 네거티브 오프셋 신호는 네거티브 턴오프 전압 및 네거티브 바이어스 전압을 스윙하는 상기 오프셋 신호 발생블락으로서, 상기 포지티브 턴오프 전압은 상기 제1 포지티브 파워전압이고, 상기 포지티브 바이어스 전압은 상기 제1 포지티브 파워전압보다 낮고 상기 제2 포지티브 파워전압보다 높은 전압이며, 상기 네거티브 턴오프 전압은 상기 제1 네거티브 파워전압이고, 상기 네거티브 바이어스 전압은 상기 제1 네거티브 파워전압보다 높고 상기 제2 네거티브 파워전압보다 낮은 전압인 상기 오프셋 신호 발생블락을 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.
A display source driver for driving a display panel including a plurality of data line pairs, wherein each of the data line pairs comprises an odd data line and an even data line,
A conversion block having a plurality of conversion units, each of the conversion units generating a positive gray level signal and a negative gray level signal having voltages alternately corresponding to odd digital data and even digital data corresponding to a pair of data lines thereof. The conversion block;
An amplifying block having a plurality of amplifying units alternately providing a positive driving signal and a negative driving signal to its odd data line and the even data line, each of the plurality of amplifying units being capable of receiving its positive gray level signal; Wherein said positive amplifier comprises a positive amplifier for amplifying and generating said positive driving signal thereof and a negative amplifier for amplifying said negative gray level signal and generating said negative driving signal thereof, wherein said positive amplifier comprises a first positive power; A voltage is supplied as a pull-up voltage, a second positive power voltage is supplied as a pull-down voltage, and is a differential driving type controlled by a positive offset signal, and the negative amplifier is supplied with a first negative power voltage as a pull-down voltage and a second Negative Power War Receive the pull-up voltage supply, the differential-drive type of the amplification block being controlled by a negative offset signal; And
An offset signal generation block for generating the positive offset signal and the negative offset signal, wherein the positive offset signal swings a positive turn off voltage and a positive bias voltage, and the negative offset signal swings a negative turn off voltage and a negative bias voltage. Wherein the positive turn-off voltage is the first positive power voltage, the positive bias voltage is a voltage lower than the first positive power voltage and higher than the second positive power voltage, and the negative turn-off voltage. And a voltage is the first negative power voltage, and the negative bias voltage includes the offset signal generation block that is higher than the first negative power voltage and lower than the second negative power voltage. Ray source drivers.
제1 항에 있어서, 상기 포지티브 증폭기는
스위칭 신호의 논리상태에 따라 상기 포지티브 계조신호와 상기 포지티브 구동신호 중의 어느하나를 선택하여 제1 포지티브 입력신호로 제공하며, 다른 어느하나를 선택하여 제2 포지티브 입력신호로 제공하는 포지티브 입력 스위칭 유닛;
상기 제1 포지티브 입력신호와 상기 제2 포지티브 입력신호에 차동 응답하여 포지티브 응답신호 및 포지티브 상보 응답신호를 제공하는 앤-채널 입력 유닛;
상기 제1 포지티브 파워전압에 연결되며, 상기 포지티브 응답신호 및 상기 포지티브 상보 응답신호의 로드로 작용하는 포지티브 피-액티브 로드 유닛;
상기 포지티브 오프셋 신호의 상태에 따라 상기 포지티브 응답신호 및 상기 포지티브 상보 응답신호 중의 어느하나를 선택하여 포지티브 상승 제어신호에 커플링하며, 다른 하나를 포지티브 상보 상승 제어신호에 커플링하는 포지티브 피-연결유닛으로서, 상기 포지티브 상승 제어신호 및 상기 포지티브 상보 상승 제어신호는 각각 상기 포지티브 응답신호 및 상기 포지티브 상보 응답신호보다 낮은 전압을 가지며, 상기 포지티브 오프셋 신호는 상기 스위칭 신호에 동기되는 상기 포지티브 피-연결유닛;
상기 제2 포지티브 파워전압에 연결되며, 포지티브 보조신호 및 포지티브 상보 보조신호의 로드로 작용하는 포지티브 앤-액티브 로드 유닛;
상기 포지티브 보조신호 및 상기 포지티브 상보 보조신호를 포지티브 하강 제어신호 및 포지티브 상보 하강 제어신호에 커플링하는 포지티브 앤-연결유닛으로서, 상기 포지티브 하강 제어신호 및 상기 포지티브 상보 하강 제어신호는 각각 상기 포지티브 보조신호 및 상기 포지티브 상보 보조신호에 대하여 높은 전압을 가지는 상기 포지티브 앤-연결유닛;
상기 포지티브 상승 제어신호 및 상기 포지티브 상보 상승 제어신호를 상기 포지티브 하강 제어신호 및 상기 포지티브 상보 하강 제어신호에 커플링하는 포지티브 구동 연결유닛으로서, 상기 포지티브 상승 제어신호 및 상기 포지티브 상보 상승 제어신호는 각각 상기 포지티브 하강 제어신호 및 상기 포지티브 상보 하강 제어신호에 대하여 높은 전압을 가지는 상기 포지티브 구동 연결유닛; 및
상기 제1 포지티브 파워전압과 상기 제2 포지티브 파워전압 사이에 형성되며, 상기 포지티브 구동신호를 발생하는 포지티브 증폭유닛으로서, 상기 포지티브 구동신호는 상기 포지티브 상승 제어신호에 응답하여 상기 제1 포지티브 파워전압으로 구동되며, 상기 포지티브 하강 제어신호에 응답하여 상기 제2 포지티브 파워전압으로 구동되는 상기 포지티브 증폭유닛을 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.
The method of claim 1, wherein the positive amplifier
A positive input switching unit which selects one of the positive gray level signal and the positive driving signal as a first positive input signal according to a logic state of a switching signal, and selects another one as a second positive input signal;
An n-channel input unit configured to provide a positive response signal and a positive complementary response signal in differential response to the first positive input signal and the second positive input signal;
A positive passive active unit coupled to the first positive power voltage and serving as a load of the positive response signal and the positive complementary response signal;
A positive P-connecting unit which selects one of the positive response signal and the positive complementary response signal and couples it to the positive rising control signal according to the state of the positive offset signal, and couples the other to the positive complementary rising control signal Wherein the positive rising control signal and the positive complementary rising control signal have lower voltages than the positive response signal and the positive complementary response signal, respectively, and the positive offset signal is synchronized with the switching signal;
A positive and active load unit connected to the second positive power voltage and serving as a load of a positive auxiliary signal and a positive complementary auxiliary signal;
A positive n-connection unit coupling the positive auxiliary signal and the positive complementary auxiliary signal to a positive falling control signal and a positive complementary falling control signal, wherein the positive falling control signal and the positive complementary falling control signal are the positive auxiliary signals, respectively; And the positive n-connection unit having a high voltage with respect to the positive complementary auxiliary signal.
A positive drive connecting unit coupling the positive rising control signal and the positive complementary rising control signal to the positive falling control signal and the positive complementary falling control signal, wherein the positive rising control signal and the positive complementary rising control signal are respectively The positive drive connecting unit having a high voltage with respect to the positive falling control signal and the positive complementary falling control signal; And
A positive amplifying unit formed between the first positive power voltage and the second positive power voltage, the positive amplifying unit generating the positive driving signal, wherein the positive driving signal is converted into the first positive power voltage in response to the positive rising control signal; And a positive amplifying unit which is driven and driven at the second positive power voltage in response to the positive falling control signal.
제2 항에 있어서, 상기 포지티브 피-연결 유닛은
상기 포지티브 오프셋 신호에 응답하여, 상기 포지티브 상승 제어신호를 상기 포지티브 응답신호에 커플링하는 제1 포지티브 스위칭 트랜지스터;
상기 포지티브 오프셋 신호에 응답하여, 상기 포지티브 상보 상승 제어신호를 상기 포지티브 상보 응답신호에 커플링하는 제2 포지티브 스위칭 트랜지스터;
상보 포지티브 오프셋 신호에 응답하여, 상기 포지티브 상승 제어신호를 상기 포지티브 상보 응답신호에 커플링하는 제3 포지티브 스위칭 트랜지스터로서, 상기 상보 포지티브 오프셋 신호는 상기 포지티브 오프셋 신호와 상보적인 관계인 상기 제3 포지티브 스위칭 트랜지스터; 및
상기 상보 포지티브 오프셋 신호에 응답하여, 상기 포지티브 상보 상승 제어신호를 상기 포지티브 응답신호에 커플링하는 제4 포지티브 스위칭 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.
The method of claim 2, wherein the positive connected unit is
A first positive switching transistor coupling the positive rising control signal to the positive response signal in response to the positive offset signal;
A second positive switching transistor coupling the positive complementary rising control signal to the positive complementary response signal in response to the positive offset signal;
A third positive switching transistor coupling the positive rising control signal to the positive complementary response signal in response to a complementary positive offset signal, wherein the complementary positive offset signal is complementary to the positive offset signal; ; And
And a fourth positive switching transistor coupling the positive complement rising control signal to the positive response signal in response to the complementary positive offset signal.
제1 항에 있어서, 상기 네기티브 증폭기는
스위칭 신호의 논리상태에 따라 상기 네거티브 계조신호와 상기 네거티브 구동신호 중의 어느하나를 선택하여 제1 네거티브 입력신호로 제공하며, 다른 어느하나를 선택하여 제2 네거티브 입력신호로 제공하는 네거티브 입력 스위칭 유닛;
상기 제1 네거티브 입력신호와 상기 제2 네거티브 입력신호에 차동 응답하여 네거티브 응답신호 및 네거티브 상보 응답신호를 제공하는 피-채널 입력 유닛;
상기 제1 네거티브 파워전압에 연결되며, 상기 네거티브 응답신호 및 상기 네거티브 상보 응답신호의 로드로 작용하는 네거티브 앤-액티브 로드 유닛;
상기 네거티브 오프셋 신호의 상태에 따라 상기 네거티브 응답신호 및 상기 네거티브 상보 응답신호 중의 어느하나를 선택하여 네거티브 하강 제어신호로 커플링하며, 다른 하나를 네거티브 상보 하강 제어신호에 커플링하는 네거티브 앤-연결유닛으로서, 상기 네거티브 하강 제어신호 및 상기 네거티브 상보 하강 제어신호는 각각 상기 네거티브 응답신호 및 상기 네거티브 상보 응답신호보다 높은 전압을 가지며, 상기 네거티브 오프셋 신호는 상기 스위칭 신호에 동기되는 상기 네거티브 앤-연결유닛;
상기 제2 네거티브 파워전압에 연결되며, 네거티브 보조신호 및 네거티브 상보 보조신호의 로드로 작용하는 포지티브 피-액티브 로드 유닛;
상기 네거티브 보조신호 및 상기 네거티브 상보 보조신호를 네거티브 상승 제어신호 및 네거티브 상보 상승 제어신호에 커플링하는 네거티브 피-연결유닛으로서, 상기 네거티브 상승 제어신호 및 상기 네거티브 상보 상승 제어신호는 각각 상기 네거티브 보조신호 및 상기 네거티브 상보 보조신호에 대하여 낮은 전압을 가지는 상기 네거티브 피-연결유닛;
상기 네거티브 하강 제어신호 및 상기 네거티브 상보 하강 제어신호를 상기 네거티브 상승 제어신호 및 상기 네거티브 상보 상승 제어신호에 커플링하는 네거티브 구동 연결유닛으로서, 상기 네거티브 하강 제어신호 및 상기 네거티브 상보 하강 제어신호는 각각 상기 네거티브 상승 제어신호 및 상기 네거티브 상보 상승 제어신호에 대하여 낮은 전압을 가지는 상기 네거티브 구동 연결유닛; 및
상기 제1 네거티브 파워전압과 상기 제2 네거티브 파워전압 사이에 형성되며, 상기 네거티브 구동신호를 발생하는 네거티브 증폭유닛으로서, 상기 네거티브 구동신호는 상기 네거티브 하강 제어신호에 응답하여 상기 제1 네거티브 파워전압으로 구동되며, 상기 네거티브 상승 제어신호에 응답하여 상기 제2 네거티브 파워전압으로 구동되는 상기 네거티브 증폭유닛을 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.
The method of claim 1, wherein the negative amplifier
A negative input switching unit which selects one of the negative gray level signal and the negative driving signal as the first negative input signal according to a logic state of the switching signal, and selects one of the negative gray level signal and the second negative input signal as the second negative input signal;
A P-channel input unit configured to provide a negative response signal and a negative complementary response signal in differential response to the first negative input signal and the second negative input signal;
A negative an-active load unit connected to the first negative power voltage and serving as a load of the negative response signal and the negative complementary response signal;
A negative n-connection unit that selects one of the negative response signal and the negative complementary response signal and couples it to a negative falling control signal according to the state of the negative offset signal, and couples the other to the negative complementary falling control signal The negative drop control signal and the negative complementary fall control signal each have a higher voltage than the negative response signal and the negative complementary response signal, and the negative offset signal is the negative n-connect unit synchronized with the switching signal;
A positive P-active load unit connected to the second negative power voltage and serving as a load of a negative auxiliary signal and a negative complementary auxiliary signal;
A negative P-connecting unit coupling the negative auxiliary signal and the negative complementary auxiliary signal to a negative rising control signal and a negative complementary rising control signal, wherein the negative rising control signal and the negative complementary rising control signal are respectively the negative auxiliary signal. And the negative connected unit having a low voltage with respect to the negative complementary auxiliary signal;
A negative driving connection unit coupling the negative falling control signal and the negative complementary falling control signal to the negative rising control signal and the negative complementary rising control signal, wherein the negative falling control signal and the negative complementary falling control signal are respectively; The negative driving connecting unit having a low voltage with respect to a negative rising control signal and the negative complementary rising control signal; And
A negative amplification unit formed between the first negative power voltage and the second negative power voltage and generating the negative driving signal, wherein the negative driving signal is set to the first negative power voltage in response to the negative falling control signal; And a negative amplifying unit driven by the second negative power voltage in response to the negative rising control signal.
제4 항에 있어서, 상기 네거티브 피-연결 유닛은
상기 네거티브 오프셋 신호에 응답하여, 상기 네거티브 하강 제어신호를 상기 네거티브 응답신호에 커플링하는 제1 네거티브 스위칭 트랜지스터;
상기 네거티브 오프셋 신호에 응답하여, 상기 네거티브 상보 하강 제어신호를 상기 네거티브 상보 응답신호에 커플링하는 제2 네거티브 스위칭 트랜지스터;
상보 네거티브 오프셋 신호에 응답하여, 상기 네거티브 하강 제어신호를 상기 네거티브 상보 응답신호에 커플링하는 제3 네거티브 스위칭 트랜지스터로서, 상기 상보 네거티브 오프셋 신호는 상기 네거티브 오프셋 신호와 상보적인 관계인 상기 제3 네거티브 스위칭 트랜지스터; 및
상기 상보 네거티브 오프셋 신호에 응답하여, 상기 네거티브 상보 하강 제어신호를 상기 네거티브 응답신호에 커플링하는 제4 네거티브 스위칭 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.
The device of claim 4, wherein the negative connected unit is
A first negative switching transistor coupling the negative falling control signal to the negative response signal in response to the negative offset signal;
A second negative switching transistor coupling the negative complementary falling control signal to the negative complementary response signal in response to the negative offset signal;
A third negative switching transistor coupling the negative falling control signal to the negative complementary response signal in response to a complementary negative offset signal, wherein the complementary negative offset signal is complementary to the negative offset signal; ; And
And a fourth negative switching transistor configured to couple the negative complementary falling control signal to the negative response signal in response to the complementary negative offset signal.
제1 항 내지 제5 항 중의 어느하나에 있어서, 상기 오프셋 신호 발생블락은
상기 포지티브 오프셋 신호를 발생하는 포지티브 오프셋 신호 발생부로서, 상기 포지티브 오프셋 신호는 오프셋 제어신호에 따라 상기 포지티브 턴오프 전압 및 상기 포지티브 바이어스 전압을 스윙하는 상기 포지티브 오프셋 신호 발생부; 및
상기 네거티브 오프셋 신호를 발생하는 포지티브 오프셋 신호 발생부로서, 상기 네거티브 오프셋 신호는 상기 오프셋 제어신호에 따라 상기 네거티브 턴오프 전압 및 상기 네거티브 바이어스 전압을 스윙하는 상기 네거티브 오프셋 신호 발생부를 구비하는 것을 특징으로 하는 디스플레이 소스 드라이버.The method according to any one of claims 1 to 5, wherein the offset signal generation block
A positive offset signal generator configured to generate the positive offset signal, the positive offset signal generator configured to swing the positive turnoff voltage and the positive bias voltage according to an offset control signal; And
A positive offset signal generator for generating the negative offset signal, wherein the negative offset signal includes the negative offset signal generator for swinging the negative turnoff voltage and the negative bias voltage according to the offset control signal. Display source driver.
KR1020100106587A 2010-10-29 2010-10-29 Display source driver with reducing layout area KR101171749B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106587A KR101171749B1 (en) 2010-10-29 2010-10-29 Display source driver with reducing layout area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106587A KR101171749B1 (en) 2010-10-29 2010-10-29 Display source driver with reducing layout area

Publications (2)

Publication Number Publication Date
KR20120045196A KR20120045196A (en) 2012-05-09
KR101171749B1 true KR101171749B1 (en) 2012-08-07

Family

ID=46264705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106587A KR101171749B1 (en) 2010-10-29 2010-10-29 Display source driver with reducing layout area

Country Status (1)

Country Link
KR (1) KR101171749B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101583989B1 (en) 2014-09-25 2016-01-12 주식회사 티엘아이 Display device with gate pulse modulation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451589B1 (en) * 2012-12-11 2014-10-16 엘지디스플레이 주식회사 Driving apparatus for image display device and method for driving the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869859B1 (en) 2007-06-29 2008-11-24 (주)엠씨테크놀로지 Voltage amplifier and driving device of display device using the voltage amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869859B1 (en) 2007-06-29 2008-11-24 (주)엠씨테크놀로지 Voltage amplifier and driving device of display device using the voltage amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101583989B1 (en) 2014-09-25 2016-01-12 주식회사 티엘아이 Display device with gate pulse modulation

Also Published As

Publication number Publication date
KR20120045196A (en) 2012-05-09

Similar Documents

Publication Publication Date Title
US9892703B2 (en) Output circuit, data driver, and display device
JP5457220B2 (en) Output circuit, data driver, and display device
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
US9147361B2 (en) Output circuit, data driver and display device
KR101832491B1 (en) Output circuit, data driver, and display device
JP4502207B2 (en) Differential amplifier, data driver and display device
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
JP5442558B2 (en) Output circuit, data driver, and display device
US9979363B2 (en) Source driver including output buffer, display driving circuit, and operating method of source driver
US8487921B2 (en) Display panel driver and display apparatus using the same
CN101364794A (en) Amplifying circuit and display unit
US20150009202A1 (en) Display driving circuit and display device
KR100697287B1 (en) Source driver and driving method thereof
JP2011166555A (en) Source driver and liquid crystal display device
JP2008292837A (en) Display device
US20110157120A1 (en) Drive circuit and display device
JP2008134496A (en) Gradation potential generation circuit, data driver of display device and display device having the same
JP5905281B2 (en) Negative polarity level shifter circuit, load driving device, liquid crystal display device, television
CN105190738A (en) Display driving circuit and display device
KR20100060611A (en) Output driving circuit for use in output buffer for source driver integrated circuit
KR101171749B1 (en) Display source driver with reducing layout area
KR101107962B1 (en) Operational amplifier in isplay device for reducing current consumption
JP2017111236A (en) Image display device
JP4040266B2 (en) Source drive amplifier for liquid crystal display
JP2019144548A (en) Display driver, display device, and method for driving display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 7