KR101170691B1 - 프로브카드용 니들탑재모듈 - Google Patents
프로브카드용 니들탑재모듈 Download PDFInfo
- Publication number
- KR101170691B1 KR101170691B1 KR1020110004965A KR20110004965A KR101170691B1 KR 101170691 B1 KR101170691 B1 KR 101170691B1 KR 1020110004965 A KR1020110004965 A KR 1020110004965A KR 20110004965 A KR20110004965 A KR 20110004965A KR 101170691 B1 KR101170691 B1 KR 101170691B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- needle
- circuit
- transfer
- probe card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/0675—Needle-like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 프로브카드용 니들탑재모듈에 관한 것이다.
본 발명에 따르면 니들이 탑재되는 다층회로블록을 니들이 탑재되는 니들탑재회로기판과 테스터 측으로부터 오는 전기적신호를 니들탑재회로기판으로 전달하는 전달회로기판으로 나눔으로써 생산성을 향상시키고 제조비용을 절감시킬 수 있는 기술이 개시된다.
본 발명에 따르면 니들이 탑재되는 다층회로블록을 니들이 탑재되는 니들탑재회로기판과 테스터 측으로부터 오는 전기적신호를 니들탑재회로기판으로 전달하는 전달회로기판으로 나눔으로써 생산성을 향상시키고 제조비용을 절감시킬 수 있는 기술이 개시된다.
Description
본 발명은 반도체 웨이퍼의 전기적 특성을 검사하기 위한 프로브카드에 관한 것으로, 보다 상세하게는 프로브카드에 구성되는 다수의 회로기판 중 니들이 탑재되는 인터페이스회로기판 부분과 관련된 것이다.
반도체소자는 웨이퍼(Wafer)상에 패턴(Pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패브리케이션공정이 끝난 웨이퍼를 동일한 패턴을 가지는 다수의 소자별로 나눈 후 각각의 소자를 조립하는 어셈블리(Assembly)공정을 통해서 제조된다.
그런데, 패브리케이션공정이 끝난 웨이퍼의 각 소자들 중에는 제조 불량으로 전기적 특성이 양호하지 못한 소자들이 있을 수 있기 때문에 어셈블리공정을 거치기 전에 웨이퍼 상태에서 각각의 소자들에 대해서 전기적 특성을 검사하는 이디에스(Electrical Die Sorting: 이하 'EDS'라 함)공정을 거치게 된다.
EDS공정에서는 웨이퍼 상의 각 소자로 전기적 신호를 인가시킨 후, 각 소자로부터 응답되는 전기적신호를 분석함으로써 각각의 소자들에 대한 불량 여부를 판정하는 프로브스테이션을 이용한다.
프로브스테이션에는 테스터로부터 오는 전기적신호를 소자의 패드로 전달하기 위한 프로브카드(Probe card)가 사용된다.
프로브카드는 지지플레이트, 다수의 회로기판 및 웨이퍼 상의 패드들과 전기적으로 접촉될 수 있는 니들(Needle)들을 갖추고 있다.
테스터로부터 오는 전기적신호는 다수의 회로기판과 니들을 순차적으로 거쳐 웨이퍼 상의 패드로 인가된 후 웨이퍼 상의 패드로부터 니들 및 다수의 회로기판을 역순으로 거치면서 테스터로 피이드백 된다.
다수의 회로기판은, 예를 들어 메인 회로기판, 서브 회로기판, 사이드 회로기판 및 니들이 탑재되는 인터페이스회로기판 등으로 구성되며, 인터페이스회로기판에는 니들들이 탑재되는 부분에 칩들을 가지고 있다. 이렇게 다수의 회로기판이 구성되는 경우에, 테스터로부터 오는 전기적신호는 메인 회로기판, 서브 회로기판, 사이드 회로기판 및 인터페이스회로기판을 거쳐 니들을 통해 웨이퍼 상의 패드로 인가된다. 여기서 인터페이스회로기판은 적어도 하나의 칩을 가지며, 해당 칩이 있는 부분에 니들들이 탑재되기 때문에 열에 의한 변형이 적고 경도가 좋은 세리믹과 같은 재질로 구성되는 것이 바람직하다.
대개의 경우, 인터페이스회로기판은 지지플레이트를 사이에 두고 서브 회로기판과 나뉘어 있다. 그런데 인터페이스회로기판과 서브 회로기판은 서로 전기적신호를 교환하여야 하기 때문에, 도1에서 참조되는 바와 같이, 지지플레이트(110)에 삽입구멍(111)을 형성하고, 해당 삽입구멍(111)에 인터페이스회로기판(120)과 서브 회로기판(130) 간의 전기적 신호를 교환시키기 위한 사이드 회로기판(141, 412)을 수직으로 세운 상태로 삽입 설치하는 구성을 가진다. 참고로 인터페이스회로기판(120)과 사이드 회로기판(141, 142)은 하나의 모듈(이하 '니들탑재모듈'이라 한다)로 조립된 후 지지플레이트(110)에 설치되는데, 하나의 지지플레이트(110)에는 무수히 많은 니들탑재모듈이 설치된다.
한편, 하나의 칩에는 테스터로부터 오는 약 70여개의 전기적신호가 인가되고 있으며, 그러한 전기적신호들은 당연히 서로 중첩되지 않아야만 한다. 따라서 다수의 회로기판들 각각에 형성되는 회로패턴은 매우 복잡할 수밖에는 없다(칩이 수 백 개일 경우를 고려해 보라).
따라서 본 발명의 출원인은 대한민국 특허 등록번호 10-0979502호(발명의 명칭 : 프로브카드용 기판, 이하 '선행기술'이라 함)에서 참조되는 바와 같이 테스터로부터 오는 하나의 전기적신호를 인터페이스회로기판에서 여러 개로 분기시켜 여러 칩들에 인가시키는 회로 구성 방식을 제안한바 있다. 선행기술에 의하면 메인 회로기판, 서브 회로기판 및 사이드 회로기판 등의 회로패턴이 비교적 단순해지기 때문에 제작비용 및 제작시간이 획기적으로 단축되는 이점이 있다.
그런데 선행기술에 의할 경우 인터페이스회로기판에 전기적신호가 분기되는 복잡한 회로패턴을 형성시켜야 하기 때문에 인터페이스회로기판을 다층회로기판으로 구성시켜야 할 필요성이 있다.
앞서 설명한 바와 같이 인터페이스회로기판은 세라믹 재질로 구비되기 때문에 다층구조의 회로 패턴을 형성할 경우에는 한 층의 회로 패턴을 형성시킬 때마다 소결공정을 거쳐야만 하고, 다층 구조(하나의 인터페이스회로기판에는 약 20층 정도의 다층 구조를 가지는 회로 패턴이 형성 된다)의 회로 패턴이 모두 완성된 후에야 니들이 탑재될 수 있었기 때문에 제작시간 및 제작비용이 단축되는 선행기술의 이점을 적지 않게 희석시키게 된다.
따라서 본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로 니들이 탑재되는 인터페이스회로기판을 복수개로 나누는 기술을 제공하는 것을 목적으로 한다.
위와 같은 목적을 달성하기 위한 본 발명의 일 태양에 따른 프로브카드용 니들탑재모듈은, 웨이퍼의 패드에 전기적으로 접촉되는 니들이 탑재되는 N(N ≥ 1)개의 칩을 가지며, 테스터로부터 오는 전기적신호를 분기시켜 상기 N개의 칩으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있는 다층회로블록; 및 테스터 측으로부터 오는 전기적신호를 상기 다층회로블록으로 연결시키기 위한 회로패턴이 형성되어 있는 연결회로기판; 을 포함하고, 상기 다층회로블록은, 상기 N개의 칩을 가지는 니들탑재회로기판; 및 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판으로 전달하기 위한 전달회로기판; 으로 나뉘어 있다.
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 분기시켜 상기 니들탑재회로기판으로 전달하기 위한 분기 회로패턴이 형성되어 있는 것이 바람직하다.
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판으로 전달하기 위한 회로패턴이 다층 구조로 형성되어 있는 것이 바람직하다.
상기 니들탑재회로기판에 상기 전달회로기판으로부터 오는 전기적신호를 분기시키는 분기 회로패턴을 형성하는 것도 고려될 수 있다.
상기 니들탑재회로기판과 전달회로기판은 재질이 서로 다른 것이 바람직하다.
상기 니들탑재회로기판은 세라믹, 유리, 실리콘 중 어느 하나의 재질이고, 상기 전달회로기판은 합성수지 재질인 것이 바람직하게 고려될 수 있다.
상기 니들탑재회로기판은 상기 전달회로기판에 형성된 회로와 연결되기 위한 제1 연결패드들을 니들이 탑재되는 면의 가장자리에 구비하며, 상기 전달회로기판은 상기 제1 연결패드들과 각각 연결되기 위한 제2 연결패드들을 상기 제1 연결패드들의 위치와 대응되는 위치이고, 상기 니들탑재회로기판이 결합되는 면 측이면서 상기 니들탑재회로기판보다 확장된 가장자리에 구비하는 것이 바람직하다.
.
또한, 위와 같은 목적을 달성하기 위한 본 발명의 다른 태양에 따른 프로브카드용 니들탑재모듈은, 웨이퍼의 패드에 전기적으로 접촉되는 니들이 탑재되는 N(N ≥ 2)개의 칩을 가지며, 테스터로부터 오는 전기적신호를 분기시켜 상기 N개의 칩으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있는 다층회로블록; 및 테스터 측으로부터 오는 전기적신호를 상기 다층회로블록으로 연결시키기 위한 회로패턴이 형성되어 있는 연결회로기판; 을 포함하고, 상기 다층회로블록은, 상기 N개의 칩 중 적어도 하나를 가지는 니들탑재회로기판들; 및 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판들로 전달하기 위한 전달회로기판; 으로 나뉘어 있다.
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 분기시켜 상기 니들탑재회로기판들로 전달하기 위한 분기 회로패턴이 형성되어 있는 것이 바람직하다.
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판들로 전달하기 위한 회로패턴이 다층 구조로 형성되어 있는 것이 바람직하다.
상기 니들탑재회로기판들의 재질과 전달회로기판의 재질은 서로 다른 것이 바람직하다.
상기 니들탑재회로기판들은 세라믹, 유리, 실리콘 중 어느 하나의 재질이고, 상기 전달회로기판은 합성수지 재질인 것이 바람직하게 고려될 수 있다.
상기 니들탑재회로기판들은 상기 전달회로기판에 형성된 회로와 연결되기 위한 제1 연결패드들을 니들이 탑재되는 면의 가장자리에 구비하며, 상기 전달회로기판은 상기 제1 연결패드들과 각각 연결되기 위한 제2 연결패드들을 상기 제1 연결패드들의 위치와 대응되는 위치이면서 상기 니들탑재회로기판들이 결합되는 면에 구비하는 것이 바람직하다.
본 발명에 따르면 니들이 탑재되는 다층회로블록을 복수개의 회로기판으로 나눔으로써 다음과 같은 효과가 있다.
첫째, 복수개의 회로기판들에 대한 제조공정이 동시에 진행될 수 있기 때문에 생산성이 향상되는 효과가 있다.
둘째, 니들이 탑재되는 니들탑재회로기판만 경도와 열변형이 적은 재질(예를 들어 세라믹, 유리, 실리콘 등)로 구비하고, 전달회로기판 등은 일반 합성수재 재질로 구비하는 것이 가능하기 때문에 제조시간은 빨라지고 생산비용은 대폭 절감할 수 있는 효과가 있다.
도1은 종래 니들탑재모듈에 대한 개략도이다.
도2는 본 발명의 제1 실시예에 따른 니들탑재모듈에 대한 개략적인 사시도이다.
도3은 도2의 니들탑재모듈에서 전기적신호가 분기되는 위치를 설명하기 위한 참조도이다.
도4는 제1 실시예의 응용에 따라 니들탑재모듈에서 전기적신호가 분기되는 위치를 설명하기 위한 참조도이다.
도5는 본 발명의 제2 실시예에 따른 니들탑재모듈에 대한 개략적인 사시도이다.
도6은 도5의 니들탑재모듈에 대한 응용예들이 도시되어 있다.
도2는 본 발명의 제1 실시예에 따른 니들탑재모듈에 대한 개략적인 사시도이다.
도3은 도2의 니들탑재모듈에서 전기적신호가 분기되는 위치를 설명하기 위한 참조도이다.
도4는 제1 실시예의 응용에 따라 니들탑재모듈에서 전기적신호가 분기되는 위치를 설명하기 위한 참조도이다.
도5는 본 발명의 제2 실시예에 따른 니들탑재모듈에 대한 개략적인 사시도이다.
도6은 도5의 니들탑재모듈에 대한 응용예들이 도시되어 있다.
이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축하기로 한다.
<제1 실시예>
도2는 본 발명의 제1 실시예에 따른 프로브카드용 니들탑재모듈(200, 이하 '니들탑재모듈'이라 약칭한다)에 대한 개략적인 사시도이다.
본 실시예에 따른 니들탑재모듈(200)은 다층회로블록(210) 및 6개의 연결회로기판(221 내지 226) 등을 포함하여 구성된다.
다층회로블록(210)은, 웨이퍼의 패드에 전기적으로 접촉되는 니들들이 탑재되는 6개의 칩(Chip1 내지 Chip6)을 가지며, 테스터(미도시)로부터 오는 전기적신호를 분기시켜 6개의 칩(Chip1 내지 Chip6)으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있다. 물론, 실시하기에 따라서는 다층회로블록이 1 내지 5개의 칩을 가지거나 7개 이상의 칩을 가지는 것도 가능하다. 이러한 다층회로블록(210)은, 배경기술에서의 인터페이스회로기판에 대응되며, 니들탑재회로기판(211)과 전달회로기판(212)으로 나뉘어 있다.
니들탑재회로기판(211)은, 6개의 칩(Chip1 내지 Chip6)을 가지며, 니들(미도시)이 탑재되는 면에만 회로패턴이 형성되는 것이 바람직하다. 따라서 단면 회로패턴을 형성하는 것이 가능하기 때문에 세라믹뿐만 아니라 유리 또는 웨이퍼와 같은 재질의 실리콘으로 구성되는 것도 가능하다. 물론, 실시하기에 따라서는 2개 내지 3개 정도의 다층 구조의 회로패턴을 가지도록 구비되는 것도 얼마든지 고려될 수 있는 등, 니들탑재회로기판이 1개 이상의 칩을 가지기만 한다면 본 발명이 적용되기에 족하다.
또한 니들탑재회로기판(211)은 전달회로기판(212)에 형성된 회로와 연결되기 위한 제1 연결패드(CP1)들을 니들이 탑재되는 면의 가장자리에 구비한다.
전달회로기판(212)은, 연결회로기판(221 내지 226)으로부터 오는 전기적신호를 니들탑재회로기판(211)으로 전달하기 위해 마련되며, 연결회로기판(221 내지 226)으로부터 오는 전기적신호를 니들탑재회로기판(211)으로 전달하기 위한 복잡한 회로패턴이 다층 구조로 형성되어 있다. 이러한 전달회로기판(212)에는 니들이 직접 탑재되지 않기 때문에 니들탑재회로기판(211)과는 다른 재질인 합성수지로 구성되는 것도 바람직하다. 만일 전달회로기판(212)이 합성수지로 구성되는 경우에는 복잡한 회로 패턴을 다층 구조로 형성시키는 공정이 매우 수월해지기 때문에 본 실시예에서와 같이 전달회로기판(212)에 다층 구조의 회로 패턴을 형성시키는 것이 바람직하게 고려될 수 있는 것이다. 그리고 전달회로기판(212)은 그 재질에 따라서 다층 구조의 회로패턴뿐만 아니라 그 외에 복잡한 회로패턴을 형성시키는 것도 매우 수월해질 수 있기 때문에 하나의 전기적신호를 나누어 여러 개의 칩(Chip1 내지 Chip6)으로 분기시키는 분기 회로패턴도, 도3에서 참조되는 본 실시예에서와 같이, 전달회로기판(212)에 형성시키는 것이 바람직하게 고려될 수 있는 것이다.
물론, 니들탑재회로기판과 전달회로기판의 제작시간을 비교 형량하여 니들탑재회로기판의 회로패턴 층과 전달회로기판의 회로패턴 층을 적절히 분배시키는 것도 바람직하게 고려될 수 있다. 예를 들어, 니들탑재회로기판에는 2 내지 3층 구조의 회로패턴을 형성시키고, 전달회로기판에는 18 내지 17층 구조의 회로패턴을 형성시키는 방식을 바람직하게 고려해 볼 수 있는 것이다.
또한, 전달회로기판(212)은 제1 연결패드(CP1)들과 전기적으로 연결되기 위한 제2 연결패드(CP2)들을 제1 연결패드(CP1)들의 위치와 대응되는 위치이고, 니들탑재회로기판(211)이 결합되는 면 측이면서 니들탑재회로기판(211)보다 확장된 가장자리에 구비한다. 예를 들어 하나의 전기적신호 라인이 전달회로기판(212)에서 6개의 라인으로 분기된 후 6개의 칩(Chip1 내지 Chip6)으로 연결될 때 분기된 6개의 라인들 간의 편차(분기되는 지점부터 칩까지의 거리가 다름에서 오는 전기적 신호의 도달 편차)를 줄이기도 곤란하고 다른 여러 전기적 라인들과의 충돌로 인하여 불가피하게 니들탑재회로기판(211)에 다층 구조의 회로패턴을 형성시켜야 하는데, 본 실시예에서와 같이 제1 연결패드(CP1)와 제2 연결패드(CP2)를 각각 니들탑재회로기판(211)의 가장자리와 전달회로기판(212)의 확장된 가장자리에 구비시키면 분기된 라인들 간의 편차를 최대한 줄일 수 있으면서도 니들탑재회로기판(211)에 다층 구조의 회로패턴을 형성시키지 않아도 되는 이점이 있게 된다.
한편 연결회로기판(221 내지 226)은, 배경기술에서의 사이드 회로기판에 대응되며, 테스터 측으로부터 메인 회로기판(미도시)과 서브 회로기판(미도시)을 순차적으로 거쳐 오는 전기적신호를 다층회로블록(210)으로 연결시키기 위한 회로패턴이 형성되어 있다. 이러한 연결회로기판(221 내지 226)은 경우에 따라서 1개 이상 구비되면 족하다.
위와 같은 구성을 가지는 니들탑재모듈(200)은 니들탑재회로기판(211), 전달회로기판(212), 연결회로기판(221 내지 226)들을 각각 별도로 동시에 제작한 뒤, 니들탑재회로기판(211)과 전달회로기판(212)을 수평 상태로 결합시키고, 연결회로기판(221 내지 226)들을 전달회로기판(212)의 양 측단에 수직 상태로 세워 결합시킨 다음 상호 전기적으로 연결시키는 작업을 통해 제조될 수 있다. 따라서 제조시간이 대폭 절약될 수 있으며, 특히, 전달회로기판(212)을 일반 합성수지재질로 구비하는 경우에는 제조시간이 더욱 빨라지고 생산비용은 대폭 절감할 수 있게 되는 것이다.
<제1 실시예의 응용예>
제1 실시예에서는 전달회로기판(212)에서 분기 회로패턴을 형성하였지만, 도4에서 참조되는 바와 같이 칩(Chip1 내지 Chip4)의 개수가 적거나 칩(Chip1 내지 Chip4)의 배열이 단순하여 분기 회로패턴이 단순하게 형성될 수 있는 경우 등에는 전달회로기판(412)이 아닌 니들탑재모듈(411)에 분기 회로패턴을 형성하는 것도 바람직하게 고려될 수 있다.
<제2 실시예>
도5는 본 발명의 제2 실시예에 따른 니들탑재모듈(500)에 대한 개략적인 사시도이다.
본 실시예에 따른 니들탑재모듈(500)은 다층회로블록(510) 및 6개의 연결회로기판(521 내지 526) 등을 포함하여 구성된다.
다층회로블록(510)은, 웨이퍼의 패드에 전기적으로 접촉되는 니들들이 탑재되는 6개의 칩(Chip1 내지 Chip6)을 가지며, 테스터(미도시)로부터 오는 전기적신호를 분기시켜 6개의 칩(Chip1 내지 Chip6)으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있다. 이러한 다층회로블록(510)은 6개의 니들탑재회로기판(511a 내지 511f)과 하나의 전달회로기판(512)으로 나뉘어 있다.
각각의 니들탑재회로기판(511a 내지 511f)은 1개의 칩(Chip1, Chip2, Chip3, Chip4, Chip5 또는 Chip6)을 가진다. 물론, 실시하기에 따라서는, 도6의 (a) 내지 (c)에서 참조되는 응용예에서와 같이, 하나의 니들탑재회로기판(NCB)이 6개보다는 적은 2개 내지 5개의 칩을 가지도록 구성할 수도 있을 것이다. 이러한 각각의 니들탑재회로기판(511a 내지 511f)은 전달회로기판(512)에 형성된 회로와 연결되기 위한 제1 연결패드(CP1)들을 니들이 탑재되는 면의 가장자리에 구비한다.
전달회로기판(512)은, 연결회로기판(521 내지 526)으로부터 오는 전기적신호를 6개의 니들탑재회로기판(511a 내지 511f)들로 전달하기 위해 마련되며, 연결회로기판(521 내지 526)으로부터 오는 전기적신호를 니들탑재회로기판(511a 내지 511f)들로 전달하기 위한 복잡한 회로패턴과 분기 회로패턴이 다층 구조로 형성되어 있다.
또한, 전달회로기판(512)은 제1 연결패드(CP1)들과 전기적으로 연결되기 위한 제2 연결패드(CP2)들을 제1 연결패드(CP1)들의 위치와 대응되는 위치이면서 니들탑재회로기판(511a 내지 511f)들이 결합되는 면에 구비한다.
위의 니들탑재회로기판(511a 내지 511f)과 전달회로기판(512)의 재질은 제1 실시예에서 설명한 것을 그대로 따른다.
그리고 연결회로기판(521 내지 526)은 테스터 측으로부터 메인 회로기판(미도시)과 서브 회로기판(미도시)을 순차적으로 거쳐 오는 전기적신호를 다층회로블록(510)으로 연결시키기 위한 회로패턴이 형성되어 있다.
이와 같은 제2 실시예에 의하면 제1 실시예에서와 같이 2개 이상인 복수의 칩을 가지는 하나의 니들탑재회로기판의 가장 자리에 제1 연결패드를 구비하기가 곤란한 경우에 바람직하게 고려될 수 있다.
한편, 상술한 실시예들에서는 다층회로블록을 두 개의 회로기판으로 나누고 있지만, 생산성 등을 고려하여 3개 이상의 회로기판으로 나누는 것도 얼마든지 고려될 수 있을 것이며, 본 발명은 다층회로블록이 3개 이상의 회로기판으로 나뉘는 것을 포함하는 개념임은 누구든지 알 수 있을 것이다.
따라서 상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
200, 500 : 프로브카드용 니들탑재모듈 210, 510 : 다층회로블록
211, 511 : 니들탑재회로기판
CP1 : 제1 연결패드
212, 512 : 전달회로기판
CP2 : 제2 연결패드
221 내지 226, 521 내지 526 : 연결회로기판
211, 511 : 니들탑재회로기판
CP1 : 제1 연결패드
212, 512 : 전달회로기판
CP2 : 제2 연결패드
221 내지 226, 521 내지 526 : 연결회로기판
Claims (13)
- 웨이퍼의 패드에 전기적으로 접촉되는 니들이 탑재되는 N(N ≥ 1)개의 칩을 가지며, 테스터로부터 오는 전기적신호를 분기시켜 상기 N개의 칩으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있는 다층회로블록; 및
테스터 측으로부터 오는 전기적신호를 상기 다층회로블록으로 연결시키기 위한 회로패턴이 형성되어 있는 연결회로기판; 을 포함하고,
상기 다층회로블록은,
상기 N개의 칩을 가지는 니들탑재회로기판; 및
상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판으로 전달하기 위한 전달회로기판; 으로 나뉘어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제1항에 있어서,
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 분기시켜 상기 니들탑재회로기판으로 전달하기 위한 분기 회로패턴이 형성되어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제1항에 있어서,
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판으로 전달하기 위한 회로패턴이 다층 구조로 형성되어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제1항에 있어서,
상기 니들탑재회로기판에는 상기 전달회로기판으로부터 오는 전기적신호를 분기시키는 분기 회로패턴이 형성되어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제1항에 있어서,
상기 니들탑재회로기판과 전달회로기판은 재질이 서로 다른 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제5항에 있어서,
상기 니들탑재회로기판은 세라믹, 유리, 실리콘 중 어느 하나의 재질이고,
상기 전달회로기판은 합성수지 재질인 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제1항에 있어서,
상기 니들탑재회로기판은 상기 전달회로기판에 형성된 회로와 연결되기 위한 제1 연결패드들을 니들이 탑재되는 면의 가장자리에 구비하며,
상기 전달회로기판은 상기 제1 연결패드들과 각각 연결되기 위한 제2 연결패드들을 상기 제1 연결패드들의 위치와 대응되는 위치이고, 상기 니들탑재회로기판이 결합되는 면 측이면서 상기 니들탑재회로기판보다 확장된 가장자리에 구비하는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 웨이퍼의 패드에 전기적으로 접촉되는 니들이 탑재되는 N(N ≥ 2)개의 칩을 가지며, 테스터로부터 오는 전기적신호를 분기시켜 상기 N개의 칩으로 연결시키기 위한 다층 구조의 회로패턴이 형성되어 있는 다층회로블록; 및
테스터 측으로부터 오는 전기적신호를 상기 다층회로블록으로 연결시키기 위한 회로패턴이 형성되어 있는 연결회로기판; 을 포함하고,
상기 다층회로블록은,
상기 N개의 칩 중 적어도 하나를 가지는 니들탑재회로기판들; 및
상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판들로 전달하기 위한 전달회로기판; 으로 나뉘어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제8항에 있어서,
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 분기시켜 상기 니들탑재회로기판들로 전달하기 위한 분기 회로패턴이 형성되어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제8항에 있어서,
상기 전달회로기판에는 상기 연결회로기판으로부터 오는 전기적신호를 상기 니들탑재회로기판들로 전달하기 위한 회로패턴이 다층 구조로 형성되어 있는 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제8항에 있어서,
상기 니들탑재회로기판들의 재질과 전달회로기판의 재질은 서로 다른 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제11항에 있어서,
상기 니들탑재회로기판들은 세라믹, 유리, 실리콘 중 어느 하나의 재질이고,
상기 전달회로기판은 합성수지 재질인 것을 특징으로 하는
프로브카드용 니들탑재모듈. - 제8항에 있어서,
상기 니들탑재회로기판들은 상기 전달회로기판에 형성된 회로와 연결되기 위한 제1 연결패드들을 니들이 탑재되는 면의 가장자리에 구비하며,
상기 전달회로기판은 상기 제1 연결패드들과 각각 연결되기 위한 제2 연결패드들을 상기 제1 연결패드들의 위치와 대응되는 위치이면서 상기 니들탑재회로기판들이 결합되는 면에 구비하는 것을 특징으로 하는
프로브카드용 니들탑재모듈.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110004965A KR101170691B1 (ko) | 2011-01-18 | 2011-01-18 | 프로브카드용 니들탑재모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110004965A KR101170691B1 (ko) | 2011-01-18 | 2011-01-18 | 프로브카드용 니들탑재모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101170691B1 true KR101170691B1 (ko) | 2012-08-07 |
Family
ID=46886908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110004965A KR101170691B1 (ko) | 2011-01-18 | 2011-01-18 | 프로브카드용 니들탑재모듈 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101170691B1 (ko) |
-
2011
- 2011-01-18 KR KR1020110004965A patent/KR101170691B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100609652B1 (ko) | 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드 | |
US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
US20070096761A1 (en) | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method | |
KR20100057488A (ko) | 프로브 카드 및 그 제조 방법 | |
US20170169931A1 (en) | Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer | |
JP2008300834A (ja) | マルチプローブカードユニット、それを備えたプローブ検査装置、それらの製造方法、及びプローブ検査装置を利用する方法 | |
KR20130047933A (ko) | 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 | |
US20070152316A1 (en) | Interposer pattern with pad chain | |
KR20180092027A (ko) | 프로브 카드 어셈블리 | |
KR101170691B1 (ko) | 프로브카드용 니들탑재모듈 | |
US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
US20060170437A1 (en) | Probe card for testing a plurality of semiconductor chips and method thereof | |
US11422155B2 (en) | Probe card having dummy traces for testing an integrated circuit to be installed in a multichip-module | |
KR101250306B1 (ko) | 프로브카드 | |
KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
KR100979502B1 (ko) | 프로브카드용 기판 | |
KR20130064402A (ko) | Cis 프로브카드 | |
EP2872906B1 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding testing head | |
KR20130000181A (ko) | 프로브카드 | |
US20080232074A1 (en) | Circuit Card Assembly Including Individually Testable Layers | |
KR101306839B1 (ko) | 신호 분기 기판을 갖는 프로브 카드 | |
US6614248B2 (en) | Tester apparatus for electronic components | |
KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |