KR101166799B1 - 홀 패턴 제조 방법 - Google Patents

홀 패턴 제조 방법 Download PDF

Info

Publication number
KR101166799B1
KR101166799B1 KR1020090133388A KR20090133388A KR101166799B1 KR 101166799 B1 KR101166799 B1 KR 101166799B1 KR 1020090133388 A KR1020090133388 A KR 1020090133388A KR 20090133388 A KR20090133388 A KR 20090133388A KR 101166799 B1 KR101166799 B1 KR 101166799B1
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
mask layer
etching
layer
Prior art date
Application number
KR1020090133388A
Other languages
English (en)
Other versions
KR20110076637A (ko
Inventor
선준협
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090133388A priority Critical patent/KR101166799B1/ko
Priority to US12/774,644 priority patent/US8222152B2/en
Publication of KR20110076637A publication Critical patent/KR20110076637A/ko
Application granted granted Critical
Publication of KR101166799B1 publication Critical patent/KR101166799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 더블 패터닝 공정시 서로 다른 식각특성을 갖는 식각장벽에 의해 위글링이 발생하는 문제를 해결하기 위한 홀 패턴 제조 방법을 제공하기 위한 것으로, 본 발명은 피식각층 상에 제1하드마스크층을 형성하는 단계; 상기 제1하드마스크층 상에 상기 제1하드마스크층에 대해 선택비를 갖고 제1방향의 라인타입으로 패터닝된 제2하드마스크패턴을 형성하는 단계; 상기 제2하드마스크패턴을 포함하는 제1하드마스크층의 전면에 상기 제2하드마스크패턴 사이를 매립하는 제3하드마스크층을 형성하는 단계; 상기 제3하드마스크층 상에 제2방향의 라인타입으로 패터닝된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 제3하드마스크층을 선택적으로 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 제2하드마스크패턴 및 식각된 상기 제3하드마스크층을 식각장벽으로 상기 제1하드마스크층을 식각하는 단계를 포함하여, 홀 패턴 형성을 위한 하드마스크로 감광막을 사용하지 않기 때문에 위글링을 방지하는 효과, 더블 패터닝 방식을 이용하여 미세한 홀 패턴의 형성을 가능하게 하는 효과가 있다.
DPT, 질화막, 산화막, 선택비

Description

홀 패턴 제조 방법{METHOD FOR FABRICATING HOLE PATTERN}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 더블 패터닝 공정을 이용한 홀 패턴 제조 방법에 관한 것이다.
현재 노광장비의 해상도(Resolution)의 한계로 50nm급 이하의 소자에서는 홀 패터닝의 형성이 어려운 문제점이 있다. 이 경우, 홀(Hole) 형성보다 패터닝 측면에서 쉬운 라인(Line)을 크로스(Cross) 방향으로 형성하여 홀을 만드는 더블 패터닝 공정(Double Patterning Tech.)이 적용되고 있다.
최근, 하드마스크로 저온 카본을 사용하는 경우 카본 상부에 PETEOS산화막 및 실리콘산화질화막의 이중 하드마스크를 사용하여 패터닝을 진행하고 있으며, 이때, 하부의 PETEOS산화막은 1차로 패터닝된 실리콘산화질화막과 2차로 패터닝된 감광막 패턴을 식각장벽으로 이용하여 식각된다.
도 1a 내지 도 1d는 종래 기술에 따른 홀 패턴 제조 방법을 설명하기 위한 공정 사시도이다.
도 1a에 도시된 바와 같이, 피식각층(11) 상에 비정질카본막(12), PETEOS산화막(13), 실리콘산화질화막(14) 및 반사방지막(15)을 적층한다. 비정질카본막(12)은 산화막(11)을 식각하기 위한 하드마스크이며, PETEOS산화막(13)은 더블 패터닝 공정시 기본 하드마스크 역할을 하기 위한 것이다. 실리콘산화질화막(14)은 PETEPS산화막(13)을 식각하기 위한 하드마스크이다.
이어서, 반사방지막(15) 상에 제1감광막 패턴(16)을 형성한다. 제1감광막 패턴(16)은 제1방향의 라인타입(Line Type)으로 형성한다.
도 1b에 도시된 바와 같이, 제1감광막 패턴(16, 도 1a 참조)을 식각장벽으로 반사방지막(15, 도 1a 참조) 및 실리콘산화질화막(14, 도 1a 참조)을 식각한다. 실리콘산화질화막(14, 도 1a 참조)은 제1감광막 패턴(16, 도 1a 참조)과 동일하게 제1방향의 라인타입으로 형성된다.
이어서, 제1감광막 패턴(16, 도 1a 참조) 및 반사방지막(15, 도 1a참조)을 제거한다.
식각된 실리콘산화질화막(14, 도 1a 참조)은 이하, '실리콘산화질화막패턴(14A)'이라고 한다.
도 1c에 도시된 바와 같이, 실리콘산화질화막패턴(14A)을 포함하는 전체 구조 상부에 제2감광막 패턴(17)을 형성한다. 제2감광막 패턴(17)은 실리콘산화질화막패턴(14A)과 수직한 제2방향의 라인타입으로 형성하는 것이 바람직하다.
제2감광막 패턴(17) 및 실리콘산화질화막패턴(14A)에 의해 홀 패턴이 정의된다.
도 1d에 도시된 바와 같이, 제2감광막 패턴(17, 도 1c 참조) 및 실리콘산화질화막패턴(14A, 도 1c 참조)을 식각장벽으로 PETEOS산화막(13, 도 1c 참조)을 식각한다. 식각된 PETEOS산화막(13A)은 홀 패턴이 정의된다.
위와 같이, 종래 기술은 더블 패터닝공정시 실리콘산화질화막패턴과 제2감광막 패턴을 이용하여 홀 패턴을 정의한다.
그러나, 종래 기술은 동일한 식각조건에서 서로 다른 마스크를 사용하여 식각되기 때문에, CD 바이어스(Critical Dimension Bias)가 틀려지는 등의 서로 다른 식각 특성을 갖게 되는 문제점이 있다. 더욱이, 제2감광막 패턴을 이용하여 하부 PETEOS산화막을 식각할 때, 높은 이온 에너지(High Ion Energy)를 갖는 산화막 식각공정의 특성상 위글링(Wiggling)이 발생하는 문제점이 있다.
도 2는 종래 기술의 문제점을 나타내는 사진이다.
도 2를 참조하면, 식각장벽으로 사용된 감광막 패턴에 위글링(100)이 발생한 것을 알 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 더블 패터닝 공정시 서로 다른 식각특성을 갖는 식각장벽에 의해 위글링이 발생하는 문제를 해결하기 위한 홀 패턴 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 홀 패턴 제조 방법은 피식각층 상에 제1하드마스크층을 형성하는 단계; 상기 제1하드마스크층 상에 상기 제1하드마스크층에 대해 선택비를 갖고 제1방향의 라인타입으로 패터닝된 제2하드마스크패턴을 형성하는 단계; 상기 제2하드마스크패턴을 포함하는 제1하드마스크층의 전면에 상기 제2하드마스크패턴 사이를 매립하는 제3하드마스크층을 형성하는 단계; 상기 제3하드마스크층 상에 제2방향의 라인타입으로 패터닝된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 제3하드마스크층을 선택적으로 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 제2하드마스크패턴 및 식각된 상기 제3하드마스크층을 식각장벽으로 상기 제1하드마스크층을 식각하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제1하드마스크층은 폴리실리콘을 포함하고, 상기 제2하드마스크패턴은 질화막 또는 실리콘질화산화막을 포함하며, 상기 제3하드마스크층은 산화막을 포함하는 것을 특징으로 한다.
또한, 상기 제3하드마스크층은 단차피복성이 우수한 방식으로 형성하되, 상기 제3하드마스크층은 원자층증착법 또는 퍼니스를 이용한 화학적기상증착법으로 형성하는 것을 특징으로 한다.
또한, 상기 제1방향과 제2방향은 서로 대칭되며, 상기 제1방향은 45°이고, 제2방향은 -45°인 것을 특징으로 한다.
또한, 상기 제3하드마스크층을 식각하는 단계는, 산화막과 질화막의 선택비를 이용한 자기정렬콘택 식각공정으로 진행하되, CxFy계(x,y는 자연수, y/x는 3이하) 가스를 사용하여 진행하고, 상기 CxFy계 가스는 C4F6 또는 C4F8을 포함하며, 상기 CxFy계 가스에 산소가스를 첨가하여 진행하는 것을 특징으로 한다.
상술한 본 발명의 홀 패턴 제조 방법은 홀 패턴 형성을 위한 하드마스크로 감광막을 사용하지 않기 때문에 위글링을 방지하는 효과가 있다.
또한, 더블 패터닝 방식을 이용하여 미세한 홀 패턴의 형성을 가능하게 하는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 홀 패턴 제조 방법을 설명하기 위한 공정 단면도이다. 각 도면은 (a)와 (b)로 구성되어 있으며, (a)는 단면도이고, (b)는 평면도이다. 설명의 편의를 위해 (a) 및 (b)를 함께 나열하여 설명하기로 한다.
도 3a에 도시된 바와 같이, 피식각층(도시생략) 상에 제1하드마스크층(20)을 형성한다. 제1하드마스크층(20)은 피식각층(도시생략)을 식각하기 위한 하드마스크로 폴리실리콘(Poly Silicon)으로 형성하는 것이 바람직하다.
이어서, 제1하드마스크층(20) 상에 제2하드마스크층(21), 제1마스크층(22) 및 제2마스크층(23)을 적층한다. 제2하드마스크층(21)은 제1하드마스크층(20)을 식각하기 위한 것으로, 제1하드마스크층(20)에 대해 선택비를 갖는 물질로 형성하는 것이 바람직하며, 제1하드마스크층(20)이 폴리실리콘인 경우, 제2하드마스크층(21)은 질화막 또는 실리콘질화산화막으로 형성하는 것이 바람직하다. 이때, 질화막은 실리콘질화막을 포함한다.
제1마스크층(22)은 제2하드마스크층(21)을 식각하기 위한 것이며, 제2마스크층(23)은 제1마스크층(22)을 식각하기 위한 것이다. 제1마스크층(22)은 제2하드마스크층(21)에 대해 선택비를 갖고, 동시에 제1하드마스크층(20)에 대하여 선택비를 갖는 것이 바람직하다. 제1하드마스크층(20)이 폴리실리콘이고, 제2하드마스크층(21)이 질화막인 경우, 제1마스크층(22)은 비정질카본으로 형성하는 것이 바람직하다. 제2마스크층(23)은 제1마스크층(22)을 식각하기위한 것으로, 실리콘산화질화 막(SiON)으로 형성하는 것이 바람직하다.
이어서, 제2마스크층(23) 상에 제1감광막 패턴(24)을 형성한다. 제1감광막 패턴(24)은 제1방향의 라인타입(Line Type)으로 패터닝된다. 제1감광막 패턴(24)을 형성하기 전에, 제2마스크층(23) 상에 반사방지막(Anti Reflect Coating)을 형성할 수 있다. 특히, 제1감광막 패턴(24)은 후속 홀 패턴의 형성 모양을 고려하여 틸트 각도(Tilt Angle)를 결정할 수 있다. 즉, 원(Circle) 모양의 홀(Hole)을 형성시킬 경우, 45°로 틸팅(Tiliting)하며, 타원형(Oval) 모양의 홀을 형성시킬 경우, 45°～60°로 틸팅 각도를 갖도록 노광하여 형성하는 것이 바람직하다.
도 3b에 도시된 바와 같이, 제1감광막 패턴(24, 도 3a 참조)을 식각장벽으로 제2마스크층(23, 도 3a 참조) 및 제1마스크층(22, 도 3a 참조)을 식각한다. 이때, 제2마스크층(23, 도 3a 참조)이 실리콘산화질화막인 경우, CF4 가스를 이용하여 식각을 진행하며, CF4 가스에 CHF3 가스를 첨가한 혼합가스를 사용하여 식각을 진행할 수 있다.
이어서, 제1마스크층(22, 도 3a 참조)을 식각장벽으로 제2하드마스크층(21, 도 3a 참조)을 식각하여 제2하드마스크패턴(21A)을 형성한다. 제2하드마스크패턴(21A)은 제1감광막 패턴(24, 도 3a 참조)과 동일한 제1방향의 라인타입으로 패터닝된다.
제2하드마스크패턴(21A)이 형성되는 시점에서, 제1감광막 패턴(24, 도 3a 참조), 제2마스크층(23, 도 3a 참조) 및 제1마스크층(22, 도 3a 참조)은 모두 제거되 는 것이 바람직하며, 이를 위해 제2하드마스크패턴(21A)이 형성된 후 잔류하는 감광막 패턴 또는 하드마스크층은 건식 스트립(Dry Strip) 공정을 통해 제거하는 것이 바람직하다. 이때, 건식 스트립 공정은 산소 플라즈마를 이용하여 진행할 수 있다.
도 3c에 도시된 바와 같이, 제2하드마스크패턴(21A)을 포함하는 제1하드마스크층(20) 상부에 제3하드마스크층(25)을 형성한다. 제3하드마스크층(25)은 제2하드마스크패턴(21A) 및 제1하드마스크층(20)에 대해 선택비를 갖는 물질로 형성하며, 제1하드마스크층(20)이 폴리실리콘이고, 제2하드마스크패턴(21A)이 질화막인 경우, 제3하드마스크층(25)은 산화막으로 형성하는 것이 바람직하다.
특히, 제2하드마스크패턴(21A) 사이를 충분히 매립하도록 단차 피복성(Step Coverage)이 우수한 방식으로 형성한다. 예컨대, 제2하드마스크패턴(21A)은 원자층증착법(Atomic Layer Deposition) 또는 퍼니스(Furnace)를 이용한 화학기상증착법(Chemical Mechanical Deposition)으로 형성하는 것이 바람직하다.
제3하드마스크층(25)은 제2하드마스크패턴(21A) 사이를 모두 매립하되, 제2하드마스크패턴(21A)의 높이와 크게 차이 나지 않도록, 제2하드마스크패턴(21A) 사이를 매립할 수 있는 최소두께로 형성하는 것이 바람직하다.
도 3d에 도시된 바와 같이, 제3하드마스크층(25) 상에 제2감광막 패턴(26)을 형성한다. 제2감광막 패턴(26)은 제2하드마스크패턴(21A)에 대칭이 되도록 틸팅 노광을 진행한다. 즉, 원모양의 홀 패턴을 형성한다고 가정하면, 제2하드마스크패턴(21A)이 45°로 틸팅 된 경우, 제2감광막 패턴(26)은 -45°로 노광을 진행한다.
따라서, 제2감광막 패턴(26)은 제2하드마스크패턴(21A)과 교차하는 제2방향의 라인타입으로 패터닝된다. 특히, 도 3c에서 제2하드마스크패턴(21A) 사이에 제3하드마스크층(25)을 형성함으로써, 제2감광막 패턴(26) 형성시 단차가 완화되는 효과가 있다.
제2감광막 패턴(26)을 형성하기 전에, 제2하드마스크패턴(21A) 상에 비정질카본막 또는 SOC막 및 다기능하드마스크(Multi Function Hard Mask)를 적층하여 식각마진을 확보할 수 있다.
도 3e에 도시된 바와 같이, 제2감광막 패턴(26, 도 3d 참조)을 식각장벽으로 제3하드마스크층(25, 도 3d 참조)을 식각하여 제3하드마스크패턴(25A)을 형성한다. 제3하드마스크층(25, 도 3d 참조)은 제2하드마스크패턴(21A)의 손실을 최소화하는 공정으로 진행하는 것이 바람직하며, 이를 위해 자기정렬콘택 식각(Self Aligned Contact Etch) 공정으로 진행한다.
즉, 질화막과 산화막의 선택비를 이용하여 산화막만을 선택적으로 식각하는 공정을 진행하며, 이를 위해 산화막을 식각하기 위한 CxFy계(x,y는 자연수, y/x는 3이하) 가스를 사용한다. 이때, CxFy계 가스는 C4F6 또는 C4F8 가스를 포함하며, CxFy계 가스에 산소(O2)가스를 첨가하여 식각을 진행할 수 있다.
이어서, 제2감광막 패턴(26, 도 3d 참조)을 제거한다. 제2감광막 패턴(26, 도 3d 참조)은 건식 스트립으로 진행하며, 이때, 건식 스트립은 산소 플라즈마로 진행할 수 있다. 제2감광막 패턴(26, 도 3d 참조)을 형성하기 전에 비정질카본막 또는 SOC막 및 다기능하드마스크를 사용하는 경우 역시, 산소 플라즈마를 사용하여 모두 제거할 수 있다.
따라서, 제1방향의 라인타입으로 형성된 제2하드마스크패턴(21A) 및 제2방향의 라인타입으로 형성된 제3하드마스크패턴(25A)에 의해 홀 패턴이 정의된다.
도 3f에 도시된 바와 같이, 제2 및 제3하드마스크패턴(21A, 25A)를 식각장벽으로 제1하드마스크층(20, 도 3e 참조)을 식각하여 제1하드마스크패턴(20A)을 형성한다. 제1하드마스크층(20, 도 3e 참조)이 폴리실리콘인 경우, 식각은 HBr 및 Cl2의 혼합가스에 N2 및 O2의 혼합가스를 첨가하여 진행할 수 있다.
제1하드마스크패턴(20A)을 형성하기 위한 식각공정은 질화막 및 산화막질의 제2 및 제3하드마스크패턴(21A, 25A)을 식각장벽으로 진행되므로, 감광막 패턴을 이용하는 식각공정에서 발생하는 위글링(Wiggling)은 발생하지 않는다. 더욱이, 폴리실리콘질의 제1하드마스크층(20, 도 3e 참조)을 식각하는 공정에서 질화막과 산화막의 식각 특성이 유사하므로 제1하드마스크패턴(20A)의 비대칭성 역시 나타나지 않는다.
한편, 본 발명에서는 제1하드마스크층으로 폴리실리콘을 사용하고, 제2하드마스크층에는 질화막을 적용하였으며, 제3하드마스크층에는 산화막을 적용하고 있으나, 본 발명의 실시예는 상기 물질에 한정되지 않고, 식각선택비를 갖는 물질을 선택적으로 적용할 수 있다.
또 다른 실시예를 가정하면, 제1하드마스크층으로 비정질카본을 사용할 수 있다. 제1하드마스크층을 비정질카본으로 사용하는 경우, 제2하드마스크층은 질화막, 폴리실리콘 및 산화막으로 이루어진 그룹 중에서 선택된 어느 하나를 적용할 수 있다. 이때, 제2하드마스크층이 질화막 또는 산화막인 경우, 제3하드마스크층은 폴리실리콘을 적용하며, 제2하드마스크층이 폴리실리콘인 경우 제3하드마스크층은 산화막 또는 질화막으로 적용하는 것이 바람직하다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 홀 패턴 제조 방법을 설명하기 위한 공정 사시도,
도 2는 종래 기술의 문제점을 나타내는 사진,
도 3a 내지 도 3f는 본 발명의 실시예에 따른 홀 패턴 제조 방법을 설명하기 위한 공정 단면도.

Claims (13)

  1. 피식각층 상에 제1하드마스크층을 형성하는 단계;
    상기 제1하드마스크층 상에 상기 제1하드마스크층에 대해 선택비를 갖고 제1방향의 라인타입으로 패터닝된 제2하드마스크패턴을 형성하는 단계;
    상기 제2하드마스크패턴을 포함하는 제1하드마스크층의 전면에 상기 제2하드마스크패턴 사이를 매립하는 제3하드마스크층을 형성하는 단계;
    상기 제3하드마스크층 상에 제2방향의 라인타입으로 패터닝된 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여 상기 제3하드마스크층을 선택적으로 식각하는 단계;
    상기 감광막 패턴을 제거하는 단계; 및
    상기 제2하드마스크패턴 및 식각된 상기 제3하드마스크층을 식각장벽으로 상기 제1하드마스크층을 식각하는 단계
    를 포함하는 홀 패턴 제조 방법.
  2. 제1항에 있어서,
    상기 제1하드마스크층은 폴리실리콘을 포함하는 홀 패턴 제조 방법.
  3. 제1항에 있어서,
    상기 제2하드마스크패턴은 질화막 또는 실리콘질화산화막을 포함하는 홀 패턴 제조 방법.
  4. 제1항에 있어서,
    상기 제3하드마스크층은 산화막을 포함하는 홀 패턴 제조 방법.
  5. 제1항에 있어서,
    상기 제1하드마스크층은 폴리실리콘을 포함하고, 상기 제2하드마스크패턴은 질화막 또는 실리콘질화산화막을 포함하며, 상기 제3하드마스크층은 산화막을 포함하는 홀 패턴 제조 방법.
  6. 제1항에 있어서,
    상기 제3하드마스크층은 원자층증착법 또는 퍼니스를 이용한 화학적기상증착법으로 형성하는 홀 패턴 제조 방법.
  7. 제1항에 있어서,
    상기 제1방향과 제2방향은 서로 교차하는 홀 패턴 제조 방법.
  8. 제1항에 있어서,
    상기 제1하드마스크층은 비정질카본을 포함하고, 상기 제2하드마스크패턴은 질화막, 폴리실리콘 및 산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 홀 패턴 제조 방법.
  9. 제8항에 있어서,
    상기 제2하드마스크패턴을 질화막 또는 산화막으로 형성하는 경우에 상기 제3하드마스크층은 폴리실리콘을 포함하고,
    상기 제2하드마스크패턴을 폴리실리콘으로 형성하는 경우에 상기 제3하드마스크층은 산화막 또는 질화막을 포함하는
    홀 패턴 제조 방법.
  10. 제2항 또는 제3항에 있어서,
    상기 제3하드마스크층을 식각하는 단계는,
    산화막과 질화막의 선택비를 이용한 자기정렬콘택 식각공정으로 진행하는 홀 패턴 제조 방법.
  11. 제10항에 있어서,
    상기 제3하드마스크층을 식각하는 단계는,
    CxFy계(x,y는 자연수, y/x는 3이하) 가스를 사용하여 진행하는 홀 패턴 제조 방법.
  12. 제11항에 있어서,
    상기 CxFy계 가스는 C4F6 또는 C4F8을 포함하는 홀 패턴 제조 방법.
  13. 제11항에 있어서,
    상기 제3하드마스크층을 식각하는 단계는,
    상기 CxFy계 가스에 산소가스를 첨가하여 진행하는 홀 패턴 제조 방법.
KR1020090133388A 2009-12-29 2009-12-29 홀 패턴 제조 방법 KR101166799B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090133388A KR101166799B1 (ko) 2009-12-29 2009-12-29 홀 패턴 제조 방법
US12/774,644 US8222152B2 (en) 2009-12-29 2010-05-05 Method for fabricating hole pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133388A KR101166799B1 (ko) 2009-12-29 2009-12-29 홀 패턴 제조 방법

Publications (2)

Publication Number Publication Date
KR20110076637A KR20110076637A (ko) 2011-07-06
KR101166799B1 true KR101166799B1 (ko) 2012-07-26

Family

ID=44188069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133388A KR101166799B1 (ko) 2009-12-29 2009-12-29 홀 패턴 제조 방법

Country Status (2)

Country Link
US (1) US8222152B2 (ko)
KR (1) KR101166799B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
KR20130107628A (ko) 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
KR102065481B1 (ko) 2012-12-06 2020-01-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US9219007B2 (en) 2013-06-10 2015-12-22 International Business Machines Corporation Double self aligned via patterning
JP6097652B2 (ja) * 2013-07-31 2017-03-15 富士フイルム株式会社 パターン形成方法、パターン、並びに、これらを用いたエッチング方法、及び、電子デバイスの製造方法
TWI745351B (zh) 2017-02-24 2021-11-11 聯華電子股份有限公司 半導體佈局圖案分割方法
KR102018215B1 (ko) * 2017-11-28 2019-09-04 한국세라믹기술원 미세 패턴 및 패턴의 형상 제어방법.
CN109870876B (zh) * 2017-12-05 2022-05-10 长鑫存储技术有限公司 一种对准图案制作方法
US10181401B1 (en) * 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858877B1 (ko) 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640639B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
US7892982B2 (en) * 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
JP4155587B2 (ja) * 2006-04-06 2008-09-24 株式会社東芝 半導体装置の製造方法
US7642572B2 (en) * 2007-04-13 2010-01-05 Qimonda Ag Integrated circuit having a memory cell array and method of forming an integrated circuit
US7927782B2 (en) * 2007-12-28 2011-04-19 Texas Instruments Incorporated Simplified double mask patterning system
US8222159B2 (en) * 2008-08-25 2012-07-17 Elpida Memory, Inc. Manufacturing method of semiconductor device
JP4719910B2 (ja) * 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858877B1 (ko) 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20110076637A (ko) 2011-07-06
US20110159693A1 (en) 2011-06-30
US8222152B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
KR101166799B1 (ko) 홀 패턴 제조 방법
US9153458B2 (en) Methods of forming a pattern on a substrate
US8278223B2 (en) Method for forming hole pattern
US8476002B2 (en) Methods of forming patterned masks
US8603919B2 (en) Method for fabricating semiconductor device
US20120009523A1 (en) Method for forming contact hole of semiconductor device
KR102607278B1 (ko) 반도체 소자의 패턴 형성 방법
US8835324B2 (en) Method for forming contact holes
US8216939B2 (en) Methods of forming openings
US8071487B2 (en) Patterning method using stacked structure
KR20120120666A (ko) 반도체장치 제조 방법
US8241512B2 (en) Ion implantation mask forming method
KR100994714B1 (ko) 반도체 장치 제조 방법
KR101653149B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR20130006738A (ko) 반도체 소자의 콘택홀 형성용 마스크 제조방법
KR100724630B1 (ko) 반도체소자의 제조 방법
US9257279B2 (en) Mask treatment for double patterning design
KR20130023747A (ko) 반도체장치 제조 방법
US7994065B2 (en) Method for fabricating semiconductor device
KR20100004705A (ko) 반도체 장치 제조 방법
TWI525659B (zh) 一種接觸孔形成方法
TWI518743B (zh) 半導體裝置圖案化結構之製作方法
KR101775669B1 (ko) 반도체 장치의 미세패턴 형성방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR101103809B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee