KR101157940B1 - 게이트 구동회로 및 이의 리페어방법 - Google Patents

게이트 구동회로 및 이의 리페어방법 Download PDF

Info

Publication number
KR101157940B1
KR101157940B1 KR1020050119372A KR20050119372A KR101157940B1 KR 101157940 B1 KR101157940 B1 KR 101157940B1 KR 1020050119372 A KR1020050119372 A KR 1020050119372A KR 20050119372 A KR20050119372 A KR 20050119372A KR 101157940 B1 KR101157940 B1 KR 101157940B1
Authority
KR
South Korea
Prior art keywords
stage
line
output
repair
output line
Prior art date
Application number
KR1020050119372A
Other languages
English (en)
Other versions
KR20070060242A (ko
Inventor
조남욱
윤수영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050119372A priority Critical patent/KR101157940B1/ko
Priority to US11/475,926 priority patent/US8624813B2/en
Publication of KR20070060242A publication Critical patent/KR20070060242A/ko
Application granted granted Critical
Publication of KR101157940B1 publication Critical patent/KR101157940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 스테이지의 불량을 복구할 수 있는 게이트 구동회로에 관한 것으로, 다수의 제 1 출력라인을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터; 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 리페어 라인; 임의의 스테이지의 위치에 대한 정보를 저장하는 저장부; 및, 상기 저장부로부터의 정보에 근거하여 상기 리페어 라인에 복구용 스캔펄스를 공급하는 복구용 스캔펄스 발생기를 포함하여 구성되는 것이다.
액정표시장치, 게이트 구동회로, 쉬프트 레지스터, 리페어 라인

Description

게이트 구동회로 및 이의 리페어방법{A gate drvier and a method for repairing the same}
도 1은 종래의 쉬프트 레지스터를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면
도 3은 도 2의 복구용 스캔펄스 발생기의 구체적인 구성을 나타낸 도면
도 4는 도 2의 복구용 스캔펄스 발생기의 또 다른 구조를 나타낸 도면
도 5는 도 2의 쉬프트 레지스터에 구비된 제 3 스테이지가 동작불능일 때 게이트 구동회로를 복구하는 방법을 설명하기 위한 도면
도 6은 본 발명의 제 2 실시예에 따른 게이트 구동회로를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
ST201 내지 ST20n : 제 1 내지 제 n 스테이지
ST20n+1 : 더미 스테이지 270 : 복구용 스캔펄스 발생기
271 : 저장부 SR : 쉬프트 레지스터
200 : 표시부 Vst : 스타트 펄스
241a 내지 241c : 제 1 내지 제 3 출력라인
288a 내지 288d : 제 1 내지 제 4 클럭전송라인
GL1 내지 GLn : 제 1 내지 제 n 게이트 라인
CLK1 내지 CLk4 : 제 1 내지 제 4 클럭펄스
222 : 리페어 라인
본 발명은 게이트 구동회로에 관한 것으로, 특히 스테이지의 불량을 복구할 수 있는 게이트 구동회로 및 이의 리페어방법에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이 버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압(VCOM), 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 게이트 구동회로를 구비한다. 일반적으로 상기 게이트 구동회로는 쉬프트 레지스터를 구비한다.
이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.
종래의 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지(ST101 내지 ST10n+1)를 포함한다. 각 더미 스테이지(ST101n+1)를 제외한 나머지 스테이지(ST101 내지 ST10n+1)는 차례로 스캔펄스를 출력하여 표시부에 구비된 게이트 라인들에 공급한다.
한편, 각 스테이지(ST101 내지 ST10n+1)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블되고, 다음단에 위치한 스테이지로부터의 스캔펄스를 공급받아 디스에이블된다.
예를들어, 제 2 스테이지(ST102)는 제 1 스테이지(ST101)로부터 스캔펄스를 공급받아 인에이블되고, 상기 제 3 스테이지(ST103)로부터 스캔펄스를 공급받아 디스에이블된다.
이와 같은 동작을 위해 각 스테이지(ST101 내지 ST10n)는 3개의 출력라인(141a, 141b, 141c)을 갖는다.
즉, 각 제 1 출력라인(141a)은 해당 스테이지와 해당 게이트 라인간을 전기적으로 연결하며, 각 제 2 출력라인(141b)은 상기 제 1 출력라인(141a)과 다음단 스테이지간을 전기적으로 연결하며, 그리고 각 제 3 출력라인(141c)은 상기 제 1 출력라인(141a)과 이전단 스테이지간을 전기적으로 연결한다.
한편, 상기 스테이지들(ST101 내지 ST10n+1) 중 어느 하나에 불량이 발생하여 동작불능 일 때, 상기 동작불능 상태인 스테이지의 후단에 위치한 모든 스테이지들은 출력을 발생할 수 없게된다.
예를들어, 도 1에 도시된 바와 같이, 제 3 스테이지(ST103)에 불량이 발생하여 상기 제 3 스테이지(ST103)가 동작불능인 경우 상기 제 3 스테이지(ST103)로부 터는 스캔펄스가 출력되지 않는다.
여기서, 이 제 3 스테이지(ST103)의 바로 후단에 위치한 제 4 스테이지(ST104)는 상기 제 3 스테이지(ST103)로부터의 스캔펄스를 스타트 펄스로서 공급받아 인에이블되는데, 이와 같이 상기 제 3 스테이지(ST103)가 동작불능 상태가 되면 상기 제 4 스테이지(ST104)는 인에이블되지 못한다. 따라서, 상기 제 4 스테이지(ST104)도 스캔펄스를 출력할 수 없다.
또한, 상기 제 4 스테이지(ST104)의 바로 후단에 위치한 제 5 스테이지는 상기 제 4 스테이지(ST104)로부터의 스캔펄스를 스타트 펄스로서 공급받아 인에이블되는데, 이와 같이 상기 제 4 스테이지(ST104)가 스캔펄스를 출력하지 못하므로 상기 제 5 스테이지도 인에이블되지 못한다.
이와 같은 원리로, 나머지 제 6 스테이지부터 제 n 스테이지(ST10n)도 전부 스캔펄스를 출력할 수 없게된다.
따라서, 상기 불량이 발생한 제 3 스테이지(ST103)부터 제 n 스테이지(ST10n)에 접속된 제 3 내지 제 n 게이트 라인이 구동되지 못한다. 결국, 상기 제 3 내지 제 n 게이트 라인에 접속된 화소셀들이 화상을 표시하지 못하게 되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 제 1 출력라인과 교차하는 적어도 하나의 리페어 라인과, 상기 리페어 라인에 복구용 스캔펄스를 공급하는 복구용 스캔펄스 발생기를 구비하여 스테이지의 불량을 복구할 수 있는 게이트 구동회로 및 이의 리페어방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로는, 다수의 제 1 출력라인을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터; 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 리페어 라인; 임의의 스테이지의 위치에 대한 정보를 저장하는 저장부; 및, 상기 저장부로부터의 정보에 근거하여 상기 리페어 라인에 복구용 스캔펄스를 공급하는 복구용 스캔펄스 발생기를 포함하여 구성됨을 그 특징으로 한다.
여기서, n(n은 자연수) 번째 제 1 출력라인의 일단은 n 번째 스테이지에 접속되고, 타단은 n 번째 게이트 라인에 접속됨을 특징으로 한다.
n-1(n은 2이상의 자연수) 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 2 출력라인을 더 포함하여 구성됨을 특징으로 한다.
상기 제 2 출력라인은 n-1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 한다.
n+1 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 3 출력라인을 더 포함하여 구성됨을 특징으로 한다.
상기 제 3 출력라인은 n+1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 한다.
상기 복구용 스캔펄스 발생기는, 상기 저장부로부터의 정보에 근거하여 다수의 클럭펄스들 중 하나를 선택하여 출력하는 클럭발생기; 및, 상기 클럭발생기로부 터의 클럭펄스를 증폭하여 상기 리페어 라인에 복구용 스캔펄스로서 공급하는 신호증폭기를 포함하여 구성됨을 특징으로 한다.
상기 클럭발생기는 상기 클럭펄스를 한 프레임에 한 번 출력하는 것을 특징으로 한다.
상기 클럭발생기는 타이밍 콘트롤러인 것을 특징으로 한다.
상기 신호증폭기는 레벨 쉬프터인 것을 특징으로 한다.
상기 리페어 라인은 상기 임의의 제 1 출력라인에 연결된 것을 특징으로 한다.
상기 임의의 제 1 출력라인은 스테이지로부터 분리된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 구동회로의 리페어방법은, 다수의 출력라인을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터와, 상기 출력라인들에 교차하도록 배열된 적어도 1개의 리페어 라인을 포함하는 게이트 구동회로의 리페어방법에 있어서, 임의의 스테이지의 위치에 대한 정보를 저장하는 단계; 임의의 출력라인과 상기 리페어 라인간을 연결하는 단계; 및, 상기 저장된 정보에 근거하여 상기 리페어 라인에 복구용 스캔펄스를 공급하는 단계를 포함하여 이루어짐을 그 특징으로 한다.
여기서, 상기 임의의 출력라인은 상기 임의의 스테이지에 접속된 출력라인인 것을 특징으로 한다.
상기 임의의 스테이지와 상기 임의의 출력라인간을 분리시키 단계를 더 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 게이트 구동회로는, 도 2에 도시된 바와 같이, 도 2에 도시된 바와 같이, 다수의 제 1 출력라인(241a)을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터(SR)와, 상기 제 1 출력라인(241a)과 교차하도록 배열된 리페어 라인(222)과, 임의의 스테이지에 위치에 대한 정보를 저장하는 저장부(271)와, 그리고 상기 저장부(271)로부터의 정보에 근거하여 상기 리페어 라인(222)에 복구용 스캔펄스(Vrep)를 공급하는 복구용 스캔펄스 발생기(270)를 포함한다.
여기서, 상기 열거한 각 구성요소에 대하여 좀 더 구체적으로 설명하면 다음과 같다.
상기 쉬프트 레지스터(SR)는 제 1 내지 제 n 스테이지(ST201 내지 ST20n), 그리고 더미 스테이지(ST20n+1)를 구비한다. 상기 각 스테이지(ST201 내지 ST20n+1)는 제 1 스테이지(ST201)부터 더미 스테이지(ST20n+1) 순서로 차례로 스캔펄스를 출력하여 액정패널의 표시부(200)에 공급한다. 여기서, 상기 더미 스테이지(ST20n+1)를 제외한 제 1 내지 제 n 스테이지(ST201 내지 ST20n)는 자신으로부터 출력된 스캔펄스를 상기 표시부(200)에 구비된 해당 게이트 라인에 공급한다. 따라서, 상기 각 게이트 라인(GL1 내지 GLn)은 제 1 게이트 라인(GL1)부터 제 n 게이트 라인(GLn) 순서로 차례로 구동된다.
이와 같은 스테이지들(ST201 내지 ST20n+1)은 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스에 응답하여 인에이블되고, 자신으로부터 후단에 위치한 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 그리고, 인에이블된 각 스테이지는 위상차를 갖는 적어도 2종의 클럭펄스들 중 어느 하나를 입력받아 이를 해당 게이트 라인에 스캔펄스로서 공급한다. 반대로, 디스에이블된 각 스테이지는 오프 전압원을 출력하고 이를 해당 게이트 라인에 공급함으로써, 상기 해당 게이트 라인을 비활성화시킨다.
예를들어, 제 2 스테이지(ST202)는 제 1 스테이지(ST201)로부터의 제 1 스캔펄스에 응답하여 인에이블되고, 제 3 스테이지(ST203)로부터의 제 3 스캔펄스에 응답하여 디스에이블된다. 이 인에이블된 제 2 스테이지(ST202)는 위상차를 갖는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 게이트 라인(GL2)에 제 2 스캔펄스로서 공급한다.
이와 같은 동작을 위해, 상기 제 1 스테이지(ST201) 및 더미 스테이지(ST20n+1)를 제외한 각 스테이지(ST202 내지 ST20n)는 제 1 내지 제 3 출력라인(241a 내지 241c)을 갖는다.
즉, 각 제 1 출력라인(241a)은 해당 스테이지와 해당 게이트 라인간을 전기적으로 연결하며, 각 제 2 출력라인(241b)은 상기 제 1 출력라인(241a)과 다음단 스테이지간을 전기적으로 연결하며, 그리고 각 제 3 출력라인(241c)은 상기 제 1 출력라인(241a)과 이전단 스테이지간을 전기적으로 연결한다.
예를들어, 제 2 스테이지(ST202)의 제 1 출력라인(241a)은 상기 제 2 스테이 지(ST202)와 제 1 게이트 라인(GL1)간을 전기적으로 접속시키고, 상기 제 2 스테이지(ST202)의 제 2 출력라인(241b)은 상기 제 2 스테이지(ST202)의 제 1 출력라인(241a)과 제 3 스테이지(ST203)간을 전기적으로 접속시키며, 상기 제 2 스테이지(ST202)의 제 3 출력라인(241c)은 상기 제 2 스테이지(ST202)의 제 1 출력라인(241a)과 제 1 스테이지(ST201)간을 전기적으로 접속시킨다.
여기서, 상기 제 1 스테이지(ST201)의 전단에는 스테이지가 존재하지 않기 때문에, 상기 제 1 스테이지(ST201)는 제 1 및 제 2 출력라인(241a, 241b)을 갖는다. 즉, 상기 제 1 스테이지는 제 3 출력라인(241c)을 갖지 않는다.
그리고, 상기 더미 스테이지(ST20n+1)의 후단에는 스테이지가 존재하지 않기 때문에, 또한, 상술한 바와 같이 상기 더미 스테이지(ST20n+1)는 게이트 라인에 스캔펄스를 공급하지 않기 때문에, 상기 더미 스테이지(ST20n+1)는 제 3 출력라인(241c)을 갖는다. 즉, 상기 더미 스테이지(ST20n+1)는 제 1 및 제 2 출력라인(241a, 241b)을 갖지 않는다.
한편, 도면에 도시하지 않았지만, 각 스테이지(ST201 내지 ST20n)는 상술한 클럭펄스들 중 어느 하나를 공급받아 디스에이블될 수 도 있는데, 이와 같은 경우 각 스테이지(ST201 내지 ST20n)는 제 1 및 제 2 출력라인(241a, 241b)만을 갖게 된다. 즉, 각 스테이지(ST201 내지 ST20n)는 제 3 출력라인(241c)을 가질 필요가 없다. 따라서, 이와 같은 경우, 상기 쉬프트 레지스터(SR)는 더미 스테이지를 갖지 않으며, 또한 이 쉬프트 레지스터(SR)에 구비된 제 n 스테이지(ST20n)는 제 1 출력라인(241a)만을 갖게 된다.
그리고. 상기 리페어 라인(222)과 상기 제 1 출력라인(241a)들은 교차하도록 배열되는데, 상기 리페어 라인(222)과 상기 제 1 출력라인(241a)들간에는 절연막이 형성되어 있기 때문에 상기 리페어 라인(222)과 상기 제 1 출력라인(241a)들간은 전기적으로 분리된다.
여기서, 상기 리페어 라인(222)의 일단은 복구용 스캔펄스 발생기(270)의 출력단자에 접속된다. 상기 복구용 스캔펄스 발생기(270)는 저장부(271)에 저장된 정보를 읽어들이고, 이 정보에 근거하여 복구용 스캔펄스(Vrep)의 출력 타이밍을 제어한다.
상기 저장부(271)는 기억장치로서, 예를들면 PROM(Programmable Read Only Memory)을 사용할 수 있다. 이 저장부(271)에는 임의의 스테이지, 즉 동작불능 상태의 스테이지의 위치에 대한 정보가 저장된다.
상기 복구용 스캔펄스 발생기(270)는 서로 다른 위상을 갖는 2종류의 클럭펄스들 중 어느 하나를 선택하여 상기 복구용 스캔펄스(Vrep)로서 출력하는데, 이때 상기 복구용 스캔펄스 발생기(270)는 상기 저장부(271)에 저장된 정보를 판독하고 이 판독된 결과에 따라 상기 클럭펄스들 중 하나를 선택한다.
다시말하면, 상기 복구용 스캔펄스(Vrep)는 상기 저장부(271)에 저장된 정보를 판독함으로써, 현재 동작불능 상태의 스테이지가 몇 번째 단에 위치한 스테이지인지를 알게되고, 이를 통해 상기 동작불능 스테이지에 공급될 클럭펄스를 결정하게 된다. 즉, 상기 복구용 스캔펄스 발생기(270)는 상기 동작불능 상태의 스테이지를 대신하여 스캔펄스(복구용 스캔펄스(Vrep))를 출력한다.
특히, 이 복구용 스캔펄스 발생기(270)는 한 프레임에 한번의 출력을 발생한다. 즉, 상기 클럭펄스들은 매 주기마다 반복적으로 출력되어 상기 복구용 스캔펄스 발생기(270)에 입력되는데, 이때 상기 복구용 스캔펄스 발생기(270)는 선택된 클럭펄스를 매 주기마다 출력하는 것이 아니라, 상기 선택된 클럭펄스를 한 프레임에 한번 출력한다. 따라서, 상기 리페어 라인(222)에는 한 프레임에 한 번의 클럭펄스(즉, 복구용 스캔펄스(Vrep))가 공급된다.
예를들어, 상기 복구용 스캔펄스 발생기(270)에 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)가 공급되고, 제 3 스테이지(ST203)에 불량이 발생한 경우, 상기 저장부(271)에는 상기 제 3 스테이지(ST203)의 위치에 대한 정보가 저장되고, 상기 복구용 스캔펄스 발생기(270)는 상기 저장부(271)로부터의 정보를 읽어들임으로써 상기 제 3 스테이지(ST203)에 공급되는 제 3 클럭펄스(CLK3)를 선택한다.
그리고, 이 제 3 클럭펄스(CLK3)는 일정 주기마다 출력되는데, 상기 복구용 스캔펄스 발생기(270)는 매 주기마다 출력되는 제 3 클럭펄스들(CLK3) 중 특정 주기에 출력되는 제 3 클럭펄스(CLK3)를 선택하고 이 선택된 제 3 클럭펄스(CLK3)를 복구용 스캔펄스(Vrep)로서 출력한다.
이 특정 주기에 해당하는 시점은 상기 동작불능 상태의 스테이지인 제 3 스테이지(ST203)가 스캔펄스를 출력하는 시점에 해당한다.
이와 같이 본 발명에서는 4개의 클럭펄스들(CLK1 내지 CLK4)을 사용하는 게이트 구동회로를 예로 나타내었으며, 상기 4개의 클럭펄스들(CLK1 내지 CLK4) 중 서로 인접한 클럭펄스들은 서로 한 클럭펄스폭씩의 위상차를 갖는다.
한편, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 타이밍 콘트롤러로부터 출력되고, 이 출력된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 레벨 쉬프터를 통해 증폭된다. 이 증폭된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 제 1 내지 제 4 클럭전송라인(288a 내지 288d)을 통해 각 스테이지에 공급된다.
여기서, 상기 복구용 스캔펄스 발생기(270)는 다음과 같은 구성을 갖는다.
도 3은 도 2의 복구용 스캔펄스 발생기의 구체적인 구성을 나타낸 도면이다.
복구용 스캔펄스 발생기(270)는, 도 3에 도시된 바와 같이, 저장부(271)로부터의 정보를 판독하고, 이 판독된 결과에 따라 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 하나를 선택하여 출력하는 클럭발생기(270a)와, 상기 클럭발생기(270a)로부터의 클럭펄스를 증폭하여 출력하는 신호 증폭기(270b)를 포함한다. 이 신호 증폭기(270b)로부터 출력된 클럭펄스는 상기 리페어 라인(222)에 복구용 스캔펄스(Vrep)로서 공급된다.
여기서, 상기 신호 증폭기(270b)는 상기 클럭펄스가 게이트 라인을 구동할 수 있을 정도의 전압 크기를 갖도록, 상기 클럭펄스의 전압 레벨을 승압하는 역할을 한다.
한편, 도 4는 도 2의 복구용 스캔펄스 발생기의 또 다른 구조를 나타낸 도면으로, 동 도면에 도시된 바와 같이, 상기 복구용 스캔펄스 발생기(270)는 상기 타이밍 콘트롤러(277a) 및 레벨 쉬프터(277b)로 구성될 수 있다.
상기 타이밍 콘트롤러(277a)는 4개의 제 1 출력전송라인들(401)을 통해 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 출력함과 아울러, 저장부(271)에 저장된 정보에 근거하여 상기 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 하나를 선택하고 이 선택된 클럭펄스(CLKm)를 1개의 제 2 출력전송라인(402)을 통해 출력한다.
여기서, 상기 4개의 제 1 출력전송라인(401)을 통해 출력된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 및, 상기 1개의 제 2 출력전송라인(402)을 통해 출력된 클럭펄스(CLKm)는 레벨 쉬프터(277b)에 공급된다. 특히, 상기 제 1 출력전송라인(401)을 통해 출력되는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 매 프레임에 여러번 상기 레벨 쉬프터(277b)에 공급되는 반면, 상기 제 2 출력전송라인(402)을 통해 출력되는 클럭펄스(CLKm)는 매 프레임에 단 한 번 레벨 쉬프터(277b)에 공급된다.
상기 레벨 쉬프터(277b)는 상기 제 1 출력전송라인들(401)을 통해 공급된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 및, 상기 제 2 출력전송라인(402)을 통해 공급된 클럭펄스(CLKm)의 전압 레벨을 승압시켜 출력한다. 이때, 상기 레벨 쉬프터(277b)는 상기 제 1 출력전송라인들(401)을 통해 공급된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 제 1 내지 제 4 클럭전송라인(288a 내지 288d)에 공급하고, 상기 제 2 출력전송라인(402)을 통해 공급된 클럭펄스(CLKm)를 리페어 라인(222)에 공급한다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 게이트 구동회로에서 하나의 스테이지에 불량이 발생하여 동작불능일 경우, 이 동작불능의 스테이지를 구비한 게이트 구동회로를 복구하는 방법을 상세히 설명하면 다음과 같다.
도 5는 도 2의 쉬프트 레지스터에 구비된 제 3 스테이지가 동작불능일 때 게 이트 구동회로를 복구하는 방법을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 쉬프트 레지스터(SR)의 제 3 스테이지(ST203)가 동작불능일 때, 상기 제 3 스테이지(ST203)는 아무런 출력을 발생하지 않는다.
즉, 도 5는 제 1 및 제 2 스테이지(ST201, ST202)가 정상적으로 동작하여 제 1 및 제 2 게이트 라인(GL1, GL2)이 정상적으로 구동된 상황을 나타내는바, 구체적으로 상기 제 3 스테이지(ST203)는 동작불능이 되어 상기 제 3 스테이지(ST203), 및 제 3 스테이지(ST203)의 후단에 위치한 제 4 스테이지(ST204)부터 더미 스테이지(ST20n+1)까지 스캔펄스를 출력하지 못하는 상황을 나타낸다.
따라서, 도 5에 도시된 제 3 내지 제 n 스테이지(ST203 내지 ST20n)에 접속된 제 3 내지 제 n 게이트 라인(GL3 내지 GLn)은 스캔펄스를 공급받지 못한다.
이와 같은 게이트 구동회로를 복구하기 위하여, 먼저 상기 동작불능 상태의 스테이지의 위치에 대한 정보를 저장부(271)에 저장한다.
이후, 동작불능 상태의 스테이지, 즉 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a)과 리페어 라인(222)간을 전기적으로 연결한다.
이러한 전기적인 연결은 레이저를 사용하여 상기 리페어 라인(222)과 상기 제 1 출력라인(241a)(제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a))간의 교점(281)을 웰딩(welding)함으로써 이룰 수 있다.
또한, 상기 제 3 스테이지(ST203)의 제 1 출력라인(241a)의 일부(291)를 단선시켜, 상기 제 3 스테이지(ST203)와 상기 제 1 출력라인(241a)간을 전기적으로 분리시킨다. 이는 상기 제 3 스테이지(ST203)의 출력단자와 상기 제 1 출력라인 (241a)간의 접점을 상기 레이져를 사용하여 제거함으로써 이룰 수 있다. 이에 따라 상기 제 3 스테이지(ST203)로부터의 왜곡된 신호가 상기 제 3 게이트 라인(GL3)에 공급되는 것을 차단된다.
이렇게 함으로써, 상기 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a), 상기 제 1 출력라인(241a)에 접속된 제 3 게이트 라인(GL3), 상기 제 1 출력라인(241a)에 접속된 제 2 출력라인(241b)(제 3 스테이지(ST203)의 제 1 출력라인(241a)에 접속된 제 2 출력라인(241b)), 및 상기 제 1 출력라인(241a)에 접속된 제 3 출력라인(241c)(제 3 스테이지(ST203)의 제 1 출력라인(241a)에 접속된 제 3 출력라인(241c))이 상기 교점(281)을 통해 리페어 라인(222)에 전기적으로 접속된다.
이와 같이 복구된 본 발명의 제 1 실시예에 따른 게이트 구동회로를 동작시키면, 먼저 제 1 스테이지(ST201)가 스타트 펄스(Vst)에 응답하여 인에이블되고, 이 인에이블된 상태에서 제 1 클럭전송라인(288a)으로부터 제 1 클럭펄스(CLK1)를 공급받아 이를 제 1 스캔펄스로서 출력한다. 그리고, 이 제 1 스캔펄스를 자신의 제 1 출력라인(241a)을 통해 제 1 게이트 라인(GL1)에 공급하고, 자신의 제 1 및 제 2 출력라인(241a, 241b)을 통해 제 2 스테이지(ST202)에 공급한다.
이어서, 상기 제 2 스테이지(ST202)는 상기 제 1 스테이지(ST201)로부터의 제 1 스캔펄스에 응답하여 인에이블되고, 이 인에이블된 상태에서 제 2 클럭전송라인(288b)으로부터 제 2 클럭펄스(CLK2)를 공급받아 이를 제 2 스캔펄스로서 출력한다. 그리고, 이 제 2 스캔펄스를 자신의 제 1 출력라인(241a)을 통해 제 2 게이트 라인(GL2)에 공급하고, 자신의 제 1 및 제 2 출력라인(241a, 241b)을 통해 제 3 스테이지(ST203)에 공급하고, 자신의 제 1 및 제 3 출력라인(241b, 241c)을 통해 제 1 스테이지(ST201)에 공급한다.
여기서, 상기 제 3 스테이지(ST203)는 동작불능 상태이기 때문에 상기 제 2 스테이지(ST202)로부터 제 2 스캔펄스를 공급받음에도 불구하고 제 3 스캔펄스를 출력하지 못한다.
이후, 제 3 클럭펄스(CLK3)가 출력되는 시기, 즉, 상기 제 3 클럭펄스(CLK3)가 제 3 클럭전송라인(288c)에 공급되는 시기에 상기 복구용 스캔펄스 발생기(270)도 제 3 클럭펄스(CLK3)를 출력하고, 이 제 3 클럭펄스(CLK3)를 상기 리페어 라인(222)에 복구용 스캔펄스(Vrep)로서 공급한다. 이러한 복구용 스캔펄스 발생기(270)의 출력 시점은 저장부(271)에 저장된 정보에 근거하여 제어된다.
그러면, 상기 리페어 라인(222)에 공급된 복구용 스캔펄스(Vrep)는 교점(281)을 통해 제 3 게이트 라인(GL3)에 공급된다. 또한, 상기 리페어 라인(222)에 공급된 복구용 스캔펄스(Vrep)는 상기 교점(281), 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a), 및 상기 제 1 출력라인(241a)에 접속된 제 3 출력라인(241c)을 통해 제 2 스테이지(ST202)에 공급된다. 또한, 상기 리페어 라인(222)에 공급된 복구용 스캔펄스(Vrep)는 상기 교점(281), 제 3 스테이지(ST203)에 접속된 제 1 출력라인(241a), 및 상기 제 1 출력라인(241a)에 접속된 제 2 출력라인(241b)을 통해 제 4 스테이지(ST204)에 공급된다. 따라서, 상기 제 4 스테이지(ST204)가 인에이블될 수 있다.
이에 따라, 상기 제 4 스테이지(ST204)부터 더미 스테이지(ST20n+1)까지 순차적으로 스캔펄스를 출력할 수 있다.
이하, 본 발명의 제 2 실시예에 따른 게이트 구동회로를 상세히 설명하면 다음과 같다.
도 6은 본 발명의 제 2 실시예에 따른 게이트 구동회로를 나타낸 도면이다.
도 6에 도시된 본 발명의 제 2 실시예에 따른 게이트 구동회로는, 도 2의 게이트 구동회로가 게이트 라인들의 양측에 접속된 형태이다.
여기서, 제 1 쉬프트 레지스터(SR_L)는 제 1 출력라인(241a_L)들(641a_L)을 통해 표시부에 구비된 게이트 라인들(GL1 내지 GLn)의 일단에 접속된다. 이 제 1 출력라인(241a_L)들의 상부에는 상기 제 1 출력라인들(641a_L)에 교차하도록 리페어 라인(666_L)이 형성된다.
상기 제 1 쉬프트 레지스터(SR_L)는 하나의 더미 스테이지(ST60n+1_L), 및 상기 게이트 라인들(GL1 내지 GLn)의 일단에 접속된 다수의 스테이지(ST601_L 내지 ST60n_L)를 포함한다.
이 리페어 라인(666_L)의 일단은 복구용 클럭펄스 발생기(670_L)에 접속된다. 그리고, 상기 복구용 스캔펄스 발생기(670_L)는 저장부(671_L)로부터의 정보에 근거하여 복구용 스캔펄스(Vrep)의 출력시점을 제어한다.
한편, 제 2 쉬프트 레지스터(SR_R)는 제 1 출력라인들(641a_R)을 통해 표시부(600)에 구비된 게이트 라인들(GL1 내지 GLn)의 타단에 접속된다. 이 제 1 출력라인들(641a_R)의 상부에는 상기 제 1 출력라인(641a_R)들(641a_R)을 교차하도록 리페어 라인(666_R)이 형성된다.
상기 제 2 쉬프트 레지스터(SR_R)는 하나의 더미 스테이지(ST60n+1_R), 및 상기 게이트 라인들(GL1 내지 GLn)의 타단에 접속된 다수의 스테이지(ST601_R 내지 ST60n_R)를 포함한다.
이 리페어 라인(666_R)의 일단은 복구용 클럭펄스 발생기(670_R)에 접속된다. 그리고, 상기 복구용 스캔펄스 발생기(670_R)는 저장부(671_R)로부터의 정보에 근거하여 복구용 스캔펄스(Vrep)의 출력시점을 제어한다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 게이트 구동회로의 리페어 방법은, 전술한 제 1 실시예의 그것과 동일하다.
한편, 본 발명의 제 1 및 제 2 실시예에서 상기 리페어 라인(222, 666_L, 666_R)을 2개 이상 사용하여, 2개 이상의 동작불능 상태의 스테이지를 복구할 수 있다. 이를 위해서, 상기 복구용 스캔펄스 발생기(270, 670_L, 670_R)는 2개 이상의 클럭펄스를 출력하고, 이 출력된 각 클럭펄스를 각 리페어 라인(222, 666_L, 666_R)에 공급한다.
이때, 저장부(271, 671_L, 671_R)에는 2개 이상의 동작불능 스테이지의 위치에 대한 각 정보가 저장된다. 그리고, 상기 각 리페어 라인(222, 666_L, 666_R)은 각 동작불능 스테이지에 접속된 각 제 1 출력라인(241a)과 전기적으로 접속된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 게이트 구동회로 및 이의 리페어 방법에는 다음과 같은 효과가 있다.
본 발명에 따른 게이트 구동회로는, 동작불능 상태의 스테이지의 위치에 대한 정보를 저장하고, 이 저장된 정보에 따라 스캔펄스를 리페어 라인에 공급함으로써 동작불능 상태의 스테이지를 복구할 수 있다.

Claims (15)

  1. 다수의 제 1 출력라인을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터;
    상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 리페어 라인;
    임의의 스테이지의 위치에 대한 정보를 저장하는 저장부; 및,
    상기 저장부로부터의 정보에 근거하여 상기 리페어 라인에 복구용 스캔펄스를 공급하는 복구용 스캔펄스 발생기를 포함하여 구성되며;
    상기 복구용 스캔펄스 발생기는, 상기 저장부로부터의 정보에 근거하여 다수의 클럭펄스들 중 하나를 선택하여 출력하는 클럭발생기; 및, 상기 클럭발생기로부터의 클럭펄스를 증폭하여 상기 리페어 라인에 복구용 스캔펄스로서 공급하는 신호증폭기를 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  2. 제 1 항에 있어서,
    n(n은 자연수) 번째 제 1 출력라인의 일단은 n 번째 스테이지에 접속되고, 타단은 n 번째 게이트 라인에 접속됨을 특징으로 하는 게이트 구동회로.
  3. 제 1 항에 있어서,
    n-1(n은 2이상의 자연수) 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 2 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  4. 제 3 항에 있어서,
    상기 제 2 출력라인은 n-1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 하는 게이트 구동회로.
  5. 제 3 항에 있어서,
    n+1 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 3 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로.
  6. 제 5 항에 있어서,
    상기 제 3 출력라인은 n+1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 하는 게이트 구동회로.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 클럭발생기는 상기 클럭펄스를 한 프레임에 한 번 출력하는 것을 특징으로 하는 게이트 구동회로.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 클럭발생기는 타이밍 콘트롤러인 것을 특징으로 하는 게이트 구동회로.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 신호증폭기는 레벨 쉬프터인 것을 특징으로 하는 게이트 구동회로.
  11. 제 1 항에 있어서,
    상기 리페어 라인은 상기 임의의 제 1 출력라인에 연결된 것을 특징으로 하는 게이트 구동회로.
  12. 제 11 항에 있어서,
    상기 임의의 제 1 출력라인은 스테이지로부터 분리된 것을 특징으로 하는 게이트 구동회로
  13. 다수의 출력라인을 갖는 다수의 스테이지를 구비한 쉬프트 레지스터와, 상기 출력라인들에 교차하도록 배열된 적어도 1개의 리페어 라인을 포함하는 게이트 구동회로의 리페어방법에 있어서,
    임의의 스테이지의 위치에 대한 정보를 저장하는 단계;
    임의의 출력라인과 상기 리페어 라인간을 연결하는 단계; 및,
    상기 저장된 정보에 근거하여 상기 리페어 라인에 복구용 스캔펄스를 공급하는 단계를 포함하며;
    상기 리페어 라인에 복구용 스캔펄스를 공급하는 단계는, 저장된 정보에 근거하여 다수의 클럭펄스들 중 하나를 선택하는 단계; 및, 선택된 클럭펄스를 증폭하여 상기 리페어 라인에 복구용 스캔펄스로서 공급하는 단계를 포함함을 특징으로 하는 게이트 구동회로의 리페어방법.
  14. 제 13 항에 있어서,
    상기 임의의 출력라인은 상기 임의의 스테이지에 접속된 출력라인인 것을 특징으로 하는 게이트 구동회로의 리페어방법.
  15. 제 13 항에 있어서,
    상기 임의의 스테이지와 상기 임의의 출력라인간을 분리시키 단계를 더 포함하여 이루어짐을 특징으로 하는 게이트 구동회로의 리페어방법.
KR1020050119372A 2005-12-08 2005-12-08 게이트 구동회로 및 이의 리페어방법 KR101157940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050119372A KR101157940B1 (ko) 2005-12-08 2005-12-08 게이트 구동회로 및 이의 리페어방법
US11/475,926 US8624813B2 (en) 2005-12-08 2006-06-28 Gate driver and method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119372A KR101157940B1 (ko) 2005-12-08 2005-12-08 게이트 구동회로 및 이의 리페어방법

Publications (2)

Publication Number Publication Date
KR20070060242A KR20070060242A (ko) 2007-06-13
KR101157940B1 true KR101157940B1 (ko) 2012-06-25

Family

ID=38138781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119372A KR101157940B1 (ko) 2005-12-08 2005-12-08 게이트 구동회로 및 이의 리페어방법

Country Status (2)

Country Link
US (1) US8624813B2 (ko)
KR (1) KR101157940B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234098B1 (en) * 2008-01-24 2014-04-30 Sharp Kabushiki Kaisha Display device and method for driving display device
TWI399728B (zh) * 2008-04-11 2013-06-21 Au Optronics Corp 顯示裝置及其電路修復方法
TWI392908B (zh) * 2008-05-16 2013-04-11 Au Optronics Corp 顯示裝置
TWI400514B (zh) * 2009-01-08 2013-07-01 Au Optronics Corp 顯示面板
TWI391730B (zh) * 2009-02-11 2013-04-01 Au Optronics Corp 平面顯示器
TWI424401B (zh) * 2009-11-02 2014-01-21 Chunghwa Picture Tubes Ltd 顯示器與其閘極驅動電路
KR101146983B1 (ko) * 2010-02-12 2012-05-23 삼성모바일디스플레이주식회사 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법
JP5839896B2 (ja) * 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
WO2012063696A1 (ja) * 2010-11-10 2012-05-18 シャープ株式会社 液晶表示装置
CN102376254B (zh) * 2011-11-19 2013-05-15 昆山工研院新型平板显示技术中心有限公司 栅极线驱动装置及其修复方法
CN102708815B (zh) * 2011-12-14 2014-08-06 京东方科技集团股份有限公司 栅极驱动电路及液晶显示装置
CN103426385B (zh) * 2012-05-15 2016-03-02 京东方科技集团股份有限公司 栅极驱动装置、阵列基板以及显示装置
CN103295643B (zh) * 2012-12-21 2017-10-24 上海中航光电子有限公司 移位寄存器
CN104122685A (zh) * 2013-08-08 2014-10-29 深超光电（深圳）有限公司 液晶显示面板的修补结构
KR102312291B1 (ko) 2015-02-24 2021-10-15 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
US9727165B2 (en) * 2015-04-02 2017-08-08 Apple Inc. Display with driver circuitry having intraframe pause capabilities
CN105044946B (zh) * 2015-09-09 2018-09-04 京东方科技集团股份有限公司 阵列基板、显示装置及修复方法
CN108140350B (zh) * 2015-09-25 2021-11-30 苹果公司 行驱动器的冗余配置
TWI569080B (zh) * 2015-10-23 2017-02-01 瑞鼎科技股份有限公司 應用於液晶顯示裝置之驅動電路
CN105259681B (zh) * 2015-11-04 2018-05-18 武汉华星光电技术有限公司 修复栅极驱动基板和调整其输出的方法和液晶显示器
CN105448265B (zh) * 2016-01-04 2018-02-13 京东方科技集团股份有限公司 一种修复单元及其修复方法、栅极驱动电路、显示装置
CN105551423B (zh) 2016-03-04 2018-06-29 京东方科技集团股份有限公司 一种栅极集成驱动电路、阵列基板及其修复方法
CN106652948B (zh) * 2016-12-27 2019-04-12 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN106504718A (zh) * 2016-12-29 2017-03-15 深圳市华星光电技术有限公司 一种驱动电路
TWI631544B (zh) 2017-03-03 2018-08-01 友達光電股份有限公司 顯示面板及驅動方法
TWI627616B (zh) 2017-08-02 2018-06-21 友達光電股份有限公司 影像顯示面板及其閘極驅動電路
US20190079362A1 (en) * 2017-09-14 2019-03-14 HKC Corporation Limited Display panel and repair method thereof
CN107945724B (zh) * 2017-11-17 2021-04-23 昆山龙腾光电股份有限公司 栅极驱动电路、栅极驱动电路的修复方法和显示装置
US10381275B2 (en) * 2017-11-29 2019-08-13 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and repairing method thereof
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
KR102653791B1 (ko) * 2019-05-31 2024-04-01 엘지디스플레이 주식회사 게이트 구동회로 및 이의 수리 방법
US11417257B2 (en) * 2019-12-26 2022-08-16 Lg Display Co., Ltd. Display device
CN111986606A (zh) * 2020-08-17 2020-11-24 武汉华星光电技术有限公司 显示面板和显示装置
US11694631B2 (en) * 2021-09-03 2023-07-04 Lg Display Co., Ltd. Gate driving circuit having a repair circuit and display device including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069731A (ko) * 2001-02-27 2002-09-05 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 리페어 해석 방법
KR20050048878A (ko) * 2003-11-20 2005-05-25 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
JP2005202365A (ja) 2003-12-02 2005-07-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、並びに素子基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063378A (en) * 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
US5859627A (en) * 1992-10-19 1999-01-12 Fujitsu Limited Driving circuit for liquid-crystal display device
JP3086936B2 (ja) * 1993-05-12 2000-09-11 セイコーインスツルメンツ株式会社 光弁装置
US5712653A (en) * 1993-12-27 1998-01-27 Sharp Kabushiki Kaisha Image display scanning circuit with outputs from sequentially switched pulse signals
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH08106272A (ja) * 1994-10-03 1996-04-23 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
KR100195276B1 (ko) * 1995-12-01 1999-06-15 윤종용 구동회로를 내장한 액정 표시장치 및 그 구동방법
TW325608B (en) * 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
US6697037B1 (en) * 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
TW374852B (en) * 1996-06-10 1999-11-21 Toshiba Corp Display device
US6518945B1 (en) * 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
KR100705617B1 (ko) * 2003-03-31 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정구동장치
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
US7267555B2 (en) * 2005-10-18 2007-09-11 Au Optronics Corporation Electrical connectors between electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069731A (ko) * 2001-02-27 2002-09-05 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 리페어 해석 방법
KR20050048878A (ko) * 2003-11-20 2005-05-25 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
US20050110738A1 (en) 2003-11-20 2005-05-26 Samsung Electronics., Co., Ltd. Source line repair circuit, source driver circuit, liquid crystal display device with source line repair function, and method of repairing source line
JP2005202365A (ja) 2003-12-02 2005-07-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法、並びに素子基板

Also Published As

Publication number Publication date
US8624813B2 (en) 2014-01-07
US20070132700A1 (en) 2007-06-14
KR20070060242A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
KR101157940B1 (ko) 게이트 구동회로 및 이의 리페어방법
US7738622B2 (en) Shift register
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US7859507B2 (en) Gate driver for driving gate lines of display device and method for driving the same
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
JP5140570B2 (ja) シフトレジスタ
US8259895B2 (en) Bidirectional shifter register and method of driving same
CN107749281B (zh) 一种栅极驱动电路
US9047842B2 (en) Shift register, display-driving circuit, displaying panel, and displaying device
US20120114092A1 (en) Dual shift register
KR101192767B1 (ko) 게이트 구동회로 및 이의 리페어방법
US20100067646A1 (en) Shift register with embedded bidirectional scanning function
KR101222962B1 (ko) 게이트 구동회로
KR20150115105A (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
KR101243813B1 (ko) 액정 표시장치의 쉬프트 레지스터와 그의 구동방법
KR101166814B1 (ko) 게이트 구동회로 및 이의 리페어방법
KR20080000850A (ko) 액정 표시장치의 구동장치와 그의 구동방법
KR101137850B1 (ko) 게이트 구동회로 및 이의 리페어방법
US20140022232A1 (en) Display device
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101053207B1 (ko) 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
KR20090015275A (ko) 쉬프트 레지스터
KR20070072011A (ko) 쉬프트 레지스터
KR20070003537A (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8