KR101152127B1 - 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 - Google Patents

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 Download PDF

Info

Publication number
KR101152127B1
KR101152127B1 KR1020050044802A KR20050044802A KR101152127B1 KR 101152127 B1 KR101152127 B1 KR 101152127B1 KR 1020050044802 A KR1020050044802 A KR 1020050044802A KR 20050044802 A KR20050044802 A KR 20050044802A KR 101152127 B1 KR101152127 B1 KR 101152127B1
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
layer
ito
thin film
Prior art date
Application number
KR1020050044802A
Other languages
English (en)
Other versions
KR20060122382A (ko
Inventor
배양호
박홍식
신원석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050044802A priority Critical patent/KR101152127B1/ko
Priority to US11/437,506 priority patent/US20060269786A1/en
Priority to TW095118099A priority patent/TWI406416B/zh
Priority to JP2006145641A priority patent/JP5230909B2/ja
Priority to CN2006100784334A priority patent/CN1869797B/zh
Publication of KR20060122382A publication Critical patent/KR20060122382A/ko
Application granted granted Critical
Publication of KR101152127B1 publication Critical patent/KR101152127B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 제2 신호선을 형성하는 단계, 상기 제2 신호선과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 제1 신호선을 형성하는 단계 및 상기 제2 신호선을 형성하는 단계 중 적어도 하나는 제1 도전성 산화막을 형성하는 단계, 은(Ag)을 포함하는 도전층을 형성하는 단계 및 상기 제1 도전성 산화막보다 낮은 온도에서 제2 도전성 산화막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
은(Ag), 도전성 산화막, ITO, 식각 프로파일

Description

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법{WIRING FOR DISPLAY DEVICE AND THIN FILM TRANSISTOR ARRAY PANEL INCLUDING THE SAME AND METHOD FOR MANUFACTURING THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II선 및 III-III선을 따라 잘라 도시한 단면도이고,
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선 및 VII-VII선을 따라 잘라 도시한 단면도이고,
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 XI-XI선을 따라 잘라 도시한 단면도이고,
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이고,
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이고,
도 16a는 다결정 ITO/은(Ag)/다결정 ITO가 차례로 적층되어 있는 배선의 단 면 사진이고,
도 16b는 다결정 ITO/은(Ag)/비정질 ITO가 차례로 적층되어 있는 배선의 단면 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 151: 반도체
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 81, 82: 접촉 보조 부재
181, 182, 184, 185: 접촉구 191: 화소 전극
본 발명은 표시 장치용 배선 및 이를 포함하는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자를 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이 다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고, 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판(이하 '박막 트랜지스터 표시판'이라 함)에 형성한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
한편, 액정 표시 장치 또는 유기 발광 표시 소자 등과 같은 표시 장치의 면적이 점점 대형화됨에 따라, 박막 트랜지스터에 연결되는 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 이러한 저항 증가에 따른 신호 지연 등의 문제를 해결하기 위해서는 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
배선 재료 중 가장 낮은 비저항을 가지는 물질은 은(Ag)이다. 따라서, 실제 공정에서 은(Ag)으로 이루어진 게이트선 및 데이터선을 포함하는 경우, 신호 지연 등의 문제를 해결할 수 있다.
그러나, 은(Ag)은 유리 기판, 무기막 또는 유기막 등으로 이루어진 하부 및 상부의 다른 층과의 접착성(adhesion)이 극히 불량하여 배선이 쉽게 들뜨거나(lifting) 벗겨진다(peeling). 이를 해결하기 위하여 은(Ag)의 상하부에 다른 도전막을 형성하는 경우도 있지만, 이 경우 식각 프로파일이 불량하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것으로서, 은(Ag) 배선의 저저항성 이점을 살리면서도 접착성 및 식각 프로파일을 보완하는 것이다.
본 발명의 한 실시예에 따른 표시 장치용 배선은, 다결정 도전성 산화물로 이루어진 제1 도전층, 은(Ag)을 포함하는 제2 도전층, 비정질 도전성 산화물로부터 형성되는 제3 도전층을 포함한다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하며, 상기 제1 및 제2 신호선 중 적어도 하나는 다결정 도전성 산화물로 이루어진 제1 도전층, 은(Ag)을 포함하는 제2 도전층, 비정질 도전성 산화물로부터 형성되는 제3 도전층을 포함한다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 제2 신호선을 형성하는 단계, 상기 제2 신호선과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 제1 신호선을 형성하는 단계 및 상기 제2 신호선을 형성하는 단계 중 적어도 하나는 제1 도전성 산화막을 형성하는 단계, 은(Ag)을 포함하는 도전층을 형성하는 단계 및 상기 제1 도전성 산화막보다 낮은 온도에서 제2 도전성 산화막을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 ITO 따위의 도전성 산화물로 이루어진 하부층(이하, '하부 ITO층'이라 함)(133ap, 133bp, 131p, 124p), 은을 포함하는 도전층(이하, '은 도전층'이라 함)(133aq, 133bq, 131q, 124q) 및 ITO 또는 IZO 따위의 도전성 산화물로 이루어진 상부층(이하, '상부 ITO층'이라 함)(133ar, 133br, 131r, 124r)으로 이루어진다.
하부 ITO층(133ap, 133bp, 131p, 124p) 및 상부 ITO층(133ar, 133br, 131r, 124r)은 은 도전층(133aq, 133bq, 131q, 124q)의 하부 및 상부에서 기판(110) 또는 상부막과의 접착성(adhesion)을 개선시킨다.
이 경우, 하부 ITO층(133ap, 133bp, 131p, 124p)과 상부 ITO층(133ar, 133br, 131r, 124r)은 서로 다른 온도 조건에서 형성된다. 하부 ITO층(133ap, 133bp, 131p, 124p)은 150℃ 이상, 바람직하게는 200 내지 350℃에서 다결정 형태의 ITO로 형성된다. 이에 반해, 상부 ITO층(133ar, 133br, 131r, 124r)은 약 25 내지 150℃, 바람직하게는 상온(약 25도)에서 비정질 형태의 ITO로 형성된다.
이와 같이, 하부 ITO층(133ap, 133bp, 131p, 124p)과 상부 ITO층(133ar, 133br, 131r, 124r)의 형성 온도를 다르게 함으로써, 하부 ITO층(133ap, 133bp, 131p, 124p), 은 도전층(133aq, 133bq, 131q, 124q) 및 상부 ITO층(133ar, 133br, 131r, 124r)의 식각 프로파일이 개선된다.
ITO 또는 IZO와 같은 도전성 산화물은 형성 온도에 따라 결정질 여부가 결정되고, 그에 따라 식각 속도가 달라진다. 일반적으로 비정질은 다결정보다 높은 식 각 속도를 나타낸다. 따라서, 은 도전층의 상하부에 접착성을 개선하기 위한 ITO층을 형성하는 한편, 상부의 ITO층은 식각 속도가 낮은 다결정 ITO층으로 형성하고 하부의 ITO층은 식각 속도가 높은 비정질 ITO층으로 형성함으로써 완만한 경사각의 프로파일을 형성할 수 있다.
도 16a 및 도 16b는 각각 하부 및 상부의 ITO층을 동일한 온도에서 형성한 경우와 다른 온도에서 형성한 경우의 단면 사진이다.
도 16a는 은 도전층(q)의 하부 및 상부에 하부 ITO층(p) 및 상부 ITO층(r)을 약 300℃의 고온에서 형성한 경우의 단면 사진으로, 하부 ITO층(p) 및 상부 ITO층(r)의 식각 속도가 동일하여 둥근 프로파일로 형성됨을 알 수 있다.
이에 반해, 도 16b는 은 도전층(q)의 하부 및 상부에 다른 온도에서 형성된ITO층을 보여주는 단면 사진으로, 하부 ITO층(p)은 약 300℃의 고온에서 형성하고 상부 ITO층(r)은 상온에서 형성한 경우이다. 이 경우, 두 층(p, r)의 식각 속도의 차이로 인하여 양호한 프로파일로 형성됨을 알 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가 요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 ITO 따위의 도전성 산화물로 이루어진 하부층(이하, '하부 ITO층'이라 함)(171p, 173p, 175p, 179p), 은을 포함하는 도전층(이하, '은 도전층'이라 함)(171q, 173q, 175q, 179q) 및 ITO 또는 IZO 따위의 도전성 산화물로 이루어진 상부층(이하, '상부 ITO층'이라 함)(171r, 173r, 175r, 179r)으로 이루어진다.
하부 ITO층(171p, 173p, 175p, 179p) 및 상부 ITO층(171r, 173r, 175r, 179r)은 은 도전층(171q, 173q, 175q, 179q)의 하부 및 상부에서 하부막 또는 상부막과의 접착성(adhesion)을 개선시킨다.
이 경우, 하부 ITO층(171p, 173p, 175p, 179p)과 상부 ITO층(171r, 173r, 175r, 179r)은 서로 다른 온도 조건에서 형성된다. 하부 ITO층(171p, 173p, 175p, 179p)은 150℃ 이상, 바람직하게는 200 내지 350℃에서 형성되어 다결정 형태의 ITO로 형성된다. 이에 반해, 상부 ITO층(171r, 173r, 175r, 179r)은 약 25 내지 150℃, 바람직하게는 상온에서 형성되어 비정질 형태의 ITO로 형성된다.
이와 같이, 하부 ITO층(171p, 173p, 175p, 179p)과 상부 ITO층(171r, 173r, 175r, 179r)의 형성 온도를 다르게 함으로써, 하부 ITO층(171p, 173p, 175p, 179p), 은 도전층(171q, 173q, 175q, 179q) 및 상부 ITO층(171r, 173r, 175r, 179r)의 식각 프로파일이 개선된다.
ITO 또는 IZO와 같은 도전성 산화물은 형성 온도에 따라 결정질 여부가 결정되고, 그에 따라 식각 속도의 차이가 발생한다. 일반적으로 비정질은 다결정보다 높은 식각 속도를 나타낸다. 따라서, 은 도전층의 상부 및 하부에 접착성을 개선하기 위한 ITO층을 형성하는 한편, 상부의 ITO층은 식각 속도가 낮은 다결정 ITO층으로 형성하고 하부의 ITO층은 식각 속도가 높은 비정질 ITO층으로 형성함으로써 완만한 경사각의 프로파일을 형성할 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지 만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적?전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(184)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(84)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선 및 VII-VII선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 XI-XI선을 따라 잘라 도시한 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 하부 ITO층, 은 도전층, 상부 ITO층을 차례로 적층한다.
여기서, ITO층과 은 도전층은 스퍼터링(sputtering)으로 형성한다.
초기에 은(Ag) 타겟에는 파워를 인가하지 않으며 ITO 타겟에만 파워를 인가하여 기판(110) 위에 ITO층을 형성한다. 이 때, 스퍼터링 온도는 약 150℃ 이상, 바람직하게는 약 200 내지 350℃이다. 이 온도 범위에서 스퍼터링을 수행하는 경우, 다결정 ITO층이 형성된다.
이어서, ITO 타겟에 인가되는 파워를 오프(off)한 후, 은(Ag)에 인가되는 파워를 인가하여 하부 ITO층 위에 은 도전층을 형성한다.
그 다음, 은(Ag) 타겟에 인가되는 파워를 오프한 후 다시 ITO 타겟에 파워를 인가하여 은 도전층 위에 ITO층을 형성한다. 이 때, 스퍼터링 온도는 약 25 내지 150℃, 바람직하게는 상온에서 수행한다. 이 온도 범위에서 스퍼터링을 수행하는 경우, 비정질 ITO층이 형성된다. 또한, 스퍼터링의 효율을 높이기 위하여, 스퍼터링시 수소 기체(H2) 또는 수증기(H2O)를 함께 공급할 수도 있다. 또한, 스퍼터링시, 질소 기체(N2)를 함께 공급하여 질화성 ITO(ITON)를 형성할 수도 있다. 이 경우, 질화성 ITO에 의해 은 도전층과의 계면에서 은(Ag)의 확산(diffusion)을 방지하여 저항 증가를 방지할 수 있다.
이어서, 도 4 내지 도 6에 도시한 바와 같이, 하부 ITO층, 은 도전층 및 상부 ITO층을 한번에 습식 식각(wet etching)하여, 게이트 전극(124)을 포함한 게이트선(121) 및 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다. 이 때, 식각액으로는, 과산화수소(H2O2) 식각액, 또는 인산(H2PO3), 질산(HNO3), 아세트산(CH3COOH) 및 탈염수가 적정 비율로 혼합되어 있는 통합 식각액을 이용할 수 있다.
그 다음, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx), 진성 비정질 규소(a-Si) 및 불순물이 도핑된 비정질 규소를 연속 증착한다. 여기서, 증착 온도는 약 250℃ 이상이기 때문에 게이트선(121) 및 유지 전극선(131)을 이루는 상 부 ITO층은 모두 다결정 ITO로 된다.
이어서, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
이어서, 불순물이 도핑된 비정질 규소층(161) 및 게이트 절연막(140) 위에 하부 ITO층, 은 도전층 및 상부 ITO층을 차례로 형성한다. 여기서, 하부 ITO층 및 상부 ITO층은 게이트선(121) 및 유지 전극선(131)과 마찬가지로 스퍼터링으로 형성한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 하부 ITO층, 은 도전층 및 상부 ITO층을 한번에 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171), 드레인 전극(175)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대 질화규소(SiNx) 따위를 플라스마 화학 기상 증착 (plasma enhanced chemical vapor deposition, PECVD)으로 보호막(180)을 형성한다. 증착은 약 250℃ 이상의 고온에서 수행하기 때문에, 데이터선(171)을 이루는 상부 ITO는 결정화되어 다결정 ITO가 된다.
이어서, 질화규소 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 184, 185)를 형성한다.
그 다음, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 하부 ITO, 은 도전층, 상부 ITO로 형성하였지만, 게이트선 및 데이터선 중 어느 하나에만 적용될 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 은 도전층의 하부 및 상부에 형성 조건이 다른 도전성 산화막을 형성함으로써, 배선의 저저항성, 상하부막과의 접착성 및 프로파일 모두를 개선할 수 있다.

Claims (20)

  1. 다결정 도전성 산화물로 이루어진 제1 도전층,
    상기 제1 도전층 위에 위치하고 은(Ag)을 포함하는 제2 도전층,
    상기 제2 도전층 위에 위치하고 비정질 도전성 산화물로부터 형성되는 제3 도전층을 포함하고, 상기 제1 도전층, 상기 제2 도전층, 그리고 상기 제3 도전층은 전기적으로 서로 연결되어 있는
    표시 장치용 배선.
  2. 제1항에서,
    상기 다결정 도전성 산화물은 다결정 ITO인
    표시 장치용 배선.
  3. 제1항에서,
    상기 비정질 도전성 산화물은 비정질 ITO 또는 IZO인
    표시 장치용 배선.
  4. 제1항에서,
    상기 제3 도전층은 비정질 도전성 산화물이 결정화되어 형성된
    표시 장치용 배선.
  5. 도전성 산화물로 이루어진 제1 도전층,
    상기 제1 도전층 위에 형성되어 있으며 은을 포함하는 제2 도전층,
    상기 제2 도전층 위에 형성되어 있으며 도전성 산화물로 이루어진 제3 도전층을 포함하며,
    상기 제3 도전층이 형성되는 온도는 상기 제1 도전층이 형성되는 온도보다 낮은
    표시 장치용 배선.
  6. 삭제
  7. 기판,
    상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선,
    상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하며,
    상기 제1 신호선, 상기 제2 신호선, 또는 상기 제1 신호선과 상기 제2 신호선 모두는 다결정 도전성 산화물로 이루어진 제1 도전층, 상기 제1 도전층 위에 위치하고 은(Ag)을 포함하는 제2 도전층, 상기 제2 도전층 위에 위치하고 비정질 도전성 산화물로부터 형성되는 제3 도전층을 포함하고, 상기 제1 도전층, 상기 제2 도전층, 그리고 상기 제3 도전층은 전기적으로 서로 연결되어 있는
    박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 다결정 도전성 산화물은 다결정 ITO인
    박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 제3 도전층은 비정질 도전성 산화물이 결정화되어 형성된
    박막 트랜지스터 표시판.
  10. 삭제
  11. 삭제
  12. 제7항에서,
    상기 제2 도전층은 상기 제1 도전층보다 두껍고, 상기 제2 도전층은 상기 제3 도전층보다 두꺼운 박막 트랜지스터 표시판.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020050044802A 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 KR101152127B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050044802A KR101152127B1 (ko) 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US11/437,506 US20060269786A1 (en) 2005-05-27 2006-05-18 Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
TW095118099A TWI406416B (zh) 2005-05-27 2006-05-22 顯示器之佈線及包括該佈線之薄膜電晶體陣列面板及製造該陣列面板之方法
JP2006145641A JP5230909B2 (ja) 2005-05-27 2006-05-25 薄膜トランジスタ表示板の製造方法
CN2006100784334A CN1869797B (zh) 2005-05-27 2006-05-26 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044802A KR101152127B1 (ko) 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060122382A KR20060122382A (ko) 2006-11-30
KR101152127B1 true KR101152127B1 (ko) 2012-06-15

Family

ID=37443493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044802A KR101152127B1 (ko) 2005-05-27 2005-05-27 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Country Status (5)

Country Link
US (1) US20060269786A1 (ko)
JP (1) JP5230909B2 (ko)
KR (1) KR101152127B1 (ko)
CN (1) CN1869797B (ko)
TW (1) TWI406416B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010503166A (ja) * 2006-09-07 2010-01-28 サン−ゴバン グラス フランス 有機発光デバイス用基板、基板の使用法およびを製造プロセス、ならびに有機発光デバイス
US9099673B2 (en) * 2006-11-17 2015-08-04 Saint-Gobain Glass France Electrode for an organic light-emitting device, acid etching thereof and also organic light-emitting device incorporating it
FR2913146B1 (fr) * 2007-02-23 2009-05-01 Saint Gobain Electrode discontinue, dispositif electroluminescent organique l'incorporant, et leurs fabrications
FR2924274B1 (fr) 2007-11-22 2012-11-30 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant, et sa fabrication
FR2925981B1 (fr) * 2007-12-27 2010-02-19 Saint Gobain Substrat porteur d'une electrode, dispositif electroluminescent organique l'incorporant.
FR2936358B1 (fr) 2008-09-24 2011-01-21 Saint Gobain Procede de fabrication d'un masque a ouvertures submillimetriques pour grille electroconductrice submillimetrique, masque a ouverture submillimetriques, grille electroconductrice submillimetrique.
FR2936362B1 (fr) 2008-09-25 2010-09-10 Saint Gobain Procede de fabrication d'une grille submillimetrique electroconductrice revetue d'une grille surgrille, grille submillimetrique electroconductrice revetue d'une surgrille
KR101182403B1 (ko) * 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
FR2944145B1 (fr) 2009-04-02 2011-08-26 Saint Gobain Procede de fabrication d'une structure a surface texturee pour dispositif a diode electroluminescente organique et structure a surface texturee
FR2955575B1 (fr) 2010-01-22 2012-02-24 Saint Gobain Substrat verrier revetu d'une couche haut indice sous un revetement electrode et dispositif electroluminescent organique comportant un tel substrat.
US20110227467A1 (en) * 2010-03-18 2011-09-22 Foot Traffic Media Group, LLC Media island
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5827088B2 (ja) * 2011-09-27 2015-12-02 セイコーインスツル株式会社 電子部品の端子接続構造、パッケージ、圧電振動子、発振器、電子機器および電波時計
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110262144B (zh) * 2015-01-13 2022-07-19 群创光电股份有限公司 显示面板
TWI588968B (zh) * 2015-12-08 2017-06-21 群創光電股份有限公司 顯示面板及其製造方法
US20170162609A1 (en) * 2015-12-08 2017-06-08 Innolux Corporation Display panel and manufacturing method thereof
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
JP2022115708A (ja) * 2021-01-28 2022-08-09 凸版印刷株式会社 表示装置及び波長変換基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018883A (ko) * 2000-09-04 2002-03-09 윤종용 박막 트랜지스터 기판 및 그 제조방법
JP2002151434A (ja) * 2000-07-31 2002-05-24 Samsung Electronics Co Ltd 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281473A (ja) * 1996-04-09 1997-10-31 Matsushita Electric Ind Co Ltd 電極基板の製造方法および電極基板を用いた表示素子
EP1450412A3 (en) * 1996-05-15 2005-03-09 Seiko Epson Corporation Thin film device and method for making
DE69716906T2 (de) * 1996-05-29 2003-03-20 Idemitsu Kosan Co Organische elektrolumineszente vorrichtung
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
JP2002038262A (ja) * 2000-07-24 2002-02-06 Toshiba Corp 透明導電性膜の形成方法、アレイ基板および液晶表示装置
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002121435A (ja) * 2000-10-12 2002-04-23 Fuji Xerox Co Ltd インクジェット記録用再充填インク及びその再充填方法
US20040023244A1 (en) * 2001-06-21 2004-02-05 Griffin Jennifer A Receptors
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151434A (ja) * 2000-07-31 2002-05-24 Samsung Electronics Co Ltd 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
KR20020018883A (ko) * 2000-09-04 2002-03-09 윤종용 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
CN1869797A (zh) 2006-11-29
KR20060122382A (ko) 2006-11-30
JP5230909B2 (ja) 2013-07-10
US20060269786A1 (en) 2006-11-30
TW200703662A (en) 2007-01-16
TWI406416B (zh) 2013-08-21
JP2006332674A (ja) 2006-12-07
CN1869797B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
KR101152127B1 (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101180863B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101326128B1 (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8049402B2 (en) Organic light emitting diode display and method for manufacturing the same
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
KR101326134B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20080076127A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060122234A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070008869A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20070039758A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080052920A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8