KR20060042425A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060042425A
KR20060042425A KR1020040090959A KR20040090959A KR20060042425A KR 20060042425 A KR20060042425 A KR 20060042425A KR 1020040090959 A KR1020040090959 A KR 1020040090959A KR 20040090959 A KR20040090959 A KR 20040090959A KR 20060042425 A KR20060042425 A KR 20060042425A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
forming
transistor array
Prior art date
Application number
KR1020040090959A
Other languages
English (en)
Inventor
정창오
조범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090959A priority Critical patent/KR20060042425A/ko
Priority to US11/271,143 priority patent/US20060097265A1/en
Publication of KR20060042425A publication Critical patent/KR20060042425A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판, 상기 절연 기판 위에 형성되어 있으며 알루미늄(Al)을 포함하는 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 덮개층, 상기 덮개층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
알루미늄, 크롬, 비저항, 덮개층, 힐록(hillock)

Description

박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel and method for manufacturing the same}
도 1은 본 발명의 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 보여주는 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고,
도 7은 기존 방법에 따라 힐록(hillock)이 발생한 패턴(a) 및 본 발명에 따라 힐록이 발생하지 않은 패턴(b)을 보여주는 평면 사진이다.
*도면의 주요부분에 대한 부호의 설명
110:절연 기판 121:게이트선
124:게이트 전극 135:덮개층
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 182, 185, 187, 189: 접촉구 190:화소 전극
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 유기 발광 표시 소자(OLED) 등에서 사용되는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 낮은 비저항의 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이 중에서도, 한 표시판에는 복수의 화소 전극 이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트 전극을 포함하는 게이트선, 소스 전극을 포함하는 데이터선 및 드레인 전극 등의 재료로서 크롬(Cr)이 주로 이용되었다.
그러나, 크롬(Cr)은 높은 스트레스를 가지며, 더구나 액정 표시 장치의 면적이 점점 대형화되는 추세에 따라 게이트선 및 데이터선의 길이가 점점 길어지게 되고 이에 따라 낮은 비저항을 가지는 재료로 상기 배선을 형성할 필요가 있는데, 크롬은 높은 비저항을 가지기 때문에 대면적 액정 표시 장치에서 사용하기에는 부적합하다.
따라서, 상기 문제점을 극복하기 위하여 낮은 비저항을 가지는 알루미늄(Al)이 대면적 액정 표시 장치에 적용하기에 적합한 금속으로 알려져 있지만, 알루미늄(Al)으로 배선을 형성하는 경우 힐록(hillock) 현상이 발생하는 문제점이 있다. 이 러한 문제점을 극복하기 위하여 알루미늄에 다른 금속을 혼합한 알루미늄 합금(Al-alloy) 형태로 이용하는 경우가 있지만 이 경우 저저항성의 이점이 감소하는 문제점이 있다.
따라서, 본 발명은, 상기 문제점을 해결하기 위한 것으로써, 배선의 저저항성을 그대로 유지하면서도 힐록 현상을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 박막 트랜지스터 표시판은, 절연 기판, 상기 절연 기판 위에 형성되어 있으며 알루미늄(Al)을 포함하는 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 덮개층, 상기 덮개층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 절연 기판 위에 알루미늄(Al)을 포함하는 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 덮개층을 형성하는 단계, 상기 덮개층 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계, 상기 절연막 및 저항성 접촉층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전 극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 또는 이들의 합금(alloy) 등으로 이루어진 제1 금속층(124p, 127p, 129p)과, 상기 제1 금속층(124p, 127p, 129p) 상부에 형성된 것으로 알루미늄(Al)으로 이루어진 제2 금속층(124q, 127q, 129q)으로 구성되어 있다. 상기 알루미늄(Al)으로 이루어진 제2 금속층(124q, 127q, 129q)은 낮은 비저항을 유지하는 역할을 하며, 상기 제1 금속층(124p, 127p, 129p)은 상기 제2 금속층(124q, 127q, 129q) 하부에서 기판(110)과 제2 금속층(124q, 127q, 129q)의 접착성을 보완하는 역할을 한다.
제1 금속층(124p, 127p, 129p)과 제2 금속층(124q, 127q, 129q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80도를 이룬다.
게이트선(121) 위에는 덮개층(135)이 형성되어 있다. 상기 덮개층(135)은 질화규소막(SiNx)과 같은 절연막으로 이루어져 있으며 약 100 내지 1500Å, 바람직하게는 500Å의 두께로 형성되어 있다. 상기 덮개층(135)은 알루미늄으로 이루어지는 제2 금속층(124q, 127q, 129q)에 힐록(hillock)이 발생하는 것을 방지하는 역할을 한다.
일반적으로 알루미늄(Al)은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo) 등의 다른 금속에 비하여 현저히 낮은 비저항을 가지는 것으로 알려져 있지만, 배선 형성 이후에 예컨대 게이트 절연막, 반도체층 및 저항성 접촉층의 형성과 같이 고온이 요구되는 여러 공정을 거치면서 알루미늄층에 힐록(hillock)이 발생하는 문제가 있었 다. 힐록(hillock)은 약 300도 이상의 고온 가열 및 냉각에 의하여 열팽창계수가 다른 기판과 알루미늄 사이에 스트레스(stress)가 발생하고 이를 해소하기 위하여 알루미늄층 내에서 원자의 이동(migration)이 발생하여 돌출부가 형성되는 것을 말한다. 이러한 힐록의 발생 때문에, 순수 알루미늄층을 실제 공정에 적용하기는 곤란하였다. 따라서, 기존에는 상기와 같이 높은 비저항을 가지는 금속을 그대로 이용하거나 또는 알루미늄에 니오디뮴(Nd)과 같은 다른 금속을 첨가한 알루미늄 합금(Al-alloy)의 형태로 이용하였다.
그러나, 알루미늄-니오디뮴(Al-Nd)과 같은 알루미늄 합금도 순수 알루미늄(Al)에 비하여 약 30 내지 40% 정도의 높은 비저항을 가지기 때문에 낮은 비저항을 가지는 배선으로서의 이점을 크게 감소시켰다.
본 발명에서는 이러한 문제점을 해소하기 위하여, 순수 알루미늄을 이용하는 경우에도 후속 고온 공정에 의하여 힐록의 발생을 방지할 수 있도록 알루미늄으로 이루어진 제2 금속층(124q, 127q, 129q) 상부에 덮개층(135)을 더 포함한다.
상기 덮개층(135)은 질화규소막(SiNx)을 저온에서 증착하는 방법으로 형성된다. 상기 덮개층(135)에 의해, 이후에 수행되는 게이트 절연막(140) 형성 등의 고온 공정으로부터 하부의 제2 금속층(124q, 127q, 129q)을 보호한다.
상기 덮개층(135) 상부에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154) 가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉층(ohmic contact)(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30-80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 단일막으로 형성될 수도 있으나, 비저항성 및 접착성 등을 고려하여 이중층 또는 삼중층으로 형성될 수도 있다. 본 실시예에서는 제1 금속층(171p, 173p, 175p, 177p), 제2 금속층(171q, 173q, 175q, 177q) 및 제3 금속층(171r, 173r, 175r, 177r)으로 이루어진 삼중층으로 형성되어 있으며, 상기 제2 금속층(171q, 173q, 175q, 177q)은 낮은 비저항을 가지는 알루미늄(Al)을 포함한다.
상기 데이터선(171)으로 알루미늄을 이용하는 경우에는 상기 알루미늄층을 보호하기 위하여 게이트선(121)과 마찬가지로 덮개층(도시하지 않음)을 더 포함할 수도 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터 선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다. 예컨대, 유기 물질로 형성하는 경우에는 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트 패드부(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터 패드부(179)를 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부 터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 전술한 바와 같이, 화소 전극(190)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
저유전율 유기물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트 패드부(129) 및 데이터 패드부(179)와 연결된다. 접촉 보조 부재(81, 82)는 게이트 패드부(129) 및 데이터 패드부(179)와 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이하에서는, 도 1 및 2에 도시한 상기 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 보여주는 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명 유리 등의 절연 기판(110) 위에 금속층을 형성한다.
여기서 금속층은 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 크롬(Cr)과 알루미늄(Al)을 사용한다. 초기에는 알루미늄(Al) 타겟에는 파워를 인가하지 않으며 크롬(Cr) 타겟에만 파워를 인가하여 기판(110) 위에 크롬(Cr)으로 이루어지는 제1 금속층(124p, 127p, 129p)을 형성한다. 이 경우, 제1 금속층(124p, 127p, 129p)은 크롬(Cr) 뿐만 아니라 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 또는 이들의 합금(alloy) 등 기판(110)과의 접착성이 양호한 금속이면 특히 한정되지 않는다. 상기 제1 금속층(124p, 127p, 129p)은 약 400-600Å 정도의 두께를 가지도록 형성한다. 그 다음, 크롬(Cr) 타겟에 인 가되는 파워를 오프(off)한 후, 알루미늄(Al)에 인가되는 파워를 인가하여 제2 금속층(124q, 127q, 129q)을 형성한다. 이 경우, 제2 금속층(124q, 127q, 129q)은 약 2000-2500Å의 두께로 형성한다.
이후, 상기 제2 금속층(124q, 127q, 129q)을 인산 63-70%, 질산 4-8%, 아세트산 16-20% 및 잔량의 탈염수를 포함하는 알루미늄 식각액(Al-etchant)을 이용하여 식각한다. 이어서, 상기 식각된 제2 금속층(124q, 127q, 129q)을 마스크로 하여 제1 금속층(124p, 127p, 129p)을 식각한다.
그 다음, 상기 금속층(124, 127, 129)의 전면을 덮도록 질화규소(SiNx)를 증착하여 덮개층(135)을 형성한다. 상기 덮개층(135)은 약 100 내지 250℃, 바람직하게는 약 150℃의 온도에서 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성한다. 또한, 상기 덮개층(135)은 약 100 내지 1500Å, 바람직하게는 약 500Å의 두께로 형성한다.
상기 덮개층(135)은 알루미늄으로 이루어지는 제2 금속층(124q, 127q, 129q)에 힐록(hillock)이 발생하는 것을 방지하는 역할을 한다.
알루미늄(Al)은 다른 금속에 비하여 현저히 낮은 비저항을 가지기 때문에 대면적의 표시 장치의 배선으로 적합한 것으로 알려져 있지만, 현실적으로 고온 공정에서 발생하는 힐록(hillock) 때문에 실제 공정에 적용할 수 없다. 따라서, 순수 알루미늄(Al) 대신 알루미늄(Al)에 니오디뮴(Nd)을 첨가한 알루미늄-니오디뮴(Al-Nd)을 배선으로 이용하는 경우가 있으나, 알루미늄-니오디뮴(Al-Nd)은 순수 알루미늄(Al)에 비하여 30 내지 40% 정도 비저항이 높기 때문에 저저항성 배선으로의 이 점이 감소한다.
본 발명에서는 이러한 문제점을 해결하기 위하여, 게이트선(121) 형성 후 고온 공정인 게이트 절연막(140), 반도체층(151) 및 접촉성 저항층(161)을 형성하기 이전에 저온에서 덮개층(135)을 형성한다. 상기 덮개층(135)은 약 150℃ 정도의 낮은 온도에서 증착되기 때문에 하부의 제2 금속층(124q, 127q, 129q)에 힐록을 발생시키지 않으며, 이후 게이트 절연막 형성 등의 고온 공정에서 상기 제2 금속층(124q, 127q, 129q)에 힐록이 발생하는 것을 억제한다.
도 7에서는 게이트 배선 위에 덮개층을 형성하지 않은 경우와 덮개층을 형성한 경우의 힐록(hillock) 발생을 대비하여 보여준다.
도 7의 (a)는 덮개층을 형성하지 않은 기존 공정에 따른 경우로, 순수 알루미늄층 위에 게이트 절연막, 반도체층, 저항성 접촉층을 약 300℃의 고온에서 순차적으로 적층한 경우에 검은 얼룩과 같이 표현된 힐록(hillock)을 확인할 수 있다.
이에 반해, 도 7의 (b)는 본 발명에 따라 순수 알루미늄층 위에 약 150℃에서 덮개층을 형성한 후, 게이트 절연막, 반도체층, 저항성 접촉층을 약 300℃의 고온에서 순차적으로 적층한 경우에 힐록이 발생하지 않았음을 확인할 수 있다.
따라서, 순수 알루미늄층 형성 후 게이트 절연막 형성 전에 덮개층을 더 포함함으로써 알루미늄층에 힐록 발생을 억제할 수 있음을 알 수 있다.
이어서, 도 4a 및 도 4b에서 보는 바와 같이, 상기 덮개층(135)을 덮도록 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 약 300 내지 500℃의 온도에서 화학 기상 증착(CVD) 방법으로 형성한다. 이 경우, 게이트 절연막(140)의 두께 는 약 4000 내지 6000Å로 형성한다.
그 다음, 상기 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151)을 형성한다. 이 경우도 게이트 절연막(140)과 마찬가지로 약 300 내지 500℃의 온도에서 형성한다.
이어서, 도 5a 및 도 5b에서 보는 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 금속층을 적층한다. 상기 금속층은 단일층일 수도 있으나, 저저항 특성 및 접촉 특성 등을 고려하여 이중층 또는 삼중층으로 형성하는 것이 바람직하다. 이 경우, 이중층인 경우 크롬(Cr)을 포함하는 제1 금속층 및 알루미늄(Al)을 포함하는 제2 금속층으로 이루어질 수 있으며, 삼중층인 경우 몰리브덴(Mo)을 포함하는 제1 금속층, 알루미늄(Al)을 포함하는 제2 금속층 및 몰리브덴(Mo)을 포함하는 제3 금속층으로 이루어질 수 있다. 상기 금속층은 모두 합하여 약 3000Å의 두께로 형성하며, 상기 스퍼터링 온도는 약 150℃ 정도가 바람직하다. 그 다음, 상기 적층막을 식각액으로 패터닝하여 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)를 형성한다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시하는 것이 바람직하다.
그 경우, 데이터선(171)으로 알루미늄을 이용하는 경우에는 상기 알루미늄층을 보호하기 위하여 게이트선(121)과 마찬가지로 덮개층(도시하지 않음)을 더 포함할 수도 있다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다. 이 경우에는 약 250 내지 300℃의 온도에서 증착한다.
그런 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
상기 본 발명의 일실시예에서는 상기 제1 금속층(124p, 127p, 129p)으로 크롬(Cr)을 이용하였지만, 기판(110)과의 접착성(adhesion)이 우수한 금속, 예컨대 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 또는 이들의 합금(alloy)이면 이에 한정되지 않고 모두 포함될 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 덮개층에 의해 힐록을 방지함으로써 순수 알루미늄을 배선에 적용하여 저저항 배선으로의 이점을 충분히 발휘할 수 있는 동시에, 기존에 알루미늄 합금 형태로 이용한 경우에 비하여 생산 비용 및 시간을 현저하게 감소시킬 수 있다.

Claims (19)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 알루미늄(Al)을 포함하는 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 덮개층,
    상기 덮개층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서, 상기 금속층은 순수 알루미늄(Al)으로 이루어지는 박막 트랜지스터 표시판.
  3. 제1항에서, 상기 금속층 하부에 하부 금속층을 더 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서, 상기 하부 금속층은 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 또는 이들의 합금으로 이루어지는 박막 트랜지스터 표시판.
  5. 제3항에서, 상기 금속층은 상기 하부 금속층보다 두꺼운 박막 트랜지스터 표시판.
  6. 제1항에서, 상기 덮개층은 100 내지 250℃의 온도에서 플라즈마 화학 기상 증착으로 형성한 질화규소(SiNx)막인 박막 트랜지스터 표시판.
  7. 제1항에서, 상기 덮개층은 100 내지 1500Å의 두께를 가지는 박막 트랜지스터 표시판.
  8. 제1항에서, 상기 데이터선 및 드레인 전극은 알루미늄(Al)을 포함하는 금속층으로 이루어지는 박막 트랜지스터 표시판.
  9. 제1항에서, 상기 반도체층 상부에 불순물이 도핑된 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
  10. 제1항에서, 상기 데이터선 및 드레인 전극 상부에 덮개층을 더 포함하는 박막 트랜지스터 표시판.
  11. 절연 기판 위에 알루미늄(Al)을 포함하는 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 덮개층을 형성하는 단계,
    상기 덮개층 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계,
    상기 절연막 및 저항성 접촉층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서, 상기 금속층은 순수 알루미늄으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
  13. 제11항에서, 상기 게이트선을 형성하는 단계에서 알루미늄(Al)을 포함하는 금속층을 형성하기 전에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 또는 이들의 합금으로 이루어지는 하부 금속층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서, 상기 게이트선을 형성하는 단계는 상기 하부 금속층을 400 내지 600Å의 두께로 형성하고 알루미늄을 포함하는 금속층을 2000 내지 2500Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서, 상기 덮개층을 형성하는 단계는 상기 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계보다 저온에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서, 상기 덮개층을 형성하는 단계는 100 내지 250℃의 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제15항 또는 제16항에서, 상기 덮개층은 플라즈마 화학 기상 증착 방법으로 형성한 질화규소(SiNx)막인 박막 트랜지스터 표시판의 제조 방법.
  18. 제11항에서, 상기 덮개층을 형성하는 단계는 100 내지 1500Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제11항에서, 상기 데이터선 및 드레인 전극을 형성하는 단계 이후에 덮개층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040090959A 2004-11-09 2004-11-09 박막 트랜지스터 표시판 및 그 제조 방법 KR20060042425A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040090959A KR20060042425A (ko) 2004-11-09 2004-11-09 박막 트랜지스터 표시판 및 그 제조 방법
US11/271,143 US20060097265A1 (en) 2004-11-09 2005-11-09 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090959A KR20060042425A (ko) 2004-11-09 2004-11-09 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060042425A true KR20060042425A (ko) 2006-05-15

Family

ID=36315421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090959A KR20060042425A (ko) 2004-11-09 2004-11-09 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20060097265A1 (ko)
KR (1) KR20060042425A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101295536B1 (ko) * 2012-03-26 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 제조 방법
KR101484022B1 (ko) * 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN103777418B (zh) * 2014-01-27 2016-05-04 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
EP4050658B1 (en) * 2019-10-23 2024-02-14 BOE Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6043152A (en) * 1999-05-14 2000-03-28 Taiwan Semiconductor Manufacturing Company Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4757393B2 (ja) * 2001-03-23 2011-08-24 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
KR100426481B1 (ko) * 2001-06-26 2004-04-13 주식회사 하이닉스반도체 코드 저장 메모리 셀 제조 방법
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20060097265A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20060064264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20060122382A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
US20060097265A1 (en) Thin film transistor array panel and method for manufacturing the same
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20080024763A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR100968567B1 (ko) 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20060070333A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060091491A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060019070A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid