KR101148259B1 - Chip resistor device and preparing method of the same - Google Patents

Chip resistor device and preparing method of the same Download PDF

Info

Publication number
KR101148259B1
KR101148259B1 KR1020100119722A KR20100119722A KR101148259B1 KR 101148259 B1 KR101148259 B1 KR 101148259B1 KR 1020100119722 A KR1020100119722 A KR 1020100119722A KR 20100119722 A KR20100119722 A KR 20100119722A KR 101148259 B1 KR101148259 B1 KR 101148259B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
layer
chip resistor
upper electrode
substrate
Prior art date
Application number
KR1020100119722A
Other languages
Korean (ko)
Inventor
이용주
한진만
서기원
윤장석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100119722A priority Critical patent/KR101148259B1/en
Application granted granted Critical
Publication of KR101148259B1 publication Critical patent/KR101148259B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/024—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being hermetically sealed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PURPOSE: A chip resistor and a method for manufacturing the same are provided to prevent the separation phenomenon of electrodes by including an adhesive layer between a ceramic substrate and an upper electrode based on glass and metal oxides. CONSTITUTION: An adhesive layer(20) is formed on the upper side of a ceramic substrate(10). An upper electrode(30) is formed on the upper side of the adhesive layer. An electric characteristic layer(40) is composed of resistors which are printed on the upper side of the substrate in order to be in connection with the adhesive layer and the upper electrode. A protective layer(50) is formed on the upper side of the electric characteristic layer. An adhesive layer is arranged between the ceramic substrate and the upper electrode in order to prevent the separation phenomenon of the electrodes.

Description

칩 저항기 및 그 제조방법{CHIP RESISTOR DEVICE AND PREPARING METHOD OF THE SAME}CHIPS RESISTOR DEVICE AND PREPARING METHOD OF THE SAME

본 발명은 기판 실장의 고밀도화가 가능한 칩부품 특히 칩 저항기 및 그 제조방법에 관한 것으로서, 상세하게는 세라믹 기판; 상기 세라믹 기판의 상부면에 형성되는 접착층; 상기 접착층의 상부면에 형성되는 상부전극; 상기 접착층 및 상부전극에 접속하도록 기판의 상부면에 인쇄되는 저항체인 전기특성층; 및 상기 전기특성층의 상측으로 형성되는 보호층을 포함하는 것으로서 특히 상기 세라믹 기판과 상부전극사이에 글라스 및 금속산화물 재질의 접착층을 포함함으로써 전극의 분리현상을 방지하여 제품의 신뢰성을 높일 수 있고, 제조비용을 절감토록 하는 칩 저항기 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to chip components, in particular chip resistors, and a method of manufacturing the same, which can increase the density of substrate mounting, and in particular, a ceramic substrate; An adhesive layer formed on an upper surface of the ceramic substrate; An upper electrode formed on the upper surface of the adhesive layer; An electrical characteristic layer which is a resistor printed on an upper surface of the substrate so as to be connected to the adhesive layer and the upper electrode; And a protective layer formed on the upper side of the electrical characteristic layer, and in particular, by including an adhesive layer made of glass and a metal oxide between the ceramic substrate and the upper electrode, thereby preventing separation of the electrodes, thereby increasing the reliability of the product. It relates to a chip resistor and a method of manufacturing the same to reduce the manufacturing cost.

본 발명은 칩 저항기 및 그 제조방법에 관한 것으로서, 보다 상세하게는 세라믹 기판과 상부전극 사이에 글라스 및 금속 산화물 재질의 접착층을 포함함으로써 전극의 분리현상을 방지하여 제품의 신뢰성을 높일 수 있고, 제조비용을 절감토록 하는 칩 저항기 및 그 제조방법에 관한 것이다.The present invention relates to a chip resistor and a method of manufacturing the same. More specifically, by including an adhesive layer made of glass and metal oxide between a ceramic substrate and an upper electrode, it is possible to prevent separation of electrodes and to increase the reliability of the product. It relates to a chip resistor and a method of manufacturing the same to reduce the cost.

일반적으로 현재에는 칩부품의 사용이 일반화되고 있는데, 이는 전자부품의 고밀도화를 이루어 제품의 경박단소를 가능하게 하기 위해서이며, 저항기의 경우에도 칩 저항기의 사용이 급속히 증가하는 추세이다.In general, the use of chip components is now common. This is to increase the density of electronic components to enable thin and short products, and in the case of resistors, the use of chip resistors is rapidly increasing.

최근에는 칩 저항기에서 초저저항(100mΩ)을 구현할 수 있는 전극에 대한 연구, 개발이 이루어졌는바, 신규 조성인 Cu를 포함하는 전극 페이스트를 이용하는 것이 좋으나 Cu 페이스트는 기판과의 접착성이 좋지 않아 품질의 구현이 어렵고, 따라서 제품의 신뢰도가 떨어지는 문제가 있었다.Recently, research and development of electrodes that can realize ultra low resistance (100 mΩ) in chip resistors have been conducted. It is better to use an electrode paste containing Cu, which is a new composition, but Cu paste has good quality due to poor adhesion with a substrate. It was difficult to implement, and therefore, the reliability of the product had a problem.

도 1은 종래의 방식에 의한 칩 저항기의 단면을 나타낸 것으로서, 알루미나 기판(10)의 상면에 Cu 페이스트를 스크린 인쇄하여 소성함으로써 상부전극층(30)을 형성한 것이지만 제품에 스트레스가 가해지면 전극과 기판이 분리되는 현상이 발생하여 문제가 있었다.1 is a cross-sectional view of a chip resistor according to a conventional method, in which an upper electrode layer 30 is formed by screen printing and baking Cu paste on an upper surface of an alumina substrate 10, but when a stress is applied to a product, the electrode and the substrate This separation occurred and there was a problem.

특히 고온, 고압의 환경에서도 유리한 세라믹 기판의 사용율이 높아지고 있는바, 이 경우 전자 부품과 세라믹 기판의 열팽창 계수 차이에서 단자부에 응력이 가해짐으로써 단자부 접합 신뢰성을 해칠 가능성이 있으므로 Cu 전극과 기판과의 접착성을 향상시키기 위한 구성의 도입이 필요한 실정이었는바, 도전성 접착제가 연구, 개발되었다.In particular, the utilization rate of the ceramic substrate which is advantageous even in the environment of high temperature and high pressure is increasing. In this case, the stress is applied to the terminal part due to the difference in thermal expansion coefficient of the electronic component and the ceramic substrate. Since the introduction of the constitution to improve the adhesion was required, a conductive adhesive has been researched and developed.

그러나 도전성 접착제를 사용하는 경우 전자 부품의 단자 도금을 어떻게 할 것인가가 접합 신뢰성을 확보하는 면에서 중요한 항목이 되는데, 저항기 등의 전자 부품 단자 도금으로 일반적으로 사용되는 것은 주석 도금이지만, 150℃ 정도의 고습 환경화에서 필러에 은을 사용한 에폭시 계의 도전성 접착제의 경우 주석 도금 단자의 접합 신뢰성이 시간에 따라 저하되는 현상이 나타난다는 문제점이 있었다. However, in the case of using a conductive adhesive, the method of terminal plating of electronic components is an important item in securing the bonding reliability. Although the plating of electronic components such as resistors is commonly used in tin plating, it is about 150 ° C. In the case of a high-humidity environment, in the case of an epoxy-based conductive adhesive using silver as a filler, there is a problem in that the bonding reliability of a tin-plated terminal decreases with time.

이는 주석이 도전성 접착제로 확산되어 주석 도금 부분에 빈 공간을 만들어 접합 신뢰성을 잃었기 때문으로, 이러한 현상을 방지하기 위해 2가지의 접근 방법을 생각할 수 있다. This is because tin diffuses into the conductive adhesive, creating voids in the tin-plated portion, resulting in loss of bonding reliability, so two approaches can be considered to prevent this phenomenon.

그 중 하나는 전자부품에서의 대응으로 단자부에 사용되는 주석 도금 대신 은으로 확산되기 어려운 단자 주석 재료를 사용하는 방법인데, 확산되기 어려운 재료로는 금이 알려져 있지만 너무 고가여서 금을 대신하는 재료가 검토되고 있으며, 한편 도전성 접착제에서의 대응도 생각해 볼 수 있는바, 은을 합금화하여 주석을 확산되기 어렵게 하는 방법이나, 은 이외의 필러를 이용하여 확산을 방지하는 방법도 있으나 이 역시 어려움이 있었다.One of them is the use of terminal tin material which is difficult to diffuse into silver instead of tin plating used in the terminal part as a counterpart in electronic components. Gold is known as a material that is difficult to diffuse, but a material that is too expensive to replace gold Although the correspondence with the conductive adhesive is considered, there is a method of alloying silver to make it difficult to diffuse tin, or a method of preventing diffusion using a filler other than silver, but this has also been difficult.

따라서 종래의 전도성 접착제를 대체할 수 있으면서, 초저저항의 특성을 그대로 구현해내는데 무리가 없는, 새로운 개념의 부재에 대한 연구, 개발이 필요한 실정이었다.
Therefore, it is necessary to research and develop a new concept member that can replace the conventional conductive adhesive and can realize the ultra-low resistance as it is.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 상세하게는 세라믹 기판; 상기 세라믹 기판의 상부면에 형성되는 접착층; 상기 접착층의 상부면에 형성되는 상부전극; 상기 접착층 및 상부전극에 접속하도록 기판의 상부면에 인쇄되는 저항체인 전기특성층; 및 상기 전기특성층의 상측으로 형성되는 보호층을 포함하는 것으로서 특히 상기 세라믹 기판과 상부전극 사이에 글라스 및 금속산화물 재질의 접착층을 포함함으로써 전극의 분리현상을 방지하여 제품의 신뢰성을 높일 수 있고, 제조비용을 절감토록 하는 칩 저항기 및 그 제조방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems, in detail a ceramic substrate; An adhesive layer formed on an upper surface of the ceramic substrate; An upper electrode formed on the upper surface of the adhesive layer; An electrical characteristic layer which is a resistor printed on an upper surface of the substrate so as to be connected to the adhesive layer and the upper electrode; And a protective layer formed on the upper side of the electrical characteristic layer, and in particular, by including an adhesive layer made of glass and metal oxide between the ceramic substrate and the upper electrode to prevent separation of electrodes, thereby increasing reliability of the product. It is an object of the present invention to provide a chip resistor and a method of manufacturing the same to reduce the manufacturing cost.

상기의 목적을 달성하기 위한 본 발명의 칩 저항기는 세라믹 기판; 상기 세라믹 기판의 상부면에 형성되는 접착층; 상기 접착층의 상부면에 형성되는 상부전극; 상기 접착층 및 상부전극에 접속하도록 기판의 상부면에 인쇄되는 저항체인 전기특성층; 및 상기 전기특성층의 상측으로 형성되는 보호층을 포함한다. Chip resistor of the present invention for achieving the above object is a ceramic substrate; An adhesive layer formed on an upper surface of the ceramic substrate; An upper electrode formed on the upper surface of the adhesive layer; An electrical characteristic layer which is a resistor printed on an upper surface of the substrate so as to be connected to the adhesive layer and the upper electrode; And a protective layer formed on the electrical characteristic layer.

여기에서 상기 상부전극은 Cu로 구성될 수 있다.Here, the upper electrode may be made of Cu.

여기에서 상기 접착층은 글라스 페이스트 및 금속 산화물 페이스트의 혼합 페이스트로 이루어질 수 있다.The adhesive layer may be formed of a mixed paste of a glass paste and a metal oxide paste.

여기에서 상기 혼합 페이스트는 B2O3, SiO2, LiO2, CaO 및 BaO를 포함할 수 있다.Here, the mixed paste may include B 2 O 3 , SiO 2 , LiO 2 , CaO, and BaO.

여기에서 상기 전기특성층은 CuNi로 구성될 수 있다.Herein, the electrical characteristic layer may be made of CuNi.

한편, 상기의 목적을 달성하기 위한 본 발명의 칩 저항기의 제조방법은 기판을 마련하는 단계; 상기 기판의 상부면에 칩 저항기의 규격에 맞추어 1차적으로 접착층, 2차적으로 상부전극을 배열하여 스크린 인쇄 및 소성하는 단계; 상기 접착층 및 상부전극과 접속하도록 상기 기판의 상부면에 저항체인 전기특성층을 인쇄 및 소성하는 단계; 및 상기 전기특성층을 보호토록 그 상측으로 적어도 1층 이상의 보호층을 인쇄 및 소성하는 단계를 포함한다. On the other hand, the method of manufacturing a chip resistor of the present invention for achieving the above object comprises the steps of preparing a substrate; Screen printing and firing by first arranging an adhesive layer and a second upper electrode in accordance with a specification of a chip resistor on an upper surface of the substrate; Printing and firing a resistive electrical characteristic layer on an upper surface of the substrate to be in contact with the adhesive layer and the upper electrode; And printing and firing at least one protective layer over the protective layer to protect the electrical characteristic layer.

여기에서 상기 상부전극은 Cu로 구성될 수 있다.Here, the upper electrode may be made of Cu.

여기에서 상기 접착층은 글라스 페이스트 및 금속 산화물 페이스트의 혼합 페이스트로 이루어질 수 있다.The adhesive layer may be formed of a mixed paste of a glass paste and a metal oxide paste.

여기에서 상기 혼합 페이스트는 B2O3, SiO2, LiO2, CaO 및 BaO를 포함할 수 있다.Here, the mixed paste may include B 2 O 3 , SiO 2 , LiO 2 , CaO, and BaO.

여기에서 상기 전기특성층은 CuNi로 구성될 수 있다.
Herein, the electrical characteristic layer may be made of CuNi.

본 발명에 의하여 제공되는 칩 저항기 및 그의 제조방법에 의하면 접착층을 구성요소로 취함으로써 전극과 기판 간의 접착성이 향상되어 완성된 제품의 신뢰도가 현저히 향상된다는 효과가 있다.
According to the chip resistor and the manufacturing method thereof provided by the present invention, the adhesive layer between the electrode and the substrate is improved by taking the adhesive layer as a component, thereby improving the reliability of the finished product.

도 1은 종래 방식의 칩 저항기의 단면도이다.
도 2는 본 발명에 의한 접착층을 갖는 칩 저항기의 단면도이다.1 is a cross-sectional view of a conventional chip resistor.
2 is a cross-sectional view of a chip resistor having an adhesive layer according to the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail so that those skilled in the art may easily implement the present invention.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims should not be limited to the usual or dictionary meanings, and the inventors will be required to properly define the concepts of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that it can.

따라서, 본 명세서에 기재된 실시예의 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
Therefore, the configuration of the embodiments described herein is only one of the most preferred embodiments of the present invention and does not represent all of the technical idea of the present invention, various equivalents and modifications that can replace them at the time of the present application It should be understood that there may be

이하에서 본 발명을 도면에 의하여 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

도 2는 본 발명에 의한 칩 저항기의 단면도를 나타낸 것이다. 본 발명의 칩 저항기는 세라믹 기판(10); 상기 세라믹 기판(10)의 상부면에 형성되는 접착층(20); 상기 접착층(20)의 상부면에 형성되는 상부전극(30); 상기 접착층(20) 및 상부전극(30)에 접속하도록 기판의 상부면에 인쇄되는 저항체인 전기특성층(40); 및 상기 전기특성층(40)의 상측으로 형성되는 보호층(50)을 포함한다. Figure 2 shows a cross-sectional view of the chip resistor according to the present invention. The chip resistor of the present invention comprises a ceramic substrate (10); An adhesive layer 20 formed on an upper surface of the ceramic substrate 10; An upper electrode 30 formed on an upper surface of the adhesive layer 20; An electrical characteristic layer 40 which is a resistor printed on the upper surface of the substrate so as to be connected to the adhesive layer 20 and the upper electrode 30; And a protective layer 50 formed above the electrical characteristic layer 40.

상기 세라믹 기판(10)의 상부에 형성된 접착층(20), 상부전극(30), 전기특성층(40) 및 보호층(50)은 통상의 스크린 인쇄공법으로 형성되고, 보호층(50)을 제외하고 모두 850~950℃에서 소성하는 공정에 의하여 형성된다. 보호층(50)은 200~220℃에서 경화 처리된다.The adhesive layer 20, the upper electrode 30, the electrical characteristic layer 40, and the protective layer 50 formed on the ceramic substrate 10 are formed by a conventional screen printing method, except for the protective layer 50. And all are formed by the process of baking at 850-950 degreeC. The protective layer 50 is hardened at 200-220 degreeC.

상기 세라믹 기판(10)은 절연특성을 갖는 것이라면 제한이 없으나, 특히 Al2O3를 포함하여 이루어지는 것이 바람직하다.The ceramic substrate 10 is not limited as long as it has insulating properties, but it is particularly preferable to include Al 2 O 3 .

상기 세라믹 기판(10)은, 먼저 세라믹 분말, 바인더 및 기타 용재들을 혼합한 슬러리를 제조한 후, 이 슬러리를 형성기(코터:coater)를 사용하여 원하는 두께(예를 들면, 약 50㎛~200㎛)의 성형 시트로 제작한다. 이어 상기 성형 시트를 스릿팅(slitting)하고, 펀칭(punching)하여 낱장의 형태로 제작한 후 소성공정을 거쳐 기판으로 제조하게 된다.The ceramic substrate 10 is prepared by first preparing a slurry in which ceramic powder, a binder, and other solvents are mixed, and then forming the slurry using a coater (coater) to a desired thickness (for example, about 50 μm to 200 μm). ) To a molded sheet. Subsequently, the molded sheet is slitting, punched, manufactured in the form of a sheet, and then manufactured through a sintering process into a substrate.

상기 상부전극(30)은 70중량% 이상의 Cu를 포함하는 것이 바람직하다.The upper electrode 30 preferably contains at least 70% by weight of Cu.

상기 접착층(20)은 상기 세라믹 기판(10)과 상부전극(30)의 사이에 도입되는데, 세라믹 기판(10)의 상면에 3~5㎛ 스크린 인쇄하고 850~950℃에서 소성하는 과정에 의하여 형성된다. The adhesive layer 20 is introduced between the ceramic substrate 10 and the upper electrode 30. The adhesive layer 20 is formed by a process of screen printing 3 to 5 μm on the upper surface of the ceramic substrate 10 and baking at 850 to 950 ° C. do.

여기에서 접착층(20)은 글라스 페이스트 및 금속 산화물 페이스트의 혼합 페이스트로 이루어질 수 있는데, 상기 혼합 페이스트는 B2O3, SiO2, LiO2, CaO 및 BaO를 포함할 수 있고, 각각 전체 중량 중 B2O3은 20~40중량%, SiO2은 10~30중량%, LiO2, CaO, BaO은 각각 10 중량% 이하인 것이 바람직하다. 상기 범위를 벗어나는 경우에는 접착성이 좋지 않아 제품의 신뢰도가 떨어진다는 문제가 있기 때문이다.The adhesive layer 20 may be formed of a mixed paste of a glass paste and a metal oxide paste, which may include B 2 O 3 , SiO 2 , LiO 2 , CaO, and BaO, and each of the total weight of B 2 O 3 is 20 ~ 40%, SiO 2 by weight is preferably from 10 to 30 wt%, LiO 2, CaO, BaO is preferably 10 wt% or less, respectively. If the range is out of the above range because the adhesion is not good because there is a problem that the reliability of the product.

한편, 상기 전기특성층(40)을 형성하는데 있어서, 금속 저항 재료가 사용되는데, 금속 저항 재료는 크게 구리계, 니켈계, 철계, 금속박막으로 나뉘며, 구리계는 다시 구리-니켈 합금과 구리-망간-니켈 합금으로 나뉘는데, 구리-니켈 합금은 니켈 함유량이 45% 이하인 합금이 저항 재료로 이용되며, 구리-망간-니켈 합금은 상온 부근의 온도 계수가 가까우며 구리에 대한 연기전력이 작은 특징이 있어 이러한 점을 이용하고자 하는 때에 사용한다. 니켈계의 순 니켈은 내식?내열성이 뛰어나며, 저저항이지만 저항 온도 계수가 크고, 니켈-크롬 합금은 체적 저항률이 높고 고저항 재료로 사용된다. 철계의 철-크롬 합금은 내열성이 뛰어나고 체적 저항률이 높아서 대전류 제어 용도로 사용되며, 금속박막은 애자(碍子)나 세라믹 등의 절연물 표면에 1㎛이하의 금속 박막을 형성한 것으로서, 주로 Pt, PtIr, NiCr, FeCr 등의 재료가 이용되고 있다.Meanwhile, in forming the electrical characteristic layer 40, a metal resistance material is used, and the metal resistance material is largely divided into copper, nickel, iron, and metal thin films, and the copper is again a copper-nickel alloy and a copper- It is divided into manganese-nickel alloy. Copper-nickel alloy is used as the resistive material with nickel content of 45% or less, and copper-manganese-nickel alloy has a characteristic of near-temperature temperature and low smoke power to copper. Use it when you want to use this point. Nickel-based pure nickel has excellent corrosion resistance and heat resistance, and has low resistance but high resistance temperature coefficient. Nickel-chromium alloy has high volume resistivity and is used as a high resistance material. Iron-based iron-chromium alloys are used for high current control because of their excellent heat resistance and high volume resistivity.The metal thin film is formed by forming a metal thin film of 1 μm or less on the surface of an insulator, ceramic, etc., mainly Pt, PtIr. , NiCr, FeCr and the like are used.

본 발명에 있어서 상기 전기 특성층은 특히 CuNi인 것이 바람직하다.In the present invention, the electrical property layer is particularly preferably CuNi.

이때, 상기 전기특성층(40) 즉, 저항체는 실질적으로 칩 저항기의 저항특성을 결정하므로, 그 두께와 인쇄된 길이 및 폭이 중요하며, 제조공정시 전기특성층(40)을 인쇄한 후, 별도의 트리밍공정(trimming) 작업을 거쳐서 전기특성층(40)을 일부 절개하여 칩 저항기의 저항값을 조정할 수도 있다.
At this time, since the electrical characteristic layer 40, that is, the resistor substantially determines the resistance characteristics of the chip resistor, the thickness and the printed length and width are important, and after printing the electrical characteristic layer 40 in the manufacturing process, Through a separate trimming process, the electrical characteristic layer 40 may be partially cut to adjust the resistance value of the chip resistor.

이하, 본 발명에 의한 칩 저항기를 제조한 실시예는 다음과 같다.
Hereinafter, an embodiment of manufacturing a chip resistor according to the present invention is as follows.

칩 저항기의 제조Manufacture of Chip Resistors

실시예Example

알루미나 기판의 하부면에 하부전극을 형성하고, 상기 알루미나 기판을 뒤집어서 그 상부면에 칩 저항기의 규격에 맞추어 B2O3 40중량%, SiO2 25중량%, LiO2 10중량%, CaO 10중량%, BaO 10중량%의 혼합 페이스트를 스크린 인쇄하여 5㎛ 두께의 접착층을 형성하였다. A lower electrode is formed on the lower surface of the alumina substrate, the alumina substrate is inverted, and the upper surface of the alumina substrate is 40 wt% B 2 O 3 in accordance with the specification of the chip resistor, SiO 2 25 wt%, LiO 2 A mixed paste of 10% by weight, 10% by weight of CaO and 10% by weight of BaO was screen printed to form an adhesive layer having a thickness of 5 탆.

다음으로, 상기 접착층의 상부면에 Cu 페이스트를 스크린 인쇄하고 850~950℃에서 소성함으로써 Cu 상부전극층을 형성하고, 알루미나 기판의 상부면에 상기 접착층 및 상부전극층과 서로 접속하도록 CuNi 페이스트인 저항체를 두께 15㎛으로 인쇄한 후 850~950℃에서 소성함으로써 칩 저항기를 제조하였다.
Next, the Cu paste is screen-printed on the upper surface of the adhesive layer and baked at 850 to 950 ° C. to form a Cu upper electrode layer, and a resistance of CuNi paste is connected to the upper surface of the alumina substrate so as to be connected with the adhesive layer and the upper electrode layer. After printing at 15 μm, a chip resistor was prepared by baking at 850˜950 ° C.

본 발명에 의해 제조된 칩 저항기(실시예)는 접착층이 존재하더라도 초저저항성을 구현하는데 문제가 되지 않았으며, 외부 자극에 대한 내구성이 강하여 전극이 분리되는 현상이 없었는바 제품의 신뢰성이 현저히 향상됨을 알 수 있었다.The chip resistor (example) manufactured by the present invention was not a problem to realize ultra low resistance even when the adhesive layer was present, and the durability of the external stimulus did not cause the electrode to be separated, thereby significantly improving the reliability of the product. Could know.

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 칩 저항기의 제조방법에 있어서,
기판을 마련하는 단계;
상기 기판의 상부면에 칩 저항기의 규격에 맞추어 1차적으로 접착층, 2차적으로 상부전극을 배열하여 스크린 인쇄 및 소성하는 단계;
상기 접착층 및 상부전극과 접속하도록 상기 기판의 상부면에 저항체인 전기특성층을 인쇄 및 소성하는 단계; 및
상기 전기특성층을 보호토록 그 상측으로 적어도 1층 이상의 보호층을 인쇄 및 소성하는 단계를 포함하는 칩 저항기의 제조방법.
In the method of manufacturing a chip resistor,
Providing a substrate;
Screen printing and firing by first arranging an adhesive layer and a second upper electrode in accordance with a specification of a chip resistor on an upper surface of the substrate;
Printing and firing a resistive electrical characteristic layer on an upper surface of the substrate to be in contact with the adhesive layer and the upper electrode; And
Printing and firing at least one protective layer over the electrical characteristic layer so as to protect the electrical characteristic layer.
제 6항에 있어서, 상기 상부전극은 Cu로 구성되는 칩 저항기의 제조방법.
The method of claim 6, wherein the upper electrode is made of Cu.
제 6항에 있어서,
상기 접착층은 글라스 페이스트 및 금속 산화물 페이스트의 혼합 페이스트로 이루어지는 칩 저항기의 제조방법.
The method according to claim 6,
And the adhesive layer comprises a mixed paste of glass paste and metal oxide paste.
제 8항에 있어서,
상기 혼합 페이스트는 B2O3, SiO2, LiO2, CaO 및 BaO를 포함하는 칩 저항기의 제조방법.
The method of claim 8,
The mixed paste is B 2 O 3 , SiO 2 , LiO 2 , CaO and BaO manufacturing method of a chip resistor.
제 6항에 있어서,
상기 전기특성층은 CuNi를 포함하는 칩 저항기의 제조방법.The method according to claim 6,
The electrical characteristic layer is a method of manufacturing a chip resistor containing CuNi.
KR1020100119722A 2010-11-29 2010-11-29 Chip resistor device and preparing method of the same KR101148259B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100119722A KR101148259B1 (en) 2010-11-29 2010-11-29 Chip resistor device and preparing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100119722A KR101148259B1 (en) 2010-11-29 2010-11-29 Chip resistor device and preparing method of the same

Publications (1)

Publication Number Publication Date
KR101148259B1 true KR101148259B1 (en) 2012-05-21

Family

ID=46272473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100119722A KR101148259B1 (en) 2010-11-29 2010-11-29 Chip resistor device and preparing method of the same

Country Status (1)

Country Link
KR (1) KR101148259B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769871B1 (en) * 2014-10-17 2017-08-21 랄렉 일렉트로닉 코포레이션 Resistor manufacturing method and the resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589718A (en) * 1991-01-16 1993-04-09 Sumitomo Metal Mining Co Ltd Conductor paste
JPH077803A (en) * 1993-06-18 1995-01-10 Hitachi Ltd Structure of car body
JP2003297601A (en) * 2002-04-03 2003-10-17 Sanyo Electric Co Ltd Chip resistor, circuit device having mounted chip resistor, and hybrid integrated circuit device
JP2010114167A (en) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd Low-resistive chip resistor, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589718A (en) * 1991-01-16 1993-04-09 Sumitomo Metal Mining Co Ltd Conductor paste
JPH077803A (en) * 1993-06-18 1995-01-10 Hitachi Ltd Structure of car body
JP2003297601A (en) * 2002-04-03 2003-10-17 Sanyo Electric Co Ltd Chip resistor, circuit device having mounted chip resistor, and hybrid integrated circuit device
JP2010114167A (en) * 2008-11-04 2010-05-20 Sumitomo Metal Mining Co Ltd Low-resistive chip resistor, and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769871B1 (en) * 2014-10-17 2017-08-21 랄렉 일렉트로닉 코포레이션 Resistor manufacturing method and the resistor

Similar Documents

Publication Publication Date Title
KR101892750B1 (en) chip resistor and fabricating method thereof
CN106960708B (en) Chip resistor element and forming method thereof
JP4796815B2 (en) Ultra-small chip resistor and resistor paste for ultra-small chip resistor.
JPS62265796A (en) Ceramic multilayer interconnection board and manufacture of the same
JP3532926B2 (en) Resistance wiring board and method of manufacturing the same
WO2012114673A1 (en) Chip resistor and method of producing same
JP5668837B2 (en) Electronic component mounting structure
JP4431052B2 (en) Resistor manufacturing method
WO2011043233A1 (en) Chip fuse
US11136257B2 (en) Thick-film resistive element paste and use of thick-film resistive element paste in resistor
CN105869806B (en) High stability PTC temperature sensing subassembly
KR101148259B1 (en) Chip resistor device and preparing method of the same
KR100807217B1 (en) Ceramic component and Method for the same
JP2008182128A (en) Chip resistor
JP4397279B2 (en) Resistive composition and resistor using the same
JP2003068502A (en) Chip resistor
WO2013099297A1 (en) Laminate inductor
KR102021667B1 (en) Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
CN101295569B (en) Chip resistor and method for manufacturing the same
KR101941752B1 (en) Methods of Fabricating Chip Resistors Using Aluminum Terminal Electrodes
JP6828256B2 (en) NTC thermistor element
JP2816742B2 (en) Circuit board
WO2020170750A1 (en) Resistor
WO2023022092A1 (en) Resistive paste, chip resistor and glass particles
JP4257134B2 (en) Resistor composition and resistor using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8