KR101148099B1 - 탭 테이프 및 그 제조방법 - Google Patents

탭 테이프 및 그 제조방법 Download PDF

Info

Publication number
KR101148099B1
KR101148099B1 KR1020100096018A KR20100096018A KR101148099B1 KR 101148099 B1 KR101148099 B1 KR 101148099B1 KR 1020100096018 A KR1020100096018 A KR 1020100096018A KR 20100096018 A KR20100096018 A KR 20100096018A KR 101148099 B1 KR101148099 B1 KR 101148099B1
Authority
KR
South Korea
Prior art keywords
base film
area
exposed
pattern
circuit pattern
Prior art date
Application number
KR1020100096018A
Other languages
English (en)
Other versions
KR20120034449A (ko
Inventor
홍대기
구한모
임준영
박기태
조상기
유대성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100096018A priority Critical patent/KR101148099B1/ko
Priority to TW100120665A priority patent/TWI528474B/zh
Priority to JP2011155165A priority patent/JP5675521B2/ja
Priority to CN201610424643.8A priority patent/CN106098671A/zh
Priority to CN201110205218.7A priority patent/CN102446773B/zh
Priority to US13/188,882 priority patent/US9480152B2/en
Publication of KR20120034449A publication Critical patent/KR20120034449A/ko
Application granted granted Critical
Publication of KR101148099B1 publication Critical patent/KR101148099B1/ko
Priority to JP2013102793A priority patent/JP5770779B2/ja
Priority to US14/175,137 priority patent/US9648731B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탭 테이프 및 그 제조방법에 관한 것으로, 베이스필름 상에 입출력 단자패턴을 포함하는 회로패턴영역 형성공정과, 상기 베이스필름에 구비되는 스프로켓홀을 포함하는 이송영역에 베이스필름의 표면이 노출되는 노출영역 형성공정을포함하여 구성된다.
본 발명에 따르면, 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu 또는 금속패턴층이 존재하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 회로패턴이 형성된 이외의 영역의 베이스필름이 회로패턴이 형성된 부분 보다 상대적으로 얇게 에칭된 구조로 형성하여 회로패턴의 쇼트를 방지할 수 있는 신뢰성 있는 제품을 제공할 수 있게 된다.

Description

탭 테이프 및 그 제조방법{Carrier tape for TAB-package and Manufacturing method thereof}
본 발명은 탭 테이프 및 그 제조방법에 관한 것이다.
반도체 패키지에는 여러 형태가 존재하고 있으나, 특히 내부 접속 방식으로 이너 리드 본딩(Inner Lead Bonding; ILB) 기술을 사용하는 등 독자적인 실장 방식으로 진보하여 온 기술이 탭(TAB; Tape Automated Bonding) 기술이다. 탭 기술은 패키지 조립공정을 릴 대 릴(reel to reel)로 연속하여 제조하는 기술로서, 이 기술로서 제조된 패키지를 통상적으로 탭 패키지라고 한다.
도 1은 이러한 종래의 탭 패키지를 구현하는 탭 테이프의 실제 구현 이미지를 도시한 것이다.
도시된 것처럼, 탭 테이프는 스프로켓 홀(29)이 형성된 영역(S)의 표면이 도금처리된 금속도금층(S)이 표면에 노출된 구조를 구비하게 된다. 이는 절연필름상에 금속도금을 수행하여 회로패턴을 구현하는 공정에서 필연적으로 Cu 또는 Cu+Sn 등의 금속층을 처리하게 되며, 회로패턴의 구현 후, 스프로켓 홀의 주변부에는 Cu 금속층이 형성되는 구조로 금속층의 노출되게 된다.
그러나 상술한 구조의 탭 패키지를 구성하는 탭 테이프는 베이스 필름의 한쪽면에 형성되는 도전성 금속층(이를 테면, Cu 층, Cu+Sn 층)이 형성되므로, 디스플레이 장비 구동시 Cu 표면 또는 Sn표면의 스크레치가 필연적으로 발생하게 되며, 이로 인해 이물질이 발생하여 전이됨으로 인한 불량이 발생하기 쉬우며, 특히 패널과 드라이브 IC 어셈블리 시에 이러한 Cu 덩어리가 용출됨으로 인하여 패널 공정 생산성 저하 및 이물 불량증가로 인한 신뢰성이 떨어지게 되는 문제가 발생하였다.
본 발명은 상술한 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu 또는 금속패턴층이 존재하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 회로패턴이 형성된 이외의 영역의 베이스필름이 회로패턴이 형성된 부분 보다 상대적으로 얇게 에칭된 구조로 형성하여 회로패턴의 쇼트를 방지할 수 있는 신뢰성 있는 제품을 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서 본 발명은, 베이스필름 상에 입출력 단자패턴을 포함하는 회로패턴영역 형성공정과, 상기 베이스필름의 외측의 스프로켓홀을 포함하는 이송영역에 베이스필름의 표면이 노출되는 노출영역 형성공정을 포함하는 텝 테이프의 제조방법을 제공할 수 있도록 한다.
또한, 본 발명에 따른 제조공정 중, 상기 회로패턴영역 형성공정은, a1) 상기 베이스필름상에 시드금속층 또는 도전금속층을 적층하는 단계; a2) 상기 도전금속층을 선택적 에칭을 통해 회로패턴을 형성하는 단계;를 포함하여 이루어질 수 있다.
아울러, 상기 a2)단계 이후에, 상기 회로패턴이 형성된 이외의 영역에서 상기 베이스필름상의 시드금속층을 제거하는 a3)단계를 더 포함하여 구성될 수 있다.
또한, 상기 a3)단계는, 에칭액을 통해 시드금속층을 제거하는 단계로 구성되되, 상기 에칭액은 Ni 또는 Cr 성분을 용해시킬 수 있는 에칭액을 이용하여 구현될 수 있다.
상술한 제조공정에 있어서, 상기 회로패턴 및 노출영역의 형성공정은, 포토레지스트를 도포하는 단계; 회로패턴과 상기 이송영역에 선택적 제거영역 패턴을 구비한 포토마스크를 이용하여 노광 현상하여 상기 베이스필름의 표면이 노출되는 영역을 동시에 형성하는 공정으로 구현될 수 있다.
아울러, 상기 노출영역의 형성공정은, 상기 이송영역의 상기 스프로켓 홀 외부에 금속패턴을 구비하도록 상기 시드금속층과 도전금속층을 에칭하는 공정으로 구현될 수 있다.
상술한 제조공정에서는, 상기 회로패턴 및 노출영역의 형성공정 이후에, 상기 베이스필름의 노출되는 표면을 일부 에칭하는 에칭액 처리공정이 더 수행될 수 있다.
아울러, 상술한 제조공정에서의 상기 베이스필름은 폴리이미드필름를 적용할 수 있다.
또한, 본 발명에 따른 제조공정에서는 상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 형성하는 표면활성화공정을 더 포함하는 하여 구현될 수 있다.
상술한 제조공정에 따라 제조되는 텝테이프는 다음과 같은 구조로 구현될 수 있다.
즉, 베이스필름 상에 형성되는 입출력 단자패턴을 포함하는 회로패턴영역; 상기 베이스필름의 양측에 형성되는 스프로켓홀을 포함하는 이송영역을 구비하되, 상기 이송영역은 상기 베이스필름이 노출되는 노출영역을 포함하는 구조를 구비할 수 있다.
이 경우 상기 회로패턴영역에서 상기 베이스필름이 노출되는 영역의 두께 또는 상기 이송영역의 노출영역의 두께는, 상기 베이스필름이 노출되지 않는 영역의 두께 이하로 형성되도록 구현할 수 있다.
또한, 상기 회로패턴과 상기 베이스필름의 사이에 Ni 또는 Cr을 포함하는 시드금속층이 구비할 수 있다.
아울러, 상술한 본 발명에 따른 텝테이프는, 상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 더 구비할 수 있다.
본 발명에 따른 텝테이프에서의 상기 이송영역의 노출영역은, 상기 스프로켓 홀 외부영역에 형성되는 금속패턴을 더 포함하여 구성될 수 있다.
특히, 이러한 상기 금속도금층 패턴은, 상기 스프로켓 홀에 인접하는 구조로 형성되거나, 상기 스프로켓 홀에 이격되는 구조이거나, 상기 스프로켓 홀과 이격되는 라인(line) 구조의 금속패턴을 적어도 1 이상 포함하는 구조로 형성될 수 있다.
본 발명에 따르면, 드라이브 IC와 칩/드라이브 IC와 패널 간에 어셈블리 진행시 구동롤러에 의해 마찰이 발생하는 스프로켓 홀 부위에 Cu층 또는 금속층이 존재하지 않아 Cu 파티클 등의 이물이 발생하지 않으며, 이로 인해 신뢰성 있는 제품을 형성할 수 있는 효과가 있다.
또한, 베이스필름이 노출되는 부분이 두께가 노출되지 않는 부분의 두께보다 두꺼운 구조로 형성하여, 회로패턴의 단락의 위험을 제거하여 신뢰성 있는 텝테이프를 구현하는 효과도 있다.
도 1은 종래 기술에 따른 TAB 테이프 패키지를 도시한 개념도이다.
도 2a는 본 발명에 따른 TAB 테이프의 구성도를 도시한 것이다.
도 2b 및 도 2c는 본 발명에 따른 제조순서도 및 공정개념도를 도시한 것이다.
도 3a는 본 발명에 따른 TAB 테이프의 구조의 단면개념도를 도시한 것이다.
도 3b는 본 발명에 따른 TAB 테이프의 구조의 다른 실시예로서 단면개념도를 도시한 것이다.
도 4는 본 발명에 따른 TAB 테이프를 구성하는 이송영역의 확대도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다.
본 발명은 탭 테이프의 양측면에 형성되는 스프로켓 홀의 구비된 이송영역의 금속층을 선택적으로 식각 제거하여 베이스필름 영역이 노출되는 노출영역을 형성하여, 금속 파티클의 발생을 원천적으로 제거하여 제품의 신뢰성을 높이며, 회로패턴이 형성된 이외의 베이스필름을 에칭에 의해 일부 제거하여 회로패턴간 단락을 방지할 수 있는 텝테이프를 제공하는 것을 그 요지로 한다.
도 2a를 참조하면, 이는 본 발명에 따른 탭(TAB)테이프의 개략적인 구성을 도시한 것으로, TAB 테이프의 일반적인 구성을 도시한 것으로, 특히 스프로켓 홀(150)을 포함하는 이송영역(X)를 구비하는 것을 도시한 것이다. 또한, 본 발명에 따른 탭 테이프는 상술한 TCP 또는 COF의 어느 구조에서나 사용할 수 있으며, 특히 COF 패키지에서 사용되는 것을 바람직한 일례로 설명하기로 한다.
본 발명에 따른 탭 패키지를 구성하는 탭 테이프는 크게 출력 및 입력 회로패턴(130, 140)과, 이너리드 영역(120)으로 칩이 실장되는 영역, 그리고 추후 롤에 의해 이송이 되도록 스프로켓 홀(150)이 형성된 이송영역(X)를 포함하여 이루어진다.
본 발명에 따른 상기 이송영역(X)은 종래의 이송영역을 구성하는 층의 형성구조면에서 큰 차이가 있다. 본 발명에서는 이 이송영역 내에 베이스필름이 노출되는 구조, 즉, Cu 또는 Sn 등의 금속패턴층이 형성되지 않는 영역이 존재하도록 하여, 이물의 문제를 현저하게 감소시킬 수 있게되는 장점이 구현된다..
도 2b 및 도 2c는 본 발명에 따른 제조순서도 및 공정개념도를 도시한 것이다. 도시된 도면을 참조하면, 본 발명에 따른 텝테이프의 제조공정은 베이스필름 상에 입출력 단자패턴을 포함하는 회로패턴영역 형성공정과, 상기 베이스필름의 외측의 스프로켓홀을 포함하는 이송영역에 베이스필름의 표면이 노출되는 노출영역 형성공정을 포함하여 이루어진다.
1. 회로패턴 또는 이송영역의 노출영역 형성단계
구체적인 공정도를 참조하면, 우선, 베이스필름(110) 상에 시드금속층(111) 또는 도전금속층(112)를 형성한다. 물론 이 경우 기계적 펀칭 공정에 의해 스프라켓 홀(H)이 형성된 이송영역(X)까지 시드금속층(111) 또는 도전금속층(112)이 형성되게 된다(S 1단계). 이 경우 상기 베이스필름(110)은 폴리이미드 필름, 폴리이미드아미드필름, 폴리에스테르, 폴리페닐렌설파이드, 폴리에스테르이미드 및 액정 폴리머 등을 들 수가 있다. 특히, 본 발명에서는 절연 필름 기판으로써, 폴리이미드 필름을 사용하는 것이 바람직하다. 폴리이미드 필름과 같은 절연 필름은, 시드금속층을 형성할 때의 열로 인한 변형이 작고, 또한, 에칭시에 사용되는 에칭액이나, 세정시에 사용되는 알칼리 용액 등에 잘 침식되지 않도록 내산?내알칼리성을 가지며, 또한 시드금속층을 형성할 때의 가열로 변형되지 않을 정도의 내열성을 가지고 있다.
상기 시드금속층은 본 실시예에서는 베이스필름상에 형성된 구조로 설명하나, 이는 베이스필름과 도전금속층의 밀착성을 향상을 위한 것인바, 형성하지 않고 구현될 수도 있다. 이와 같은 시드금속층은, 폴리이미드 필름의 표면에 증착법, 스퍼터링법 등과 같은 건식 제막법을 사용하여 형성하는 것이 바람직하다. 상기 시드금속층은 도전금속층과 베이스필름과의 밀착성을 향상시킬 수 있는 작용을 한다.
아울러, 상기 도전금속층(112)의 상부면에는 포토레지스트(113)을 적층하고, 포토마스크(114)를 매개로 노광을 통해 회로패턴을 패터닝하는 공정이 수행된다(S 2단계). 특히, 이 경우 상기 이송영역에 해당하는 포토레지스트는 노광시 차광을 통해 도시된 것처럼 포토레지스트 현상시 감광패턴이 제거되도록 한다.(물론, 음성감광제를 사용하는 경우에는 반대로 노광이 이루어지게 함은 자명하다 할 것이다.) 후술하겠지만, 상기 이송영역(X)에 해당하는 부분에 금속패턴도금층을 형성하는 경우에는 일정한 패턴을 통해 감광패턴의 일부가 남겨질 수도 있다.
이후, S 3단계에서는 상기 도전금속층(112)을 패터닝된 포토레지스트(113)을 매개로 선택적으로 에칭하여 회로패턴을 구현하여 회로패턴영역을 형성하는 공정이 수행된다. 이 경우 도시된 도면에는 이송영역에 해당하는 도전금속층을 전부 제거하는 공정으로 소개되어 있으나, 후술하는 스프로켓 홀 주변에 소정의 금속패턴을 구현하는 경우에는 일정 부분의 금속패턴을 남기도록 선택적 에칭할 수 있음은 물론이다.
회로패턴을 형성하기 위한 에칭제는 주로 금속인 Cu 성분을 에칭하는 에칭액을 이용할 수 있으며, 일례로 염화 제2철을 주성분으로 하는 에칭액, 염화 제2구리를 주성분으로 하는 에칭액, 황산+과산화수소 등이 이용될 수 있다. 이러한 에칭액은 시드금속층의 일부분을 미세하게 에칭하는 기능을 수행하여, 추후 시드금속층을 제거하기 더욱 용이하게 하는 작용도 동시에 하게 된다.
2. 시드금속층의 제거단계
본 발명의 일 실시예와 같이, 시드금속층이 구비된 구조에서는 S 4단계에 도시된 것과 같이, 회로패턴이 형성된 부분 이외의 시드금속층을 제거하는 공정이 수행될 수 있다. 나아가 상기 이송영역(X)에는 시드금속층을 전부 제거하거나, 이송영역(X)에 금속패턴이 있는 경우에는 이 금속패턴 이외의 부분에서 시드금속층을 제거하여 베이스필름을 노출시킬 수 있도록 한다.
상기 시드금속층은 본 발명의 바람직한 일 실시예로는 Ni 또는 Cr을 포함하는 금속층으로 구현되는바, 이 두 가지 성분을 모두 제거할 수 있는 에칭액을 이용하여 에칭할 수 있도록 한다. 이러한 에칭액으로는 황산염산 혼합액이나, 과망간산칼륨?KOH 수용액, 중크롬산칼륨 수용액 및, 과망간산나트륨+NaOH 수용액을 순차로 적용할 수 있다.
3. 베이스필름의 에칭
상술한 공정에서 과망간산칼륨?KOH 수용액, 중크롬산칼륨 수용액 및, 과망간산나트륨+NaOH 수용액등의 에칭액을 조절하여 베이스필름을 일정부분 에칭하는 에칭공정이 수행될 수 있다. 상술한 에칭액은 일 실시예로서 적용한 것이며, 여기에 한정되는 것은 아니다.
즉, S 1~ S4 단계에서처럼, 상기 회로패턴 및 이송영역의 노출영역의 형성공정 이후에, 상기 베이스필름이 노출되는 표면을 에칭액에 처리하여 베이스필름 자체를 일부 제거할 수 있도록 한다. 즉, 회로패턴이 형성된 부분 이외의 베이스필름영역이 제거되게 되며, 이는 회로패턴이 형성된 부분의 베이스필름의 두께와 회로패턴이 형성되지 않는 부분의 베이스필름의 두께가 달라지게 된다. 구체적으로는 회로패턴이 없는 부분이 더욱 얇아져, 회로패턴의 단락을 막을 수 있게 되는 작용을 할 수 있게 된다.
물론, 본 발명에서의 시드층의 제거공정에서 사용되는 에칭액을 처리하는 경우에 동시에 적용될 수 있으나, 시드층이 없는 공정으로 진행하는 경우에는 별도로 상술한 에칭액등을 이용하여 베이스필름을 에칭하는 공정으로 진행시킬 수 있게 된다.
도 3a 및 도 3b는 상술한 공정을 수행한 결과물로서, 본 발명의 텝테이프의 구조를 단면개념도로 도시한 것이다.
즉, 본 발명에 따른 텝테이프는, 베이스필름(110) 상에 형성되는 입출력 단자패턴(112)을 포함하는 회로패턴영역과, 상기 베이스필름의 양측에 형성되는 스프로켓홀(H)을 포함하는 이송영역(X)을 구비하는 구조로 형성되되, 특히 상기 이송영역은 상기 베이스필름이 일정 부분 노출되는 노출영역을 포함하는 구조로 형성된다. 즉, 이송영역이 금속층으로 덮힌 구조가 아니라, 스프로켓홀 주면에 금속층이 없는 구조를 기본으로 하여 텝테이프의 이송작업시 금속이물질이 이탈하는 것을 방지할 수 있게 된다.
또한, 본 발명에 따른 텝테이프에서의 베이스필름(110)은 기본적으로 S 5단계에서 나타난 것과 같이 균일한 두께를 구비할 수 있으나, 베이스필름 자체를 에칭하는 공정이 추가되는 경우에는 회로패턴영역에서 상기 베이스필름이 노출되는 영역의 두께(B) 또는 상기 이송영역의 노출영역의 두께(C)는, 상기 베이스필름이 노출되지 않는 영역의 두께(A) 이하로 형성되게 된다.
또한, 상기 회로패턴(112)과 상기 베이스필름(110)의 사이에는 시드금속층(111)이 구비될 수 있으며, 상기 시드금속층은 구리, 니켈, 크롬, 몰리브덴, 텅스텐, 실리콘, 팔라듐, 티타늄, 바나듐, 철, 코발트, 망간알루미늄, 아연, 주석 및 탄탈 등을 들 수가 있다. 이들 금속은 단독으로 또는 조합하여 사용할 수 있다. 이들 금속 중에서도 니켈, 크롬 또는 이들의 합금을 사용하여 형성하는 것이 바람직하다.
아울러, 상기 회로패턴(112)의 표면에는 표면활성화공정을 통해 상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층(미도시)을 더 구비할 수 있다.
또한, 도 3b에 도시한 것과 같이, 이송영역(X)에 일정한 금속패턴(170)을 형성하는 구조로 구현하는 경우에는, 스프로켓홀(H) 외각에 금속패턴(170)이 구비도고, 이 금속패턴(170)이 형성된 부분 이외의 이송영역의 노출되는 베이스필름의 두께(C) 역시 상술한 것처럼 노출되지 않는 부분보다 얇아지게 된다.
도 4는 상술한 본 발명에 따른 이송영역(X)를 구현하는 실시예를 설명한 개념도이다.
(a)에 도시된 구조를 참조하면, 이는 본 발명에 따른 이송영역(X)은 베이스필름이 노출되는 노출영역(160)과 일정한 간격으로 형성되는 스프로켓 홀(150)을 포함하고 있다. 그리고 상기 스프로켓 홀과 이격되는 일정 거리에 도금라인(170)이 적어도 1 이상 형성되는 구조로 구현할 수 있다. 즉 스프로켓 홀 주변에 금속도금층 패턴을 형성시킬 수 있으며, 본 실시예에서는 이 '금속패턴'이 도금라인(170)의 구조로 형성된 것을 예시한 것이다.
(b)를 스프로켓 홀 주변 영역에 '금속패턴'으로 스프로켓 홀을 둘러싸는 구조(171)가 형성된 구조를 도시한 것이다. 도시된 구조에서는 규칙적으로 스프로켓홀(150)의 주위 전체를 둘러싸는 구조를 예시하였으나, 상기 스프로켓 홀의 주변 부의 적어도 하나 이상에만 이러한 구조를 형성하는 것도 가능함은 물론이다.
즉, 본 발명에 따른 '금속패턴'은 상기 스프로켓 홀 외부영역에 형성되는 금속패턴을 형성하되, 스프로켓 홀에 인접하거나 이격되는 형태의 패턴구조를 모두 포함하는 개념이다. 즉, 기존의 이송영역 전체에 형성되는 금속층을 선택적으로 제거하고, 베이스필름의 이송작업시 롤에 감기는 기계적 강도를 확보하기 위한 '금속패턴'을 제외하고는 모두 베이스필름이 노출되도록 제거되는 노출영역을 확보하는 것을 그 요지로 하며, 이러한 노출영역의 형성패턴의 변경은 본 발명의 요지에 포함됨은 자명하다 할 것이다.
(c)에 도시된 것은 상술한 '금속도금층 패턴'을 스프로켓 홀 외부에 인접하는 도금라인(172)으로 형성한 예를 도시한 것이다. 물론, (d)에 도시된 것처럼, 상기 이송영역의 금속층을 모두 제거하여 이송영역 전체를 노출영역으로 형성하는 것도 가능하며, 이는 베이스 필름의 두께를 조절하여 기계적 강도를 확보할 수 있게 된다.
도 5는 본 발명에 따른 제조공정에 의한 이송영역의 실제 생산 제품의 이미지를 도시한 것이다.
(a)는 이송영역(X1)에 Cu 또는 Cu+Sn 층이 그대로 형성된 종래의 탭 테이프 이미지를 실사로 나타낸 것이며, 그 우측에 제시한 것은 스프라켓 홀 주변에 이물이 발생하는 정도가 많은 것을 도시한 것이다.
(b)는 본 발명에 따른 이송영역(X2)에 노출영역을 형성하고, 도금라인으로 구성되는 금속도금층 패턴이 형성된 구조를 도시한 것으로, 우측에 보이는 스프로켓 홀 주변의 확대 이미지를 통해 확인할 수 있듯이, Sn 등의 금속 이물이 거의 발생하지 않음을 확인할 수 있다.
(c)는 본 발명에 따른 이송영역(X3)에 노출영역을 형성하고, 스프로켓 홀과 인접하는 주변부에 금속도금층 패턴을 형성한 구조를 도시한 것으로, 우측에 우측에 보이는 스프로켓 홀 주변의 확대 이미지를 통해 확인할 수 있듯이, 역시 Sn 등의 금속 이물이 거의 발생하지 않음을 확인할 수 있다.
(d)는 본 발명에 따른 이송영역(X4)의 금속층을 전체적으로 제거한 구조를 도시한 것으로, Sn 등의 이물이 거의 발생하지 않음을 알 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 베이스필름
120: 이너리드영역
130, 140: 출력 및 입력회로패턴
150, H: 스프로켓홀
160: 노출영역
170: 금속패턴

Claims (17)

  1. 베이스필름 상에 입출력 단자패턴을 포함하는 회로패턴영역 형성공정;
    상기 베이스필름에 구비되는 스프로켓홀을 포함하는 이송영역에 베이스필름의 표면이 노출되는 노출영역 형성공정;
    상기 베이스필름의 노출된 표면을 일부 에칭하여, 상기 회로패턴영역에서 상기 베이스필름이 노출되는 영역의 두께 또는 상기 이송영역의 노출영역 두께를 상기 베이스필름이 노출되지 않는 영역의 두께 이하로 형성하는 에칭액 처리공정; 을 포함하는 탭 테이프의 제조방법.
  2. 청구항 1에 있어서,
    상기 회로패턴영역 형성공정은,
    a1) 상기 베이스필름상에 시드금속층 또는 도전금속층을 적층하는 단계;
    a2) 상기 도전금속층을 선택적 에칭을 통해 회로패턴을 형성하는 단계;
    를 포함하여 이루어지는 탭 테이프의 제조방법.
  3. 청구항 2에 있어서,
    상기 a2)단계 이후에,
    상기 회로패턴이 형성된 이외의 영역에서 상기 베이스필름상의 시드금속층을 제거하는 a3)단계를 더 포함하는 탭 테이프의 제조방법.
  4. 청구항 3에 있어서,
    상기 a3)단계는,
    에칭액을 통해 상기 시드금속층을 제거하는 단계인 텝 테이프의 제조방법.
  5. 청구항 3에 있어서,
    상기 회로패턴영역 및 노출영역을 형성하는 공정은,
    포토레지스트를 도포하고, 상기 회로패턴과 상기 이송영역에 선택적 제거영역 패턴을 구비한 포토마스크를 이용하여 노광 현상하여,
    상기 베이스필름의 표면이 노출되는 영역을 동시에 형성하는 공정으로 구현되는 탭 테이프의 제조방법.
  6. 청구항 5에 있어서,
    상기 노출영역의 형성공정은,
    상기 이송영역의 상기 스프로켓 홀 외부에 금속패턴을 구비하도록 상기 시드금속층과 도전금속층을 에칭하는 공정으로 구현되는 탭 테이프의 제조방법.
  7. 삭제
  8. 청구항 1 내지 6 중 어느 한 항에 있어서,
    상기 베이스필름은 폴리이미드필름인 탭 테이프의 제조방법.
  9. 청구항 8에 있어서,
    상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 형성하는 표면활성화공정을 더 포함하는 하는 탭 테이프의 제조방법.
  10. 베이스필름 상에 형성되는 입출력 단자패턴을 포함하는 회로패턴영역;
    상기 베이스필름의 양측에 형성되는 스프로켓홀을 포함하는 이송영역;을 구비하되,
    상기 이송영역은 상기 베이스필름이 노출되는 노출영역을 포함하고,
    상기 회로패턴영역에서 상기 베이스필름이 노출되는 영역의 두께 또는 상기 이송영역의 노출영역의 두께는, 상기 베이스필름이 노출되지 않은 영역의 두께 이하로 형성되는 탭 테이프.
  11. 삭제
  12. 청구항 10에 있어서,
    상기 회로패턴과 상기 베이스필름의 사이에 Ni 또는 Cr을 포함하는 시드금속층이 구비되는 탭 테이프.
  13. 청구항 12에 있어서,
    상기 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 더 포함하는 하는 탭 테이프.
  14. 청구항 10, 12 또는 13 중 어느 한 항에 있어서,
    상기 이송영역에 구비되는 노출영역은,
    상기 스프로켓 홀 외부영역에 형성되는 금속패턴을 더 포함하는 탭 테이프.
  15. 청구항 14에 있어서,
    상기 금속패턴은,
    상기 스프로켓 홀에 인접하는 구조로 형성되는 금속패턴영역인 탭 테이프.
  16. 청구항 14에 있어서,
    상기 금속패턴은,
    상기 스프로켓 홀과 이격되는 구조의 금속패턴영역인 탭 테이프.
  17. 청구항 14에 있어서,
    상기 금속패턴은,
    상기 스프로켓 홀과 이격되는 라인(line) 구조를 적어도 1 이상 포함하여 형성되는 탭 테이프.
KR1020100096018A 2010-10-01 2010-10-01 탭 테이프 및 그 제조방법 KR101148099B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020100096018A KR101148099B1 (ko) 2010-10-01 2010-10-01 탭 테이프 및 그 제조방법
TW100120665A TWI528474B (zh) 2010-10-01 2011-06-14 用於捲帶式自動接合封裝之承載帶及其製造方法
JP2011155165A JP5675521B2 (ja) 2010-10-01 2011-07-13 タブテープおよびその製造方法
CN201610424643.8A CN106098671A (zh) 2010-10-01 2011-07-14 用于tab封装的承载带及其制造方法
CN201110205218.7A CN102446773B (zh) 2010-10-01 2011-07-14 用于tab封装的承载带及其制造方法
US13/188,882 US9480152B2 (en) 2010-10-01 2011-07-22 Carrier tape for tab-package and manufacturing method thereof
JP2013102793A JP5770779B2 (ja) 2010-10-01 2013-05-15 タブテープ
US14/175,137 US9648731B2 (en) 2010-10-01 2014-02-07 Carrier tape for tab-package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096018A KR101148099B1 (ko) 2010-10-01 2010-10-01 탭 테이프 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120034449A KR20120034449A (ko) 2012-04-12
KR101148099B1 true KR101148099B1 (ko) 2012-05-23

Family

ID=46009163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096018A KR101148099B1 (ko) 2010-10-01 2010-10-01 탭 테이프 및 그 제조방법

Country Status (5)

Country Link
US (2) US9480152B2 (ko)
JP (2) JP5675521B2 (ko)
KR (1) KR101148099B1 (ko)
CN (2) CN106098671A (ko)
TW (1) TWI528474B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259844B1 (ko) * 2011-01-31 2013-05-03 엘지이노텍 주식회사 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR20140035701A (ko) * 2012-09-14 2014-03-24 삼성전기주식회사 금 박막 형성 방법 및 인쇄회로기판
KR102042872B1 (ko) 2015-07-28 2019-11-08 주식회사 엘지화학 포토마스크, 상기 포토마스크를 포함하는 적층체, 상기 포토마스크의 제조방법 및 상기 포토마스크를 이용하는 패턴형성방법
US9698040B2 (en) 2015-10-29 2017-07-04 Stmicroelectronics (Malta) Ltd Semiconductor device carrier tape with image sensor detectable dimples
CN110581062A (zh) * 2019-09-25 2019-12-17 江苏上达电子有限公司 一种改善卷边残铜的封装基板制造方法
CN110844324A (zh) * 2019-11-15 2020-02-28 东莞市航达电子有限公司 一种fpc载带

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054883A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 칩 온 필름 및 그 제조방법
KR20030077408A (ko) * 2002-03-25 2003-10-01 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
KR20040058061A (ko) * 2002-12-26 2004-07-03 미쓰이 긴조꾸 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265852A (ja) * 1985-05-20 1986-11-25 Nec Corp キヤリア・テ−プ
JPH0370150A (ja) * 1989-08-09 1991-03-26 Mitsubishi Electric Corp キャリアテープ及びこれを用いた半導体装置の製造方法
US5288950A (en) * 1991-02-15 1994-02-22 Sumitomo Metal Mining Company Limited Flexible wiring board and method of preparing the same
US5345039A (en) * 1992-08-06 1994-09-06 Minnesota Mining And Manufacturing Company Film carrier
KR0157905B1 (ko) 1995-10-19 1998-12-01 문정환 반도체 장치
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Cofフィルムキャリアテープ及びその製造方法
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP2004259774A (ja) * 2003-02-24 2004-09-16 Sumitomo Metal Mining Co Ltd Icパッケージ用回路基板の製造方法
JP3877313B2 (ja) * 2003-03-18 2007-02-07 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP3734481B2 (ja) 2003-05-08 2006-01-11 日東電工株式会社 Tab用テープキャリアの製造方法
JP4359113B2 (ja) * 2003-10-10 2009-11-04 日立電線株式会社 配線基板の製造方法及び配線基板
JP2005217307A (ja) * 2004-01-30 2005-08-11 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法
JP3886513B2 (ja) * 2004-02-02 2007-02-28 松下電器産業株式会社 フィルム基板およびその製造方法
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP2006120867A (ja) * 2004-10-21 2006-05-11 Nitto Denko Corp 配線回路基板の製造方法
JP2007134658A (ja) 2005-11-14 2007-05-31 Nitto Denko Corp 配線回路基板および配線回路基板を製造し電子部品を実装する方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Tab用テープキャリア
CN101136387A (zh) * 2006-08-29 2008-03-05 南茂科技股份有限公司 应用于封装的卷带结构
CN100574555C (zh) 2007-07-04 2009-12-23 富葵精密组件(深圳)有限公司 软性电路板基板
JP2009295957A (ja) 2007-12-27 2009-12-17 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054883A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 칩 온 필름 및 그 제조방법
KR20030077408A (ko) * 2002-03-25 2003-10-01 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
KR20040058061A (ko) * 2002-12-26 2004-07-03 미쓰이 긴조꾸 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법

Also Published As

Publication number Publication date
JP5675521B2 (ja) 2015-02-25
US20140151093A1 (en) 2014-06-05
TW201250879A (en) 2012-12-16
JP2013153230A (ja) 2013-08-08
US9480152B2 (en) 2016-10-25
US9648731B2 (en) 2017-05-09
JP5770779B2 (ja) 2015-08-26
TWI528474B (zh) 2016-04-01
CN102446773A (zh) 2012-05-09
KR20120034449A (ko) 2012-04-12
CN106098671A (zh) 2016-11-09
JP2012080078A (ja) 2012-04-19
CN102446773B (zh) 2016-08-17
US20120186862A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
KR101148099B1 (ko) 탭 테이프 및 그 제조방법
JP5782079B2 (ja) Tabテープ
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
TWI564978B (zh) 改善冠狀缺陷之線路結構及其製作方法
JP4695675B2 (ja) プリント配線基板の製造方法
WO2004003992A1 (ja) Cofフィルムキャリアテープ及びその製造方法
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
CN101610644B (zh) 线路基板的表面电镀工艺
JP4618006B2 (ja) 半導体実装用テープキャリアテープの製造方法
JP2004281947A (ja) 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ
JP4178392B2 (ja) 電子部品実装用フィルムキャリアテープ
KR101331397B1 (ko) 탭 테이프 및 그 제조방법
TWM493843U (zh) 軟性覆銅層基板
KR101647199B1 (ko) 플렉시블한 구리-클래드 기판
JP2023094987A (ja) 配線回路基板およびその製造方法
JP2004228108A (ja) 積層箔
JP2004253728A (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2009004530A (ja) Tabテープの製造方法、及びtabテープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 8