KR101145332B1 - 스위칭 장치 및 이를 구비한 메모리 장치 - Google Patents

스위칭 장치 및 이를 구비한 메모리 장치 Download PDF

Info

Publication number
KR101145332B1
KR101145332B1 KR1020100091553A KR20100091553A KR101145332B1 KR 101145332 B1 KR101145332 B1 KR 101145332B1 KR 1020100091553 A KR1020100091553 A KR 1020100091553A KR 20100091553 A KR20100091553 A KR 20100091553A KR 101145332 B1 KR101145332 B1 KR 101145332B1
Authority
KR
South Korea
Prior art keywords
film
electrode
insulating
oxide film
dielectric constant
Prior art date
Application number
KR1020100091553A
Other languages
English (en)
Other versions
KR20120029635A (ko
Inventor
황윤택
이재연
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100091553A priority Critical patent/KR101145332B1/ko
Priority to US12/981,794 priority patent/US8513635B2/en
Priority to CN201110033520.9A priority patent/CN102412309B/zh
Publication of KR20120029635A publication Critical patent/KR20120029635A/ko
Application granted granted Critical
Publication of KR101145332B1 publication Critical patent/KR101145332B1/ko
Priority to US13/967,640 priority patent/US8847188B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

본 발명은 바이폴라 전류패스를 제공함과 동시에 고집적화가 용이한 스위칭 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 제1전극; 상기 제1전극 상에서 서로 다른 유전상수를 갖는 다수의 절연막들로 이루어진 바이폴라 터널링막; 및 상기 바이폴라 터널링막 상의 제2전극을 포함하는 스위칭 장치를 제공한다.

Description

스위칭 장치 및 이를 구비한 메모리 장치{SWITCHING DEVICE AND MEMORY DEVICE WITH THE SAME}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 바이폴라(Bipolar, 또는 양방향) 전류패스(current path)를 제공하는 스위칭 장치 및 이를 구비한 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치의 단위셀은 스위칭부(Switching part)와 정보를 저장하는 메모리부(memory part)가 결합된 1S-1M 구조로 구성된다. 일례로, 차세대 메모리 장치로 각광받고 있는 저항성 메모리 장치(Resistive Random Access Memory, ReRAM)의 경우에 트랜지스터 또는 다이오드를 사용하여 스위칭부를 구성하고, 메모리부로는 전이금속산화물과 같은 가변저항물질을 사용한다.
한편, 반도체 메모리 장치는 동작전압, 누설전류, 내구성(endurance), 속도등의 특성을 확보하기 위하여 바이폴라(Bipolar) 스위칭 방식을 사용한다. 예를 들어, 저항성 메모리 장치에서 바이폴라 스위칭 방식은 서로 상이한 극성의 전압을 이용하여 메모리부가 고저항 상태에서 저저항 상태로 변화하는 셋동작 및 저저항 상태에서 고저항 상태로 변화하는 리셋동작을 수행하는 것을 의미한다. 반도체 메모리 장치가 상술한 바이폴라 스위칭 방식을 구현하기 위해서는 스위칭부가 바이폴라 전류패스를 제공하는 장치로 구성되어야 한다.
하지만, 종래기술에서 스위칭부로 사용되는 다이오드는 유니폴라(Unipolar, 또는 단방향) 전류패스를 제공하는 장치로 매우 낮은 역방향전류(reverse current)를 갖기 때문에 안정적인 바이폴라 스위칭 특성을 구현할 수 없다는 문제점이 있다. 그리고, 트랜지스터는 바이폴라 전류패스를 제공하는 장치이지만, 반도체 메모리 장치의 집적도가 증가함에 따라 트랜지스터는 크기를 축소하기 어렵고, 크기를 축소시킬경우 동작특성이 급격히 열화되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 바이폴라 전류패스를 제공함과 동시에 고집적화가 용이한 스위칭 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 바이폴라 스위칭 방식으로 사용함과 동시에 고집적화가 용이한 반도체 메모리 장치를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 제1전극; 상기 제1전극 상에서 서로 다른 유전상수를 갖는 다수의 절연막들으로 이루어진 바이폴라 터널링막; 및 상기 바이폴라 터널링막 상의 제2전극을 포함하는 스위칭 장치를 제공한다.
상기 바이폴라 터널링막은 제1절연막, 제2절연막 및 제3절연막이 순차적으로 적층된 구조를 가질 수 있다. 상기 제1 및 제3절연막의 유전상수보다 상기 제2절연막의 유전상수가 더 클 수 있다. 상기 제1절연막 및 상기 제3절연막은 서로 동일한 물질로 구성될 수 있다. 상기 제2절연막의 두께보다 상기 제1 및 제3절연막의 두께가 더 클 수 있다. 상기 제1 내지 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다. 구체적으로, 상기 제1 및 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막 및 지르코늄산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고, 상기 제2절연막은 티타늄산화막 또는 탄탈륨산화막을 포함할 수 있다.
상기 바이폴라 터널링막은 제1절연막과 제2절연막이 순차적으로 적층된 구조를 가질 수 있다. 상기 제1절연막의 두께와 상기 제2절연막의 두께는 서로 다를 수 있다. 상기 제1 및 제2절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 서로 교차하는 복수개의 도전라인; 및 상기 복수개의 도전라인이 교차하는 교차점에서 상기 복수개의 도전라인 사이에 개재되고, 스위칭부와 메모리부가 직렬로 연결된 메모리셀을 포함하고, 상기 스위칭부는 제1전극, 상기 제1전극 상에서 서로 다른 유전상수를 갖는 다수의 절연막들로 이루어진 바이폴라 터널링막; 및 상기 바이폴라 터널링막 상의 제2전극을 포함하는 메모리 장치를 제공한다.
상기 메모리부는 상기 스위칭부에 연결된 제3전극; 상기 제3전극과 연결된 가변저항막; 및 상기 가변저항막과 연결된 제4전극을 포함할 수 있다. 상기 제3전극과 상기 제2전극은 서로 동일한 물질로 구성되어 서로를 공유할 수 있다. 상기 메모리부는 상기 제3전극과 상기 제4전극에 인가되는 전압 또는 전류에 의해 저항값이 변화하는 물질을 포함할 수 있다.
상기 바이폴라 터널링막은 제1절연막, 제2절연막 및 제3절연막이 순차적으로 적층된 구조를 가질 수 있다. 상기 제1 및 제3절연막의 유전상수보다 상기 제2절연막의 유전상수가 더 클 수 있다. 상기 제1절연막 및 상기 제3절연막은 서로 동일한 물질로 구성될 수 있다. 상기 제2절연막의 두께보다 상기 제1 및 제3절연막의 두께가 더 클 수 있다. 상기 제1 내지 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다. 구체적으로, 상기 제1 및 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막 및 지르코늄산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고, 상기 제2절연막은 티타늄산화막 또는 탄탈륨산화막을 포함할 수 있다.
상기 바이폴라 터널링막은 제1절연막과 제2절연막이 순차적으로 적층된 구조를 가질 수 있다. 상기 제1절연막의 두께와 상기 제2절연막의 두께는 서로 다를 수 있다. 상기 제1 및 제2절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명의 스위칭 장치는 바이폴라 전류패스를 제공함과 동시에 단순한 MIM 구조를 갖기 때문에 고집적화가 용이하다는 장점이 있다.
또한, 본 발명의 스위칭 장치는 서로 다른 유전상수를 갖는 다수의 절연막이 적층된 구조의 바이폴라 터널링막을 구비함으로써, 온전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 메모리 장치는 바이폴라 전류패스를 제공하고, 단순한 MIM 구조를 갖는 스위칭부를 구비함으로써, 바이폴라 스위칭 방식을 사용하여 안정적인 동작특성을 확보함과 동시에 고집적화된 메모리 장치를 구현할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 스위칭 장치를 도시한 단면도.
도 2는 본 발명의 제1실시예에 따라 형성된 스위칭 장치의 동작특성을 나타낸 전류-전압(I-V) 그래프.
도 3은 본 발명의 제2실시예에 따른 스위칭 장치를 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 스위칭 장치를 구비한 메모리 장치를 도시한 도면.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 바이폴라 스위칭(Bipolar switching) 방식을 사용함과 동시에 고집적화가 용이한 스위칭 장치 및 이를 구비한 반도체 메모리 장치를 제공한다. 이를 위해, 본 발명은 MIM(Metal-Insulator-Metal) 구조를 갖고, 다이렉트터널링(direct tunneling) 또는 F-N터널링(F-N tunnneling)을 이용하여 바이폴라 전류패스(Bipolar current path)를 제공하는 스위칭 장치 및 이를 구비한 반도체 메모리 장치를 제공한다.
도 1은 본 발명의 제1실시예에 따른 스위칭 장치를 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 스위칭 장치는 제1전극(11), 제1전극(11) 상에서 서로 다른 유전상수를 갖는 다수의 절연막들으로 이루어진 바이폴라 터널링막(12) 및 바이폴라 터널링막(12) 상의 제2전극(13)을 포함한다. 이때, 바이폴라 터널링막(12)은 제1전극(11)과 제2전극(13) 사이에 서로 다른 유전상수를 갖는 다수의 절연막들이 순차적으로 적층된 구조를 가질 수 있으며, 적층되는 절연막의 수는 전기적 특성에 따라 조절할 수 있다. 구체적으로, 본 발명의 제1실시예에 따른 바이폴라 터널링막(12)은 서로 다른 유전상수를 갖는 제1절연막(12A), 제2절연막(12B) 및 제3절연막(13C)이 순차적으로 적층된 구조를 가질 수 있다.
바이폴라 터널링막(12)은 제1 및 제2전극(11, 13)에 인가되는 바이어스에 의하여 양방향 전류패스를 제공하는 역할을 수행한다. 이때, 온전류(on current, 또는 동작전류)를 증가시킴과 동시에 오프전류(off current, 또는 누설전류)를 감소시키기 위하여 제1 및 제3절연막(12A, 12C)의 유전상수보다 제2절연막(12B)의 유전상수가 더 큰 것이 바람직하다. 이때, 상대적으로 작은 유전상수를 갖는 제1 및 제3절연막(12A, 12C)은 온전류를 향상시키는 역할을 수행하고, 이들보다 큰 유전상수를 갖는 제2절연막(12B)은 오프전류를 감소시키는 역할을 수행한다. 그리고, 제1 및 제3절연막(12A, 12C)은 서로 동일한 물질일 수 있다. 이는 양방향으로 균일한 전류패스를 제공하기 위함이다.
서로 다른 유전상수를 갖는 제1 내지 제3절연막(12A, 12B, 12C)으로 이루어진 바이폴라 터널링막(12)을 밴드다이어그램(band diagram) 측면에서 살펴보면, 제2절연막(12B)의 밴드갭(bandgap)보다 제1 및 제3절연막(12A, 12C)의 밴드갭이 더 큰 구조를 가질 수 있다.
바이폴라 터널링막(12)은 보다 효과적으로 온전류를 증가시킴과 동시에 오프전류를 감소시키기 위하여 제1 및 제3절연막(12A, 12C)의 두께보다 제2절연막(12B)의 두께가 더 작을 수 있다(T1, T3 > T2). 이때, 제1 및 제3절연막(12A, 12C)의 두께는 서로 동일할 수 있다(T1 = T3). 이는 양방향으로 균일한 바이폴라 전류패스를 제공하기 위함이다.
바이폴라 터널링막(12)은 다이렉트터널링(direct tunneling) 또는 F-N터널링(F-N tunnneling)을 이용하여 바이폴라 전류패스를 제공한다. 이때, 보다 효과적으로 온전류를 증가시킴과 동시에 오프전류를 감소시키기 위하여 제1전극(11)의 일함수(work function)와 제1절연막(12A)의 전자친화도(electron affinity) 사이의 차이 및 제2전극(13)의 일함수와 제3절연막(13C)의 전자친화도 사이의 차이가 0.1eV 내지 3eV 범위를 가질 수 있다. 참고로, 다이렉트터널링 및 F-N터널링에 의한 전류패스는 전극과 절연막 사이의 전위장벽(electric potential barrier)에 영향을 받는 것으로 알려져 있다.
바이폴라 터널링막(12)으로 적용할 수 있는 절연막으로는 실리콘질화막(Si3N4), 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2), 티타늄산화막(TiO2), 탄탈륨산화막(Ta2O5)등을 사용할 수 있다. 이때, 상술한 조건을 충족하기 위해서 제1 및 제3절연막(12A, 12C)은 실리콘질화막(Si3N4), 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 지르코늄산화막(ZrO2)으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있고, 제2절연막(12B)은 티타늄산화막(TiO2) 또는 탄탈륨산화막(Ta2O5)을 포함할 수 있다.
제1 및 제2전극(11, 13)은 금속성막을 포함할 수 있다. 일례로, 제1 및 제2전극(11, 13) 티타늄(Ti), 백금(Pt), 금(Au), 루테늄(Ru), 이리듐(Ir), 은(Ag), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 팔라듐(Pd) 및 텅스텐(W)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속막 또는 이들이 혼합된 금속합금(alloy)을 포함할 수 있다.
상술한 바와 같이, 본 발명의 제1실시예에 따른 스위칭 장치는 바이폴라 전류패스를 제공함과 동시에 단순한 MIM 구조를 갖기 때문에 고집적화가 용이하다. 또한, 바이폴라 터널링막이 서로 다른 유전상수를 갖는 다수의 절연막들이 적층된 구조를 가짐으로써, 온전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있다. 이하, 도 2를 참조하여 본 발명의 제1실시예에 따른 스위칭 장치의 동작특성 및 효과에 대하여 보다 구체적으로 설명한다.
도 2는 본 발명의 제1실시예에 따라 형성된 스위칭 장치의 동작특성을 나타낸 전류-전압(I-V) 그래프이다.
도 2에 도시된 '본 발명1'은 바이폴라 터널링막이 지르코늄산화막(20Å)/티타늄산화막(10Å)/지르코늄산화막(20Å) 순서로 적층된 구조를 갖는 경우를 나타낸 것이고, '본 발명2'는 바이폴라 터널링막이 지르코늄산화막(14Å)/티타늄산화막(7Å)/지르코늄산화막(14Å)이 순차적으로 적층된 구조를 갖는 경우를 나타낸 것이다. 그리고, '비교예'는 바이폴라 터널링막이 지르코늄산화막(30Å) 단일막으로 이루어진 경우를 나타낸 것이다.
도 2를 참조하여 '본 발명2'와 '비교예'를 살펴보면, 바이폴라 터널링막이 서로 유사한 두께를 갖는 경우에 본 발명과 같이 바이폴라 터널링막이 적층막으로 이루어진 경우에 단일막으로 이루어진 경우보다 온전류가 향상된 것을 확인할 수 있다.
다음으로, '본 발명1'과 '비교예'를 살펴보면, '본 발명1'의 바이폴라 터널링막의 두께가 '비교예'의 바이폴라 터널링막 두께보다 두껍지만 유사한 온전류를 갖는 것을 확인할 수 있다. 이는, 바이폴라 터널링막을 적층막으로 형성하는 것이 단일막으로 형성하는 것보다 온전류를 증가시키는 측면에서 보다 우수한 효과를 구현할 수 있음을 반증하는 것이라 할 수 있다.
여기서, 통상 MIM 구조에서 절연막의 두께가 증가할수록 온전류 및 오프전류가 감소한다. 즉, 오프전류를 감소시키기 위해서는 절연막의 두께를 증가시켜야 하지만, 절연막의 두께가 증가하면 온전류가 감소하는 트레이드오프(trade off) 관계가 성립된다. 하지만, 본 발명은 오프전류를 감소시키기 위하여 절연막 즉, 바이폴라 터널링막의 두께를 증가시키더라도 온전류가 감소하지 않는 것을 확인할 수 있다.
도 3은 본 발명의 제2실시예에 따른 스위칭 장치를 도시한 단면도이다. 이하에서는, 설명의 편의를 위하여 본 발명의 제1실시예와 동일한 구성에 대하여 동일한 도면부호를 사용하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 제2실시예에 따른 스위칭 장치는 제1전극(11), 제1전극(11) 상에서 서로 다른 유전상수를 갖는 다수의 절연막들으로 이루어진 바이폴라 터널링막(12) 및 바이폴라 터널링막(12) 상의 제2전극(13)을 포함한다. 이때, 본 발명의 제2실시예에 따른 바이폴라 터널링막(12)은 서로 다른 유전상수를 갖는 제1절연막(12A)과 제2절연막(12B)이 순차적으로 적층된 구조를 가질 수 있으며, 제1절연막(12A)의 유전상수보다 제2절연막(12B)의 유전상수가 더 클 수 있다.
바이폴라 터널링막(12)은 제1 및 제2전극(11, 13)에 인가되는 바이어스에 의하여 양방향 전류패스를 제공하는 역할을 수행한다. 제1절연막(12A)의 유전상수보다 제2절연막(12B)의 유전상수가 더 큰 경우에 상대적으로 작은 유전상수를 갖는 제1절연막(12A)은 온전류를 향상시키는 역할을 수행하고, 상대적으로 큰 유전상수를 갖는 제2절연막(12B)은 오프전류를 감소시키는 역할을 수행한다.
서로 다른 유전상수를 갖는 제1 및 제2절연막(12A, 12B)으로 이루어진 바이폴라 터널링막(12)을 밴드다이어그램(band diagram) 측면에서 살펴보면, 제2절연막(12B)의 밴드갭(bandgap)보다 제1절연막(12A)의 밴드갭이 더 큰 구조를 가질 수 있다.
바이폴라 터널링막(12)은 보다 효과적으로 온전류를 증가시킴과 동시에 오프전류를 감소시키기 위하여 제1절연막(12A)의 두께와 제2절연막(12B)의 두께가 서로 다를 수 있다. 일례로, 제1절연막(12A)의 유전상수보다 제2절연막(12B)의 유전상수가 더 큰 경우에 제1절연막(12A)의 두께보다 제2절연막(12B)의 두께가 더 작을 수 있다(T1 > T2).
바이폴라 터널링막(12)은 다이렉트터널링(direct tunneling) 또는 F-N터널링(F-N tunnneling)을 이용하여 바이폴라 전류패스를 제공한다. 이때, 보다 효과적으로 온전류를 증가시킴과 동시에 오프전류를 감소시키기 위하여 제1전극(11)의 일함수(work function)와 제1절연막(12A)의 전자친화도(electron affinity) 사이의 차이는 0.1eV 내지 3eV 범위를 가질 수 있다. 참고로, 다이렉트터널링 및 F-N터널링에 의한 전류패스는 전극과 절연막 사이의 전위장벽(electric potential barrier)에 영향을 받는 것으로 알려져 있다.
바이폴라 터널링막(12)으로 적용할 수 있는 절연막으로는 실리콘질화막(Si3N4), 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2), 티타늄산화막(TiO2), 탄탈륨산화막(Ta2O5)등을 사용할 수 있다. 이때, 상술한 조건을 충족하기 위해서 제1절연막(12A)은 실리콘질화막(Si3N4), 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 지르코늄산화막(ZrO2)으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있고, 제2절연막(12B)은 티타늄산화막(TiO2) 또는 탄탈륨산화막(Ta2O5)을 포함할 수 있다.
제1 및 제2전극(11, 13)은 금속성막을 포함할 수 있다. 일례로, 제1 및 제2전극(11, 13) 티타늄(Ti), 백금(Pt), 금(Au), 루테늄(Ru), 이리듐(Ir), 은(Ag), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 팔라듐(Pd) 및 텅스텐(W)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속막 또는 이들이 혼합된 금속합금(alloy)을 포함할 수 있다.
상술한 바와 같이, 본 발명의 제2실시예에 따른 스위칭 장치는 바이폴라 전류패스를 제공함과 동시에 단순한 MIM 구조를 갖기 때문에 고집적화가 용이하다. 또한, 바이폴라 터널링막이 서로 다른 유전상수를 갖는 다수의 절연막들이 적층된 구조를 가짐으로써, 온전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있다.
아울러, 본 발명의 제2실시예에 따른 스위칭 장치는 제1실시예에 따른 스위칭 장치와 동일한 동작특성을 구현함과 동시에 스위칭 장치의 두께를 감소시킬 수 있기 때문에 집적화에 보다 유리한 장점이 있다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 스위칭 장치를 구비한 메모리 장치를 도시한 도면이다. 구체적으로, 도 4a는 크로스바 어레이(crossbar array) 구조를 갖는 메모리 장치를 도시한 것이다. 도 4b는 3차원 구조의 크로스바 어레이 구조를 갖는 메모리 장치를 도시한 것이다. 그리고, 도 4c는 본 발명의 제1실시예에 따른 스위칭 장치를 구비한 메모리셀(MC)를 도시한 단면도이고, 도 4d는 본 발명의 제2실시예에 따른 스위칭 장치를 구비한 메모리셀(MC)를 도시한 단면도이다.
도 4a 내지 도 4d에 도시된 바와 같이, 본 발명의 일실시예에 따른 메모리 장치는 서로 교차하는 복수개의 도전라인, 복수개의 도전라인이 교차하는 교차점에서 복수개의 도전라인 사이에 개재된 메모리셀(MC)을 포함한다.
메모리셀(MC)은 스위칭부(100)와 메모리부(200)가 순차적으로 적층된 구조를 갖고, 스위칭부(100)와 메모리부(200)는 직렬로 연결되어 있다. 하나의 메모리셀(MC)에서 스위칭부(100)와 메모리부(200)가 연결되는 순서(스위칭부/메모리부 또는 메모리부/스위칭부)에는 제약이 없다. 스위칭부(100)는 제1전극(11), 서로 다른 유전상수를 갖는 절연막들로 이루어진 바이폴라 터널링막(12) 및 제2전극(13)이 순차적으로 적층된 구조를 가질 수 있다. 스위칭부(100)에 관해서는 앞서 도 1 내지 도 3을 통해 자세히 설명한 바, 여기서는 자세한 설명을 생략한다.
복수개의 도전라인이 제1도전라인(21)과 제2도전라인(22)으로 구성된 경우(도 4a 참조)에는 제1도전라인(21)과 제2도전라인(22)의 교차점에 스위칭부(100)와 메모리부(200)가 직렬로 연결된 메모리셀(MC)이 배치된 구조를 가질 수 있다.
또한, 복수개의 도전라인이 제1 내지 제3도전라인(21, 22, 23) 구성된 경우(도 4b 참조)에는 제1도전라인(21)과 제3도전라인(23)사이의 제2도전라인(22)을 기준으로 메모리셀(MC)이 서로 대칭되도록 배치할 수 있다. 즉, 제2도전라인(22)에 각 메모리셀(MC)의 메모리부(200)가 연결되고, 각 메모리셀(MC)의 스위칭부(100)는 각각 제1도전라인(21)과 제3도전라인(23)에 연결된 구조를 가질 수 있다.
메모리부(200)는 스위칭부(100)와 연결된 제3전극(14), 제3전극(14)에 연결된 가변저항막(15) 및 가변저항막(15)에 연결된 제4전극(16)이 순차적으로 적층된 구조를 갖는다. 메모리부(200)는 제3전극(14)과 제4전극(16)에 인가되는 전압 또는 전류에 의하여 저항값이 변화하는 물질을 포함한다. 구체적으로, 메모리부(200)의 가변저항막(15)이 제3전극(14)과 제4전극(16)에 인가되는 전압 또는 전류에 의하여 저항값이 변화하는 물질을 포함할 수 있다. 구체적으로, 가변저항막(15)은 칼코겐화합물(chalcogen compound)을 포함하는 상변화물질막, 피닝막(pinning layer), 핀드막(pinned layer), 터널절연막(tunnel insulator) 및 자유막(free layer)이 적층된 구조의 자기터널접합막, 자발분극을 갖는 SBT(SrBiTa), PZT(PbZrTi), BLT(BiLaTi)등을 포함한 강유전체막, 페로브스카이트(Perovskite) 계열의 물질 또는 전이금속산화물(Transition Metal Oxide, TMO)을 포함할 수 있다.
메모리셀(MC)에서 스위칭부(100)의 제2전극(13)과 메모리부(200)의 제3전극(14)은 서로 공유할 수 있다. 즉, 제2전극(13)과 제3전극(14) 중 어느 하나를 형성하지 않아도 무방하다.
상술한 구조를 갖는 메모리 장치는 바이폴라 전류패스를 제공하고, 단순한 MIM 구조를 갖는 스위칭부(100)를 구비함으로써, 바이폴라 스위칭 방식을 사용하여 안정적인 동작특성을 확보함과 동시에 고집적화된 메모리 장치를 구현할 수 있다.
또한, 스위칭부(100)의 바이폴라 터널링막(12)이 서로 다른 유전상수를 갖는 다수의 절연막들이 적층된 구조를 가짐으로써, 온전류를 증가시킴과 동시에 오프전류를 감소시킬 수 있다. 이를 통해, 메모리 장치의 동작특성을 더욱더 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 제1전극 12 : 바이폴라 터널링막
13 : 제2전극 14 : 제3전극
15 : 가변저항막 16 : 제4전극
100 : 스위칭부 200 : 메모리부
MC : 메모리셀

Claims (23)

  1. 제1전극;
    상기 제1전극 상에서 서로 다른 유전상수를 갖는 제1절연막, 제2절연막 및 제3절연막이 순차적으로 적층되고, 상기 제2절연막의 유전상수가 상기 제1 및 제3절연막의 유전상수보다 크고, 상기 제2절연막의 두께가 상기 제1 및 제3절연막의 두께보다 작은 바이폴라 터널링막; 및
    상기 바이폴라 터널링막 상의 제2전극
    을 포함하는 스위칭 장치.
  2. 제1항에 있어서,
    상기 제1전극의 일함수와 상기 제1전극과 접하는 상기 제1절연막의 전자친화도 사이의 차이 및 상기 제2전극의 일함수와 상기 제2전극과 접하는 상기 제3절연막의 전자친화도 사이의 차이는 0.1eV 내지 3eV 범위를 갖는 스위칭 장치.
  3. 제1항에 있어서,
    상기 제1절연막의 유전상수와 상기 제3절연막의 유전상수는 서로 동일한 스위칭 장치.
  4. 제1항에 있어서,
    상기 제1 및 제3절연막은 서로 동일한 물질로 구성되는 스위칭 장치.
  5. 제1항에 있어서,
    상기 제1 및 제3절연막은 서로 동일한 두께를 갖는 스위칭 장치.
  6. 제1항에 있어서,
    상기 제1 내지 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 스위칭 장치.
  7. 제6항에 있어서,
    상기 제1 및 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막 및 지르코늄산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고, 상기 제2절연막은 티타늄산화막 또는 탄탈륨산화막을 포함하는 스위칭 장치.
  8. 제1전극;
    상기 제1전극 상에서 서로 다른 유전상수를 갖는 제1절연막과 제2절연막이 순차적으로 적층되고, 상기 제2절연막의 유전상수가 상기 제1절연막의 유전상수보다 크고, 상기 제2절연막의 두께가 상기 제1절연막의 두께보다 작은 바이폴라 터널링막; 및
    상기 바이폴라 터널링막 상의 제2전극
    을 포함하는 스위칭 장치.
  9. 제8항에 있어서,
    상기 제1전극의 일함수와 상기 제1전극에 접하는 상기 제1절연막의 전자친화도 사이의 차이는 0.1eV 내지 3eV 범위를 갖는 스위칭 장치.
  10. 제8항에 있어서,
    상기 제1 및 제2절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 스위칭 장치.
  11. 서로 교차하는 복수개의 도전라인; 및
    상기 복수개의 도전라인이 교차하는 교차점에서 상기 복수개의 도전라인 사이에 개재되고, 스위칭부와 메모리부가 직렬로 연결된 메모리셀을 포함하고,
    상기 스위칭부는 제1전극, 상기 제1전극 상에서 서로 다른 유전상수를 갖는 제1절연막, 제2절연막 및 제3절연막이 순차적으로 적층되고, 상기 제2절연막의 유전상수가 상기 제1 및 제3절연막의 유전상수보다 크고, 상기 제2절연막의 두께가 상기 제1 및 제3절연막의 두께보다 작은 바이폴라 터널링막 및 상기 바이폴라 터널링막 상의 제2전극을 포함하는 메모리 장치.
  12. 제11항에 있어서,
    상기 메모리부는,
    상기 스위칭부에 연결된 제3전극;
    상기 제3전극과 연결된 가변저항막; 및
    상기 가변저항막과 연결된 제4전극
    을 포함하는 메모리 장치.
  13. 제12항에 있어서,
    상기 제3전극과 상기 제2전극은 서로 동일한 물질로 구성되어 서로를 공유하는 메모리 장치.
  14. 제12항에 있어서,
    상기 메모리부는 상기 제3전극과 상기 제4전극에 인가되는 전압 또는 전류에 의해 저항값이 변화하는 물질을 포함하는 메모리 장치.
  15. 제11항에 있어서,
    상기 제1전극의 일함수와 상기 제1전극과 접하는 상기 제1절연막의 전자친화도 사이의 차이 및 상기 제2전극의 일함수와 상기 제2전극과 접하는 상기 제3절연막의 전자친화도 사이의 차이는 0.1eV 내지 3eV 범위를 갖는 메모리 장치.
  16. 제11항에 있어서,
    상기 제1절연막의 유전상수와 상기 제3절연막의 유전상수는 서로 동일한 메모리 장치.
  17. 제11항에 있어서,
    상기 제1 및 제3절연막은 서로 동일한 물질로 구성되는 메모리 장치.
  18. 제11항에 있어서,
    상기 제1 및 제3절연막은 서로 동일한 두께를 갖는 메모리 장치.
  19. 제11항에 있어서,
    상기 제1 내지 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 메모리 장치.
  20. 제19항에 있어서,
    상기 제1 및 제3절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막 및 지르코늄산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고, 상기 제2절연막은 티타늄산화막 또는 탄탈륨산화막을 포함하는 메모리 장치.
  21. 서로 교차하는 복수개의 도전라인; 및
    상기 복수개의 도전라인이 교차하는 교차점에서 상기 복수개의 도전라인 사이에 개재되고, 스위칭부와 메모리부가 직렬로 연결된 메모리셀을 포함하고,
    상기 스위칭부는 제1전극, 상기 제1전극 상에서 서로 다른 유전상수를 갖는 제1절연막과 제2절연막이 순차적으로 적층되고, 상기 제2절연막의 유전상수가 상기 제1절연막의 유전상수보다 크고, 상기 제2절연막의 두께가 상기 제1절연막의 두께보다 작은 바이폴라 터널링막 및 상기 바이폴라 터널링막 상의 제2전극을 포함하는 메모리 장치.
  22. 제21항에 있어서,
    상기 제1전극의 일함수와 상기 제1전극에 접하는 상기 제1절연막의 전자친화도 사이의 차이는 0.1eV 내지 3eV 범위를 갖는 메모리 장치.
  23. 제21항에 있어서,
    상기 제1 및 제2절연막은 알루미늄산화막, 실리콘질화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 탄탈륨산화막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 메모리 장치.
KR1020100091553A 2010-09-17 2010-09-17 스위칭 장치 및 이를 구비한 메모리 장치 KR101145332B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100091553A KR101145332B1 (ko) 2010-09-17 2010-09-17 스위칭 장치 및 이를 구비한 메모리 장치
US12/981,794 US8513635B2 (en) 2010-09-17 2010-12-30 Switching device and memory device including the same
CN201110033520.9A CN102412309B (zh) 2010-09-17 2011-01-31 开关器件和包括所述开关器件的存储器件
US13/967,640 US8847188B2 (en) 2010-09-17 2013-08-15 Switching device and memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091553A KR101145332B1 (ko) 2010-09-17 2010-09-17 스위칭 장치 및 이를 구비한 메모리 장치

Publications (2)

Publication Number Publication Date
KR20120029635A KR20120029635A (ko) 2012-03-27
KR101145332B1 true KR101145332B1 (ko) 2012-05-14

Family

ID=45816911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091553A KR101145332B1 (ko) 2010-09-17 2010-09-17 스위칭 장치 및 이를 구비한 메모리 장치

Country Status (3)

Country Link
US (2) US8513635B2 (ko)
KR (1) KR101145332B1 (ko)
CN (1) CN102412309B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145332B1 (ko) * 2010-09-17 2012-05-14 에스케이하이닉스 주식회사 스위칭 장치 및 이를 구비한 메모리 장치
US8546275B2 (en) * 2011-09-19 2013-10-01 Intermolecular, Inc. Atomic layer deposition of hafnium and zirconium oxides for memory applications
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
KR101935608B1 (ko) * 2012-04-02 2019-01-04 서울대학교산학협력단 가변 저항체 및 이를 이용한 전자 소자들
KR101338360B1 (ko) * 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
KR101926862B1 (ko) * 2012-05-01 2018-12-07 서울대학교산학협력단 가변 저항체 및 저항형 메모리 소자
KR101915686B1 (ko) * 2012-07-23 2018-11-06 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101925449B1 (ko) * 2012-11-29 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8824190B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Memory state sensing based on cell capacitance
KR101416243B1 (ko) * 2013-03-08 2014-07-09 연세대학교 산학협력단 상보적 저항 스위칭 메모리 소자 및 그 제조방법
KR102092772B1 (ko) * 2013-03-27 2020-03-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
EP2814073B1 (en) * 2013-06-14 2017-02-15 IMEC vzw Self-rectifying RRAM element
KR102114202B1 (ko) 2013-11-25 2020-05-26 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성 방법
US9847482B2 (en) * 2014-04-29 2017-12-19 Hewlett Packard Enterprise Development Lp Resistive memory devices with an oxygen-supplying layer
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
CN110071136A (zh) * 2018-01-21 2019-07-30 成都海存艾匹科技有限公司 三维纵向电编程存储器
WO2019125392A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Integrated circuit structures, selector devices, and methods
KR20200127712A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 가변 저항 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058831A (ja) 1998-06-04 2000-02-25 Toshiba Corp Ｍｉｓ半導体装置及び不揮発性半導体記憶装置
JP2001308286A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置及びその駆動方法
KR20050078394A (ko) * 2004-01-29 2005-08-05 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20070006930A (ko) * 2004-04-28 2007-01-11 띤 필름 일렉트로닉스 에이에스에이 기능성 중간층을 갖는 유기 전자 회로 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384388B1 (ko) 2000-06-30 2003-05-22 김대한 절수형 양변기
US6753651B1 (en) 2002-05-01 2004-06-22 The Bodine Company, Inc. Emergency ballast with battery heater
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
JP2008047729A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体記憶装置
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
KR101145332B1 (ko) * 2010-09-17 2012-05-14 에스케이하이닉스 주식회사 스위칭 장치 및 이를 구비한 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058831A (ja) 1998-06-04 2000-02-25 Toshiba Corp Ｍｉｓ半導体装置及び不揮発性半導体記憶装置
JP2001308286A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置及びその駆動方法
KR20050078394A (ko) * 2004-01-29 2005-08-05 삼성전자주식회사 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20070006930A (ko) * 2004-04-28 2007-01-11 띤 필름 일렉트로닉스 에이에스에이 기능성 중간층을 갖는 유기 전자 회로 및 그 제조 방법

Also Published As

Publication number Publication date
US8847188B2 (en) 2014-09-30
CN102412309B (zh) 2016-08-03
KR20120029635A (ko) 2012-03-27
US20120068137A1 (en) 2012-03-22
US8513635B2 (en) 2013-08-20
US20130328006A1 (en) 2013-12-12
CN102412309A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
KR101145332B1 (ko) 스위칭 장치 및 이를 구비한 메모리 장치
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US8933429B2 (en) Using multi-layer MIMCAPs in the tunneling regime as selector element for a cross-bar memory array
US8362457B2 (en) Semiconductor device and method for fabricating the same
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US9203022B2 (en) Resistive random access memory devices with extremely reactive contacts
Li et al. Utilizing sub-5 nm sidewall electrode technology for atomic-scale resistive memory fabrication
JP2007300100A (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR20090126530A (ko) 저항성 메모리 소자
US9252189B2 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
WO2006101152A1 (ja) 不揮発性メモリ素子
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US8878240B2 (en) Variable resistance memory device and method for fabricating the same
JP2007158325A (ja) 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
US10084015B2 (en) Resistive memory element employing electron density modulation and structural relaxation
US8559216B2 (en) Nonvolatile semiconductor memory device
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
KR20190026411A (ko) 스위칭 소자 및 이를 포함하는 비휘발성 메모리 장치
US11699765B2 (en) Semiconductor device
US11984514B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 8