KR101143085B1 - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR101143085B1
KR101143085B1 KR1020100065722A KR20100065722A KR101143085B1 KR 101143085 B1 KR101143085 B1 KR 101143085B1 KR 1020100065722 A KR1020100065722 A KR 1020100065722A KR 20100065722 A KR20100065722 A KR 20100065722A KR 101143085 B1 KR101143085 B1 KR 101143085B1
Authority
KR
South Korea
Prior art keywords
layer
forming
semiconductor layer
transparent electrode
emitting diode
Prior art date
Application number
KR1020100065722A
Other languages
English (en)
Other versions
KR20120005133A (ko
Inventor
이헌
변경재
양기연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100065722A priority Critical patent/KR101143085B1/ko
Publication of KR20120005133A publication Critical patent/KR20120005133A/ko
Application granted granted Critical
Publication of KR101143085B1 publication Critical patent/KR101143085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드의 제조방법이 개시된다. 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법은 (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층(18)을 형성하는 단계; (b) 제1 반도체층(18) 상에 활성층(20)을 형성하는 단계; (c) 활성층(20) 상에 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층(22)을 형성하는 단계; 및 (d) 제2 반도체층(22) 상에 나노 임프린팅 기법을 이용하여 요철 패턴층(34)을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

발광 다이오드 및 그 제조방법{A LIGHT-EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그 제조방법에 관한 것이다. 보다 상세하게는, 높은 광 추출 효율을 가지는 발광 다이오드 및 그 제조방법에 관한 것이다.
질화갈륨(GaN) 계열의 발광 다이오드는 전력소모가 적고 수명이 길며 고휘도의 특성을 가지고 있다. 이러한 특성을 이용하여 질화갈륨 계열의 발광 다이오드는 LCD(Liquid Crystal Display) 백라이트(backlight), 차량용 조명, 교통 신호등 등 다양한 조명용 광원으로 널리 이용되고 있다. 그러나, 아직까지 발광 다이오드의 효율은 만족할 만한 수준에 이르지 못하고 있으며, 이에 발광 다이오드의 효율을 개선하기 위한 노력이 계속되고 있다.
발광 다이오드의 효율을 개선하기 위한 노력은 크게 두 가지로 나눌 수 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 개선시키기 위한 노력이고, 둘째는 광 추출 효율(light extraction efficiency)을 개선시키기 위한 노력이다. 내부 양자 효율은 현재 70 내지80%의 수준에 이르고 있어 개선의 여지가 많지 않으나, 광 추출 효율은 개선의 여지가 많다.
광 추출 효율 개선을 위한 방법으로는 열 방출 구조 및 거칠어진 표면을 채용하여 내부 광 손실을 제거하는 방법이 주로 이용되고 있다. 이 중에서도, 거칠어진 표면은 발광 다이오드와 그 주변(예를 들면, 대기)의 굴절률 차이에 따른 전반사를 방지하기 위해서 발광 다이오드의 구성요소에 채용된다.
일반적으로 질화갈륨 계열의 반도체 물질은 높은 굴절률을 가지고 있으므로 임계각이 상대적으로 크다. 임계각 이하의 각으로 표면에 입사된 광은 전반사되어 다시 발광 다이오드 내부로 되돌아 가는데, 이러한 광은 다시 반사되어 외부로 방출되기도 하나, 일부는 발광 다이오드 내부 또는 전극들에서 흡수되어 열로 손실된다. 발광 다이오드의 거칠어진 표면은 표면에 입사된 광이 전반사에 의해 발광 다이오드 내부로 돌아가는 것을 방지하여 광을 외부로 방출시키는 역할을 할 수 있다.
이러한 점에 착안하여 근래에 들어 발광 다이오드에 거칠어진 표면을 형성하는 여러 가지 기술들이 소개되고 있다. 그러나, 아직까지 발광 다이오드의 광 추출 효율은 만족할 만한 수준에 이르지 못하고 있으며, 광 추출 효율을 보다 효과적으로 개선할 수 있는 기술이 요구되고 있다.
본 발명은 광 추출 효율이 높은 발광 다이오드 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법은 (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계; (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계; (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계; 및 (d) 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 요철 패턴층은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함할 수 있다.
상기 요철 패턴층의 굴절률은 1.8 내지 2.4일 수 있다.
상기 (d) 단계 이전에 상기 제2 반도체층 상에 투명 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 반도체층의 도전형은 n형이고, 상기 제2 반도체층의 도전형은 p형일 수 있다.
상기 (d) 단계는, 소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및 상기 몰드를 상기 투명 전극층 상부에 압착시켜 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계를 포함할 수 있다.
상기 몰드를 상기 투명 전극층 상부에 압착시키기 이전에 상기 투명 전극층과 상기 레진 혼합물과의 접착력을 향상시키기 위하여 상기 투명 전극층 상에 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에 적어도 하나의 공정을 수행할 수 있다.
상기 (d) 단계는, 상기 투명 전극층 상에 고굴절률 물질이 분산된 레진 혼합물층을 형성하는 단계; 및 소정의 패턴을 가지는 몰드로 상기 레진 혼합물층을 나노 임프린팅 하여 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계를 포함할 수 있다.
상기 (d) 단계는, 상기 투명 전극층 상에 폴리머층을 형성하는 단계; 상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계; 상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 투명 전극층 상에 볼록부를 형성하는 단계: 상기 볼록부 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계; 및 상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계를 포함할 수 있다.
상기 폴리머층의 식각은 산소 플라즈마를 이용하여 수행되며, 상기 마스크 패턴층은 상기 폴리머층에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가질 수 있다.
상기 제1 반도체층의 도전형은 p형이고, 상기 제2 반도체층의 도전형은 n형일 수 있다.
상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드는 n형의 도전형(first conductivity)을 갖는 제1 반도체층; 상기 제1 반도체층 상에 형성되는 활성층; 상기 활성층 상에 형성되는 p형의 도전형을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성되는 투명 전극층; 및 상기 투명 전극층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층을 포함하는 것을 특징으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드는 p형의 도전형(first conductivity)을 갖는 제1 반도체층; 상기 제1 반도체층 상에 형성되는 활성층; 상기 활성층 상에 형성되는 n형의 도전형을 갖는 제2 반도체층; 및 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 투명 전극층 또는 제2 반도체층 상부에 요철 패턴층을 형성함으로써 발광 다이오드의 광 추출 효율을 향상시킬 수 있게 된다.
또한, 본 발명에 의하면, 나노 임프린팅 기법을 이용한 간단한 공정만으로 요철 패턴층을 형성할 수 있게 된다.
또한, 본 발명에 의하면, 나노 임프린팅 기법을 이용하여 대면적의 기판에도 용이하게 요철 패턴층을 형성할 수 있게 된다.
또한, 본 발명에 의하면, 상부 발광형 및 수직형 발광 다이오드 모두에 적용할 수 있는 요철 패턴층의 형성 방법을 제공할 수 있게 된다.
또한, 본 발명에 의하면, 플라즈마 식각 공정을 이용하지 아니하고 요철 패턴층을 형성할 수 있게 되므로, 발광 다이오드 각 구성요소의 손상을 최소화할 수 있게 된다.
도 1 내지 도 4는 본 발명의 제1 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 5 내지 도 7은 본 발명의 제2 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 8 내지 도 13은 본 발명의 제3 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 14는 본 발명에 의한 상부 발광형 발광 다이오드의 모습을 나타내는 도면이다.
도 15는 본 발명의 발광 다이오드의 광 추출 효율을 설명하기 위한 도면이다.
도 16 내지 도 19는 상부 발광형 발광 다이오드에 본 발명의 요철 패턴층이 채용된 모습을 나타내는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 발명은 요철 패턴층을 가지는 발광 다이오드의 제조방법에 관한 것이다. 본 발명의 요철 패턴층은 상부 발광형(top-emitting) 발광 다이오드뿐만 아니라 수직형(vertical structure) 발광 다이오드에도 채용될 수 있다. 다만, 두 가지 형태의 발광 다이오드에 요철 패턴층은 동일한 방법으로 형성될 수 있으므로, 상부 발광형 발광 다이오드에 요철 패턴층을 형성하는 방법에 대해서 먼저 설명하고, 이러한 방법이 수직형 발광 다이오드에도 동일하게 적용되는 것으로 간주한다. 수직형 발광 다이오드와 상부 발광형 발광 다이오드에 요철 패턴층을 형성함에 있어서 서로 차이가 있는 부분에 대해서는 이후에 더 후술하도록 하겠다.
도 1 내지 도 14는 본 발명의 일 실시예에 따른 상부 발광형 발광 다이오드(10)의 제조방법을 설명하기 위한 도면이다.
상부 발광형 발광 다이오드(10)의 경우, 기본적으로 기판(12), 버퍼층(14), u형 반도체층(16), 제1 반도체층(18), 활성층(20), 제2 반도체층(22), 투명 전극층(24)이 순차적으로 적층되어 형성될 수 있다. 여기서, 기판(12)은 사파이어 기판을 이용할 수 있으며, 버퍼층(14)으로는 질화갈륨 버퍼층(14)을 이용할 수 있다. 또한, u형 반도체층(16)은 불순물이 도핑되지 아니한 u형 질화갈륨층일 수 있으며, 활성층(20)은 다중양지우물(MQW) 활성층(20)일 수 있다.
본 발명에서는 제1 반도체층(18) 및 제2 반도체층(22)이 질화갈륨을 기본적으로 포함하여 구성될 수 있다. 또한, 상부 발광형 발광 다이오드(10)의 경우, 제1 반도체층(18)의 도전형은 n형이고, 제2 반도체층(22)의 도전형은 p형일 수 있다.
투명 전극층(24)은 기본적으로 전극으로서의 역할을 수행할 수 있으며 활성층(20) 에서 방출된 광이 투과될 수 있는 경로로서의 역할을 수행할 수 있다. 이러한 의미에서 투명 전극층(24)은 일정 이상의 광 투과도와 전기 전도성을 가지는 물질로 구성될 수 있다. 이를 테면, 투명 전극층(24)은 ITO(Indium-Tin-Oxide)로 구성될 수 있다.
투명 전극층(24)의 상부에는 요철 패턴층(34, 38, 46)이 형성될 수 있다. 요철 패턴층(34, 38, 46)은 투명 전극층(24)을 투과하는 광이 전반사되는 것을 방지하는 기능을 수행할 수 있다. 요철 패턴층(34, 38, 46)은 투명 전극층(24) 보다 굴절률이 높은 것이 바람직하다. 이를 테면, ITO로 구성된 투명 전극층(24)을 이용하는 경우, 요철 패턴층(34, 38, 46)의 굴절률은 약 1.6 내지 2.4인 것이 바람직하다. 이에 따라, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 발생할 수 있는 전반사를 효과적으로 방지할 수 있게 된다.
요철 패턴층(34, 38, 46)의 굴절률을 투명 전극층(24) 보다 높게 하기 위하여, 요철 패턴층(34, 38, 46)은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함하여 구성되는 것이 바람직하다. 이를 위하여, 요철 패턴층(34, 38, 46)의 형성 시에는 상기의 물질이 분산된 레진 혼합물(32) 또는 상기의 물질로 구성된 가스 등이 이용될 수 있는데 이에 대해서는 후술하도록 하겠다.
본 발명에서 요철 패턴층(34, 38, 46)은 나노 임프린팅 기법을 이용하여 형성될 수 있다. 보다 세부적으로는, 요철 패턴층(34, 38, 46)은 세 가지의 다른 나노 임프린팅 기법을 이용하여 형성될 수 있다. 이하에서는 이러한 세 가지의 나노 임프린팅 기법 각각에 대해서 상세하게 살펴보기로 한다.
먼저, 요철 패턴층(34)을 형성하는 제1 실시예에 대해서 설명한다.
도 1 내지 도 4는 본 발명의 제1 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(34)을 형성하기 위한 방법을 나타내는 도면이다.
도 1을 참조하면, 소정의 패턴이 형성되어 있는 몰드(30)를 준비한다. 몰드(30)는 실리콘, 유리, 금속 등을 이용하여 제조될 수 있으나, 바람직하게는 PDMS, h-PDMS, PVC등의 고분자를 이용하여 제조될 수 있다.
고분자의 몰드(30)는 다음과 같은 방법으로 제조할 수 있다. 먼저, 소정의 기판 상에 감광성 수지층을 도포한 후에 전자빔 리소그래피나 레이저 간섭 리소그래피 공정 및 식각 공정을 수행하여 패턴을 형성함으로써, 소정의 패턴을 가지는 고분자의 몰드(30)를 제조할 수 있다.
도 1에 도시된 바와 같이, 몰드(30)의 패턴은 종횡비(aspect ratio)가 높은 것이 바람직하다. 높은 종횡비를 가지는 경우 광 추출 효율이 향상된 요철 패턴층(34)이 투명 전극층(24) 상부에 형성될 수 있게 된다. 본 발명에서 몰드(30)의 패턴의 종횡비는 특별하게 한정되지 아니하나, 약 1.1 내지 1.5인 것이 바람직하다.
또한, 도 1에 도시된 바와 같이, 몰드(30)의 패턴은 점점 가늘어지는(tapered) 형상인 것이 바람직하다. 이에 따라, 보다 광 추출 효율이 향상된 요철 패턴층(34)이 투명 전극층(24) 상부에 형성될 수 있게 된다.
다음으로, 도 1을 더 참조하면, 몰드(30)의 패턴에 고굴절률 물질이 분산된 레진 혼합물(32)을 도포한다. 여기서, 고굴절률 물질은 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액을 의미할 수 있다. 또한, 레진은 PMMA, PS, PC, PVC, PI 등의 고분자 매트릭스를 의미할 수 있다. 따라서, 고굴절률 물질이 분산된 레진 혼합물(32)은 고분자 매트릭스 내에 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액이 분산된 형태일 수 있다. 이때에, 고분자 매트릭스 내에 분산되는 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액의 양을 적절하게 조절하는 경우에는, 투명 전극층(24)에 형성되는 요철 패턴층(34)의 굴절률을 작업자가 원하는 대로 조절할 수 있게 된다.
레진 혼합물(32)을 몰드(30)에 도포하는 방법은 특별하게 한정되지 아니하나 바람직하게는 스핀 코팅법을 이용할 수 있다. 스핀 코팅법을 이용하여 레진 혼합물(32)을 도포하는 경우, 스핀 코팅 회전수를 적절하게 조절하여 도포되는 레진 혼합물(32)의 두께를 작업자가 원하는 대로 조절할 수 있기 때문이다.
다음으로, 도 2를 참조하면, 투명 전극층(24) 상에 투명 전극층(24)과 레진 혼합물(32)과의 접착력을 향상시키기 위한 공정이 수행될 수 있다. 이러한 공정으로는 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에서 적어도 하나의 공정이 선택될 수 있다. 이러한 공정이 수행된 이후에는 투명 전극층(24) 상부에 존재하는 에어 버블(air bubble)을 제거하기 위한 공정이 더 수행될 수 있다.
다음으로, 도 2에 도시되지는 않았으나, 레진 혼합물(32)이 코팅된 몰드(30)를 투명 전극층(24)과 서로 대응시킨다. 이때에, 나노 임프린트 기법에 의해 정확한 패턴의 전사가 이루어지기 위해서는 소정의 정렬(alignment) 과정이 더 수행될 수 있다.
다음으로, 도 3을 참조하면, 레진 혼합물(32)이 코팅된 몰드(30)를 투명 전극층(24) 상부에 압착시킨다. 이어서 소정의 압력, 바람직하게는 1 내지 50 bar의 압력이 몰드(30)에 가해질 수 있다. 또한, 진공 분위기에서 소정의 열이 몰드(30)에 가해질 수 있는데, 이에 따라 몰드(30)의 온도는 100 내지 250℃의 온도까지 상승될 수 있게 된다. 본 발명에서 몰드(30)는 고분자 재질로 구성되기 때문에 몰드(30)의 온도가 상승되면서 레진 혼합물(32)에 포함된 용액 성분은 몰드(30)로 완전하게 흡수될 수 있게 된다.
다음으로, 도 4를 참조하면, 몰드(30)를 투명 전극층(24)과 분리한다. 그 결과, 도 4에 도시된 바와 같이, TiO2, ZnO, AZO, ITO, FTO등의 입자가 분산된 고분자 매트릭스로 구성되는 요철 패턴층(34)이 형성되는 것을 확인할 수 있다.
몰드(30)를 투명 전극층(24)과 분리한 후에는 고분자 성분을 완전하게 제거하고 TiO2, ZnO, AZO, ITO, FTO등의 입자를 결정화시키기 위한 소정의 열처리 과정이 더 수행될 수 있다. 이때에, 열처리 온도는 200 내지 600℃의 온도인 것이 바람직하며, 열처리 분위기는 질소 또는 산소 분위기인 것이 바람직하다.
이러한 일련의 과정을 거쳐서 투명 전극층(24) 상부에 요철 패턴층(34)이 형성될 수 있게 된다. 위와 같은 일련의 과정은 졸 용액을 기판에 도포하고 몰드를 기판에 압착시킨 후에 일정한 온도로 가열하여 겔 패턴을 기판 상에 형성시키는 졸-겔 법에 의한 패턴의 형성을 연상케 한다. 그러나, 본 발명에서는 고분자 매트릭스를 이용한 레진 혼합물(32)을 이용하여 나노 임프린팅을 수행하기 때문에, 나노 임프린팅 시에 발생할 수 있는 패턴의 수축을 최소화할 수 있는 장점이 있다. 다시 말하여, 고분자 매트릭스에 의하여 레진 혼합물(32)이 소정의 점도를 가지기 때문에, 나노 임프린팅 시에 몰드(30)의 패턴을 정확하게 투명 전극층(24) 상부에 전사할 수 있는 효과가 있다.
다음으로, 요철 패턴층(38)을 형성하는 제2 실시예에 대해서 설명한다.
도 5 내지 도 7은 본 발명의 제2 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(38)을 형성하기 위한 방법을 나타내는 도면이다.
먼저, 소정의 패턴을 가지는 몰드(30)를 준비한다. 몰드(30)는 제1 실시예와 동일한 형태의 패턴을 가질 수 있으며, 동일한 방법으로 제조될 수 있다.
다음으로, 도 5를 참조하면, 투명 전극층(24) 상에 고굴절률 물질이 분산된 레진 혼합물층(36)을 형성한다. 여기서 레진 혼합물층(36)은 제1 실시예에서 설명된 레진 혼합물(32)과 동일한 구성을 가질 수 있다. 레진 혼합물층(36)의 형성 방법은 특별하게 제한되지 아니하나 스핀 코팅법을 이용할 수 있다. 스핀 코팅법을 이용하여 레진 혼합물층(36)을 형성하는 경우, 투명 전극층(24) 상에 형성되는 레진 혼합물층(36)의 두께를 적절하게 조절할 수 있다는 장점이 있다.
다음으로, 도 6을 참조하면, 몰드(30)를 레진 혼합물층(36)과 대응시키고 나노 임프린팅 한다. 보다 구체적으로는, 몰드(30)의 상부에서 소정의 압력, 바람직하게는 1 내지 30 bar의 압력을 가하여 레진 혼합물층(36)에 밀착시킨다. 이때에, 진공 분위기에서 소정의 열이 몰드(30)에 가해질 수 있으며, 이에 따라 몰드(30)의 온도는 100 내지 250℃의 온도까지 상승될 수 있게 된다. 몰드(30)의 온도가 상승되면서 레진 혼합물층(36)에 포함된 용액 성분이 몰드(30)로 완전하게 흡수될 수 있음은 앞서 설명한 바와 같다.
다음으로, 도 7을 참조하면, 몰드(30)를 투명 전극층(24)과 분리한다. 그 결과, 도 7에 도시된 바와 같이, TiO2, ZnO, AZO, ITO, FTO등의 입자가 분산된 고분자 매트릭스로 구성되는 요철 패턴층(38)이 형성되는 것을 확인할 수 있다. 몰드(30)를 투명 전극층(24)과 분리한 후에는, 제1 실시예와 유사하게, 질소 또는 산소 분위기 하에서 200 내지 600℃의 온도의 열처리 과정이 더 수행될 수 있다.
다음으로, 요철 패턴층(46)을 형성하는 제3 실시예에 대해서 설명한다.
도 8 내지 도 13은 본 발명의 제3 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(46)을 형성하기 위한 방법을 나타내는 도면이다.
먼저, 소정의 패턴을 가지는 몰드(30)를 준비한다. 몰드(30)는 제1 실시예와 동일한 형태의 패턴을 가질 수 있으며, 동일한 방법으로 제조될 수 있다.
한편, 몰드(30)에는 소정의 표면 처리 공정이 수행될 수 있는데, 이를 테면 몰드(30)의 표면 에너지를 낮출 수 있는 소수성 작용기를 가지는 자기 조립단 분자막(self assembled monolayer; SAM; 미도시됨), 소수성을 가지는 얇은 고분자막(미도시됨), 또는 기타 무기 박막(미도시됨)을 몰드(30)에 코팅하는 공정이 수행될 수 있다. 이 중에서 SAM의 경우, SAM을 직접 몰드(30)에 코팅하는 것이 용이하지 않을 수 있으므로, 10 내지 20nm의 얇은 SiO2, Au, Al 등으로 구성되는 박막(미도시됨)을 먼저 코팅하고 상기 박막에 SAM을 형성하는 방법이 이용될 수 있다. 한편, 상술한 고분자막은 플루오르(F)를 포함할 수 있으며, 무기 박막은 그래파이트(graphite)를 포함할 수 있다.
다음으로, 도 8을 참조하면, 투명 전극층(24) 상에 폴리머층(40)을 형성한다. 폴리머층(40)은 PVA, PMMA 등의 고분자를 포함할 수 있다. 폴리머층(40)의 형성 방법은 특별하게 한정되지 아니하나 스핀 코팅법을 이용할 수 있으며, 폴리머층(40)의 두께는 스핀 코팅 회전수를 조절하여 적절하게 조절될 수 있다. 이를 테면, 폴리머층(40)의 두께는 100 내지 500nm의 두께로 조절될 수 있다.
다음으로, 도 9 및 도 10을 참조하면, 폴리머층(40) 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층(42)을 형성할 수 있다. 이때에 마스크 패턴층(42)은 폴리머층(40)에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가지는 것이 바람직하다. 이에 따라, 후술하는 산소 플라즈마 식각 공정 시에 폴리머층(40)을 용이하게 식각할 수 있게 된다.
한편, 본 실시예의 나노 임프린팅 기법으로는 제1 실시예 및 제2 실시예에서 설명되었던 방법이 동일하게 이용될 수 있다. 따라서, 마스크 패턴층(42)을 형성할 수 있는 물질을 소정의 패턴을 가지는 몰드(30)에 먼저 도포하고 상기 패턴이 투명 전극층(24) 상부에 전사되도록 할 수도 있으며, 투명 전극층(24) 상에 소정의 마스크층을 먼저 형성하고 소정의 패턴을 가지는 몰드(30)를 이용하여 상기 패턴이 마스크층에 전사되도록 할 수도 있다.
나노 임프린팅 시에는 압력, 온도, 마스크층의 두께 등을 적절하게 조절하여 가급적이면 도 10에 도시된 바와 같이 폴리머층(40)의 상부 표면이 노출되도록 마스크 패턴층(42)을 형성하는 것이 바람직하다. 폴리머층(40)이 노출되는 경우, 후술하는 폴리머층(40)의 식각을 용이하게 수행할 수 있게 되기 때문이다.
다음으로, 도 11을 참조하면, 마스크 패턴층(42)을 마스크로서 이용하여 폴리머층(40)을 식각함으로써 볼록부(44)를 형성한다. 이때에 식각은 산소 플라즈마를 이용하여 이루어지는 것이 바람직하다. 또한, 오버 에칭(over etching) 방법을 적절하게 이용함으로써, 도 11에 도시된 바와 같이 언더 컷(undercut) 구조의 볼록부(44)를 형성하는 것이 바람직하다. 또한, 볼록부(44)의 높이는 100nm 이상 되도록 하여 종횡비가 높은 패턴을 가지는 요철 패턴층(46)이 형성될 수 있도록 하는 것이 바람직하다.
다음으로, 도 12를 참조하면, 볼록부(44) 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 투명 전극층(24) 상에 요철 패턴층(46)을 형성한다. 다시 말하여, 임의의 볼록부(44)와 인접하는 다른 볼록부(44) 사이의 공간에 고굴절률 물질을 채우는 형태로 퇴적시켜 투명 전극층(24) 상에 요철 패턴층(46)을 형성한다. 여기서, 고굴절률 물질은 TiO2, ZnO, AZO, ITO, FTO 등의 물질일 수 있으며, 고굴절률 물질의 퇴적을 위해서 스핀 코팅법, 물리기상 증착법(PVD), 화학기상 증착법(CVD) 등이 이용될 수 있다.
마지막으로, 도 13을 참조하면, 폴리머층(40) 및 마스크 패턴층(42)을 제거한다. 이를 위해서, 폴리머층(40) 및 마스크 패턴층(42)을 소정의 용액에 담그는 침지법이 이용될 수 있다. 이때에, 소정의 용액으로는 아세톤, 톨루엔 등이 이용될 수 있다. 한편, 폴리머층(40)을 제거하면서 폴리머층(40) 상부에 존재하던 잔여 증착층(48)은 함께 제거될 수 있다.
상술한 일련의 과정을 거쳐서 TiO2, ZnO, AZO, ITO, FTO로 구성된 요철 패턴층(46)이 형성되었다. 본 발명의 제3 실시예에 따른 요철 패턴층(46)의 형성 방법은 상대적으로 높이가 높은 패턴을 가지는 요철 패턴층(46)을 투명 전극층(24) 상에 형성할 수 있다는 장점이 있다.
상술한 제1, 제2, 및 제3 실시예와 같이 투명 전극층(24) 상에 요철 패턴층(34, 38, 46)을 형성한 후에는 p형 전극(50) 및 n형 전극(52)을 더 형성하여 상부 발광형 발광 다이오드(10)를 제조할 수 있다. 이하에서는 도 14를 참조하며, p형 전극(50) 및 n형 전극(52)을 형성하는 방법에 대해서 살펴보기로 한다. 참고로, 도 14에 도시된 요철 패턴층(46)은 제3 실시예에 의하여 제조된 것[즉. 도 13에 도시된 것]이다.
먼저, 메사(mesa) 구조를 형성하기 위하여 요철 패턴층(46) 상부 일측에 제1 포토레지스트 패턴(미도시됨)을 형성한 후에, 제1 포토레지스트 패턴을 마스크로 이용하여 요철 패턴층(46), 투명 전극층(24), 제2 반도체층(22) 활성층(20), 및 제1 반도체층(18)을 식각한다. 이때, 도 14에 도시된 바와 같이, 제1 반도체층(18)은 일부만 식각될 수 있다. 식각 방법은 특별하게 한정되지 아니하며, 질산 또는 염산 등을 이용한 습식 식각 방법 및 산소 플라즈마 등을 이용한 건식 식각 방법이 두루 이용될 수 있다.
다음으로, 존재하고 있는 제1 포토레지스트 패턴을 제거하고, p형 전극(50) 및 n형 전극(52)이 형성될 영역의 상부에 제2 포토레지스트 패턴(미도시됨)을 형성한다. 이어서, 제2 포토레지스트 패턴을 이용하여 투명 전극층(24)이 노출될 수 있도록 p형 전극(50)이 형성될 영역에 존재하는 요철 패턴층(46)을 제거한다.
마지막으로, 제2 포토레지스트 패턴을 이용하여 투명 전극층(24) 상부에 p형 전극(50)을, 제1 반도체층(18) 상부에 n형 전극(52)을 형성하고, 이어서 제2 포토레지스트 패턴을 제거하게 되면, 도 14에 도시된 바와 같은 상부 발광형 발광 다이오드(10)가 제조될 수 있게 된다.
이렇게 제조된 상부 발광형 발광 다이오드(10)는 활성층(20)에서 발광된 광이 제2 반도체층(22) 및 투명 전극층(24)을 투과하여 외부로 빠져나가면서 외부로 빛을 발광할 수 있게 된다. 이때에, 투명 전극층(24) 상부에 요철 패턴층(46)이 존재하지 않는다면, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 일어날 수 있는 전반사 현상이 발생할 수 있다. 그러나, 본 발명의 발광 다이오드(10)는 요철 패턴층(46)을 구비하고 있으므로, 전반사 현상을 효과적으로 방지할 수 있다.
도 15는 이러한 본 발명의 효과를 설명하기 위한 도면이다. 보다 구체적으로, 도 15의 (a)에서는 본 발명의 요철 패턴층(38) 대신에 일반적인 ITO 층(90)을 투과하여 광이 진행하는 모습을 나타내고 있으며, 도 15의 (b)에서는 본 발명의 요철 패턴층(38)을 투과하여 광이 진행하는 모습을 나타내고 있다.
도 15의 (a)에서 광(R1)은 임계각(θ)보다 작은 각(θ1)을 가지고 입사하기 때문에 굴절되어 외부로 빠져나갈 수 있다. 그러나, 광(R2)는 임계각(θ)보다 큰 각(θ2)을 가지고 입사하기 때문에 외부로 빠져나가지 못하고 전반사될 수 있다. 전반사되어 발광 다이오드 내부로 유입되는 광(R2)이 많아지게 되는 경우 발광 다이오드의 광 추출 효율이 저하되게 된다.
도 15의 (b)를 도 11의 (a)와 비교하여 봤을 때, 광(R1)의 경로는 변하지 않았지만, 광(R2)은 외부로 빠져나가게 된다. 보다 구체적으로, 광(R2)의 입사각(θ3)이 임계각(θ)보다 작기 때문에. 즉 광에 대한 전반사 조건이 깨졌기 때문에 광(R2)이 외부로 빠져나가게 된다. 이와 같이, 요철 패턴층(38)에 의하여 외부로 빠져나가는 광이 증가함에 따라, 발광 다이오드(10)의 광 추출 효율은 향상될 수 있게 된다.
한편, 앞서서 수직형 발광 다이오드에도 본 발명의 요철 패턴층(74, 76, 78)이 채용될 수 있다고 설명한 바 있다. 도 16 내지 도 19에서는 수직형 발광 다이오드(10)에 본 발명의 요철 패턴층(74, 76, 78)이 채용된 모습을 나타내고 있다.
도 16 내지 도 19를 참조하면, 수직형 발광 다이오드(10)는 기본적으로, 금속 지지층(62), 히트 싱커(heat sinker)층(64), p형의 도전형을 가지는 금속 반사 전극층(66), 제1 반도체층(68), 활성층(70), 제2 반도체층(72)이 순서대로 적층되어 형성될 수 있다. 여기서, 제1 반도체층(68)은 p형을 도전형을 가지는 질화갈륨층일 수 있으며, 제2 반도체층(72)은 n형의 도전형을 가지는 질화갈륨층일 수 있다. 또한, 활성층(70)은 다중양자우물(MQW) 활성층일 수 있다.
수직형 발광 다이오드(60)는 상부 발광형 발광 다이오드와는 달리 투명 전극층(24)을 포함하지 아니한다. 따라서, 제2 반도체층(72) 상에 직접 요철 패턴층(74, 76, 78)이 형성되게 된다.
요철 패턴층(74, 76, 78)의 형성은 제1, 제2, 및 제3 실시예에서 설명된 방법과 동일하게 이루어질 수 있다. 도 16 내지 도 18에서는 제1, 제2, 및 제3 실시예에 의하여 형성된 요철 패턴층(74, 76, 78)의 모습을 도시하고 있다. 보다 구체적으로, 도 16에서는 제1 실시예에 의하여 형성된 요철 패턴층(74)의 모습을 도시하고 있으며. 도 17에서는 제2 실시예에 의하여 형성된 요철 패턴층(76)의 모습을 도시하고 있으며, 도 18에서는 제3 실시예에 의하여 형성된 요철 패턴층(78)의 모습을 도시하고 있다. 요철 패턴층(74, 76, 78)이 제2 반도체층(72) 상에 직접 형성된다는 것을 제외하고는 제1, 제2, 제3 실시예에서 설명된 요철 패턴층(34, 38, 46)의 형성 방법이 동일하게 적용될 수 있으므로 더 이상의 상세한 설명은 생략하도록 한다.
도 19에서는 n형 전극(80)이 제2 반도체층(72) 상부에 형성된 수직형 발광 다이오드(60)의 모습을 도시하고 있다. 참고로, 도 19에 도시된 요철 패턴층(78)은 제3 실시예에 의하여 제조된 것[즉. 도 18에 도시된 것]이다.
이렇게 제조된 수직형 발광 다이오드(60) 역시 요철 패턴층(78)을 구비하고 있기 때문에 우수한 광 추출 효율을 나타낼 수 있게 된다. 광의 전반사가 방지되는 메커니즘은 도 15를 참조하여 설명되었던 메커니즘과 실질적으로 동일하므로 더 이상의 상세한 설명은 생략하기로 한다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 상부 발광형 발광 다이오드
12: 기판
14: 버퍼층
16: u형 반도체층
18, 68: 제1 반도체층
20, 70: 활성층
22, 72: 제2 반도체층
24: 투명 전극층
30: 몰드
32: 레진 혼합물
34, 38, 46, 74, 76, 78: 요철 패턴층
36: 레진 혼합물층
40: 폴리머층
42: 마스크 패턴층
44: 볼록부
48: 잔여 증착층
50: p형 전극
52, 80: n형 전극
60: 수직형 발광 다이오드
62: 지지층
64: 히트 싱커층
66: 반사 전극층

Claims (16)

  1. (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계;
    (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계;
    (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계;
    (d) 상기 제2 반도체층 상에 투명 전극층을 형성하는 단계; 및
    (e) 상기 투명 전극층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계
    를 포함하되,
    상기 (e) 단계는, (e1) 소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및 (e2) 상기 몰드를 상기 투명 전극층 상부에 압착시켜 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  2. (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계;
    (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계;
    (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계;
    (d) 상기 제2 반도체층 상에 투명 전극층을 형성하는 단계; 및
    (e) 상기 투명 전극층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계
    를 포함하되,
    상기 (e) 단계는, (e1) 상기 투명 전극층 상에 폴리머층을 형성하는 단계; (e2) 상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계; (e3) 상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 투명 전극층 상에 볼록부를 형성하는 단계; (e4) 상기 볼록부 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계; 및 (e5) 상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  3. (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계;
    (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계;
    (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계; 및
    (d) 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계
    를 포함하되,
    상기 (d) 단계는, (d1) 소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및 (d2) 상기 몰드를 상기 제2 반도체층 상부에 압착시켜 상기 제2 반도체층 상에 상기 요철 패턴층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  4. (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계;
    (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계;
    (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계; 및
    (d) 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계
    를 포함하되,
    상기 (d) 단계는, (d1) 상기 제2 반도체층 상에 폴리머층을 형성하는 단계; (d2) 상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계; (d3) 상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 제2 반도체층 상에 볼록부를 형성하는 단계; (d4) 상기 볼록부 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 상기 제2 반도체층 상에 상기 요철 패턴층을 형성하는 단계; 및 (d5) 상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 요철 패턴층은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 요철 패턴층의 굴절률은 1.8 내지 2.4인 것을 특징으로 하는 발광 다이오드의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 반도체층의 도전형은 n형이고, 상기 제2 반도체층의 도전형은 p형인 것을 특징으로 하는 발광 다이오드의 제조방법.
  8. 제1항에 있어서,
    상기 몰드를 상기 투명 전극층 상부에 압착시키기 이전에 상기 투명 전극층과 상기 레진 혼합물과의 접착력을 향상시키기 위하여 상기 투명 전극층 상에 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에 적어도 하나의 공정을 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  9. 제3항에 있어서,
    상기 몰드를 상기 제2 반도체층 상부에 압착시키기 이전에 상기 제2 반도체층과 상기 레진 혼합물과의 접착력을 향상시키기 위하여 상기 제2 반도체층 상에 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에 적어도 하나의 공정을 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  10. 제2항 또는 제4항에 있어서,
    상기 폴리머층의 식각은 산소 플라즈마를 이용하여 수행되며, 상기 마스크 패턴층은 상기 폴리머층에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가지는 것을 특징으로 하는 발광 다이오드의 제조방법.
  11. 제3항 또는 제4항에 있어서,
    상기 제1 반도체층의 도전형은 p형이고, 상기 제2 반도체층의 도전형은 n형인 것을 특징으로 하는 발광 다이오드의 제조방법.
  12. 제1항 내지 제4항 중 어느 한 항의 제조방법을 이용하여 제조된 발광 다이오드.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020100065722A 2010-07-08 2010-07-08 발광 다이오드 및 그 제조방법 KR101143085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065722A KR101143085B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065722A KR101143085B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120005133A KR20120005133A (ko) 2012-01-16
KR101143085B1 true KR101143085B1 (ko) 2012-05-08

Family

ID=45611369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065722A KR101143085B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101143085B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003391B1 (ko) * 2012-05-21 2019-07-24 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
KR101662202B1 (ko) * 2013-10-01 2016-10-04 광주과학기술원 발광 다이오드
CN106471424B (zh) 2014-04-25 2019-09-10 惠普发展公司，有限责任合伙企业 对准颗粒层

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134453A (ko) * 2005-06-22 2006-12-28 엘지전자 주식회사 광결정 구조를 갖는 발광 소자의 제조 방법
KR100762004B1 (ko) 2006-08-07 2007-09-28 삼성전기주식회사 질화물계 발광 다이오드 소자의 제조방법
KR20080000884A (ko) * 2006-06-28 2008-01-03 삼성전기주식회사 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100974288B1 (ko) 2010-01-13 2010-08-05 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134453A (ko) * 2005-06-22 2006-12-28 엘지전자 주식회사 광결정 구조를 갖는 발광 소자의 제조 방법
KR20080000884A (ko) * 2006-06-28 2008-01-03 삼성전기주식회사 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100762004B1 (ko) 2006-08-07 2007-09-28 삼성전기주식회사 질화물계 발광 다이오드 소자의 제조방법
KR100974288B1 (ko) 2010-01-13 2010-08-05 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법

Also Published As

Publication number Publication date
KR20120005133A (ko) 2012-01-16

Similar Documents

Publication Publication Date Title
KR20190131546A (ko) 픽셀 구조 및 제조 방법
WO2015101068A1 (zh) 发光二极管芯片及其制作方法
CN103354956A (zh) 具有光子晶体结构的发光二极管及其制造方法
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR101143085B1 (ko) 발광 다이오드 및 그 제조방법
JP5818766B2 (ja) 発光ダイオード
KR101233768B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
JP5794963B2 (ja) 発光ダイオード
JP2014517999A (ja) 改善された光抽出を有する有機発光デバイス
JP2013539419A (ja) ナノインプリントモールドの製造方法、この方法により製造されたナノインプリントモールドを用いた発光ダイオードの製造方法、及びこの方法により製造された発光ダイオード
JP2013084955A (ja) 発光ダイオード
KR101535852B1 (ko) 나노구조체 전사를 이용한 발광다이오드 제조방법과 그 발광다이오드
KR100957570B1 (ko) 고효율 발광 다이오드용 기판의 제조방법
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
CN108539036B (zh) 一种电极结构、qled及制备方法
KR100994034B1 (ko) 고효율 발광 다이오드용 사파이어 기판의 제조방법
CN109192836B (zh) 一种渐变折射率纳米结构结合纳米透镜的led结构的制备方法
KR101677174B1 (ko) 발광 소자
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
TWI692896B (zh) 有機發光二極體之製造方法及有機發光二極體
KR101383097B1 (ko) 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법
TWI443864B (zh) Fabrication of crystalline structure
KR101130360B1 (ko) 발광 다이오드 및 그 제조방법
KR101023480B1 (ko) 오염 방지막이 형성된 엘이디 칩 및 그 제조 방법
KR101346802B1 (ko) 개선된 광 추출 효율을 갖는 발광다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 4

R401 Registration of restoration
LAPS Lapse due to unpaid annual fee