KR101141434B1 - 적층 세라믹 콘덴서 및 그 제조방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR101141434B1
KR101141434B1 KR1020100128304A KR20100128304A KR101141434B1 KR 101141434 B1 KR101141434 B1 KR 101141434B1 KR 1020100128304 A KR1020100128304 A KR 1020100128304A KR 20100128304 A KR20100128304 A KR 20100128304A KR 101141434 B1 KR101141434 B1 KR 101141434B1
Authority
KR
South Korea
Prior art keywords
ceramic
dielectric powder
internal electrode
multilayer
ceramic dielectric
Prior art date
Application number
KR1020100128304A
Other languages
English (en)
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100128304A priority Critical patent/KR101141434B1/ko
Priority to JP2011164059A priority patent/JP5290364B2/ja
Priority to US13/194,366 priority patent/US9251957B2/en
Priority to CN201110246715.1A priority patent/CN102568822B/zh
Application granted granted Critical
Publication of KR101141434B1 publication Critical patent/KR101141434B1/ko
Priority to US14/633,034 priority patent/US9251959B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서는 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층이 적층되어 형성되며, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면으로 둘러싸인 적층 본체; 복수 개의 유전체층에 상에 형성되며 적층 본체의 서로 대향하는 상기 제1 측면 및 상기 제3 측면으로 각각 인출되도록 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및 적층 본체의 제2 측면 및 제4 측면에 각각 형성되고, 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더를 포함하는 제1 사이드 부 및 제2 사이드 부;를 포함한다.

Description

적층 세라믹 콘덴서 및 그 제조방법{MULTI-LAYER CERAMIC CONDENSER AND FABRICATING METHOD USING THEREOF}
본 발명은 적층 세라믹 콘덴서 및 그 제조방법에 관한 것으로, 보다 구체적으로 잔류 응력이 형성되는 것을 방지하여 신뢰도 높은 적층 세라믹 콘덴서를 제조하는 방법 및 그 제조방법에 의해 제조된 적층 세라믹 콘덴서에 관한 것이다.
콘덴서는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 서로 대향시켜, 전압을 걸면 각 전극에 전기가 축적되는 것이다. 직류전압을 인가한 경우에는 전기가 축전되면서 콘덴서 내부에 전류가 흐르지만, 축전이 완료되면 전류가 흐르지 않게 된다. 한편, 교류전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 계속 흐르게 된다.
이러한 콘덴서는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 콘덴서, 전극 재료로 탄탈륨을 사용하는 탄탈륨 콘덴서, 전극 사이에 티타늄 바륨과 같은 고유전율의 유전체를 사용하는 세라믹 콘덴서, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 콘덴서(Multi Layer Ceramic Condenser, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 콘덴서 등 여러 종류로 구분될 수 있다.
이 중에서 적층 세라믹 콘덴서는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현할 수 있다는 장점이 있어 최근 고주파회로 등 다양한 분야에서 많이 응용되고 있다.
종래 기술에 따른 적층 세라믹 콘덴서는, 복수 개의 유전체 시트가 적층되어 적층체를 형성하며, 상기 적층체 외부에 서로 다른 극성을 갖는 외부 전극이 형성되고, 상기 적층체의 내부에 교대로 적층된 내부 전극이 상기 각각의 외부 전극에 연결될 수 있다.
상기 유전체 시트 사이에 교대로 형성된 내부전극이 각각 서로 다른 극성을 갖도록 연결되어 용량결합을 일으킴으로써 상기 적층 세라믹 콘덴서가 커패시턴스 값을 갖게 된다.
최근 전자 제품의 소형화 및 고집적화에 따라 적층 세라믹 콘덴서의 경우에도 소형화 고집적화를 위한 연구가 많이 이루어지고 있다. 특히 적층 세라믹 콘덴서의 경우 고용량화 및 소형화를 위하여 유전체층의 박층화하여 고적층화하고, 내부 전극 오버랩(overlap) 면적을 확보하기 위하여 적층 본체의 마진부를 최적화하기 위한 다양한 시도가 이루어지고 있다.
본 발명의 목적은 적층 세라믹 콘덴서 내부의 적층 본체와 사이드 부 사이의 잔류 응력이 형성되는 것을 방지하여 신뢰도가 높은 적층 세라믹 콘덴서 제조방법 및 그 제조 방법에 의한 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서는 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층이 적층되어 형성되며, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면으로 둘러싸인 적층 본체; 복수 개의 유전체층에 상에 형성되며 적층 본체의 서로 대향하는 상기 제1 측면 및 상기 제3 측면으로 각각 인출되도록 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및 적층 본체의 제2 측면 및 제4 측면에 각각 형성되고, 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더를 포함하는 제1 사이드 부 및 제2 사이드 부;를 포함한다.
상기 제1 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛일 수 있다.
상기 제2 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛일 수 있다.
상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 클 수 있다.
상기 복수 개의 유전체층 윗면 또는 아랫면에 적층되며, 제3 세라믹 유전체 파우더를 포함하는 제1 커버층 및 제2 커버층을 포함할 수 있다.
상기 제3 세라믹 유전체 파우더의 입경은 제1 세라믹 유전체 파우더의 입경과 유사할 수 있다.
상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부 소결 온도는 800 내지 1200 °C일 수 있다.
상기 제1 커버층 및 제2 커버층의 소결 온도는 800 내지 1200 °C일 수 있다.
상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 후의 그레인(grain)의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛일 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 콘덴서 제조방법은 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 세라믹 슬러리로 복수 개의 세라믹 그린시트를 형성하는 단계; 세라믹 그린시트 위에 제1 내부 전극 패턴 또는 제2 내부 전극 패턴을 인쇄하는 단계; 제1 내부 전극 패턴과 제2 내부 전극 패턴이 교차 적층되도록 복수 개의 세라믹 그린시트를 적층하여, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체를 형성하는 단계; 및 제2 측면 및 제4 측면 각각에 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제2 세라믹 슬러리가 도포된 제1 사이드 부 및 제2 사이드 부를 형성하는 단계;를 포함한다.
상기 복수 개의 유전체층의 윗면 및 아랫면에 제1 세라믹 유전체 파우더와 유사한 크기의 입경을 갖는 제3 세라믹 유전체 파우더를 포함하는 각각 제1 커버층 및 제2 커버층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛일 수 있다.
상기 제2 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛일 수 있다.
상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 클 수 있다.
상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 온도는 800 내지 1200 °C일 수 있다.
상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 후의 그레인(grain)의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛일 수 있다.
상기 제1 측면으로 인출된 제1 내부 전극 패턴 및 제3 측면으로 인출된 제2 내부 전극 패턴과 각각 연결되는 제1 외부 전극 및 제2 외부 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면 적층 세라믹 콘덴서의 복수 개의 유전체 층이 적층된 적층 본체와 상기 적층 본체의 측면에 형성되는 사이드 부 사이의 잔류 응력이 형성되는 것을 방지할 수 있다.
따라서, 소성 시 사이드 부와 적층 본체 사이에 크랙이 형성되거나, 칩의 형상이 변형되는 것을 방지할 수 있다. 그에 따라 신뢰성이 높은 적층 세라믹 콘덴서를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 적층 본체의 분해 사시도이다.
도 3은 도 1의 적층 세라믹 콘덴서의 A-A' 방향 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다.
또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 및 그 제조방법에 대하여 알아보자.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 적층 본체의 분해 사시도이며, 도 3은 도 1의 적층 세라믹 콘덴서의 A-A' 방향 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서는 적층 본체(20)와 상기 적층 본체(20)의 양단에 형성된 제1 외부 전극(10a) 및 제2 외부 전극(10b)을 포함한다.
상기 적층 본체(20)는 복수 개의 유전체층이 적층되어 형성된 것으로, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함한다. 상기 제1 측면과 제3 측면은 서로 대향하도록 형성되며, 제2 측면과 제4 측면 또한 서로 대향하도록 형성된다.
상기 적층 본체(20)는 복수 개의 유전체층과 상기 복수 개의 유전체층 사이에 형성되어 제1 측면 및 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 포함한다. 그리고, 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴은 1개 이상의 유전체층을 사이에 두고 서로 교차 적층되는 구조를 갖는다.
그리고, 상기 제1 측면과 제3 측면에 각각 제1 내부 전극 패턴과 제2 내부 전극 패턴이 인출되도록 형성되며, 상기 제1 측면 및 제3 측면에는 제1 외부 전극(10a) 및 제2 외부 전극(10b)이 형성되어, 제1 내부 전극 패턴 또는 제2 내부 전극 패턴은 각각 제1 외부 전극(10a) 및 제2 외부 전극(10b)에 전기적으로 연결될 수 있다.
상기 적층 본체를 구성하는 복수 개의 유전체층은 고유전율을 갖는 세라믹 그린시트로 형성될 수 있으며, 이후 적층 및 소성 과정을 거쳐 복수 개의 유전체층이 적층된 적층 본체를 형성할 수 있다.
상기 제1 외부 전극(10a) 및 제2 외부 전극(10b)은 전기 전도성이 우수한 물질로 이루어질 수 있으며, 적층 세라믹 콘덴서 내부에 형성된 제1 내부 전극 패턴, 제2 내부 전극 패턴 또는 그 밖의 다양한 패턴과 외부 소자를 전기적으로 연결하는 역할을 할 수 있다.
그리고, 상기 제1 외부 전극(10a) 및 제2 외부 전극(10b)은 이에 제한되는 것은 아니나 Ni, Ag 또는 Pd와 같은 전기 전도성이 우수한 물질로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 상기 적층 본체의 내구성을 확보하여 칩의 신뢰성을 향상시키기 위하여 적층 본체 측면에 마진부를 형성할 수 있다.
세라믹 그린시트를 형성하기 위하여 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제1 세라믹 슬러리를 제조하고, 상기 제1 세라믹 슬러리를 기재 위에 도포하여 복수 개의 세라믹 그린시트를 형성한 뒤에 세라믹 그린시트를 적층하여 적층 본체를 형성할 수 있다.
한편, 마진부를 형성하기 위하여, 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제2 세라믹 슬러리를 제조하고, 제2 세라믹 슬러리에 적층 본체를 딥핑(dipping)하는 방식을 취할 수 있다.
이 경우 마진부를 형성하는 세라믹 슬러리는 적층 본체를 구성하는 세라믹 그린시트를 구성하는 세라믹 슬러리와 동시에 소성될 수 있도록 적절한 강도와 치밀성을 유지할 수 있어야 한다.
그러나 제1 세라믹 유전체 파우더와 제2 세라믹 유전체 파우더가 유사한 입경을 갖는 경우, 제1 세라믹 유전체 파우더의 경우 적층 및 압착 공정을 통하여 입자간의 간격이 치밀해져 소결온도가 상대적으로 낮아져 제1 세라믹 유전체 파우더를 포함하는 적층 본체의 소결 온도가 더 낮아지는 현상이 발생하였다.
그에 따라, 적층 본체에 마진부를 형성하고 동시 소성 공정에 도입한 경우 마진부가 미소성되어 마진부와 적층 본체 사이의 잔류 응력이 발생하여 크랙이 발생하는 등의 문제점이 있었다.
그러나, 본 발명의 일 실시예에 따르면 마진부를 구성하는 제2 세라믹 유전체 파우더의 입경을 제1 세라믹 유전체 파우더의 입경과 다르게 하여 동시 소성이 이루어지게 할 수 있다.
더 나아가, 마진부를 적층 본체의 전면에 형성하지 않고, 제2 측면 및 제4 측면에만 제1 사이드 부 및 제2 사이드 부를 형성하고, 사이드 부의 두께를 최적화하여 소결 특성을 더욱 향상시킬 수 있다.
적층 본체와 마진부가 동시에 소성됨에 따라 적층 본체와 마진부 사이에 잔류 응력이 발생하여 크랙이 형성되는 것을 방지할 수 있다.
이하, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 대하여 알아보자.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 세라믹 슬러리로 복수 개의 세라믹 그린시트를 형성하는 단계; 세라믹 그린시트 위에 제1 내부 전극 패턴 또는 제2 내부 전극 패턴을 인쇄하는 단계; 제1 내부 전극 패턴과 제2 내부 전극 패턴이 교차 적층되도록 복수 개의 세라믹 그린시트를 적층하여, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체를 형성하는 단계; 및 제2 측면 및 제4 측면 각각에 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제2 세라믹 슬러리가 도포된 제1 사이드 부 및 제2 사이드 부를 형성하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서를 나타내는 도 2를 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서를 제조하기 위하여, 복수 개의 세라믹 그린시트(201, 202)를 마련한다.
상기 복수 개의 세라믹 그리시트(201, 202)는 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제1 세라믹 슬러리를 캐리어 필름과 같은 기재 위에 도포하여 형성될 수 있다.
상기 제1 세라믹 유전체 파우더는 높은 유전율을 갖는 물질로서, 이에 제한되는 것은 아니나 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨 파우더가 사용될 수 있다.
상기 유기 바인더는 미세한 세라믹 유전체 파우더의 분산성과 점성을 확보하기 위한 것으로 유기 바인더의 양을 조절하여 세라믹 슬러리의 점도를 조절할 수 있다. 상기 유기 바인더로서 수지가 사용될 수 있으며, 이에 제한되는 것은 아니나 에틸 셀룰오로스와 폴리비닐 부티랄 등과 같은 수지가 사용될 수 있다.
상기 복수 개의 세라믹 그린시트(201, 202)에 서로 다른 면으로 인출되는 제1 내부 전극 패턴(30a) 및 제2 내부 전극 패턴(30b)을 인쇄할 수 있다.
그에 따라 제1 내부 전극 패턴(30a)이 인쇄된 복수 개의 제1 세라믹 그린시트(201)가 제조되며, 제2 내부 전극 패턴(30b)이 인쇄된 복수 개의 제2 세라믹 그린시트(202)가 제조될 수 있다.
상기 복수 개의 제1 세라믹 그린시트(201)와 복수 개의 제2 세라믹 그린시트(202)는 교차 적층되어 적층 본체를 형성한다. 상기 적층 본체는 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함한다.
상기 제1 내부 전극 패턴(30a)은 적층 본체의 제1 측면으로 인출되도록 형성되며, 상기 제2 내부 전극 패턴(30b)이 적층 본체의 제3 측면으로 인출되도록 형성될 수 있다.
상기 제1 내부 전극 패턴(30a) 및 제2 내부 전극 패턴(30b)은 전기 전도성이 우수한 도전성 금속으로 형성될 수 있으며, 이에 제한되는 것은 아니나 Ag, Ni, Cu, Pd 및 이들의 합금으로 구성된 군 중에서 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에 따르면 상기 적층 본체는 가장 윗면에 적층되는 제1 커버층(100a)과 가장 아랫면에 적층되는 제2 커버층(100b)을 포함할 수 있다.
상기 제1 커버층(100a)과 제2 커버층(100b)은 적층 본체의 가장 윗면과 가장 아랫면에 적층되어 내부에 적층된 복수 개의 제1 세라믹 그린시트 및 복수 개의 제2 세라믹 그린시트를 외부의 물리적 화학적 스트레스로부터 보호하는 역할을 한다.
상기 제1 커버층(100a) 및 제2 커버층(100b)은 제3 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제3 세라믹 슬러리가 캐리어 필름과 같은 기재 위에 도포되어 형성된다.
상기 제3 세라믹 유전체 파우더는 제1 세라믹 유전체 파우더와 유사한 입경을 갖는 것이 바람직하다.
적층 본체의 소성시 복수 개의 제1 세라믹 그린시트(201) 및 제2 세라믹 그린시트(202)와 제1 커버층(100a) 및 제2 커버층(100b)을 동시에 소성하기 위해서 유사한 입경을 갖도록 제작되는 것이 바람직하다.
따라서, 본 발명의 일 실시예에 따르면, 상기 적층 본체(20)는 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층과 제3 세라믹 유전체 파우더를 포함하는 제1 및 제2 커버층이 적층 및 압착되어 형성되고, 제1 세라믹 유전체 파우더와 제3 세라믹 유전체 파우더는 유사한 입경을 갖기 때문에 유사한 온도에서 동시에 소성될 수 있다.
또한, 본 발명의 일 실시예에 따르면 적층 본체(20)는 복수 개의 유전체층의 절연성을 유지하기 위한 최소 영역을 제외한 모든 영역을 덮도록 내부 전극 패턴이 형서되기 때문에, 내부 전극 패턴은 적층 본체(20) 내부에서 용량을 확보하기 위한 최대 면적을 확보할 수 있다.
적층 세라믹 콘덴서의 경우 제1 내부 전극 패턴(30a)과 제2 내부 전극 패턴(30b)의 오버랩(overlap) 면적에 따라 용량이 확보될 수 있다. 본 발명의 일 실시예에 따르면 제1 내부 전극 패턴(30a) 및 제2 내부 전극 패턴(30b)에 의해서 겹쳐지는 오버랩(overlap) 면적이 최대가 된다. 그리고 고용량 적층 세라믹 콘덴서를 구현할 수 있다.
본 발명의 일 실시예에 따르면 적층 본체(20)의 제2 측면 및 제3 측면에 각각 제1 사이드 부(150a) 및 제2 사이드 부(150b)를 형성할 수 있다.
제1 내부 전극 패턴(30a)과 제2 내부 전극 패턴(30b)은 유전체층은 각각 제1 측면 및 제3 측면으로 인출되도록 형성되고, 유전체층을 덮도록 형성되기 때문에, 제1 및 제2 내부 전극 패턴(30a, 30b)은 제1 측면, 제2 측면, 제3 측면 및 제4 측면에 모두 노출될 수 있다.
그에 따라, 제1 및 제2 내부 전극 패턴은 칩으로 제조될 경우 외부로 노출되어 물리적 화학적 스트레스에 의해 손상되어 제1 및 제2 내부 전극 패턴의 불량을 야기할 수 있다.
적층 본체의 윗면과 아랫면에는 제1 커버층(100a) 및 제2 커버층(100b)이 형성되기 때문에, 제1 및 제2 내부 전극 패턴을 보호할 수 있다. 그리고, 적층 본체의 제1 측면과 제3 측면에는 제1 외부 전극과 제2 외부 전극이 형성되기 때문에 내부에 형성된 제1 및 제2 내부 전극 패턴을 보호할 수 있다.
종래 제1 및 제2 내부 전극 패턴을 유전체층 내부에 인쇄하는 경우 제2 측면 및 제4 측면으로 제1 및 제2 내부 전극 패턴이 노출되지 않았다. 그래서 별도의 마진(margin)을 형성하지 않아도 제1 및 제2 내부 전극 패턴을 외적 스트레스로부터 보호할 수 있었다.
그러나, 본 발명의 일 실시예에 따르면 유전체층을 덮도록 제1 및 제2 내부 전극 패턴이 인쇄되기 때문에 제2 측면 및 제4 측면으로 제1 및 제2 내부 전극 패턴이 노출되게 된다.
따라서, 본 발명의 일 실시예에 따르면, 제2 측면 및 제4 측면에 각각 제1 사이드 부(150a) 및 제2 사이드 부(150b)를 형성할 수 있다.
제2 측면 및 제4 측면에만 선택적으로 슬러리를 도포하여 제1 사이드 부(150a) 및 제2 사이드 부(150b)를 형성하기 때문에 제1 커버층(100a) 및 제2 커버층(100b)의 두께에 영향을 미치지 않을 수 있다.
본 발명의 일 실시예에 따르면 제2 측면 및 제4 측면에만 선택적으로 슬러리를 도포하기 위하여 이에 제한되는 것은 아니나, 제2 측면 및 제4 측면을 제외한 모든 면에 탈착 가능한 필름을 부착하여 슬러리에 딥핑하고 부착된 필름을 제거하는 방식으로 제2 측면 및 제4 측면에만 슬러리를 도포하여 제1 사이드 부(150a) 및 제2 사이드 부(150b)를 형성할 수 있다.
상기 제1 사이드 부(150a) 및 제2 사이드 부(150b)는 제2 세라믹 슬러리가 도포되어 형성된다. 상기 제2 세라믹 슬러리는 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함한다.
상기 유기 바인더 및 유기 용제는 제2 세라믹 유전체 파우더를 제2 세라믹 슬러리 내부에 분산시키기 위한 것으로서, 특히 유기 바인더로 이에 제한되는 것은 아니나 에틸 셀룰로오스 또는 폴리 비닐부티랄과 같은 수지가 사용될 수 있다.
상기 제2 세라믹 유전체 파우더는 높은 유전율을 갖는 물질로서 제1 세라믹 유전체 파우더와 동일한 물질이 사용될 수 있다. 그리고 이에 제한되는 것은 아니나 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨 파우더가 사용될 수 있다.
본 발명의 일 실시예에 따르면 상기 제2 세라믹 유전체 파우더의 입경은 제1 세라믹 유전체 파우더의 입경보다 작은 것이 바람직하다.
제1 세라믹 유전체 파우더와 제2 세라믹 유전체 파우더의 입경이 유사할 경우, 제1 세라믹 유전체 파우더를 포함하는 유전체층은 제2 세라믹 유전체 파우더를 포함하는 제1 및 제2 사이드 부에 비하여 더 낮은 온도에서 소결되게 된다.
유전체층은 적층 및 압착 공정을 통하여 세라믹 유전체 파우더 사이의 치밀성이 부여되어 더 낮은 온도에서 소결될 수 있기 때문이다.
상기 유전체층과 제1 및 제2 사이드 부의 소결 온도가 달라지는 경우 적층 본체에 제1 및 제2 사이드 부를 형성한 뒤 동시 소성하는 과정에서 제1 및 제2 사이드 부가 미소결되게 된다.
그에 따라 유전체층과 제1 및 제2 사이드 부 사이에 잔류 응력이 발생하여 유전체층과 제1 및 제2 사이드 부 사이에 크랙 또는 변형이 발생할 수 있다.
따라서, 본 발명의 일 실시예에 따르면 제2 세라믹 유전체 파우더의 입경을 제1 세라믹 유전체 파우더의 입경보다 작게 하여 유전체층과 사이드 부의 소결 온도를 일치시킬 수 있다.
상기 제1 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛일 수 있다. 그리고, 상기 제2 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛일 수 있다.
좀 더 구체적으로, 상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 큰 것이 바람직하다.
제2 세라믹 유전체 파우더와 제1 세라믹 유전체 파우더의 BET 비표면적 차이가 1㎡/g 미만인 경우 제1 및 제2 사이드 부가 미소결될 수 있다.
또한, 50㎡/g 초과인 경우 소성시 제1 및 제2 사이드 부의 수축률이 지나치게 커지게 되고, 그에 따라 유전체층과 제1 및 제2 사이드 부 사이의 수축률 차이에 의하여 크랙 또는 변형이 발생할 수 있기 때문이다.
특히, 적층 본체의 내부 전극은 소성 과정에서 외부 전극으로 확산되는 현상이 발생한다. 이때 제1 및 제2 사이드 부가 지나치게 수축할 경우 제1 및 제2 사이드 부와 적층 본체 사이의 내부 전극의 확산력과 제1 및 제2 사이드 부에 미치는 수축력에 의해 크랙이 발생할 수 있다.
따라서, 제2 세라믹 유전체 파우더와 제1 세라믹 유전체 파우더의 BET 비표면적 차이가 1 내지 50㎡/g인 것이 바람직하다.
그에 따라, 본 발명의 일 실시예에 따르면 상기 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층의 소결 온도와 제2 세라믹 유전체 파우더를 포함하는 제1 및 제2 사이드 부의 소결온도가 유사해질 수 있다.
본 발명의 일 실시예에 따르면 상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부 소결 온도는 800 내지 1200 °C인 것이 바람직하다.
복수 개의 유전체층과 제1 및 제2 사이드 부는 유사한 소결 온도를 가지게 할 수 있으며, 그에 따라 적층 본체와 제1 및 제2 사이드 부는 동시에 소성되게 할 수 있다. 그에 따라 소성 과정에서 일부분이 소성되지 않는 현상을 방지할 수 있다.
본 발명의 일 실시예에 따르면 적층 본체는 복수 개의 유전체층과 상기 유전체층의 윗면과 아랫면에 각각 형성되는 제1 커버층 및 제2 커버층을 포함한다. 상기 제1 및 제2 커버층은 복수 개의 유전체층에 포함되는 제1 세라믹 유전체 파우더와 입경이 유사한 제3 세라믹 유전체 파우더를 포함한다.
따라서, 복수 개의 유전체층과 제1 및 제2 커버층은 유사한 온도에서 소결될 수 있으며 그에 따라 상기 제1 및 제2 커버층도 의 소결 온도는 800 내지 1200 °C일 수 있다.
적층 본체와 제1 및 제2 사이드 부가 소결되면, 내부에 포함된 유기 바인더 및 유기 용제는 모두 증발하게 되고 세라믹 유전체 파우더는 치밀화되어 세라믹 그레인(grain)으로 성장하게 된다.
본 발명의 일 실시예에 따르면, 유전체층을 구성하는 제1 세라믹 유전체 파우더와 제1 및 제2 사이드 부를 구성하는 제2 세라믹 유전체 파우더의 소결 후의 세라믹 그레인(grain)의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛일 수 있다.
본 발명의 일 실시예에 따르면 유전체층을 구성하는 제1 세라믹 유전체 파우더와 제1 커버층 및 제2 커버층을 구성하는 제3 세라믹 유전체 파우더의 경우 적층 및 압착 공정을 통하여 치밀화되는 공정을 거치기 때문에, 소결 후의 성장된 세라믹 그레인(grain)은 제2 세라믹 유전체 파우더로 구성된 제1 및 제2 사이드 부의 세라믹 그레인의 입경과 유사해진다.
특히, 본 발명의 일 실시예에 따르면 제1 세라믹 유전체 파우더와 제2 세라믹 유전체 파우더의 BET 비표면적 차이가 1 내지 50㎡/g가 되기 때문에, 소결 후 성장한 세라믹 그레인(grain)은 유사한 크기를 갖게 된다.
그에 따라, 적층 본체와 제1 및 제2 사이드 부는 서로 동일한 크기로 성장한 세라믹 그레인을 포함할 수 있고, 적층 본체와 제1 및 제2 사이드 부 사이의 잔류 응력이 발생하는 것을 방지할 수 있다.
결과적으로, 적층 본체와 제1 및 제2 사이드 부의 소결 과정에서의 잔류 응력이 생기는 것을 방지하여 적층 본체와 제1 및 제2 사이드 부의 크랙 및 변형을 방지할 수 있다. 그리고, 더 나아가 완성된 적층 세라믹 콘덴서에 있어서도 적층 본체와 제1 및 제2 사이드 부는 일체화될 수 있어 적층 세라믹 콘덴서의 내구성이 증가하게 된다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서는 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제1 세라믹 슬러리가 도포되어 형성된 복수 개의 유전체층이 적층되어 형성되며, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면으로 둘러싸인 적층 본체(20); 상기 복수 개의 유전체층 사이에 형성되어 적층 본체의 서로 대향하는 제1 측면 및 제3 측면으로 각각 인출되도록 형성된 제1 내부 전극 패턴(30a) 및 제2 내부 전극 패턴(30b); 상기 적층 본체(20)의 제2 측면 및 제4 측면에 각각 형성되고 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제2 세라믹 슬러리가 도포되어 형성된 제1 사이드 부(150a) 및 제2 사이드 부(150b)를 포함한다.
본 발명의 일 실시예에 따르면 상기 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층과 제2 세라믹 유전체 파우더를 포함하는 제1 및 제2 사이드 부의 소결 온도를 일치시키기 위하여, 제2 세라믹 유전체 파우더의 입경은 제1 세라믹 유전체 파우더의 입경보다 작을 수 있다.
보다 구체적으로, 상기 제1 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛일 수 있다. 그리고, 상기 제2 세라믹 유전체 파우더의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛일 수 있다.
다시 말해, 상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 클 수 있다.
그에 따라 적층 및 압착 공정을 거치는 복수 개의 유전체층과 제1 및 제2 사이드 부는 동시에 소성 될 수 있으며, 소성 과정에서 복수 개의 유전체층과 제1 및 제2 사이드 부 사이에 잔류 응력이 발생하는 것을 방지할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 유전체층 윗면 또는 아랫면에 적층되며, 제3 세라믹 유전체 파우더를 포함하는 제1 커버층(100a) 및 제2 커버층(100b)을 포함할 수 있다.
따라서, 복수 개의 유전체층을 외적 스트레스로부터 보호할 수 있다.
상기 제1 및 제2 커버층(100a, 100b)은 제1 세라믹 유전체 파우더와 유사한 크기의 입경을 가질 수 있다. 제1 및 제2 커버층(100a, 100b)은 복수 개의 유전체층과 함께 적층 및 압착 공정을 거치기 때문에 제1 세라믹 유전체 파우더와 유사한 크기의 입경을 갖는 제3 세라믹 유전체 파우더를 포함하더라도 유사한 소결 온도를 가질 수 있다.
따라서, 본 발명의 일 실시예에 따르면 상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 온도는 800 내지 1200 °C일 수 있다.
더 나아가, 상기 제1 커버층 및 제2 커버층의 소결 온도는 800 내지 1200 °C일 수 있다.
본 발명의 일 실시예에 따르면 제1 세라믹 유전체 파우더와 제2 세라믹 유전체 파우더는 적절한 크기를 갖도록 선택되기 때문에 유사한 소결온도를 가질 수 있고, 그에 따라 복수 개의 유전체층과 제1 및 제2 사이드 부가 동시에 소성되더라도 미소결되는 구성이 존재하지 않게 된다.
또한, 본 발명의 일 실시예에 따르면 세라믹 슬러리가 소성에 의하여 유기 바인더 및 유기 용제가 제거된 후에 세라믹 그레인(grain)이 성장하게 되는데, 상기 세라믹 그레인은 서로 유사한 크기를 갖게 된다.
상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 후의 세라믹 그레인(grain) 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛일 수 있다.
본 발명의 일 실시예에 따르면 제1 세라믹 유전체 파우더의 입경이 제2 세라믹 유전체 파우더의 입경보다 크더라도, 제1 세라믹 유전체 파우더는 적층 및 압착 공정을 통하여 치밀화되기 때문에 결과적으로 소성 된 후 성장한 세라믹 그레인은 제2 세라믹 유전체 파우더가 성장한 세라믹 그레인과 유사하게 된다.
그에 따라 적층 본체를 구성하는 복수 개의 유전체층, 제1 및 제2 커버층과 상기 적층 본체에 부착되는 제1 및 제2 사이드 부는 서로 일체화될 수 있으며, 이 후 사용함에 있어서 수반되는 외적 스트레스에 대한 강한 내구성을 갖게 된다.
본 발명의 일 실시예에 따르면 복수 개의 유전체층 내부에 최대한의 오버랩 면적을 확보할 수 있는 내부 전극 패턴을 인쇄할 수 있다. 그에 따라 고용량 적층 세라믹 콘덴서를 구현할 수 있다.
그리고, 본 발명의 일 실시예에 따르면 적층 본체에 상기 적층 본체와 유사한 소결 온도를 갖는 제1 및 제2 사이드 부를 형성하기 때문에 적층 본체와 동시에 소결되게 할 수 있다. 그에 따라 적층 본체와 제1 및 제2 사이드 부에서 소성 과정에서 발생하는 잔류 응력을 방지하여 제품의 크랙 및 변형이 형성되는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면 적층 본체와 제1 및 제2 사이드 부는 서로 유사한 크기의 세라믹 그레인이 성장하기 때문에 일체화될 수 있으며, 그에 따라 적층 세라믹 콘덴서의 내구성을 확보할 수 있다.
10a, 10b: 제1 및 제2 외부 전극
20, 120: 적층 본체
30, 30a, 30b: 제1 및 제2 내부 전극 패턴
100a, 100b: 제1 및 제2 커버층
150a, 150b: 제1 및 제2 사이드 부
201, 202: 제1 및 제2 세라믹 그린시트

Claims (17)

  1. 제1 세라믹 유전체 파우더를 포함하는 복수 개의 유전체층이 적층되어 형성되며, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면으로 둘러싸인 적층 본체;
    상기 복수 개의 유전체층에 상에 형성되며 적층 본체의 상기 제1 측면 및 제3 측면으로 각각 인출되도록 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및
    상기 적층 본체의 제2 측면 및 제4 측면에 각각 형성되고, 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더를 포함하는 제1 사이드 부 및 제2 사이드 부;
    를 포함하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 제1 세라믹 유전체 파우더 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛인 적층 세라믹 콘덴서.
  3. 제1항에 있어서,
    상기 제2 세라믹 유전체 파우더 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛인 전극 세라믹 콘덴서.
  4. 제1항에 있어서,
    상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 큰 적층 세라믹 콘덴서.
  5. 제1항에 있어서,
    상기 복수 개의 유전체층 윗면 또는 아랫면에 적층되며, 제3 세라믹 유전체 파우더를 포함하는 제1 커버층 및 제2 커버층을 포함하는 적층 세라믹 콘덴서.
  6. 제5항에 있어서,
    상기 제3 세라믹 유전체 파우더의 입경은 제1 세라믹 유전체 파우더의 입경과 유사한 적층 세라믹 콘덴서.
  7. 제1항에 있어서,
    상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부 소결 온도는 800 내지 1200 °C인 적층 세라믹 콘덴서.
  8. 제5항에 있어서,
    상기 제1 커버층 및 제2 커버층의 소결 온도는 800 내지 1200 °C인 적층 세라믹 콘덴서.
  9. 제1항에 있어서,
    상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 세라믹 그레인(grain) 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛인 적층 세라믹 콘덴서.
  10. 제1 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제1 세라믹 슬러리로 복수 개의 세라믹 그린시트를 형성하는 단계;
    상기 세라믹 그린시트 위에 제1 내부 전극 패턴 또는 제2 내부 전극 패턴을 인쇄하는 단계;
    상기 제1 내부 전극 패턴과 제2 내부 전극 패턴이 교차 적층되도록 복수 개의 세라믹 그린시트를 적층하여, 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체를 형성하는 단계; 및
    상기 제2 측면 및 제4 측면 각각에 제1 세라믹 유전체 파우더보다 입경이 작은 제2 세라믹 유전체 파우더, 유기 바인더 및 유기 용제를 포함하는 제2 세라믹 슬러리가 도포된 제1 사이드 부 및 제2 사이드 부를 형성하는 단계;
    를 포함하는 적층 세라믹 콘덴서 제조방법.
  11. 제10항에 있어서,
    상기 복수 개의 유전체층의 윗면 및 아랫면에 제1 세라믹 유전체 파우더와 유사한 크기의 입경을 갖는 제3 세라믹 유전체 파우더를 포함하는 제1 커버층 및 제2 커버층을 형성하는 단계를 더 포함하는 적층 세라믹 콘덴서 제조방법.
  12. 제10항에 있어서,
    상기 제1 세라믹 유전체 파우더 누적 입도 분포의 누적 중량 90%의 입경 D90은 50 내지 300㎛인 적층 세라믹 콘덴서 제조방법.
  13. 제10항에 있어서,
    상기 제2 세라믹 유전체 파우더 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 300㎛인 전극 세라믹 콘덴서 제조방법.
  14. 제10항에 있어서,
    상기 제2 세라믹 유전체 파우더의 BET 비표면적이 제1 세라믹 유전체 파우더의 BET 비표면적보다 1 내지 50㎡/g 만큼 큰 적층 세라믹 콘덴서 제조방법.
  15. 제10항에 있어서,
    상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 소결 온도는 800 내지 1200 °C인 적층 세라믹 콘덴서 제조방법.
  16. 제10항에 있어서,
    상기 복수 개의 유전체층, 제1 사이드 부 및 제2 사이드 부의 세라믹 그레인(grain)의 누적 입도 분포의 누적 중량 90%의 입경 D90은 20 내지 1000㎛인 적층 세라믹 콘덴서 제조방법.
  17. 제10항에 있어서,
    상기 제1 측면으로 인출된 제1 내부 전극 패턴 및 제3 측면으로 인출된 제2 내부 전극 패턴과 각각 연결되는 제1 외부 전극 및 제2 외부 전극을 형성하는 단계를 더 포함하는 적층 세라믹 콘덴서 제조방법.
KR1020100128304A 2010-12-15 2010-12-15 적층 세라믹 콘덴서 및 그 제조방법 KR101141434B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100128304A KR101141434B1 (ko) 2010-12-15 2010-12-15 적층 세라믹 콘덴서 및 그 제조방법
JP2011164059A JP5290364B2 (ja) 2010-12-15 2011-07-27 積層セラミックコンデンサ及びその製造方法
US13/194,366 US9251957B2 (en) 2010-12-15 2011-07-29 Multilayer ceramic condenser and method of manufacturing the same
CN201110246715.1A CN102568822B (zh) 2010-12-15 2011-08-25 多层陶瓷电容器及其制造方法
US14/633,034 US9251959B2 (en) 2010-12-15 2015-02-26 Multilayer ceramic condenser and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100128304A KR101141434B1 (ko) 2010-12-15 2010-12-15 적층 세라믹 콘덴서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101141434B1 true KR101141434B1 (ko) 2012-05-04

Family

ID=46234106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100128304A KR101141434B1 (ko) 2010-12-15 2010-12-15 적층 세라믹 콘덴서 및 그 제조방법

Country Status (4)

Country Link
US (2) US9251957B2 (ko)
JP (1) JP5290364B2 (ko)
KR (1) KR101141434B1 (ko)
CN (1) CN102568822B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337275B1 (ko) * 2011-04-18 2013-12-05 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR101416608B1 (ko) * 2013-01-31 2014-07-08 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US8964355B2 (en) 2012-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
US9030801B2 (en) 2013-04-08 2015-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013896A1 (ja) * 2012-07-20 2014-01-23 株式会社村田製作所 積層コイル部品の製造方法
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
KR20160108905A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102222607B1 (ko) * 2015-12-24 2021-03-05 삼성전기주식회사 적층형 전자 부품용 그린 시트 및 적층형 전자 부품
KR20170078164A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조방법
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6869677B2 (ja) 2016-09-27 2021-05-12 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2018120985A (ja) * 2017-01-26 2018-08-02 株式会社村田製作所 電子部品および電子部品を備えた基板
KR101939083B1 (ko) 2017-03-29 2019-01-16 삼성전기 주식회사 적층형 커패시터 및 그 제조방법
JP6954519B2 (ja) 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7036430B2 (ja) * 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7307827B2 (ja) * 2018-05-25 2023-07-12 太陽誘電株式会社 積層セラミック電子部品
KR20190121169A (ko) * 2018-09-05 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR102121580B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR20220058118A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 적층형 전자 부품
KR20220059779A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH10241987A (ja) * 1997-02-25 1998-09-11 Tokin Corp 積層セラミックコンデンサの製造方法
JP2007266223A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 積層セラミックコンデンサ
JP2009032833A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) * 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH0997733A (ja) * 1995-09-29 1997-04-08 Taiyo Yuden Co Ltd 積層セラミック部品の製造方法
GB2376207B (en) * 2001-05-25 2005-03-30 Kyocera Corp Method of producing ceramic laminates,laminated electronic parts and method of producing the same
JP2004221268A (ja) * 2003-01-14 2004-08-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP4549203B2 (ja) * 2005-02-24 2010-09-22 京セラ株式会社 積層セラミックコンデンサ
KR101064243B1 (ko) * 2006-11-29 2011-09-14 쿄세라 코포레이션 적층 세라믹 콘덴서
JP5026242B2 (ja) 2007-12-11 2012-09-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 誘電体材料の製造方法
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH10241987A (ja) * 1997-02-25 1998-09-11 Tokin Corp 積層セラミックコンデンサの製造方法
JP2007266223A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 積層セラミックコンデンサ
JP2009032833A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337275B1 (ko) * 2011-04-18 2013-12-05 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US8947851B2 (en) 2011-04-18 2015-02-03 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor
US9190210B2 (en) 2011-04-18 2015-11-17 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor
US8964355B2 (en) 2012-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and manufacturing method thereof
KR101416608B1 (ko) * 2013-01-31 2014-07-08 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US9030801B2 (en) 2013-04-08 2015-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US20120154978A1 (en) 2012-06-21
CN102568822B (zh) 2016-01-20
JP5290364B2 (ja) 2013-09-18
JP2012129494A (ja) 2012-07-05
US9251957B2 (en) 2016-02-02
US9251959B2 (en) 2016-02-02
CN102568822A (zh) 2012-07-11
US20150170843A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101141457B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
EP2669915B1 (en) Laminated chip electronic component, board for mounting the same and packing unit
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11227723B2 (en) Multilayer ceramic capacitor
KR101288154B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102144766B1 (ko) 적층형 커패시터
KR20200053274A (ko) 적층형 커패시터
JP2023052913A (ja) 積層セラミックキャパシタ及びその製造方法
US20140177127A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
JP2022009433A (ja) 積層セラミック電子部品及びその製造方法
KR20200104841A (ko) 적층형 커패시터
US11227722B2 (en) Multilayer ceramic capacitor
KR20140057926A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN112185693B (zh) 多层陶瓷电容器
JP7379790B2 (ja) 積層セラミックキャパシタ
KR20200027864A (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102198536B1 (ko) 적층형 커패시터
KR102149962B1 (ko) 적층형 커패시터
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20200025973A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8