KR101128721B1 - 엠디엘 소자의 스토리지노드콘택 형성 방법 - Google Patents
엠디엘 소자의 스토리지노드콘택 형성 방법 Download PDFInfo
- Publication number
- KR101128721B1 KR101128721B1 KR1020040115863A KR20040115863A KR101128721B1 KR 101128721 B1 KR101128721 B1 KR 101128721B1 KR 1020040115863 A KR1020040115863 A KR 1020040115863A KR 20040115863 A KR20040115863 A KR 20040115863A KR 101128721 B1 KR101128721 B1 KR 101128721B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node contact
- forming
- etching
- oxide film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (8)
- 반도체 기판 상부에 게이트전극을 형성하는 단계;상기 반도체 기판의 상부 전면에 산화막을 증착한 후 캐패시터가 형성될 활성영역에만 상기 산화막을 잔류시키는 단계;상기 게이트전극 상부에 보더리스콘택을 위한 바텀절연막을 형성하는 단계;상기 바텀절연막 상부에 층간절연을 위한 층간절연산화막을 형성하는 단계;상기 층간절연산화막 상에 하부전극의 면적 확보를 위한 질화물을 형성하는 단계;상기 질화물을 선택적으로 식각하여 스토리지노드콘택홀의 일부를 개방시키는 단계;상기 식각처리된 질화물을 마스크로 하여 상기 층간절연산화막, 상기 바텀절연막 및 상기 산화막을 동시에 식각하여 상기 반도체기판의 표면을 노출시키는 스토리지노드콘택홀을 완전히 개방시키는 단계;상기 스토리지노드콘택홀을 통해 상기 반도체 기판의 일부와 연결되는 스토리지노드콘택을 겸하는 하부전극을 형성하는 단계; 및상기 질화물을 선택적으로 제거하는 단계를 포함하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항에 있어서,상기 바텀절연막은 산화막으로 형성하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 바텀절연막은,300Å~1000Å 두께로 형성하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 질화물은,500Å~4000Å 두께로 형성하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 질화물은 CVD 방법으로 형성하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 질화물 식각시, 상기 층간절연산화막과의 식각선택비가 30:1~50:1이 되도록 식각하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 층간절연산화막과 상기 바텀절연막 식각시,이방성 버티컬 식각으로 진행하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
- 제1항 또는 제2항에 있어서,상기 층간절연산화막과 상기 바텀절연막 식각시,상기 반도체기판과의 식각선택비가 30:1~50:1이 되도록 식각하는 것을 특징으로 하는 엠디엘 소자의 스토리지노드콘택 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040115863A KR101128721B1 (ko) | 2004-12-30 | 2004-12-30 | 엠디엘 소자의 스토리지노드콘택 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040115863A KR101128721B1 (ko) | 2004-12-30 | 2004-12-30 | 엠디엘 소자의 스토리지노드콘택 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060077074A KR20060077074A (ko) | 2006-07-05 |
KR101128721B1 true KR101128721B1 (ko) | 2012-03-26 |
Family
ID=37169195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040115863A KR101128721B1 (ko) | 2004-12-30 | 2004-12-30 | 엠디엘 소자의 스토리지노드콘택 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101128721B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100740881B1 (ko) * | 2005-07-26 | 2007-07-19 | 한국전자통신연구원 | 동일 이벤트에 대한 뇌파 데이터 동기화 장치 및 그 방법과그를 이용한 뇌파 분석 시스템 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970000229B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
KR970053983A (ko) * | 1995-12-01 | 1997-07-31 | 김광호 | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 |
KR19980085478A (ko) * | 1997-05-29 | 1998-12-05 | 문정환 | 반도체 소자의 콘택홀 형성방법 |
KR20020002961A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 제조 방법 |
-
2004
- 2004-12-30 KR KR1020040115863A patent/KR101128721B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970000229B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
KR970053983A (ko) * | 1995-12-01 | 1997-07-31 | 김광호 | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 |
KR19980085478A (ko) * | 1997-05-29 | 1998-12-05 | 문정환 | 반도체 소자의 콘택홀 형성방법 |
KR20020002961A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20060077074A (ko) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9099302B2 (en) | Semiconductor devices including spacers on sidewalls of conductive lines and methods of manufacturing the same | |
KR0170312B1 (ko) | 고집적 dram 셀 및 그 제조방법 | |
KR100919712B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US11133317B2 (en) | DRAM with a hydrogen-supply layer and a high-capacitance embedded capacitor with a cylindrical storage node | |
JPH0982920A (ja) | 高集積dramセルの製造方法 | |
JPH10321724A (ja) | 半導体装置およびその製造方法 | |
US6255224B1 (en) | Method of forming contact for semiconductor device | |
KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
US6200849B1 (en) | Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers | |
US6372571B2 (en) | Method of manufacturing semiconductor device | |
JP5107499B2 (ja) | 半導体装置 | |
KR101128721B1 (ko) | 엠디엘 소자의 스토리지노드콘택 형성 방법 | |
JPH1074909A (ja) | 接続部を形成する方法および半導体チップ | |
JPH0982916A (ja) | 半導体装置及びその製造方法 | |
KR100755673B1 (ko) | 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자 | |
KR100475715B1 (ko) | Mml반도체소자 제조방법 | |
KR100316059B1 (ko) | Mml반도체소자제조방법 | |
KR19990061007A (ko) | 반도체소자의 제조방법 | |
JP3194377B2 (ja) | 半導体装置及びその製造方法 | |
KR100295661B1 (ko) | 디램의 커패시터 제조방법 | |
KR100745070B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
KR20020071993A (ko) | 필드지역에 다중 트렌치형 강유전체 커패시터를 가지는강유전체 메모리 소자 및 그 제조방법 | |
KR20010059168A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 9 |