KR101125428B1 - 신호 입출력 회로 - Google Patents

신호 입출력 회로 Download PDF

Info

Publication number
KR101125428B1
KR101125428B1 KR1020100081949A KR20100081949A KR101125428B1 KR 101125428 B1 KR101125428 B1 KR 101125428B1 KR 1020100081949 A KR1020100081949 A KR 1020100081949A KR 20100081949 A KR20100081949 A KR 20100081949A KR 101125428 B1 KR101125428 B1 KR 101125428B1
Authority
KR
South Korea
Prior art keywords
level
detection circuit
signal
channel transistor
circuit
Prior art date
Application number
KR1020100081949A
Other languages
English (en)
Other versions
KR20110035855A (ko
Inventor
스스무 야마다
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20110035855A publication Critical patent/KR20110035855A/ko
Application granted granted Critical
Publication of KR101125428B1 publication Critical patent/KR101125428B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

종래, 데이터 수신할 때, 데이터를 판별하기 위해 대소 판정을 행하는 비교기를 구비하고 있으며, 이 비교기에는 동작 시, 입력 신호의 변화에 추종하기 위해 정상적으로 전류가 흐르고 있다. 이 비교기에 흐르는 정상적인 전류가, 큰 전력을 소비하고 있다는 문제가 있었다.
본 발명은, 한쪽의 레벨을 검지하는 제1 검출 회로와, 다른 쪽의 레벨을 검지하는 제2 검출 회로를 갖는 수신부와, 상기 한쪽의 레벨을 출력하거나, 상기 다른 쪽의 레벨을 출력하거나, 신호선으로부터 전기적으로 분리된 하이 임피던스 상태로 하여, 3개 중 어느 하나를 1개의 값으로 출력하는 3치 출력기를 갖는 송신부와, 상기 수신부와 상기 송신부를 제어하는 제어 회로를 구비하고, 상기 제어 회로는, 수신의 상태에서는 상기 제1 검출 회로 및 상기 제2 검출 회로로부터의 검지 결과에 따라, 입력되는 신호의 레벨을 판단하고, 송신의 상태에서는 상기 3치 출력기로부터의 출력값을 제어하는 것을 특징으로 한다.

Description

신호 입출력 회로{SIGNAL INPUT/OUTPUT CIRCUIT}
본 발명은, 통신을 행하는 인터페이스 부분에 관한 것으로, 특히 소비 전력을 저감하기 위한 구성에 관한 것이다.
최근, 환경을 고려하여, 전기 제품은 저소비 전력으로 동작하는 것이 요구되고 있다. 이러한 전기 제품의 내부에 탑재되는 각 IC 사이에서 행해지는 일반적인 신호 입출력 회로에 있어서, 자주 사용되는 용량 결합형의 통신 장치에서는, 전력 소비는 인터페이스부에 의한 것과 데이터 처리부에 의한 것으로 크게 구별된다. 이 중, 아날로그적인 동작을 하는 인터페이스 부분에서 전체의 대부분의 전력을 소비하고 있으며, 디지털 회로에 의해 구성되는 데이터 처리 부분의 전력 소비는 적다. 따라서, 통신 전체의 소비 전력을 저감하기 위해, 인터페이스에서 소비하는 전력을 저감시킨다. 예를 들어, 특허문헌 1에는 비교기를 사용한 신호 입출력 회로가 기재되어 있다.
도 1에 일반적인 종래 기술을 기재한다. 송신기(1)로부터의 신호는, 결합 용량(2)에 의해 받는다. 그리고, 결합 용량(2)이 H 레벨로 차지되어 있으면, H 레벨이 송신되어 온 것을 의미하고, L 레벨로 차지되어 있으면, L 레벨이 송신되어 온 것을 의미하는 형식을 일반적으로 용량 결합형이라고 한다. 이때, 결합 용량(2)과 직렬로 접속된 신호 라인은 어느 한 전압으로 바이어스된다. 그 바이어스된 전압을, 수신부(3)의 비교기(4)에 의해, 기준 전압(Vref)과 비교함으로써 입력 신호로서, H 레벨, L 레벨 중 무엇이 송신되어 왔는지를 판별한다. 비교 결과는, 출력 신호로서, 데이터 처리부(5)에 인도된다.
이때, 비교기(4)는 검출기의 역할을 하고 있으며, 입력 신호의 변화에 추종하기 위해, 항상 중간 전압으로 바이어스하고 있어, 정상적으로 전류 소비가 발생하고 있다.
일본 특허 공개 제2005-20268호
그러나, 특허문헌 1과 같이, 종래 데이터 수신할 때, 데이터를 판별하기 위해, 대소 판정을 행하는 비교기를 구비하고 있으며, 이 비교기에는 동작 시, 입력 신호의 변화에 추종하기 위해 정상적으로 전류가 흐르고 있다. 이 비교기에 흐르는 정상적인 전류가 큰 전력을 소비하고 있다는 문제가 있다. 본 발명은, 이러한 종래의 문제점을 감안하여 이루어진 것으로, 소비 전력의 소비가 적은 신호 입출력 회로를 제공하는 것을 목적으로 한다.
본 발명은, 통신 라인에 결합 용량을 통하여, 한쪽의 레벨과 다른 쪽의 레벨의 신호를 송수신하는 신호 입출력 회로에 있어서, 한쪽의 레벨을 검지하는 제1 검출 회로와, 다른 쪽의 레벨을 검지하는 제2 검출 회로를 갖는 수신부와, 상기 한쪽의 레벨을 출력하거나, 상기 다른 쪽의 레벨을 출력하거나, 신호선으로부터 전기적으로 분리된 하이 임피던스 상태로 하여, 3개 중 어느 하나를 1개의 값으로 출력하는 3치 출력기를 갖는 송신부와, 상기 수신부와 상기 송신부를 제어하는 제어 회로를 구비하고, 상기 제어 회로는, 수신의 상태에서는 상기 제1 검출 회로 및 상기 제2 검출 회로로부터의 검지 결과에 따라, 입력되는 신호의 레벨을 판단하고, 송신의 상태에서는 상기 3치 출력기로부터의 출력값을 제어하는 것을 특징으로 하는 신호 입출력 회로를 제공한다.
혹은, 또한 상기 제어 회로는 수신의 상태에서는, 한쪽의 레벨을 검지하면, 상기 제1 검출 회로를 오프 상태, 상기 제2 검출 회로를 온 상태로 하고, 다른 쪽의 레벨을 검지하면, 상기 제1 검출 회로를 온 상태, 상기 제2 검출 회로를 오프 상태로 하는 것을 특징으로 하는 신호 입출력 회로를 제공한다.
본 발명은, 입력 신호의 변화에 추종해도 입력 신호를 기다릴 때의 전류 소비는 제로(0)가 된다. 이에 의해, 용량 결합형 통신의 소비 전력을 대폭 삭감할 수 있다.
또한, 소비 전력의 삭감에 의해, 휴대용 용도로는 전지에 의한 동작 시간을 대폭 늘릴 수 있다. 장시간 동작을 필요로 하지 않는 경우에는 전지 용량의 소형화로 할 수 있고, 나아가 상품 자체를 컴팩트하게 경량화할 수 있다는 이점이 있다.
도 1은 종래 기술을 나타내는 구성도.
도 2는 본 실시 형태에 관한 신호 입출력 회로의 구성을 나타내는 구성도.
도 3은 본 실시 형태에 관한 신호 입출력 회로의 구성을 나타내는 구성도.
도 4는 본 실시 형태에 관한 신호의 진폭의 감쇠를 도시하는 도면.
이하, 본 발명의 실시 형태에 관한 신호 입출력 회로에 관한 것으로, 도면을 참조하여 설명한다. 본 실시 형태에 관한 신호 입출력 회로의 구성을 도 2에 도시한다.
종래 기술과 중복되는 부분에 대해서는, 설명을 생략한다. 수신부(31)의 내부에는 H 레벨 검출기(6)와, L 레벨 검출기(7)가 있다. H 레벨 검출기(6)는 L 레벨로부터 H 레벨로 변화된 것을 검출할 수 있는 검출기이다. 마찬가지로, L 레벨 검출기(7)는 H 레벨로부터 L 레벨로 변화된 것을 검출하는 검출기이다. H 레벨 검출기(6)와 L 레벨 검출기(7)는, 모두 한쪽의 레벨로부터 다른 쪽의 레벨로의 변화나, 다른 쪽의 레벨로부터 한쪽의 레벨로의 변화를 검출하는 검출기이다.
송신부(8)는, 통신 라인의 전위를 제어하기 위하여 사용되고, 내부에는 3치 출력기(9)가 있다. 3치 출력기(9)는, L 레벨, H 레벨, 하이 임피던스의 3치를 출력할 수 있어, 어느 값을 출력할지는 제어 회로(10)로부터 제어된다. 송신부(8)가 사용되지 않을 때나 수신 상태에서는 통상 하이 임피던스를 출력한다. 또한, 통신 라인을 L 레벨로 하려는 경우에는 3치 출력기(9)로부터 L 레벨을 출력하고, H 레벨로 하려는 경우에는 3치 출력기(9)로부터 H 레벨을 출력한다. 수신 상태에서는 제어 회로(10)는 수신부(31)를 사용하여, 입력되어 있는 신호의 레벨을 검출한다.
도 3에는 H 레벨 검출기(6), L 레벨 검출기(7)의 일례를 나타낸다. H 레벨 검출기(6)는, 전원과 접지 사이에 위에서부터 순서대로, P형 채널 트랜지스터(61), 저항(62), N형 채널 트랜지스터(63)로 구성되어 있다. P형 채널 트랜지스터(61)의 게이트 전극에는, 제어 회로(10)로부터의 제1 온 오프 제어 신호가 인가되어 있다. 필요에 따라, H 레벨 검출기(6)를 온 상태로 하거나, 오프 상태로 하여 제어할 수 있다. 저항(62)과 N형 채널 트랜지스터(63)가 접속하는 부분으로부터 검출 결과를 나타내는 제1 검출 신호를 취출하여, 제어 회로(10)에 출력한다. 또한, N형 채널 트랜지스터(63)의 게이트 전극에는 신호 라인으로부터 입력된 입력 신호가 인가되어 있다.
H 레벨 검출기(6)는, 온 상태 시, 제어 회로(10)로부터 P형 채널 트랜지스터(61)의 게이트 전극으로 L 레벨이 인가되어 있다. 만약 이 상태에서 입력 신호가 L 레벨이면, N형 채널 트랜지스터(63)의 게이트 전극에도 L 레벨이며, N형 채널 트랜지스터(63)는 오프 상태가 되어, H 레벨 검출기(6)는 전원 접지 사이에 전류가 흐르지 않아, 동작하지 않는다. 이때, 전원 접지 사이는 차단되어 있으므로, H 레벨 검출기(6)에서는 전류가 흐르지 않아, 소비 전력이 제로로 된다. 또한, 이때, 제1 검출 신호는 풀 업된 상태로 되어, H 레벨을 유지하고 있다.
이때, 입력 신호가 H 레벨로 변화되면, N형 채널 트랜지스터(63)의 게이트 전극은 H 레벨이며, N형 채널 트랜지스터(63)는 온 상태로 되어, 전원 접지 사이에 전류가 흐른다. 그러면, 제1 검출 신호는 Vdd에 대하여, P형 채널 트랜지스터(61)의 온 저항의 값과 저항(62)의 저항값을 더한 값과, N형 채널 트랜지스터(63)의 온 저항의 값의 비에 의해, 전압이 출력된다. 이때, 저항(62)은 트랜지스터의 온 저항에 대하여 충분히 크므로, 검출 신호는 거의 접지 레벨이 된다. 제1 검출 신호는 「H→L」로 변화되어, 이 변화를 받은 제어 회로(10)에서는 통신 라인이 L 레벨로부터 H 레벨로 변화된 것을 검출할 수 있다.
L 레벨 검출기(7)는 전원과 접지 사이에 위에서부터 순서대로 P형 채널 트랜지스터(71), 저항(72), N형 채널 트랜지스터(73)로 구성되어 있다. N형 채널 트랜지스터(73)의 게이트 전극에는 제어 회로(10)로부터의 제2 온 오프 제어 신호가 인가되어 있다. 필요에 따라, L 레벨 검출기(7)를 온 상태로 하거나, 오프 상태로 하여, 제어할 수 있다. 또한, P형 채널 트랜지스터(71)와 저항(72)이 접속하는 부분으로부터 검출 결과를 나타내는 제2 검출 신호를 취출하여, 제어 회로(10)에 출력한다.
또한, P형 채널 트랜지스터(71)의 게이트 전극에는 신호 라인으로부터 입력된 입력 신호가 인가되어 있다. L 레벨 검출기(7)는, 온 상태 시 제어 회로(10)로부터 N형 채널 트랜지스터(73)의 게이트 전극으로 H 레벨이 인가되어 있다. 만약 이 상태에서, 입력 신호가 H 레벨이면, P형 채널 트랜지스터(71)의 게이트 전극에도 H 레벨이며, P형 채널 트랜지스터(71)는 오프 상태로 되어, L 레벨 검출기(7)는 전원 접지 사이에 전류가 흐르지 않아, 동작하지 않는다. 이때, 전원 접지 사이는 차단되어 있으므로, L 레벨 검출기에서는 전류가 흐르지 않아, 소비 전력이 제로로 된다. 또한, 이때 제2 검출 신호는 풀 다운된 상태로 되어, L 레벨을 유지하고 있다.
이때, 입력 신호가 L 레벨로 변화되면, P형 채널 트랜지스터(71)의 게이트 전극은 L 레벨이며, P형 채널 트랜지스터(71)는 온 상태로 되어, 전원 접지 사이에 전류가 흐른다. 그러면, 제2 검출 신호는, Vdd에 대하여 P형 채널 트랜지스터(71)의 온 저항의 값과 저항(72)의 저항값을 더한 값과, N형 채널 트랜지스터(73)의 온 저항의 값의 비에 의해 전압이 출력된다. 이때, 저항(72)은 트랜지스터의 온 저항에 대하여 충분히 크므로, 검출 신호는 거의 VDD 레벨이 된다. 제2 검출 신호는 「L→H」로 변화되어, 이 변화를 받은 제어 회로(10)에서는 통신 라인이 H 레벨로부터 L 레벨로 변화된 것을 검출할 수 있다.
상기한 바와 같이, H 레벨 검출기(6)와 L 레벨 검출기(7) 2개를 사용함으로써 통신 라인이 L→H, L→H로 된 것을 검출하는 것이 가능하게 된다. 또한, 변화를 검출할 때까지는 각각의 검출기에는 전류가 흐르지 않는 구성이며, 각각을 보완적으로 동작시킴으로써 통신 라인에 있어서, 신호 변화 시 이외에, 소비 전력을 제로로 할 수 있다.
또한, 이 입력 신호의 변화를 받으면, 즉시 H 레벨 검출기(6)와 L 레벨 검출기(7)의 온/오프를 전환함으로써, 각각의 검출기에 흐르는 전류는 거의 제로로 할 수 있어, 오랜 시간 통신을 행해도 소비되는 전력은 대부분 제로에 근접하는 것이 가능하게 된다.
도 4는 송신기(1)로부터 출력되는 신호에 관한 것으로, 통신 라인을 통하여 결합 용량(2)에 의해 받을 때, 신호의 진폭이 감쇠되는 것을 나타내고 있다. 이 감쇠에 의해, 예를 들어 송신기(1)로부터의 신호가 5V 정도의 진폭이 있었다고 해도 결합 용량(2)을 통과하면, 2V 정도의 진폭으로 감쇠되어 버리는 경우가 있다. 그러면, 2V 정도의 진폭의 전압은, H 레벨 검출기(6), L 레벨 검출기(7)에 있어서는, 어중간한 전위라고, 각각이 오검출해 버릴 가능성이 있다.
구체적으로, 예를 들어 이 감쇠된 신호가 L→H(0V→2V)로 변화된 경우, H 레벨 검출기(6)에 있어서는, 이 2V 정도의 전압은 L→H의 신호 변화로서 검출할 수 있다. 그러나, 이 상태에서 H 레벨 검출기(6)로 전환하고, L 레벨 검출기(7)를 동작시키면, L 레벨 검출기(7)는 이 2V를 바로 L 레벨이라고 오판정해 버린다.
따라서, 제어 회로(10)는 H 레벨 검출기(6)에 의해 H 레벨을 검출한 후, 즉시 L 레벨 검출기(7)를 온 상태로 하지 않고, 일단 3치 출력기(9)로부터 충분히 높은 H 레벨(VDD 레벨)을 출력하여, 감쇠된 신호를 보조한다. 3치 출력기(9)로부터 충분히 높은 H 레벨(VDD 레벨)을 출력함으로써, 통신 라인의 전위를 어중간한 2V로부터 VDD(5V)로 상승시킬 수 있다. 통신 라인의 전위를 VDD로 끌어 올린 후, 제어 회로(10)는 3치 출력기(9)의 출력을 H 레벨로부터 하이 임피던스 상태로 변경하고, L 레벨 검출기(7)를 온 상태로 한다. 이때, 통신 라인은 충분히 높은 H 레벨로 유지되어 있으므로, L 레벨 검출기(7)는 오판정하지 않는다.
또한, 이 H→L로 변화될 때도 신호가 감쇠되어 있으므로, 5V→0V로는 되지 않고, 5V→3V로 될 것으로 예상된다. 이 상태에서, L 레벨 검출기(7)로 전환하고, H 레벨 검출기(6)를 동작시키면, H 레벨 검출기(6)는 이 3V를 바로 H 레벨이라고 오판정해 버린다. 따라서, H→L을 검출한 후에도, 상기와 마찬가지로 제어 회로(10)는, 즉시 H 레벨 검출기(6)를 온 상태로 하지 않고, 일단 3치 출력기(9)로부터 충분히 낮은 L 레벨(접지 레벨)을 출력하여, 감쇠된 신호를 보조한다. 3치 출력기(9)로부터 충분히 낮은 L 레벨(접지 레벨)을 출력함으로써, 통신 라인의 전위를 어중간한 3V로부터 0V로 하강시킬 수 있다. 통신 라인의 전위를 접지 레벨로 끌어 내린 후, H 레벨 검출기(6)를 온 상태로 하면, 신호의 감쇠에 의해 L→H(0V→2V)의 신호의 변화에서도 L→H의 검출이 가능하게 된다. 상기한 바와 같이, 수신의 상태에서도 송신부(8)의 3치 출력기(9)를 이용함으로써 결합 용량(2)에 의해 신호가 감쇠되어도 H→L, L→H의 검출의 정밀도를 높일 수 있다.
상기는 5V 진폭의 전위가 감쇠되어, 2V 진폭의 전위로 된 경우의 일례를 들었지만, 송신기(1)로부터 출력되는 신호가 충분히 큰 진폭이 있어, 감쇠되어도 충분히 큰 진폭(5V 정도)이 있으면 송신부(8)의 3치 출력기(9)를 이용할 필요는 없다. 따라서, 송신기(1)로부터 출력되는 신호의 진폭에 따라, 송신부(8)의 3치 출력기(9)를 이용할지, 이용하지 않을지를 전환하면 효율이 좋아진다. 이러한 신호 입출력 회로는 주변 회로로서 마이크로컴퓨터에 내장되는 경우가 많아, 송신부(8)의 3치 출력기(9)를 이용할지, 이용하지 않을지의 설정을 행하는 레지스터를 제어 회로(10)의 내부에 갖고, 이 레지스터의 설정을 마이크로컴퓨터의 프로그램에 의해 재기입할 수 있으면 사용 편의성이 더 좋아진다.
이상 발명을 실시하기 위한 최량의 형태에 대하여 설명했지만, 상기 실시 형태는 본 발명의 이해를 용이하게 하기 위한 것으로, 본 발명을 한정하여 해석하기 위한 것이 아니다. 본 발명은 그 취지를 일탈하지 않고 변경, 개량할 수 있음과 함께 본 발명에는 그 등가물도 포함된다.
1 : 송신기
2 : 결합 용량
3, 31 : 수신부
4 : 비교기
5 : 데이터 처리부
6 : H 레벨 검출기
7 : L 레벨 검출기
8 : 송신부
9 : 3치 출력기
10 : 제어 회로
61, 71 : P형 채널 트랜지스터
62, 72 : 저항
63, 73 : N형 채널 트랜지스터

Claims (5)

  1. 통신 라인에 결합 용량을 통하여 한쪽의 레벨과 다른 쪽의 레벨의 신호를 송수신하는 신호 입출력 회로에 있어서,
    트랜지스터의 게이트 전극에 상기 통신 라인을 접속하여 한쪽의 레벨을 검출하는 제1 검출 회로와, 트랜지스터의 게이트 전극에 상기 통신 라인을 접속하여 다른 쪽의 레벨을 검지하는 제2 검출 회로를 갖는 수신부와,
    상기 한쪽의 레벨을 출력하거나, 상기 다른 쪽의 레벨을 출력하거나, 신호선으로부터 전기적으로 분리된 하이 임피던스 상태로 하여, 3개 중 어느 하나를 1개의 값으로 출력하는 3치 출력기를 갖는 송신부와,
    상기 수신부와 상기 송신부를 제어하는 제어 회로를 구비하고,
    상기 제어 회로는, 수신의 상태에서는 상기 제1 검출 회로 및 상기 제2 검출 회로로부터의 검출 결과에 따라, 입력되는 신호의 레벨을 판단하고, 송신의 상태에서는 상기 3치 출력기로부터의 출력값을 제어하는 것을 특징으로 하는 신호 입출력 회로.
  2. 제1항에 있어서, 상기 제어 회로는, 수신의 상태에서는, 한쪽의 레벨을 검출하면, 상기 제1 검출 회로를 오프 상태, 상기 제2 검출 회로를 온 상태로 하고, 다른 쪽의 레벨을 검지하면, 상기 제1 검출 회로를 온 상태, 상기 제2 검출 회로를 오프 상태로 하는 것을 특징으로 하는 신호 입출력 회로.
  3. 제2항에 있어서, 상기 제어 회로는, 수신의 상태에서, 한쪽의 레벨을 검출하면, 일단 상기 3치 출력기로부터 한쪽의 레벨을 출력하고, 다른 쪽의 레벨을 검출하면, 일단 상기 3치 출력기로부터 다른 쪽의 레벨을 출력하는 것을 특징으로 하는 신호 입출력 회로.
  4. 제3항에 있어서, 상기 제어 회로는 레지스터를 갖고, 상기 레지스터의 값에 따라, 상기 3치 출력기를 사용할지, 사용하지 않을지를 전환하는 것을 특징으로 하는 신호 입출력 회로.
  5. 제4항에 있어서, 상기 제1 검출 회로는, 전원 접지 사이에, 전원측부터 순서대로 상기 제1 P형 채널 트랜지스터, 상기 제1 저항, 상기 제1 N형 채널 트랜지스터로 접속되어 있고, 상기 제1 N형 채널 트랜지스터의 게이트 전극에 상기 통신 라인을 접속하고, 상기 제1 P형 채널 트랜지스터의 게이트 전극에는 상기 제어 회로로부터, 상기 제1 검출 회로의 온 오프 상태를 전환하는 제1 온 오프 제어 신호를 접속하고, 상기 제1 저항과 상기 제1 N형 채널 트랜지스터를 접속하는 부분으로부터, 제1 검출 신호를 출력함과 함께,
    상기 제2 검출 회로는, 전원 접지 사이에, 전원측부터 순서대로 상기 제2 P형 채널 트랜지스터, 상기 제2 저항, 상기 제2 N형 채널 트랜지스터로 접속되어 있고, 상기 제2 P형 채널 트랜지스터의 게이트 전극에 상기 통신 라인을 접속하고, 상기 제2 N형 채널 트랜지스터의 게이트 전극에는, 상기 제어 회로로부터, 상기 제2 검출 회로의 온 오프 상태를 전환하는 제2 온 오프 제어 신호를 접속하고, 상기 제2 P형 채널 트랜지스터와 상기 제2 저항을 접속하는 부분으로부터, 제2 검출 신호를 출력하는 것을 특징으로 하는 신호 입출력 회로.
KR1020100081949A 2009-09-29 2010-08-24 신호 입출력 회로 KR101125428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009224992A JP2011077672A (ja) 2009-09-29 2009-09-29 信号入出力回路
JPJP-P-2009-224992 2009-09-29

Publications (2)

Publication Number Publication Date
KR20110035855A KR20110035855A (ko) 2011-04-06
KR101125428B1 true KR101125428B1 (ko) 2012-03-27

Family

ID=43446670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081949A KR101125428B1 (ko) 2009-09-29 2010-08-24 신호 입출력 회로

Country Status (5)

Country Link
US (2) US20110074490A1 (ko)
EP (1) EP2306268A1 (ko)
JP (1) JP2011077672A (ko)
KR (1) KR101125428B1 (ko)
CN (1) CN102035516B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2549513C1 (ru) * 2013-12-30 2015-04-27 Леонид Павлович Коршунов Устройство управления выводом данных
JP6755734B2 (ja) * 2016-07-19 2020-09-16 ローム株式会社 信号伝達回路及び車両
CN117520238B (zh) * 2024-01-05 2024-03-08 西安航天民芯科技有限公司 一种串行数据传输用信号检测电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906867A (en) * 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631400A (en) * 1969-06-30 1971-12-28 Ibm Data-processing system having logical storage data register
US4568882A (en) * 1984-10-01 1986-02-04 National Semiconductor Corporation Digital FSK demodulator circuit
GB2208321A (en) * 1987-07-29 1989-03-22 Neotech Group Limited Logic probe
JP2672235B2 (ja) * 1992-07-13 1997-11-05 松下電子工業株式会社 半導体装置
US5371424A (en) * 1992-11-25 1994-12-06 Motorola, Inc. Transmitter/receiver circuit and method therefor
JP3614210B2 (ja) * 1994-06-10 2005-01-26 アジレント・テクノロジーズ・インク トライステート・バッファ
CN1183587C (zh) * 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
DE19706985B4 (de) * 1997-02-21 2004-03-18 Telefonaktiebolaget L M Ericsson (Publ) Eingangspufferschaltkreis
US6181166B1 (en) * 1998-06-19 2001-01-30 Intel Corporation Tristate driver for integrated circuit interconnects
US6239617B1 (en) * 1999-11-04 2001-05-29 International Business Machines Corporation Mixed voltage output driver with automatic impedance adjustment
JP2004048407A (ja) * 2002-07-12 2004-02-12 Renesas Technology Corp 中間電位検出回路およびそれを備えるトライステートバス電位固定回路
JP3788445B2 (ja) * 2003-06-25 2006-06-21 日本電気株式会社 信号入出力回路
JP2005092480A (ja) * 2003-09-17 2005-04-07 Hitachi Global Storage Technologies Netherlands Bv インターフェース回路及び電子機器
FR2918826B1 (fr) * 2007-07-09 2009-10-02 Excem Soc Par Actions Simplifi Dispositif d'interface pseudo-differentiel avec circuit de commutation.
CN100578513C (zh) * 2007-09-13 2010-01-06 上海大学 三态器件上拉阻抗/下拉阻抗/总线保持转换方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906867A (en) * 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control

Also Published As

Publication number Publication date
US20110074490A1 (en) 2011-03-31
US20120007655A1 (en) 2012-01-12
JP2011077672A (ja) 2011-04-14
CN102035516B (zh) 2013-08-07
US8410841B2 (en) 2013-04-02
EP2306268A1 (en) 2011-04-06
CN102035516A (zh) 2011-04-27
KR20110035855A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
US8013612B2 (en) Ground fault detection circuit for use in high voltage motor drive applications
WO2005083865A1 (en) Battery connection detection circuit
US8410757B2 (en) Battery state monitoring circuit and battery device
JP5616649B2 (ja) マウス装置
ES2325691T3 (es) Aparato y metodo para la verificacion de interconexion.
US20080215904A1 (en) Interface circuit
WO2005064427A1 (en) Constant voltage power supply
KR101125428B1 (ko) 신호 입출력 회로
CN115525099B (zh) 一种终端设备及检测键盘接入的方法
US20160276819A1 (en) Power switch device
JP4751969B2 (ja) 入出力信号制御装置およびこれを用いた入出力信号制御システム
EP1876512B1 (en) Network control apparatus and method for enabling network chip
US8384355B2 (en) Battery state monitoring circuit and battery device
CN101656531B (zh) 集成电路的多功能输入端子
CN107167164A (zh) 磁传感器和磁传感器装置
CN100370270C (zh) 电压检测方法及相关电路
JP5370915B2 (ja) 電圧制限回路
CN104901667B (zh) 二线制技术的电子开关装置和运行这种开关装置的方法
CN114217116B (zh) 一种检测电流可控的电流检测电路
CN217037163U (zh) 电平转换电路
US7200764B2 (en) Current limiting device and a PDA utilizing the current limiting device
JP2017161505A (ja) 磁気センサ及び磁気センサ装置
KR100732511B1 (ko) 전원선 및 신호선의 단선 감지 장치
JP5819482B2 (ja) マウス装置
WO2006117834A1 (ja) 半導体装置及びicカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee