KR101113332B1 - 출력드라이버 - Google Patents

출력드라이버 Download PDF

Info

Publication number
KR101113332B1
KR101113332B1 KR1020100089111A KR20100089111A KR101113332B1 KR 101113332 B1 KR101113332 B1 KR 101113332B1 KR 1020100089111 A KR1020100089111 A KR 1020100089111A KR 20100089111 A KR20100089111 A KR 20100089111A KR 101113332 B1 KR101113332 B1 KR 101113332B1
Authority
KR
South Korea
Prior art keywords
signal
pull
driving
output
response
Prior art date
Application number
KR1020100089111A
Other languages
English (en)
Inventor
양지연
이동욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100089111A priority Critical patent/KR101113332B1/ko
Priority to US13/034,328 priority patent/US8493100B2/en
Application granted granted Critical
Publication of KR101113332B1 publication Critical patent/KR101113332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

출력드라이버는 구동세기신호 및 전원전압의 레벨에 응답하여 제어신호를 생성하는 제어신호생성부 및 전치구동신호를 버퍼링하여 출력데이터를 구동하기 위한 구동신호를 생성하되, 상기 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 구동신호생성부를 포함한다.

Description

출력드라이버{OUTPUT DRIVER}
본 발명은 출력드라이버에 관한 것이다.
반도체 장치는 출력 동작시 데이터를 외부에 출력하기 위한 데이터 출력 드라이버를 포함한다. 여기서, 데이터 출력드라이버는 데이터 전송경로의 로딩(loading)을 고려하여 데이터를 목표전압까지 구동하여 출력한다.
데이터 출력드라이버에서 구동되는 데이터가 목표전압에 도달하는 시간 동안의 전압변화량의 정도는 슬루레이트(Slew Rate)로 나타낼 수 있다. 슬루레이트(Slew Rate)란 출력 신호의 전압 레벨이 얼마나 빨리 변하는가를 나타내는 것으로 시간대비 전압의 기울기라 할수있다. 슬루레이트(Slew Rate)는 업-슬루레이트와 다운-슬루레이트로 나뉘는데, 업-슬루레이트는 출력 전압레벨이 로우레벨에서 하이레벨로 천이 될 때의 기울기를 말하며, 다운-슬루레이트는 출력 전압레벨이 하이레벨에서 로우레벨로 천이 될 때의 기울기를 말한다. 슬루레이트(Slew Rate)가 클수록 기울기가 급하게 변화되고, 이는 짧은 시간에 레벨이 급격하게 변하는 것을 나타낸다.
도 1은 종래기술에 따른 출력드라이버를 나타낸 회로도이다.
도 1에 도시된 바와 같이, 출력드라이버는 제1 내지 제3 구동세기신호(STCTRL<1:3>)에 응답하여 입력데이터(Din)를 입력받아 제1 내지 제3 풀업신호(PU<1:3>) 및 제1 내지 제3 풀다운신호(PD<1:3>)를 생성하는 구동신호생성부(1)와, 제1 내지 제3 풀업신호(PU<1:3>) 및 제1 내지 제3 풀다운신호(PD<1:3>)에 응답하여 출력데이터(DOUT)를 구동하는 구동부(2)를 포함한다.
구동부(2)는, 도 2에 도시된 바와 같이, 제1 풀업신호(PU<1>)에 응답하여 출력데이터(Dout)를 풀업구동하는 PMOS 트랜지스터(P1)와, 제1 풀다운신호(PD<1>)에 응답하여 출력데이터(Dout)를 풀다운구동하는 NMOS 트랜지스터(N1)와, 제2 풀업신호(PU<2>)에 응답하여 출력데이터(Dout)를 풀업구동하는 PMOS 트랜지스터(P2)와, 제2 풀다운신호(PD<2>)에 응답하여 출력데이터(Dout)를 풀다운구동하는 NMOS 트랜지스터(N2)와, 제3 풀업신호(PU<3>)에 응답하여 출력데이터(Dout)를 풀업구동하는 PMOS 트랜지스터(P3) 및 제3 풀다운신호(PD<3>)에 응답하여 출력데이터(Dout)를 풀다운구동하는 NMOS 트랜지스터(N3)을 포함한다. 여기서, PMOS 트랜지스터들(P1~P3) 중 PMOS 트랜지스터(P3)가 가장 큰 사이즈로 형성되고, PMOS 트랜지스터(1)가 가장 작은 사이즈로 형성되는 것이 바람직하다. 또한, NMOS 트랜지스터들(N1~N3) 중 NMOS 트랜지스터(N3)가 가장 큰 사이즈로 형성되고, NMOS 트랜지스터(N1)가 가장 작은 사이즈로 형성되는 것이 바람직하다.
제1 내지 제3 구동세기신호(STCTRL<1:3>)는 모드레지스터 셋(Mode Register Set)에 의해 설정되어, 출력드라이버의 구동력을 Full, Half 및 Weak 중 하나로 조절한다. 제1 내지 제3 구동세기신호(STCTRL<1:3>)에 따라 출력드라이버의 구동력이 조절되는 동작을 구체적으로 살펴보면 다음과 같다.
우선, 제1 구동세기신호(STCTRL<1>)가 로직하이레벨로 인에이블되고, 입력데이터(Din)가 로직하이레벨인 경우 제1 풀업신호(PU<1>)가 로직로우레벨로 인에이블되고, 입력데이터(Din)가 로직로우레벨인 경우 제1 풀다운신호(PD<1>)가 로직하이레벨로 인에이블된다. 따라서, 구동부(2)는 입력데이터(Din)가 로직하이레벨인 경우 PMOS 트랜지스터(P1)를 턴온시켜 출력데이터(Dout)를 구동하고, 입력데이터(Din)가 로직로우레벨인 경우 NMOS 트랜지스터(N1)를 턴온시켜 출력데이터(Dout)를 구동한다. PMOS 트랜지스터(P1)는 PMOS 트랜지스터들(P1~P3) 중 가장 작은 사이즈를 갖고, NMOS 트랜지스터(N1)는 NMOS 트랜지스터들(N1~N3) 중 가장 작은 사이즈를 가지므로, 제1 구동세기신호(STCTRL<1>)가 로직하이레벨로 인에이블되는 경우 구동부(2)는 가장 약한 구동력인 Weak로 출력데이터(DOUT)를 구동한다.
다음으로, 제2 구동세기신호(STCTRL<2>)가 로직하이레벨로 인에이블되고, 입력데이터(Din)가 로직하이레벨인 경우 제2 풀업신호(PU<2>)가 로직로우레벨로 인에이블되고, 입력데이터(Din)가 로직로우레벨인 경우 제2 풀다운신호(PD<2>)가 로직하이레벨로 인에이블된다. 따라서, 구동부(2)는 입력데이터(Din)가 로직하이레벨인 경우 PMOS 트랜지스터(P2)를 턴온시켜 출력데이터(Dout)를 구동하고, 입력데이터(Din)가 로직로우레벨인 경우 NMOS 트랜지스터(N2)를 턴온시켜 출력데이터(Dout)를 구동한다. PMOS 트랜지스터(P2)는 PMOS 트랜지스터들(P1~P3) 중에 PMOS 트랜지스터(P1)보다 사이즈가 크고 PMOS 트랜지스터(P3)보다 작은 사이즈를 갖으며, NMOS 트랜지스터(N2)는 NMOS 트랜지스터들(N1~N3) 중에 NMOS 트랜지스터(N1)보다 사이즈가 크고 NMOS 트랜지스터(N3)보다 작은 사이즈를 가지므로, 제2 구동세기신호(STCTRL<2>)가 로직하이레벨로 인에이블되는 경우 구동부(2)는 Weak 보다 크고 Full보다 작은 구동력인 Half로 출력데이터(DOUT)를 구동한다.
다음으로, 제3 구동세기신호(STCTRL<3>)가 로직하이레벨로 인에이블되고, 입력데이터(Din)가 로직하이레벨인 경우 제3 풀업신호(PU<3>)가 로직로우레벨로 인에이블되고, 입력데이터(Din)가 로직로우레벨인 경우 제3 풀다운신호(PD<3>)가 로직하이레벨로 인에이블된다. 따라서, 구동부(2)는 입력데이터(Din)가 로직하이레벨인 경우 PMOS 트랜지스터(P3)를 턴온시켜 출력데이터(DOUT)를 구동하고, 입력데이터(Din)가 로직로우레벨인 경우 NMOS 트랜지스터(N3)를 턴온시켜 출력데이터(Dout)를 구동한다. PMOS 트랜지스터(P3)는 PMOS 트랜지스터들(P1~P3) 중 가장 큰 사이즈를 갖고, NMOS 트랜지스터(N3)는 NMOS 들 중 가장 큰 사이즈를 가지므로, 제3 구동세기신호(STCTRL<3>)가 로직하이레벨로 인에이블되는 경우 구동부(2)는 가장 큰 구동력인 Full로 출력데이터(Dout)를 구동한다.
이상 살펴본 바와 같이, 종래의 출력드라이버는 모드레지스터 셋에 의해 설정된 제1 내지 제3 구동세기신호(STCTRL<1:3>)에 의해 조절되는 구동력으로 출력데이터를 구동한다. 따라서, 출력데이터(Dout)의 슬루레이트(Slew Rate) 또한 제1 내지 제3 구동세기신호(STCTRL<1:3>)에 의해 조절된다.
그런데, 전원전압(VDD)의 레벨이 변동되는 경우 전원전압(VDD)을 공급받아 동작하는 출력드라이버의 구동력이 변화되어 출력데이터(Dout)의 슬루레이트(Slew Rate)에도 영향을 준다. 예를 들어, 제3 구동세기신호(STCTRL<3>)가 로직하이레벨로 설정되어 출력드라이버의 구동력이 Full로 설정된 경우라도, 전원전압(VDD)의 레벨이 낮은 경우 출력드라이버의 구동력이 감소되어 출력데이터(Dout)의 슬루레이트(Slew Rate) 또한 감소된다. 이와 같은 전원전압(VDD)의 레벨에 따른 슬루레이트의 감소는 출력데이터(Dout)의 파형에 왜곡(distortion)을 야기할 수 있다.
본 발명은 전원전압 레벨 변화에도 일정한 슬루레이트를 갖는 출력데이터를 구동할 수 있도록 한 출력드라이버를 개시한다.
이를 위해, 본 발명은 구동세기신호 및 전원전압의 레벨에 응답하여 제어신호를 생성하는 제어신호생성부 및 전치구동신호를 버퍼링하여 출력데이터를 구동하기 위한 구동신호를 생성하되, 상기 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 구동신호생성부를 포함하는 출력드라이버를 제공한다.
또한, 본 발명은 구동세기신호 및 전원전압의 레벨에 응답하여 제어신호를 생성하는 제어신호생성부와 입력데이터로부터 출력데이터를 구동하기 위한 제1 구동신호를 생성하되, 상기 제1 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 제1 데이터구동부 및 입력데이터로부터 출력데이터를 구동하기 위한 제2 구동신호를 생성하되, 상기 제2 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 제2 데이터구동부를 포함하는 출력드라이버를 제공한다.
도 1은 종래기술의 출력드라이버의 블럭도이다.
도 2는 도 1에 도시된 구동부의 회로도이다.
도 3은 본 발명의 실시예에 따른 출력드라이버의 블럭도이다.
도 4는 도 3에 도시된 데이터 입력부의 회로도이다.
도 5는 도 3에 도시된 제어신호생성부의 블럭도이다.
도 6은 도 5에 도시된 비교신호생성부의 회로도이다.
도 7은 도 3에 도시된 구동신호생성부의 회로도이다.
도 8은 도 3에 도시된 구동부의 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 출력드라이버의 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3는 본 발명의 실시예에 따른 출력드라이버의 블럭도이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 출력드라이버는 데이터입력부(30), 제어신호생성부(40), 구동신호생성부(50) 및 구동부(60)를 포함한다.
데이터입력부(30)는, 도 4에 도시된 바와 같이, 전치풀업구동신호생성부(31) 및 전치풀다운구동신호생성부(32)를 포함한다.
전치풀업구동신호생성부(31)는 입력데이터(Din) 및 구동세기신호(STCTRL<1:3>)를 부정논리곱 연산을 수행하는 제1 낸드게이트(ND30) 및 제1 낸드게이트(ND30)의 출력신호를 반전 버퍼링하여 전치풀업구동신호(PRE_PU<1:3>)로 출력하는 제1 인버터(IV30)를 포함한다. 이와 같은 구성의 전치풀업구동신호생성부(31)는 구동세기신호(STCTRL<1:3>)가 로직하이레벨일 경우 입력데이터(Din)를 버퍼링하여 전치풀업구동신호(PRE_PU<1:3>)로 출력하고, 구동세기신호(STCTRL<1:3>)가 로직로우레벨일 경우 입력데이터(Din)의 로직레벨에 관계없이, 로직로우레벨로 디스에이블된 전치풀업구동신호(PRE_PU<1:3>)를 출력한다.
전치풀다운구동신호생성부(32)는 입력데이터(Din)를 반전 버퍼링하여 출력하는 제2 인버터(IV31)와 제2 인버터(IV31)의 출력신호 및 구동세기신호(STCTRL<1:3>)를 부정논리곱 연산을 수행하여 전치풀다운구동신호(PRE_PD<1:3>)로 출력하는 제2 낸드게이트(ND31)를 포함한다. 이와 같은 구성의 전치풀다운구동신호생성부(32)는 구동세기신호(STCTRL<1:3>)가 로직하이레벨일 경우 입력데이터(Din)를 버퍼링하여 전치풀다운구동신호(PRE_PD<1:3>)로 출력하고, 구동세기신호(STCTRL<1:3>)가 로직로우레벨일 경우 입력데이터(Din)의 레벨에 관계없이, 로직하이레벨로 디스에이블된 전치풀다운구동신호(PRE_PD<1:3>)를 출력한다.
제어신호생성부(40)는, 도 5에 도시된 바와 같이, 비교신호생성부(41) 및 디코더(42)를 포함한다.
비교신호생성부(41)는, 도 6에 도시된 바와 같이, 비교부(410) 및 비교신호출력부(411)를 포함한다.
비교부(410)는 전원전압(VDD)과 접지전압(VSS)사이에 직렬로 연결되고 전원전압(VDD)을 전압분배 하는 제1 내지 제9 저항(R40 내지 R48) 및 전압분배된 제1 내지 제8 노드(nd40 내지 nd47)의 전압과 기준전압(VREF)을 비교하여 비교전압(CV<1:8>)을 생성하는 제1 내지 제8 비교기(CPR40 내지 CPR47)를 포함한다.
비교신호출력부(411)는 인에이블신호(EN)의 로직하이레벨에 응답하여 비교전압(CV<1:8>)을 전달하는 제1 내지 제8 플립플롭(F/F40 내지 F/F47)과 제2 내지 제8 플립플롭(F/F41 내지 F/F47)의 출력신호를 반전 버퍼링하는 제3 내지 제9 인버터(IV40 내지 IV46) 및 제1 내지 제8 플립플롭(F/F40 내지 F/F47)의 출력신호와 제3 내지 제9 인버터(IV40 내지 IV46)의 출력신호를 논리곱 연산 수행하여 비교신호(COMP<1:8>)를 생성하는 제1 내지 제7 앤드게이트(AD40 내지 AD46)를 포함한다. 여기서, 인에이블신호(EN)는 모드레지스터셋(Mode Register Set:MRS)에서 제1 내지 제3 구동세기신호(STCTRL<1:3>)중 적어도 하나가 로직하이레벨로 인에이블되는 동안에 로직하이레벨로 인에이블되어 생성되는 신호이다.
이와 같은 구성의 비교신호생성부(41)의 동작을 전원전압(VDD)은 1.8V이고, 기준전압(VREF)이 1.0V 일 경우의 예를 들어 설명하면 다음과 같다.
비교부(410)의 제1 내지 제9 저항(R40 내지 R48)은 전원전압(VDD) 1.8V을 전압분배 하여 제1 내지 제8 노드(nd40 내지 nd47)에 1.6V 내지 0.2V의 전압분배된 전압을 생성한다. 그리고, 제1 내지 제3 비교기(CPR40 내지 CPR42)는 기준전압(VREF) 1.0V보다 높은 전압레벨을 갖는 제1 내지 제3 노드(nd40 내지 nd42)의 전압과 기준전압(VREF)을 비교하여 로직하이레벨의 제1 내지 제3 비교전압(CV<1:3>) 'H,H,H'를 출력한다. 또한, 제4 내지 제8 비교기(CPR43 내지 CPR47)는 기준전압(VREF) 1.0V과 같은 전압레벨을 갖거나 낮은 전압레벨을 갖는 제4 내지 제8 노드(nd43 내지 nd47)의 전압과 기준전압(VREF)을 비교하여 로직로우레벨의 제4 내지 제8 비교전압(CV<4:8>) 'L,L,L,L,L'를 출력한다. 즉, 비교전압(CV<1:8>) 'H,H,H,L,L,L,L,L'를 생성한다. 여기서, 제1 비교전압(CV<1>)이 'H', 제2 비교전압(CV<2>)이 'H', 제3 비교전압(CV<3>)이 'H', 제4 비교전압(CV<4>)이 'L', 제5 비교전압(CV<5>)이 'L', 제6 비교전압(CV<6>)이 'L', 제7 비교전압(CV<7>)이 'L', 제8 비교전압(CV<8>)이 'L'임의 의미한다.
여기서, 제1 내지 제9 저항(R40 내지 R48)은 동일한 저항값을 가지며, 기준전압(VREF)은 PVT 특성 변화에 영향을 받지 않는 일정한 레벨의 안정된 전압이다.
설정된 전원전압(VDD)과 기준전압(VREF)이 1.0V 일 때의 비교전압(CV<1:8>)의 신호레벨은 표1 과 같이 생성된다.
VREF
(1.0V)		 CV<1> CV<2> CV<3> CV<4> CV<5> CV<6> CV<7> CV<8>
VDD
(1.4V)		 H H L L L L L L
VDD
(1.8V)		 H H H L L L L L
비교신호출력부(411)의 제1 내지 제8 플립플롭(F/F40 내지 F/F47)은 인에이블신호(EN)의 로직하이레벨에 응답하여 제1 내지 제8 비교전압(CV<1:8>) 'H,H,H,L,L,L,L,L'를 전달한다.
그리고, 제1 앤드게이트(AD40)는 제1 비교전압(CV<1>)의 로직하이레벨과 제2 비교전압(CV<2>)의 반전 버퍼링된 로직로우레벨을 논리곱 연산하여 제1 비교신호(COMP<1>)를 로직로우레벨로 생성한다. 제2 앤드게이트(AD41)는 제2 비교전압(CV<2>)의 로직하이레벨과 제3 비교전압(CV<3>)의 반전 버퍼링된 로직로우레벨을 논리곱 연산하여 제2 비교신호(COMP<2>)를 로직로우레벨로 생성한다. 제3 앤드게이트(AD42)는 제3 비교전압(CV<3>)의 로직하이레벨과 제4 비교전압(CV<4>)의 반전 버퍼링된 로직하이레벨을 논리곱 연산하여 제3 비교신호(COMP<3>)를 로직하이레벨로 생성한다. 제4 앤드게이트(AD43)는 제4 비교전압(CV<4>)의 로직로우레벨과 제5 비교전압(CV<5>)의 반전 버퍼링된 로직하이레벨을 논리곱 연산하여 제4 비교신호(COMP<4>)를 로직로우레벨로 생성한다. 그리고, 제5 내지 제7 앤드게이트(AD44 내지 AD46)는 제4 앤드게이트(AD43)와 같은 로직레벨의 논리곱 연산을 수행하여 제4 내지 제7 비교신호(COMP<4:7>)를 로직로우레벨로 생성한다. 또한, 제8 비교신호(COMP<8>)는 제8 비교전압(CV<8>) 로직로우레벨을 전달받아 생성된다.
즉, 비교신호(COMP<1:8>) 'L,L,H,L,L,L,L,L'를 생성한다. 여기서, 제1 비교신호(COMP<1>)가 'L', 제2 비교신호(COMP<2>)가 'L', 제3 비교신호(COMP<3>)가 'H', 제4 비교신호(COMP<4>)가 'L', 제5 비교신호(COMP<5>)가 'L', 제6 비교신호(COMP<6>)가 'L', 제7 비교신호(COMP<7>)가 'L', 제8 비교신호(COMP<8>)가 'L'임을 의미한다.
전원전압(VDD)과 기준전압(VREF)이 1.0V 일 때의 비교신호(COMP<1:8>)의 신호레벨은 표2 와 같이 생성된다.
VREF
(1.0V)		 COMP<1> COMP<2> COMP<3> COMP<4> COMP<5> COMP<6> COMP<7> COMP<8>
VDD
(1.4V)		 L H L L L L L L
VDD
(1.8V)		 L L H L L L L L
디코더(42)는 전원전압(VDD)의 레벨에 의해 생성되는 비교신호(COMP<1:8>)와 구동력의 세기 정보를 갖는 구동세기신호(STCTRL<1:3>)를 디코딩하여 제어신호(CON<1:2>)를 생성한다.
이와 같은 구성의 디코더(42) 동작을 앞서 설명한 바와 같이, 전원전압(VDD)은 1.8V이고, 기준전압(VREF)이 1.0V이며, 구동력 세기가 Weak 상황을 예를 들어 설명하면 다음과 같다.
디코더(42)는 구동력 세기가 Weak 상황에서 구동세기신호(STCTRL<1:3>) 'H,L,L'와 비교신호(COMP<1:8>) 'L,L,H,L,L,L,L,L'를 디코딩하여 제1 제어신호(CON<1>)를 로직하이레벨로 생성하고, 제2 제어신호(COMP<2>)를 로직로우레벨로 생성한다.
모드레지스터셋에서 생성되는 구동력에 따른 구동세기신호(STCTRL<1:3>) 신호레벨은 아래 표3 과 같이 생성되고, 전원전압(VDD)과 구동세기신호(STCTRL<1:3>)에 따른 제어신호(CON<1:2>) 신호레벨은 아래 표4 와 같이 생성된다.
STCTRL<1> STCTRL<2> STCTRL<3>
FULL L L H
HALF L H L
WEAK H L L

VDD(1.4V) VDD(1.8V)
CON<1> CON<2> CON<1> CON<2>
FULL H L L L
HALF H L H L
WEAK H H H L
구동신호생성부(50)는, 도 7 에 도시된 바와 같이, 풀업구동신호생성부(51) 및 풀다운구동신호생성부(52)를 포함한다.
풀업구동신호생성부(51)는 제1 전달부(510) 및 제2 전달부(511)를 포함한다.
제1 전달부(510)는 제1 제어신호(CON<1>)의 로직하이레벨에 응답하여 전치풀업구동신호(PRE_PU<1:3>)를 반전 버퍼링하여 풀업구동신호(PU<1:3>)로 출력하는 제10 인버터(IV50) 및 제2 제어신호(CON<2>)의 로직하이레벨에 응답하여 전치풀업구동신호(PRE_PU<1:3>)를 반전 버퍼링하여 풀업구동신호(PU<1:3>)로 출력하는 제11 인버터(IV51)를 포함한다.
이와 같은 구성의 제1 전달부(510)는 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직하이레벨인 경우에는 전치풀업구동신호(PRE_PU<1:3>)를 제1 구동력으로 반전 버퍼링하여 구동력이 가장 크게 조절된 풀업구동신호(PU<1:3>)를 출력한다. 그리고, 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직로우레벨이면 전치풀업구동신호(PRE_PU<1:3>)를 제2 구동력으로 반전 버퍼링하여 구동력이 제1 구동력보다 작게 조절된 풀업구동신호(PU<1:3>)를 출력한다. 또한, 제1 및 제2 제어신호(CON<1>, CON<2>)가 모두 로우레벨이면 제10 및 제11 인버터(IV50, IV51)가 구동되지않아, 전치풀업구동신호(PRE_PU<1:3>)를 풀업구동신호(PU<1:3>)로 출력하지 않는다.
제2 전달부(511)는 전치풀업구동신호(PRE_PU<1:3>)를 반전 버퍼링하여 출력하는 제12 인버터(IV52) 및 제10 저항(R50)을 포함한다. 이와 같은 구성의 제2 전달부(511)는 전치풀업구동신호(PRE_PU<1:3>)를 제3 구동력으로 반전 버퍼링하여 구동력이 가장 작게 조절된 풀업구동신호(PU<1:3>)를 출력한다.
여기서, 풀업구동신호(PU<1:3>)는 제1 전달부(510) 및 제2 전달부(511)의 출력을 혼합하여 생성된다.
풀다운구동신호생성부(52)는 제3 전달부(520) 및 제4 전달부(521)를 포함한다.
제3 전달부(520)는 제1 제어신호(CON<1>)의 로직하이레벨에 응답하여 전치풀다운구동신호(PRE_PD<1:3>)를 반전 버퍼링하여 풀다운구동신호(PD<1:3>)로 출력하는 제13 인버터(IV53) 및 제2 제어신호(CON<2>)의 로직하이레벨에 응답하여 전치풀다운구동신호(PRE_PD<1:3>)를 반전 버퍼링하여 풀다운구동신호(PD<1:3>)로 출력하는 제14 인버터(IV54)를 포함한다.
이와 같은 구성의 제3 전달부(520)는 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직하이레벨인 경우에는 전치풀다운구동신호(PRE_PD<1:3>)를 제1 구동력으로 반전 버퍼링하여 구동력이 가장 크게 조절된 풀다운구동신호(PD<1:3>)를 출력한다. 또한, 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직로우레벨이면 전치풀다운구동신호(PRE_PD<1:3>)를 제2 구동력으로 반전 버퍼링하여 구동력이 제1 구동력보다 작게 조절된 풀다운구동신호(PD<1:3>)를 출력한다. 만약, 제1 및 제2 제어신호(CON<1>, CON<2>)가 모두 로직로우레벨이면 제13 및 제14 인버터(IV53, IV54)가 구동되지않아, 전치풀다운구동신호(PRE_PD<1:3>)를 풀다운구동신호(PD<1:3>)로 출력하지 않는다.
제4 전달부(521)는 전치풀다운구동신호(PRE_PD<1:3>)를 반전 버퍼링하여 출력하는 제15 인버터(IV55) 및 제11 저항(R51)을 포함한다. 이와 같이 구성된 제4 전달부(521)는 전치풀다운구동신호(PRE_PD<1:3>)를 제3 구동력으로 반전 버퍼링하여 구동력이 가장 작게 조절된 풀다운구동신호(PD<1:3>)를 출력한다.
여기서, 풀다운구동신호(PD<1:3>)는 제3 전달부(520) 및 제4 전달부(521)의 출력을 혼합하여 생성된다.
앞서 설명한 제1 내지 제3 구동력에 따른 구동신호(PU<1:3>, PD<1:3>)의 구동력은 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직하이레벨이면 구동신호(PU<1:3>, PD<1:3>)를 가장 큰 구동력인 제1 구동력으로 생성하고, 제1 제어신호(CON<1>)가 로직하이레벨이고, 제2 제어신호(CON<2>)가 로직로우레벨이면 구동신호(PU<1:3>, PD<1:3>)를 제1 구동력보다 작고 제3 구동력보다 큰 구동력인 제2 구동력으로 생성하며, 제1 제어신호(CON<1>)가 로직로우레벨이고, 제2 제어신호(CON<2>)가 로직로우레벨이면 구동신호(PU<1:3>, PD<1:3>)를 가장 작은 구동력인 제3 구동력으로 생성한다.
구동부(60)는, 도 8에 도시된 바와 같이, 풀업구동부(61) 및 풀다운구동부(62)를 포함한다.
풀업구동부(61)는 전원전압(VDD)와 노드(nd60) 사이에 위치하고 구동력이 조절된 풀업구동신호(PU<1:3>)에 응답하여 노드(nd60)를 풀업구동하여 출력데이터(Dout)를 출력하는 제1 내지 제3 풀업소자(P60 내지 P62)를 포함한다.
풀다운구동부(62)는 노드(nd60)와 접지전압(VSS) 사이에 위치하고 구동력이 조절된 풀다운구동신호(PD<1:3>)에 응답하여 노드(nd60)를 풀다운구동하여 출력데이터(Dout)를 출력하는 제1 내지 제3 풀다운소자(N60 내지 N62)를 포함한다.
이와 같이 구성된 구동부의 제1 및 제3 풀업소자(P60 내지 P62)는 제1 풀업소자(P60)의 사이즈가 가장 작고 제2 풀업소자(P61) 및 제3 풀업소자(P62) 순으로 사이즈가 증가한다. 그리고, 제1 및 제3 풀다운소자(N60 내지 N62)는 제1 풀다운소자(N60)의 사이즈가 가장 작고 제2 풀다운소자(N61) 및 제3 풀다운소자(62) 순으로 사이즈가 증가한다. 여기서, 사이즈의 증가는 구동력의 증가로 나타난다.
도 3 내지 도 8을 바탕으로, 이상 설명한 본 발명의 실시예의 출력드라이버의 동작을 설명하되, 입력데이터(Din)가 로직로우레벨로 입력되고, 전원전압(VDD)은 1.8V이고, 기준전압(VREF)이 1.0V로 생성되며, 구동력의 세기가 Weak로 설정될 때의 경우를 예를 들어 설명하면 다음과 같다.
데이터입력부(30)의 전치풀업구동신호생성부(31)는 입력데이터(Din)의 로직로우레벨 'L'와 구동력의 세기가 Weak 상황인 구동세기신호(STCTRL<1:3>) 'H,L,L'를 입력받아 전치풀업구동신호(PRE_PU<1:3>) 'L,L,L'를 생성한다. 그리고, 전치풀다운구동신호생성부(12)는 입력데이터(Din)의 로직로우레벨 'L'와 구동력의 세기가 Weak 상황인 구동세기신호(STCTRL<1:3>) 'H,L,L'를 입력받아 전치 풀다운구동신호(PRE_PD<1:3>) 'L,H,H'를 생성한다.
여기서, 구동세기신호(STCTRL<1:3>) 'H,L,L'는 제1 구동세기신호(STCTRL<1>)가 'H', 제2 구동세기신호(STCTRL<2>)가 'L', 제3 구동세기신호(STCTRL<3>)가 'L' 임을 의미한다. 그리고, 전치풀업구동신호(PRE_PU<1:3>) 'L,L,L'는 제1 전치풀업구동신호(PRE_PU<1>)가 'L', 제2 전치풀업구동신호(PRE_PU<2>)가 'L', 제3 전치풀업구동신호(PRE_PU<3>)가 'L'임을 의미한다. 또한, 전치풀다운구동신호(PRE_PD<1:3>) 'L,H,H'는 제1 전치풀다운구동신호(PRE_PD<1>)가 'L', 제2 전치풀다운구동신호(PRE_PD<2>)가 'H', 제3 전치풀다운구동신호(PRE_PD<3>)가 'H' 임을 의미한다.
비교부(410)는 전원전압(VDD) 1.8V를 제1 내지 제9 저항(R20 내지 R28)으로 전압분배 하여 제1 내지 제8 노드(nd40 내지 nd47)에 1.6V 내지 0.2V의 전압분배된 전압을 생성하고, 제1 내지 제3 비교기(CPR40 내지 CPR42)는 기준전압(VREF) 1.0V보다 높은 레벨을 갖는 제1 내지 제3 노드(nd40 내지 nd42)의 전압과 기준전압(VREF)을 비교하여 제1 내지 제3 비교전압(CV<1:3>)을 로직하이레벨로 생성하고, 제4 내지 제8 비교기(CPR43 내지 CPR47)는 기준전압(VREF)과 같은 전압레벨을 갖거나 낮은 전압레벨을 갖는 제4 내지 제8 노드(nd43 내지 nd47)의 전압과 기준전압(VREF)을 비교하여 제4 내지 제8 비교전압(CV<4:8>)을 로직로우레벨로 생성한다. 즉, 비교전압(CV<1:8>)을 앞서 설명한 전원전압(VDD)은 1.8V이고, 기준전압(VREF)이 1.0V 일 때의 표1 과 같이 'H,H,H,L,L,L,L,L'로 생성한다. 여기서, 제1 비교전압(CV<1>)이 'H', 제2 비교전압(CV<2>)이 'H', 제3 비교전압(CV<3>)이 'H', 제4 비교전압(CV<4>)이 'L', 제5 비교전압(CV<5>)이 'L', 제6 비교전압(CV<6>)이 'L', 제7 비교전압(CV<7>)이 'L', 제8 비교전압(CV<8>)이 'L'임을 의미한다.
비교신호 출력부(411)의 제1 내지 제3 플립플롭(F/F40 내지 F/F42)은 인에이블신호(EN)의 로직하이레벨에 응답하여 로직하이레벨의 제1 내지 제3 비교전압(CV<1:3>)을 전달하고, 제4 내지 제8 플립플롭(F/F43 내지 F/F47)은 인에이블신호(EN)의 로직하이레벨에 응답하여 로직로우레벨의 제4 내지 제8 비교전압(CV<4:8>)을 전달한다.
비교신호출력부(411)의 제1 앤드게이트(AD40)는 제1 비교전압(CV<1>)의 로직하이레벨과 제2 비교전압(CV<2>)의 반전 버퍼링된 로직로우레벨을 논리곱 연산하여 제1 비교신호(COMP<1>)를 로직로우레벨로 출력한다. 제2 앤드게이트(AD41)는 제2 비교전압(CV<2>)의 로직하이레벨과 제3 비교전압(CV<3>)의 반전 버퍼링된 로직로우레벨을 논리곱 연산하여 제2 비교신호(COMP<2>)를 로직로우레벨로 출력한다. 제3 앤드게이트(AD42)는 제3 비교전압(CV<3>)의 로직하이레벨과 제4 비교전압(CV<4>)의 반전 버퍼링된 로직하이레벨을 논리곱 연산하여 제3 비교신호(COMP<3>)를 로직하이레벨로 출력한다. 제4 앤드게이트(AD43)는 제4 비교전압(CV<4>)의 로직로우레벨과 제5 비교전압(CV<5>)의 반전 버퍼링된 로직하이레벨을 논리곱 연산하여 제4 비교신호(COMP<3>)를 로직로우레벨로 출력한다. 그리고, 제5 내지 제7 앤드게이트(AD44 내지 AD46)는 제4 앤드게이트(AD43)와 같은 로직레벨의 논리곱 연산을 수행하여 제4 내지 제8 비교신호(COMP<4:8>)를 로직로우레벨로 출력한다. 즉, 비교신호(COMP<1:8>)를 앞서 설명한 전원전압(VDD)은 1.8V이고, 기준전압(VREF)이 1.0V 일 때의 표<2>와 같이 'L,L,H,L,L,L,L,L'로 생성한다. 여기서, 제1 비교신호(COMP<1>)가 'L', 제2 비교신호(COMP<2>)가 'L', 제3 비교신호(COMP<3>)가 'H', 제4 비교신호(COMP<4>)가 'L', 제5 비교신호(COMP<5>)가 'L', 제6 비교신호(COMP<6>)가 'L', 제7 비교신호(COMP<7>)가 'L', 제8 비교신호(COMP<8>)가 'L'임을 의미한다.
디코더(42)는 비교신호(COMP<1:8>) 'L,L,H,L,L,L,L,L'와 Weak 구동력의 정보를 갖는 구동세기신호(STCTRL<1:3>) 'H,L,L'를 디코딩하여 앞서 설명한 표3 과 같이 제1 제어신호(CON<1>) 'H' 및 제2 제어신호(CON<2>) 'L'를 생성한다.
풀업구동신호생성부(51)의 제1 전달부(510)는 제1 제어신호(CON<1>) 로직하이레벨 'H' 및 제2 제어신호(CON<2>) 로직로우레벨 'L'를 입력받아 제10 인버터(IV50)는 구동되고, 제11 인버터(IV51)는 구동되지 않아, 전치풀업구동신호(PRE_PU<1:3>) 'L,L,L'를 제2 구동력으로 반전 버퍼링하여 구동력이 제1 구동력보다 작게 조절된 풀업풀동신호(PU<1:3>) 'H,H,H'를 출력한다. 그리고, 제2 전달부(511)는 제12 인버터(IV52)가 전치풀업구동신호(PRE_PU<1:3>) 'L,L,L'를 제3 구동력으로 반전 버퍼링하여 구동력이 가장 작게 조절된 풀업구동신호(PU<1:3>) 'H,H,H'를 출력한다. 여기서, 풀업구동신호(PU<1:3>) 'H,H,H'는 제2 구동력의 풀업구동신호(PU<1:3>) 'H,H,H' 및 제3 구동력의 풀업구동신호(PU<1:3>) 'H,H,H'를 혼합하여 출력한다.
풀다운구동신호생성부(52)의 제3 전달부(520)는 제1 제어신호(CON<1>) 로직하이레벨 'H' 및 제2 제어신호(CON<2>) 로직로우레벨 'L'를 입력받아 제13 인버터(IV53)는 구동되고, 제14 인버터(IV54)는 구동되지 않아, 전치풀다운구동신호(PRE_PD<1:3>) 'L,H,H'를 제2 구동력으로 반전 버퍼링하여 구동력이 제1 구동력보다 작게 조절된 풀다운구동신호(PD<1:3>) 'H,L,L'를 출력한다. 그리고, 제4 전달부(521)는 제15 인버터(IV55)가 전치풀다운구동신호(PRE_PD<1:3>) 'L,H,H'를 제3 구동력으로 반전 버퍼링하여 구동력이 가장 작게 조절된 풀다운구동신호(PD<1:3>) 'H,L,L'를 출력한다. 여기서, 풀다운구동신호(PD<1:3>) 'H,L,L'는 제2 구동력의 풀다운구동신호(PD<1:3>) 'H,L,L' 및 기준구동력의 풀다운구동신호(PD<1:3>) 'H,L,L'를 혼합하여 출력한다.
구동부(60)의 풀업구동부(61)는 제2 구동력과 제3 구동력이 혼합된 구동력으로 구동력이 조절된 풀업구동신호(PU<1:3>) 'H,H,H'에 응답하여 제1 내지 제3 풀업소자(P60 내지 P62)가 구동되지 않아 노드(nd60)를 풀업구동하지 않는다.
풀다운구동부(62)는 제2 구동력과 제3 구동력이 혼합된 구동력으로 구동력이 조절된 풀다운구동신호(PD<1:3>)의 'H,L,L'에 응답하여 제2 풀다운소자(N61) 및 제3 풀다운소자(N62)는 구동되지 않고, 제1 풀다운소자(P60)가 제2 구동력과 제3 구동력의 혼합된 구동력으로 노드(nd60)를 풀다운구동하여 출력데이터를 로직로우레벨로 출력한다.
이상 살펴본 구성의 출력드라이버는 출력데이터(Dout)의 슬루레이트(Slew Rate)를 변화시키는 구동세기신호(STCTRL<1:3>)와 전원전압(VDD)를 이용하여 제어신호(CON<1:2>)를 생성하고, 제어신호(CON<1:2>)의 레벨에 따라 구동력이 조절된 구동신호(PU<1:3>, PD<1:3>)의 구동력을 조절한다. 따라서, 구동력이 조절된 구동신호(PU<1:3>, PD<1:3>)에 의해 구동부(60)가 구동되어 일정한 슬루레이트(Slew Rate)를 갖게 되어 파형 왜곡(Distortion)이 없는 안정된 출력데이터(Dout)출력한다.
도 9는 본 발명의 다른 실시예에 따른 출력드라이버의 구성을 도시한 블럭도이다.
도 9에 도시된 바와 같이, 본 실시예의 출력드라이버는 제어신호생성부(70)와 제1 데이터구동부(80) 및 제2 데이터구동부(90)를 포함한다.
제어신호생성부(70)는 구동세기신호(STCTRL<1:3>)와 전원전압(VDD)에 응답하여 구동력을 조절하는 제어신호(CON<1:2>)를 생성한다. 제어신호생성부(70)는 도 5에 도시된 구성과 동일하게 구현할 수 있다.
제1 데이터구동부(80)는 제1 데이터입력부(81)와 제1 구동신호생성부(82) 및 제1 구동부(83)를 포함한다.
제1 데이터입력부(81)는 제1 구동세기신호(STCTRL<1>)의 로직하이 레벨에 응답하여 입력데이터(Din)를 버퍼링하여 제1 전치구동신호(PRE_PU<1>, PRE_PD<1>)를 생성한다. 제1 데이터입력부(81)는 도 4에 도시된 회로와 동일하게 구현할 수 있다. 여기서, 제1 구동세기신호(STCTRL<1>)는 구동력이 Weak 상황에서 로직하이 레벨로 인에이블하는 신호이다.
제1 구동신호생성부(82)는 제어신호(CON<1:2>)에 응답하여 제1 전치구동신호(PRE_PU<1>, PRE_PD<1>)를 반전 버퍼링하여 구동력이 조절된 제1 구동신호(PU<1>, PD<1>)를 생성한다. 제1 구동신호생성부(82)는 도 7에 도시된 회로와 동일하게 구현할 수 있다.
제1 구동부(83)는 제1 구동신호(PU<1>, PD<1>) 로직레벨에 응답하여 풀업 또는 풀다운 구동하여 구동력이 조절된 출력데이터(Dout)를 출력한다.
제1 데이터구동부(80)의 동작을 입력데이터(Din)가 로직로우레벨로 입력되고, Weak 구동력 정보를 갖는 제1 구동세기신호(STCTRL<1>)가 로직하이레벨로 인에이블되고, 전원전압(VDD)은 1.4V이며, 기준전압(VREF)이 1.0V로 생성되었을 경우를 예를 들어 설명하면 다음과 같다.
제어신호 생성부(70)는 전원전압(VDD) 1.4V와 기준전압(VREF) 1.0V에 따라 앞서 설명한 표<2>와 같이 비교신호(COMP<1:8>) 'L,H,L,L,L,L,L,L'를 생성하고, 비교신호(COMP<1:8>) 'L,H,L,L,L,L,L,L'와 Weak 구동력 정보를 갖는 표 3의 구동세기신호(STCTRL<1:3>) 'H,L,L'를 디코딩하여 앞서 설명한 표 4와 같이 제어신호(CON<1:2>)를 'H,H'로 생성한다.
제1 데이터 입력부(81)는 제1 구동세기신호(STCTRL<1>)의 로직하이레벨에 응답하여 입력데이터(Din) 로직로우레벨 'L'를 버퍼링하여 제1 전치 구동신호(PRE_PU<1>, PRE_PD<1>)를 'L,L'로 출력한다.
제1 구동신호생성부(82)는 제어신호(CON<1:2>) 'H,H'에 응답하여 제1 전치구동신호(PRE_PU<1>, PRE_PD<1>) 'L,L'를 반전버퍼링하여 제1 구동력으로 구동력이 가장 크게 조절된 제1 구동신호(PU<1>, PD<1>) 'H,H'를 생성한다.
제1 구동부(83)는 제1 구동신호(PU<1>, PD<1>) 'H,H'에 응답하여 풀다운 구동하여 구동력이 가장 크게 조절된 출력데이터(Dout) 'L'를 출력한다.
제2 데이터구동부(90)는 제2 데이터입력부(91)와 제2 구동신호생성부(92) 및 제2 구동부(93)를 포함한다.
제2 데이터입력부(91)는 제2 구동세기신호(STCTRL<2>)의 로직하이레벨에 응답하여 입력데이터(Din)를 버퍼링하여 제2 전치구동신호(PRE_PU<2>, PRE_PD<2>)를 생성한다. 제2 데이터입력부(91)는 도 4에 도시된 회로와 동일하게 구현할 수 있다. 여기서, 제2 구동세기신호(STCTRL<2>)는 구동력이 Half 상황에서 로직하이레벨로 인에이블하는 신호이다.
제2 구동신호생성부(92)는 제어신호(CON<1:2>)에 응답하여 제2 전치구동신호(PRE_PU<2>, PRE_PD<2>)를 반전 버퍼링하여 구동력이 조절된 제2 구동신호(PU<2>, PD<2>)를 생성한다. 제2 구동신호생성부(92)는 도 7에 도시된 회로와 동일하게 구현할 수 있다.
제2 구동부(93)는 제2 구동신호(PU<2>, PD<2>) 로직레벨에 응답하여 풀업 또는 풀다운 구동하여 구동력이 조절된 출력데이터(Dout)를 출력한다.
제2 데이터구동부(90)의 동작을 입력데이터(Din)가 로직로우레벨로 입력되고, Half 구동력 정보를 갖는 제2 구동세기신호(STCTRL<2>)가 로직하이레벨로 인에이블되고, 전원전압(VDD)은 1.4V이며, 기준전압(VREF)이 1.0V로 생성되었을 경우를 예를 들어 설명하면 다음과 같다.
제어신호 생성부(70)는 전원전압(VDD) 1.4V와 기준전압(VREF) 1.0V에 따라 앞서 설명한 표<2>와 같이 비교신호(COMP<1:8>) 'L,H,L,L,L,L,L,L'를 생성하고, 비교신호(COMP<1:8>) 'L,H,L,L,L,L,L,L'와 Half 구동력 정보를 갖는 표 3의 구동세기신호(STCTRL<1:3>) 'L,H,L'를 디코딩하여 앞서 설명한 표 4와 같이 제어신호(CON<1:2>)를 'H,L'로 생성한다.
제2 데이터 입력부(91)는 제2 구동세기신호(STCTRL<2>)의 로직하이레벨에 응답하여 입력데이터(Din) 로직로우레벨 'L'를 버퍼링하여 제2 전치 구동신호(PRE_PU<2>, PRE_PD<2>)를 'L,L'로 출력한다.
제2 구동신호생성부(92)는 제2 제어신호(CON2<1:2>) 'H,L'에 응답하여 제2 전치구동신호(PRE_PU<2>, PRE_PD<2>) 'L,L'를 반전버퍼링하여 제2 구동력으로 구동력이 제1 구동력보다 작고 제3 구동력보다 크게 조절된 제2 구동신호(PU<2>, PD<2>) 'H,H'를 생성한다.
제2 구동부(93)는 제2 구동신호(PU<2>, PD<2>) 'H,H'에 응답하여 풀다운 구동하여 구동력이 제1 구동력보다 작고 제3 구동력보다 크게 조절된 출력데이터(Dout) 'L'를 출력한다.
이상 살펴본 구성의 출력드라이버는 서로 다른 구동력의 세기 정보를 갖는 제1 및 제2 구동세기신호(STCTRL<1>, STCTRL<2>)와 설정되는 전원전압(VDD)레벨에 응답하여 각각의 구동력 세기를 조절하여 출력데이터(Dout)로 출력한다. 구체적으로 설명하면 구동력의 세기가 Weak한 구동력을 제1 구동력으로 구동력을 크게 조절하여 구동력이 가장 크게 조절된 출력데이터(Dout)를 생성한다. 또한, 구동력의 세기가 Half 인 구동력을 제1 구동력보다 작은 제2 구동력으로 구동력을 조절하여 구동력이 제1 구동력보다 작고 제3 구동력보다 크게 조절된 출력데이터(Dout)를 출력한다.
이와 같은 구성의 출력드라이버는 서로 다른 구동력의 차이를 각각 보상하여 출력데이터(Dout)의 슬루레이트(Slew Rate)를 조절하고, 일정한 슬루레이트(Slew Rate)로 파형 왜곡(Distortion)이 없는 안정된 출력데이터(Dout)를 생성한다.
30. 데이터입력부 31. 전치풀업 구동신호 생성부
32. 전치풀다운 구동신호 생성부 40. 제어신호생성부
41. 비교신호생성부 410. 비교부
411. 비교신호출력부 42. 디코더
50. 구동신호생성부 51. 풀업 구동신호 생성부
510. 제1 전달부 511. 제2 전달부
52. 풀다운 구동신호 생성부 520. 제3 전달부
521. 제4 전달부 60. 구동부
61. 풀업 구동부 62. 풀다운 구동부
70. 제어신호생성부 80. 제1 데이터구동부
81. 제1 데이터입력부 82. 제1 구동신호생성부
83. 제1 구동부 90. 제2 데이터구동부
91. 제2 데이터입력부 92. 제2 구동신호생성부
93. 제2 구동부

Claims (24)

  1. 인에이블신호에 응답하여 전원전압과 기준전압 레벨에 따라 비교신호를 생성하는 비교신호 생성부;
    상기 비교신호와 구동세기신호를 디코딩하여 제어신호를 생성하는 디코더; 및
    전치구동신호를 버퍼링하여 출력데이터를 구동하기 위한 구동신호를 생성하고, 상기 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 구동신호생성부를 포함하되 상기 인에이블신호는 상기 구동세기신호가 인에이블되면 인에이블되는 신호인 출력드라이버.
  2. 제 1 항에 있어서,
    상기 구동세기신호 레벨에 따라 입력데이터를 버퍼링하여 상기 전치구동신호를 생성하는 데이터입력부를 더 포함하는 출력드라이버.
  3. 제 2 항에 있어서, 상기 데이터입력부는
    상기 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 전치풀업구동신호로 출력하는 전치풀업구동신호생성부; 및
    상기 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 전치풀다운구동신호로 출력하는 전치풀다운구동신호생성부를 포함하는 출력드라이버.
  4. 제 2 항에 있어서, 상기 구동세기신호가 디스에이블되면 상기 전치구동신호가 디스에이블되는 출력드라이버.
  5. 삭제
  6. 제 1 항에 있어서, 상기 인에이블신호는 모드레지스터셋에서 제1 내지 제3 구동세기신호 중 적어도 하나가 인에이블되는 동안 인에이블되는 출력드라이버.
  7. 제 1 항에 있어서, 상기 비교신호 생성부는
    상기 전원전압을 복수의 저항으로 전압분배한 전압과 상기 기준전압을 비교하여 비교전압을 생성하는 비교부; 및
    상기 인에이블신호에 응답하여 상기 비교전압 레벨에 따라 상기 비교신호를 생성하는 비교신호출력부를 포함하는 출력드라이버.
  8. 제 3 항에 있어서, 상기 구동신호생성부는
    상기 제어신호의 레벨에 따라 전치풀업구동신호를 버퍼링하여 제1 내지 제3 구동력으로 구동력이 조절된 풀업구동신호를 생성하는 풀업구동신호생성부; 및
    상기 제어신호의 레벨에 따라 전치풀다운구동신호를 버퍼링하여 상기 제1 내지 제3 구동력으로 구동력이 조절된 풀다운구동신호를 생성하는 풀다운구동신호생성부를 포함하는 출력드라이버.
  9. 제 8 항에 있어서, 상기 풀업구동신호생성부는
    상기 제어신호의 레벨에 응답하여 구동되고, 상기 전치풀업구동신호를 버퍼링하여 상기 제1 구동력 또는 상기 제2 구동력으로 구동력이 조절된 상기 풀업구동신호를 생성하는 제1 전달부; 및
    상기 전치풀업구동신호를 버퍼링하여 상기 제3 구동력으로 구동력이 조절된 상기 풀업구동신호를 생성하는 제2 전달부를 포함하는 출력드라이버.
  10. 제 8 항에 있어서, 상기 풀다운구동신호생성부는
    상기 제어신호의 레벨에 응답하여 구동되고, 상기 전치풀다운구동신호를 버퍼링하여 상기 제1 구동력 또는 상기 제2 구동력으로 구동력이 조절된 상기 풀다운구동신호를 생성하는 제3 전달부; 및
    상기 전치풀다운구동신호를 버퍼링하여 상기 제3 구동력으로 구동력이 조절된 상기 풀다운구동신호를 생성하는 제4 전달부를 포함하는 출력드라이버.
  11. 제 8 항에 있어서, 상기 제1 구동력은 상기 제2 구동력보다 구동력이 크고, 상기 제3 구동력은 상기 제2 구동력보다 구동력이 작은 출력드라이버.
  12. 제 9 항에 있어서, 상기 풀업구동신호는 상기 제1 전달부의 출력과 상기 제2 전달부의 출력을 혼합하여 생성되는 출력드라이버.
  13. 제 10 항에 있어서, 상기 풀다운구동신호는 상기 제3 전달부의 출력과 상기 제4 전달부의 출력을 혼합하여 생성되는 출력드라이버.
  14. 제 1 항에 있어서,
    구동력이 조절된 상기 구동신호에 응답하여 상기 출력데이터를 구동하는 구동부를 더 포함하는 출력드라이버.
  15. 제 14 항에 있어서, 상기 구동부는
    상기 전치풀업구동신호에 응답하여 노드를 풀업구동하여 출력데이터를 출력하는 풀업구동부; 및
    상기 전치풀다운구동신호에 응답하여 상기 노드를 풀다운구동하여 상기 출력데이터를 출력하는 풀다운구동부를 포함하는 출력드라이버.
  16. 인에이블신호에 응답하여 전원전압과 기준전압 레벨에 따라 비교신호를 생성하는 비교신호 생성부;
    상기 비교신호와 구동세기신호를 디코딩하여 제어신호를 생성하는 디코더;
    입력데이터로부터 출력데이터를 구동하기 위한 제1 구동신호를 생성하고, 상기 제1 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 제1 데이터구동부; 및
    입력데이터로부터 출력데이터를 구동하기 위한 제2 구동신호를 생성하고, 상기 제2 구동신호는 상기 제어신호에 응답하여 구동력이 조절되는 제2 데이터구동부를 포함하되, 상기 인에이블신호는 상기 구동세기신호가 인에이블되면 인에이블되는 신호인 출력드라이버.
  17. 제 16 항에 있어서, 상기 제1 데이터구동부는
    제1 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제1 전치구동신호를 생성하는 제1 데이터입력부;
    상기 제어신호에 응답하여 제1 전치구동신호를 버퍼링하여 구동력이 조절된 제1 구동신호를 생성하는 제1 구동신호생성부; 및
    상기 제1 구동신호에 응답하여 풀업 및 풀다운 구동하여 상기 출력데이터를 출력하는 제1 구동부를 포함하는 출력드라이버.
  18. 제 17 항에 있어서, 상기 제1 데이터 입력부는
    상기 제1 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제1 전치풀업구동신호를 생성하는 제1 전치풀업구동신호생성부; 및
    상기 제1 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제1 전치풀다운구동신호를 생성하는 제1 전치풀다운구동신호생성부를 포함하는 출력드라이버.
  19. 제 17 항에 있어서, 상기 제1 구동신호생성부는
    상기 제어신호 레벨에 따라 구동력이 조절된 제1 풀업구동신호를 생성하는 제1 풀업구동신호생성부; 및
    상기 제어신호 레벨에 따라 구동력이 조절된 제1 풀다운구동신호를 생성하는 제1 풀다운구동신호생성부를 포함하는 출력드라이버.
  20. 제 17 항에 있어서, 상기 제1 구동부는
    상기 제1 풀업구동신호에 응답하여 노드를 풀업구동하여 출력데이터를 출력하는 제1 풀업구동부; 및
    상기 제1 풀다운구동신호에 응답하여 상기 노드를 풀다운구동하여 상기 출력데이터를 출력하는 제1 풀다운구동부를 포함하는 출력드라이버.
  21. 제 16 항에 있어서, 상기 제2 데이터구동부는
    제2 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제2 전치구동신호를 생성하는 제2 데이터입력부;
    상기 제어신호에 응답하여 제2 전치구동신호를 버퍼링하여 구동력이 조절된 제2 구동신호를 생성하는 제2 구동신호생성부; 및
    상기 제2 구동신호에 응답하여 풀업 및 풀다운 구동하여 상기 출력데이터를 출력하는 제2 구동부를 포함하는 출력드라이버.
  22. 제 21 항에 있어서, 상기 제2 데이터 입력부는
    상기 제2 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제2 전치풀업구동신호를 생성하는 제2 전치풀업구동신호생성부; 및
    상기 제2 구동세기신호에 응답하여 상기 입력데이터를 버퍼링하여 제2 전치풀다운구동신호를 생성하는 제2 전치풀다운구동신호생성부를 포함하는 출력드라이버.
  23. 제 21 항에 있어서, 상기 제2 구동신호생성부는
    상기 제어신호 레벨에 따라 구동력이 조절된 제2 풀업구동신호를 생성하는 제2 풀업구동신호생성부; 및
    상기 제어신호 레벨에 따라 구동력이 조절된 제2 풀다운구동신호를 생성하는 제2 풀다운구동신호생성부를 포함하는 출력드라이버.
  24. 제 21 항에 있어서, 상기 제2 구동부는
    상기 제2 풀업구동신호에 응답하여 노드를 풀업구동하여 출력데이터를 출력하는 제2 풀업구동부; 및
    상기 제2 풀다운구동신호에 응답하여 상기 노드를 풀다운구동하여 상기 출력데이터를 출력하는 제2 풀다운구동부를 포함하는 출력드라이버.
KR1020100089111A 2010-09-10 2010-09-10 출력드라이버 KR101113332B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100089111A KR101113332B1 (ko) 2010-09-10 2010-09-10 출력드라이버
US13/034,328 US8493100B2 (en) 2010-09-10 2011-02-24 Output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089111A KR101113332B1 (ko) 2010-09-10 2010-09-10 출력드라이버

Publications (1)

Publication Number Publication Date
KR101113332B1 true KR101113332B1 (ko) 2012-03-13

Family

ID=45806070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089111A KR101113332B1 (ko) 2010-09-10 2010-09-10 출력드라이버

Country Status (2)

Country Link
US (1) US8493100B2 (ko)
KR (1) KR101113332B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080913A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시장치, 터치 센싱 회로 및 구동방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102062365B1 (ko) * 2013-06-17 2020-01-03 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
KR102576765B1 (ko) * 2016-11-28 2023-09-11 에스케이하이닉스 주식회사 내부전압생성회로
CN113645463B (zh) * 2021-08-11 2023-05-26 北京淳中科技股份有限公司 驱动档次更新方法、装置、电子设备及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733461B1 (ko) 2006-06-30 2007-06-28 주식회사 하이닉스반도체 반도체메모리소자
KR20090017223A (ko) * 2007-08-14 2009-02-18 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330194B1 (en) * 2000-06-26 2001-12-11 Micron Technology, Inc. High speed I/O calibration using an input path and simplified logic
KR100605587B1 (ko) * 2005-03-31 2006-07-28 주식회사 하이닉스반도체 내부적으로 출력 드라이버의 구동력을 조절할 수 있는반도체메모리소자
KR100864625B1 (ko) 2007-03-31 2008-10-22 주식회사 하이닉스반도체 데이터 드라이빙장치를 구비하는 반도체메모리소자
KR100878310B1 (ko) 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 출력 드라이버 회로
KR100892643B1 (ko) 2007-06-28 2009-04-09 주식회사 하이닉스반도체 데이터 출력 드라이버 회로
KR100897275B1 (ko) 2007-08-09 2009-05-14 주식회사 하이닉스반도체 반도체 집적회로의 데이터 출력 장치
KR100951659B1 (ko) 2007-12-11 2010-04-07 주식회사 하이닉스반도체 데이터 출력 드라이빙 회로
KR100940854B1 (ko) * 2008-09-10 2010-02-09 주식회사 하이닉스반도체 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
KR20100043971A (ko) 2008-10-21 2010-04-29 삼성전자주식회사 출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733461B1 (ko) 2006-06-30 2007-06-28 주식회사 하이닉스반도체 반도체메모리소자
KR20090017223A (ko) * 2007-08-14 2009-02-18 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080913A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 표시장치, 터치 센싱 회로 및 구동방법
KR102468743B1 (ko) * 2015-12-31 2022-11-21 엘지디스플레이 주식회사 표시장치, 터치 센싱 회로 및 구동방법

Also Published As

Publication number Publication date
US20120062280A1 (en) 2012-03-15
US8493100B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
KR102008019B1 (ko) 임피던스 교정회로
KR101204672B1 (ko) 임피던스조절회로 및 임피던스조절방법
US7755393B1 (en) Output driver for use in semiconductor device
US8018245B2 (en) Semiconductor device
KR101163219B1 (ko) 기준전압 레벨 설정 방법을 사용하는 집적회로
KR102103019B1 (ko) 임피던스 교정회로
KR101204674B1 (ko) 반도체집적회로
US7863936B1 (en) Driving circuit with impedence calibration and pre-emphasis functionalities
US8441283B2 (en) Integrated circuit
US20060220707A1 (en) Output driver for semiconductor device
KR101113332B1 (ko) 출력드라이버
US20160285453A1 (en) Driver using pull-up nmos transistor
US20150155875A1 (en) Lvds driver
US7919988B2 (en) Output circuit and driving method thereof
US7868667B2 (en) Output driving device
US10057090B2 (en) Apparatus and method for transmitting data signal based on various transmission modes
KR101894470B1 (ko) 출력드라이버회로
KR101697358B1 (ko) 출력버퍼
US9948293B1 (en) Transmitter driver circuits and methods
US8811096B2 (en) Output driver circuit and semiconductor storage device
US8975945B2 (en) Input and output device and system including the same
US10693436B2 (en) Impedance adjusting circuit and integrated circuit including the same
KR20190116023A (ko) 리시버 회로
KR20110131708A (ko) 출력드라이버
WO1998036497A1 (en) Bus driver circuit including a slew rate indicator circuit having a series of delay elements

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9