KR101112584B1

KR101112584B1 - 횡전계형 액정표시장치

Info

Publication number: KR101112584B1
Application number: KR1020040112691A
Authority: KR
Inventors: 고정훈; 김성진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2012-02-15
Also published as: US20060139544A1; KR20060074070A; US7542119B2

Abstract

본 발명은, 기판상에 일방향으로 연장하는 다수의 게이트 배선과; 상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 나란하게 형성된 다수의 공통배선과; 상기 게이트 및 데이터 배선이 교차하는 지점에 구비된 박막트랜지스터와; 상기 화소영역 내에 상기 데이터 배선과 평행하게 구성되며 적어도 2이상의 정수인 n개의 공통전극과; 상기 n개의 공통전극 사이마다 형성되어 이웃한 공통전극과 사이 영역으로 정의되는 2*(n-1)개의 블록을 형성하는 (n-1)개의 화소전극을 포함하고, 상기 각 화소영역 내에서의 각 블록의 폭은 상기 게이트 배선의 길이방향으로 갈수록 점진적으로 커지거나 또는 점진적으로 작아지는 것이 특징인 횡전계형 액정표시장치를 제공한다.

횡전계, 투과율, 개구율, 4블록, 멀티도메인, 전극간격

Description

횡전계형 액정표시장치{In-Plane Switching mode Liquid crystal display device }

도 1은 일반적인 횡전계형 액정 표시 장치의 일부분의 단면을 도시한 단면도

도 2a, 2b는 일반적인 횡전계형 액정표시장치의 오프(off), 온(on)상태의 동작을 도시한 단면도.

도 3은 종래의 횡전계형 액정표시장치의 화소부 일부를 도시한 평면도.

도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.

도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.

도 6은 도 4를 절단선 VI-VI를 따라 절단한 단면도.

도 7은 본 발명의 변형예에 따른 횡전계형 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.

<도면의 주요부분에 대한 부호의 설명>

140 : 어레이 기판 143 : 게이트 배선

145 : 게이트 전극 147 : 공통배선

149a, 149b, 149c : 제 1 내지 제 3 공통전극

150 : 반도체층 153 : 소스 전극

155 : 드레인 전극 167 : 화소전극 보조배선

170a, 170b : 제 1, 2 화소전극

B11, B12, B13, B14 : 제 1 내지 제 4 블록

w11, w12, w13, w14 : 제 1 내지 제 4 블록 각각의 제 1 내지 제 4 폭

본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 좀더 상세하게는 시야각을 향상 및 휘도 향상시키는 구조의 횡전계형 액정표시장치에 관한 것이다.

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.

특히 최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시 장치(flat panel display)의 필요성이 대두되었고, 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터 액정표시장치(Thin film transistor liquid crystal display )가 개발되었다.

이러한 액정표시장치의 디스플레이 방법은 액정분자의 광학적 이방성과 분극 성질을 이용하는데, 이는 상기 액정분자의 구조가 가늘고 길며, 그 배열에 있어서 방향성을 갖는 선 경사각(pretilt angle)을 갖고 있기 때문에, 인위적으로 액정에 전압을 인가하면 액정분자가 갖는 선 경사각을 변화시켜 상기 액정 분자의 배열 방향을 제어할 수 있으므로, 적절한 전압을 액정층에 인가함으로써 상기 액정분자의 배열 방향을 임의로 조절하여 액정의 분자배열을 변화시키고, 이러한 액정이 가지고 있는 광학적 이방성에 의하여 편광된 빛을 임의로 변조함으로써 원하는 화상정보를 표현한다.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

일반적인 액정표시장치를 이루는 기본적인 소자인 액정 패널은 상부의 컬러필터기판과 하부의 어레이 기판이 서로 대향하여 소정의 간격을 두고 이격되어 있고, 이러한 두 개의 기판 사이에 액정분자를 포함하는 액정이 충진되어 있는 구조이다.

이때, 이러한 액정에 전압을 인가하는 전극은 컬러필터 기판에 위치하는 공통전극과 어레이 기판에 위치하는 화소전극이 되고, 이러한 두개의 전극에 전압이 인가되면, 인가되는 전압의 차이에 의하여 형성되는 상하의 수직적 전기장이 그 사이에 위치하는 액정 분자의 방향을 제어하는 방식을 사용한다.

그러나, 상술한 바와 같이 공통전극과 화소전극이 수직적으로 형성되고, 여기에 발생하는 상하의 수직적 전기장에 의해 액정을 구동하는 방식을 사용할 경우 투과율과 개구율 등의 특성이 우수한 장점은 있으나, 시야각 특성이 우수하지 못한 단점을 가지고 있기 때문에, 이러한 단점을 극복하기 위해 수평적 전기장을 이용하는 횡전계(IPS ; In-Plane Switching)에 의한 액정 구동방법이 제안되었다.

이하 상술한 횡전계형 액정표시장치를 도 1을 참조하여 상세히 설명한다.

일반적인 횡전계형 액정표시장치의 액정패널은 컬러필터를 가지고 있는 컬러필터 기판(9)과 박막 트랜지스터 어레이 기판(10)이 서로 대향하고 있으며, 이러한 컬러필터 기판(9)과 박막 트랜지스터 어레이 기판(10) 사이에는 액정층(11)이 충진되어 있다.

이때, 박막 트랜지스터 어레이 기판(10) 상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 동일한 이격간격을 가지며 수평적으로 형성되어 있고, 여기에 인가되는 전압에 따라 수평적 전기장(L)을 형성하게 되고, 이때 이러한 수평적 전기장(L) 사이에 있는 액정 분자들은 이에 영향을 받아 구동하게 된다.

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.

우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.

그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80 ~85^o방향에서도 반전현상 없이 가시 할 수 있다.

다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.

이러한 횡전계형 액정표시장치는 전술한 바와 같이, 액정이 수평적 전기장에 의해 구동하므로 횡전계형 액정표시장치를 통하여 표시된 화면을 사용자가 정면에서 보았을 때, 상하좌우 방향으로 각각 약 80~85ㅀ방향까지 가시할 수 있는 시야각 특성을 가지고 있다.

이러한 횡전계형 액정표시장치용 어레이 기판에 대하여 도 3을 참조하여 설명한다.

도 3은 종래의 횡전계형 액정표시장치의 박막 트랜지스터 어레이 기판의 화소영역 일부를 도시한 평면도이다.

도시한 바와 같이, 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판(40)은 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(43)과, 상기 게이트 배선(43)에 근접하여 상기 게이트 배선(43)과 평행하게 구성된 공통배선(47)과, 상기 두 배선(43, 47)과 교차하며 특히 게이트 배선(12)과는 화소영역(P)을 정의하는 데이터 배선(60)이 구성되어 있다.

상기 게이트 배선(43)과 데이터 배선(60)의 교차지점에는 게이트 전극(45)과 반도체층(50)과 소스 드레인 전극(53, 55)으로 구성되는 박막 트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(53)은 상기 데이터 배선(60)에서 분기하고 있으며, 상기 게이트 전극(45)은 상기 게이트 배선(43)에서 분기하여 형성되고 있다.

또한, 상기 화소영역(P) 내에는 상기 드레인 전극(55)과 연결되는 보조배선(67)에서 분기한 다수의 화소전극(70)과, 상기 화소전극(70)과 평행하게 서로 엇갈리며 동일한 이격간격을 가지며 상기 공통배선에서 분기한 공통전극(49)이 형성되어 있다.

전술한 종래의 횡전계형 액정표시장치의 하나의 화소영역(P)에는 상기 화소영역(P)의 경계를 이루는 데이터 배선(60) 양 내측으로 제 1 및 제 3 공통전극(49a, 49c)이 형성되어 있으며, 상기 제 1 및 3 공통전극(49a, 49c) 사이의 상기 화소영역(P) 중앙에 제 2 공통전극(49b)이 형성되어 있으며, 상기 제 1 내지 제 3 공통전극(49a, 49b, 49c) 상부로 형성된 게이트 절연막(미도시) 위로 상기 제 1 내지 제 3 공통전극(49a, 49b, 49c) 사이의 영역에 스위칭 소자인 박막트랜지스터(Tr)의 드레인 전극(55)과 연결된 제 1, 2 화소전극(70a, 70b)이 형성되어 있다. 상기 각 화소전극(70a, 70b)과 상기 각 화소전극(70a, 70b)의 좌우측에 위치한 각 공통전극(49a, 49b, 49c)과의 간격(w1 내지 w4)이 동일하게 형성되어 있다.

여기서 설명의 편의 상 블록이라는 개념을 정의한다. 하나의 화소영역(P)내에서 하나의 공통전극과 이웃한 하나의 화소전극 사이의 영역을 블록이라 정의하면, 하나의 화소영역(P)이 3개의 공통전극(49a, 49b, 49c)과 상기 3개의 공통전극 (49a, 49b, 49c) 사이에 형성된 2개의 화소전극(70a, 70b)에 의해 제 1 내지 제 4 의 총 4개의 블록(B1 내지 B4)이 형성되고, 이때, 상기 각 블록의 폭(w1 내지 w4)이 일정(w1=w2=w3=w4)하게 형성되고 있음을 알 수 있다.

하지만, 이렇게 하나의 화소영역에 정의된 블록이 동일한 폭을 갖는 상기 종래의 횡전계형 액정표시장치를 제조하기 위해서는 상기 공통전극과 화소전극의 선폭을 무리하게 늘리거나 또는 줄임으로써 화소영역 내에서의 개구율을 감소시킨다든지 또는 선폭을 줄임으로 인해 저항값이 높아져 전극으로서의 역할이 저하되는 문제가 발생한다.

상술한 문제를 해결하기 위한 본 발명에 따른 횡전계형 액정표시장치는 화소영역내의 구조를 변경하여 설계의 자유도를 높이는 것을 목적으로 한다.

또한, 효율적인 화소영역 내의 구성에 의해 개구율 및 휘도를 향상시키는 것을 또 다른 목적으로 한다.

또한, 효율적인 화소영역 내의 구성에 의해 각 블록간 멀티도메인 구조를 형성하여 시야각을 개선시키는 것을 또 다른 목적으로 한다.

상기의 목적을 이루기 위해, 본 발명에 실시예에 따른 횡전계형 액정표시장치는, 기판상에 일방향으로 연장하는 다수의 게이트 배선과; 상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 나란하게 형성된 다수의 공통배선과; 상기 게이트 및 데이터 배선이 교차하는 지점에 구비된 박막트랜지스터와; 상기 화소영역 내에 상기 데이터 배선과 평행하게 구성되며 적어도 2이상의 정수인 n개의 공통전극과; 상기 n개의 공통전극 사이마다 형성되어 이웃한 공통전극과 사이 영역으로 정의되는 2*(n-1)개의 블록을 형성하는 (n-1)개의 화소전극을 포함하고, 상기 각 화소영역 내에서의 각 블록의 폭은 상기 게이트 배선의 길이방향으로 갈수록 점진적으로 커지거나 또는 점진적으로 작아지는 것이 특징이다.

이때, 상기 각 화소전극과 공통전극은 상기 화소영역 내에서 대칭적으로 꺾여진 구조를 이루는 것이 특징이다.

또한, 상기 각 공통전극과 각 화소전극은 게이트 절연막을 사이에 두고 상하부에 형성되거나, 또는 상기 각 공통전극과 각 화소전극은 게이트 절연막과 보호층을 사이에 두고 상하부에 형성된다.

또한, 상기 n개의 공통전극은 제 1 내지 3 공통전극이고, 상기 (n-1)개의 화소전극은 제 1 및 2 화소전극이며, 상기 제 1 공통전극과 제 1 화소전극 간의 이격거리를 제 1 폭으로 하여 순차적으로 제 2 내지 제 4 폭을 갖는 제 1 내지 제 4 블록을 형성하는 것이 바람직하다.

상기 제 1 내지 제 4 폭 중 3개의 폭은 같고, 나머지 하나의 폭은 상기 3개의 폭과 다르거나, 또는 상기 제 1 내지 제 4 폭 중 선택되는 두 개의 폭은 같고, 나머지 두개의 폭은 상기 서로 같은 크기를 갖는 폭과는 다르거나, 또는 상기 제 1 내지 제 4 폭 중 두 개씩 쌍으로 같은 크기의 폭을 갖는 것이 바람직하다.

이하 본 발명의 바람직한 실시예를 통해 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 평면도이며, 도 5와 도 6은 도 4를 각각 절단선 V-V, Ⅵ-Ⅵ를 따라 절단한 단면도이다.

도 4에 도시한 바와 같이, 본 발명의 실시예에 의한 횡전계형 액정표시장치용 어레이 기판(140)은 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(143)과, 상기 게이트 배선(143)에 근접하여 상기 게이트 배선(143)과 평행하게 구성된 공통배선(147)과, 상기 게이트 배선(143)과는 교차하여 화소영역(P)을 정의하며, 세로방향으로 연장하는 다수의 데이터 배선(160)이 형성되어 있다.

또한, 상기 각 화소영역(P) 내의 상기 게이트 배선(143)과 데이터 배선(160)의 교차지점에는 상기 게이트 배선(143)에서 분기하여 형성된 게이트 전극(145)과, 상기 게이트 전극(145) 위로 게이트 절연막(148)과, 상기 게이트 절연막(148) 위로 액티브층(150a)과 오믹콘택층(150b)으로 구성된 반도체층(150)과, 상기 반도체층 (150)과 접촉하며 형성된 소스 드레인 전극(153, 155)으로 이루어진 박막 트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(153)은 상기 데이터 배선(143)에서 분기하고 있다.

또한, 상기 화소영역(P) 내에는 상기 게이트 배선(143)에 이웃하여 나란하게 형성된 공통배선(147)으로부터 분기한 제 1 내지 제 3 공통전극(149a, 149b, 149c)이 상기 데이터 배선(160)과 평행하게 형성되어 있다. 이때, 상기 제 1 및 제 3 공통전극(149a, 149c)은 상기 데이터 배선(160)과 소정간격 이격하여 구성되고 있는 것을 보이고 있으나, 상기 제 1 및 제 3 공통전극(149a, 149c)은 상기 데이터 배선(160)과 각각 일부가 중첩되도록 구성할 수도 있다.

또한, 상기 화소영역 내에는 상기 드레인 전극(155)과 연결된 보조배선(167)에서 분기하며, 상기 각 공통전극(149a, 149b, 149c) 사이로 상기 제 1 내지 제 3 공통전극(149a, 149b, 149c)과 서로 엇갈리도록 배치된 제 1 및 제 2 화소전극(170a, 170b)이 구성되어 있다.

다음, 도 5, 6을 참조하여 본 발명의 실시예에 따른 횡전계형 액정표시장치의 수직구조에 대해 설명한다.

기판(101) 상의 각 화소영역에는 게이트 전극(145)을 포함하는 게이트 배선(도 4의 143)과 공통배선(도 4의 147) 및 상기 공통배선(도 4의 147)에서 분기한 제 1 내지 제 3 공통전극(149a, 149b, 149c)이 형성되어 있으며, 그 위로 전면에 게이트 절연막(148)이 형성되어 있다.

또한, 상기 게이트 절연막(148) 위로 박막 트랜지스터 형성부에는 상기 게이 트 전극(145)에 대응하여 액티브층(150a)과 오믹콘택층(150b)을 갖는 반도체층(150)이 형성되어 있다.

또한, 상기 게이트 절연막(148) 위로 상기 게이트 배선(도 4의 143) 및 공통배선(도 4의 147)과 교차하는 데이터 배선(160)이 형성되어 있으며, 상기 반도체층(150) 위로 상기 반도체층(150)과 접촉하며 상기 데이터 배선(160)에서 분기한 소스 전극(153)이 형성되어 있으며, 상기 소스 전극(153)과 상기 게이트 전극(145)을 사이로 이격하며 상기 반도체층(150)과 접촉하며 드레인 전극(155)이 형성되어 있다. 이때, 상기 게이트 전극(145)과 게이트 절연막(148)과 반도체층(150)과 소스 및 드레인 전극(153, 155)은 하나의 스위칭 소자인 박막 트랜지스터(Tr)를 이루게 된다.

또한, 상기 소스 및 드레인 전극(153, 155)을 포함하여 노출된 게이트 절연막(148) 위로 전면에 보호층(180)이 형성되어 있으며, 상기 보호층(180) 위로 콘택홀(182)을 통해 상기 드레인 전극(155)과 접촉하는 화소전극 보조배선(167)과 연결된 제 1, 2 화소전극(170a, 170b)이 하부의 제 1 내지 제 3 공통전극(149a, 149b, 149c) 사이마다 엇갈려 형성되어 있다.

이때, 상기 제 1 및 제 2 화소전극(170a, 170b)은 도시한 바와 같이 보호층(180) 상부에 형성될 수도 있으며, 도시하지 않았지만, 소스 및 드레인 전극(153, 155)이 형성되는 게이트 절연막(148) 위에 형성될 수도 있다.

다음, 좀더 구체적으로 화소영역 내의 공통전극과 화소전극의 구조에 대해 설명한다. 이때, 설명의 편의를 위해 상기 제 1 공통전극(149a)과 제 1 화소전극 (170a) 사이 영역을 제 1 블록(B11)이라 정의하고, 상기 제 1 화소전극(170a)과 제 2 공통전극(149b) 사이 영역을 제 2 블록(B12)이라 정의하며, 이와 동일한 방법으로 제 2 공통전극(149b)과 제 2 화소전극(170b) 사이를 제 3 블록(B13), 상기 제 2 화소전극(170b)과 제 3 공통전극(149c) 사이 영역을 제 4 블록(B14)이라 정의한다.

본 발명의 가장 특징적인 것은 상기 하나의 화소영역(P) 내에 공통전극(149a, 146b, 149c)과 화소전극(170a, 170b) 간의 영역으로 정의된 상기 제 1 블록(B11) 내지 제 4 블록(B14) 각각의 폭인 제 1 내지 제 4 폭(w11 내지 w14)을 각각 다르게 구성한 것이다. 상기 제 1 블록 내지 제 4 블록(B11 내지 B14)의 제 1 내지 제 4 폭(w1 내지 w4)을 각각 달리 형성함으로써 횡전계형 액정표시장치용 어레이 기판의 설계에 있어 자유도를 갖도록 한 것이 특징이다.

각 화소영역 내에서 각 블록의 폭을 달리 형성한 본 발명의 화소영역 구조를 상세히 설명하면, 우선, 제 1 구조로서 제 1 내지 제 4 블록(B11 내지 B14)이 갖는 제 1 내지 제 4 폭(w11 내지 w14)은 상기 제 1 폭(w11)에서 제 4 폭(w14)으로 갈수록 점점 큰 값(w11<w12<w13<w14)을 갖도록 형성하거나, 또는 제 2 구조로서 상기 제 1 구조의 반대되는 구조로 제 4 블록(B14)이 갖는 제 4 폭(w14)을 가장 크게 형성하고 상기 제 1 블록(B11)으로 갈수록 점점 작은 폭(w11>w12>w13>w14)을 갖도록 형성할 수 있다.

또한, 제 3 구조로서 중앙의 제 2, 3 블록(B12, B13)의 폭인 제 2, 3 폭(w12, w13)은 그 크기가 같게 형성하고, 동시에 제 1 및 제 4 블록(B11, B14)의 폭인 제 1, 4 폭(w11, w14)을 같게 형성하며, 상기 제 2, 3 폭(w12, w13)과 상기 제 1, 4 폭은 서로 다른 값(w12=w13≠w11=w14)을 갖도록 형성할 수도 있다.

또는 제 4 구조로서 제 1, 2 블록(B11, B12)의 제 1, 2 폭(w11, w12)은 같은 값을 갖도록 형성하고, 제 3, 4 블록(B13, B14)의 제 3, 4 폭(w13, w14) 또한 서로 같은 값을 갖도록 형성하며, 상기 제 1, 2 폭(w11, w12)과 제 3, 4 폭(w13, w14)은 서로 다른 값(w11=w12≠w13=w14)을 갖도록 형성할 수도 있다.

또는 제 5 구조로서 제 1 내지 4 블록(B11 내지 B14) 중 어느 하나의 블록의 폭만을 그 값을 달리하고 나머지 3개 블록의 각 폭은 같은 값을 갖도록 구성할 수도 있다. 예를들어 제 1 내지 제 3 블록(B11 내지 B13)의 폭인 제 1 내지 제 3 폭(w11 내지 w13)의 같은 값을 갖도록 형성하고, 제 4 블록(B14)의 폭인 제 4 폭(w14)을 달리 형성(w11=w12=w13≠w14)하거나, 또는 제 2 내지 제 4 블록(B12 내지 B14)의 폭인 제 2 내지 제 4 폭(w12 내지 w14)은 같은 값을 갖도록 형성하고, 제 1 블록(B11)의 제 1 폭(w11)만을 다른 값(w11≠w12=w13=w14)을 갖도록 형성할 수도 있다.

전술한 화소영역 내의 제 1 내지 제 4 블록(B11 내지 B14)의 구조이외에도 변형된 다른 구조가 있을 수 있을 수 있다.

전술한 각 블록의 폭을 달리 형성하는 방법으로는 상기 패터닝되어 형성되는 화소전극과 공통전극의 폭을 조절함으로써 즉, 상기 제 1 내지 제 4 블록을 형성하는 제 1 내지 3 공통전극과 제 1, 2 화소전극 각각의 폭을 달리 형성함으로써 각 블록간의 폭을 달리 형성할 수 도 있으며, 또는 상기 화소전극 또는 공통전극의 폭을 일정한 값을 갖도록 하고 상기 화소영역 내에서 상기 공통전극과 화소전극간의 간격만을 조절하여 패터닝함으로써 형성할 수도 있다.

전술한 실시예에서는 4 블록 구조의 화소영역을 갖는 횡전계형 액정표시장치만을 보이고 있으나, 그 변형예로서 서로 엇갈려 배치되는 화소전극 또는 공통전극의 개수를 늘림으로써 6 블록 또는 그 이상의 블록으로 나뉘어지는 화소영역을 구비한 횡전계형 액정표시장치에도 확대 적용할 수 있다.

또한 본 발명에서는 화소전극이 보호층 상부에 형성된 것을 일례로 설명하였지만, 상기 화소전극을 게이트 절연막 위로 형성하고, 전술한 바와같이 상기 게이트 절연막 하부에 형성되는 공통전극과 상기 게이트 절연막 상부에 형성되는 화소전극에 의해 상기 두 전극이 이격한 영역으로 정의되는 블록의 폭을 각각 달리 형성할 수도 있다.

전술한 바와 같이 하나의 화소영역 내에서 각 블록간 폭을 각각 달리 형성함으로써 즉, 상기 화소영역의 개구부가 되는 공통전극과 화소전극 간의 이격간격을 불규칙하게 형성함으로서 좁은 간격을 갖는 블록이 포함되므로 구동전압을 낮출 수 있으며, 또한, 전극의 이격간격 즉 각 블록의 폭을 다양하게 형성함으로써 동일한 전극간 이격간격을 갖는 종래의 횡전계형 액정표시장치 대비 빛이 투과할 수 있는 투과영역이 좁아지는 것을 방지할 수 있으므로 개구율 및 휘도가 향상된다.

또한, 서로 다른 크기를 갖는 공통전극과 화소전극 간 이격간격을 가짐으로 동일한 신호 인가시 하나의 화소영역 내에서 멀티 도메인이 형성되어 시야각을 개선시키게 된다.

전술한 실시예에 의한 횡전계형 액정표시장치는 도 7에 도시한 바와 같이, 화소영역(P) 내에서 공통전극(249a, 249b, 249c)과 화소전극(270a, 270b) 및 데이터 배선(260)이 게이트 배선(243)과 평행한 가상의 선을 기준으로 서로 대칭을 이루도록 꺾여진 구조를 이루며, 상기 꺾여진 구조의 공통전극(249a, 249b, 249c)과 화소전극(270a, 270b) 각각이 형성하는 제 1 내지 제 4 블록(B21 내지 B24)의 제 1 내지 제 4 폭(w21 내지 w24)을 서로 다른 크기를 갖도록 형성할 수도 있다.

이 경우 하나의 화소영역에 신호전압을 인가하게 되면 각 블록의 폭이 다름으로 인해 신호전압 인가에 따른 상기 각 블록내의 전기장이 조금씩 차이가 있게 되어 자동적으로 멀티도메인을 형성하게 된다. 더욱 정확히는 하나의 화소영역 내에서 상기 화소전극 및 공통전극이 대칭적으로 꺾여진 구조가 되어 2영역의 도메인을 형성하고, 상기 각 도메인이 다시 4블록으로 구성되고 상기 각 블록의 폭이 달리 형성됨으로써 각각 멀티도메인을 형성하게 되므로 전체적으로는 8영역의 멀티도메인 구조가 되어 시야각을 향상시킬 수 있게 된다.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.

본 발명에 따른 횡전계형 액정표시장치는 전술한 실시예 및 변형예에 따라 각 화소영역내의 서로 엇갈려 배치된 화소전극과 공통전극의 이격영역으로 정의되는 다수의 블록에 있어서 상기 다수의 블록의 폭을 각각 달리 형성함으로써 즉, 상기 화소영역의 개구부가 되는 공통전극과 화소전극 간의 이격간격을 불규칙하게 형 성함으로서 좁은 간격을 갖는 블록이 포함되므로 구동전압을 낮출 수 있고, 이렇게 구동전압이 낮아짐에 따라 저소비전력의 횡전계형 액정표시장치를 제공하는 효과가 있다.

또한, 전극 간격을 다양하게 형성함으로써 동일한 전극간 이격간격을 갖는 종래의 횡전계형 액정표시장치 대비 빛이 투과할 수 있는 투과영역이 좁아지는 것을 방지할 수 있으므로 개구율이 증가되며 휘도가 향상되는 효과가 있다.

또한, 서로 다른 크기를 갖는 공통전극과 화소전극 간 이격간격을 가짐으로 동일한 신호 인가시 하나의 화소영역 내에서 멀티 도메인이 형성되어 시야각을 개선시키는 효과가 있다.

Claims

기판상에 일방향으로 연장하는 다수의 게이트 배선과;

상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선과;

상기 게이트 배선과 나란하게 형성된 다수의 공통배선과;

상기 게이트 및 데이터 배선이 교차하는 지점에 구비된 박막트랜지스터와;

상기 화소영역 내에 상기 데이터 배선과 평행하게 구성되며 적어도 2이상의 정수인 n개의 공통전극과;

상기 n개의 공통전극 사이마다 형성되어 이웃한 공통전극과 사이 영역으로 정의되는 2*(n-1)개의 블록을 형성하는 (n-1)개의 화소전극

을 포함하고, 상기 각 화소영역 내에서의 각 블록의 폭은 상기 게이트 배선의 길이방향으로 갈수록 점진적으로 커지거나 또는 점진적으로 작아지며, 상기 n개의 공통전극은 제 1 내지 3 공통전극이고, 상기 (n-1)개의 화소전극은 제 1 및 2 화소전극이며, 상기 제 1 공통전극과 제 1 화소전극 간의 이격거리를 제 1 폭으로 하여 순차적으로 제 2 내지 제 4 폭을 갖는 제 1 내지 제 4 블록을 형성하는 것이 특징인 횡전계형 액정표시장치.
제 1 항에 있어서,

상기 각 화소전극과 공통전극은 상기 화소영역 내에서 대칭적으로 꺾여진 구조를 이루는 횡전계형 액정표시장치.
제 1 항에 있어서,

상기 각 공통전극과 각 화소전극은 게이트 절연막을 사이에 두고 상하부에 형성된 횡전계형 액정표시장치.
제 1 항에 있어서,

상기 각 공통전극과 각 화소전극은 게이트 절연막과 보호층을 사이에 두고 상하부에 형성된 횡전계형 액정표시장치.
삭제
삭제
삭제
삭제
삭제