KR20060121886A - 신호 처리 회로, 칩 및 수신기 - Google Patents

신호 처리 회로, 칩 및 수신기 Download PDF

Info

Publication number
KR20060121886A
KR20060121886A KR1020067005673A KR20067005673A KR20060121886A KR 20060121886 A KR20060121886 A KR 20060121886A KR 1020067005673 A KR1020067005673 A KR 1020067005673A KR 20067005673 A KR20067005673 A KR 20067005673A KR 20060121886 A KR20060121886 A KR 20060121886A
Authority
KR
South Korea
Prior art keywords
signal processing
processing circuit
transistor
mixer
signal
Prior art date
Application number
KR1020067005673A
Other languages
English (en)
Inventor
헤르베 장 프랑스와 마리
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060121886A publication Critical patent/KR20060121886A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 신호 처리 회로를 제공하며, 이 회로는 2 개의 입력 단자 상에서 서로 반대되는 위상을 갖는 한 쌍의 입력 신호 Sp 및 Sn를 수신하여 4 개의 출력 단자 상에서 서로 반대되는 위상을 갖는 2 쌍의 출력 전류 SIp 및 SIn를 제공한다. 상기 각 입력 신호 Sp 및 Sn는 각각의 증폭 유닛 LANUp 및 LANUn에 의해서 증폭되고 각각의 분할 유닛 SPLUp 및 SPLUn에 의해서 분할된다. 본 발명에 따르면, 상기 2 개의 분할 유닛 각각 SPLUp 및 SPLUn은 상기 각각의 증폭 유닛 LANUp 및 LANUn 과 상기 4 개의 출력 단자 중 하나 간에 접속된 2 개의 브랜치(branch)(BIp,BQp) 및 (BIn,BQn)를 적어도 포함하며, 상기 4 개의 브랜치 각각 (BIp,BQp) 및 (BIn,BQn)은 동일한 특성을 갖는 각각의 임피던스 (RIp,RQp) 및 (RIn,RQn)을 포함한다. 믹서 회로들이 이 신호 처리 회로와 용이하게 적층될 수 있다.

Description

신호 처리 회로, 칩 및 수신기{HIGH PERFORMANCE LOW NOISE AMPLIFIER}
본 발명은 무선 수신기 회로 분야에 관한 것이다. 특히, 본 발명은 2 개의 직교 믹서 회로로 적층될 신호 처리 회로의 회로 토폴러지에 관한 것이다. 이 신호 처리 회로는 2 개의 입력 단자 상에서 서로 반대되는 위상으로 존재하는 한 쌍의 입력 신호를 수신하여 4 개의 출력 단자 상에서 서로 반대되는 위상으로 존재하는 2 쌍의 출력 전류를 제공하되, 상기 각 입력 신호는 증폭 유닛에 의해서 증폭되고 분할 유닛 내에서 분할된다. 상기 신호 처리 회로의 상기 출력 단자는 각 믹서 회로가 서로 반대되는 위상으로 존재하는 한 쌍의 신호를 수신하도록 상기 믹서 회로에 접속된다. 서로 반대 위상으로 존재하는 상기 한 쌍의 신호는 차동 신호로서 지칭될 수 있으며 이 차동 신호는 상기 한 쌍의 신호를 의미한다.
상이한 애플리케이션에서, 본 발명은 가령 무선 신호, 전화 통화 신호, 전화 신호, 오디오 베이스밴드 신호, 무선 아날로그 신호, 비디오 신호 등과 같은 신호들의 수신에 관한 것이다.
또한, 본 발명은 상기 신호들을 위한 수신기 및 상기 수신기 내에서 구현되는 칩에 관한 것이다. 이러한 수신기는 가령 무선 수신기, 무선 제어기 등과 같은 무선 표준, DECT에서의 전화일 수 있다.
무선 수신기 회로 내의 도 1에서 표현된 수신 체인 RC 내에서 수행되는 첫 번째의 작업은 신호들이 너무 높은 주파수 레벨을 갖지 않게 손상을 주지 않도록 상기 신호를 증폭하는 것이며, 너무 낮은 신호 주파수에서의 후속 신호 처리를 가능하게 하는 주파수 변환이다. 상술한 바와 같이, 신호는 가령 무선 주파수 신호이며 서로 반대되는 위상을 갖는 한 쌍의 입력 신호 Sp 및 Sn으로 구성된다.
이러한 수신 체인에서, 직교 상태에 있는 2 개의 국부 발진 신호들 LOI 및 LOQ에 의해 동작되는 2 개의 믹서 회로 M_I 및 M_Q를 사용함으로써, 이미지 거부가 가능하며 이로써 수신의 품질이 증가된다. 종종, Gilbert로부터 입수가능한 이중 밸런싱된 믹서를 사용하면, 믹서 회로는 입력부에서 전류를 필요로 한다. 용어 "믹서 회로"는 본 명세서에서 주파수 변환을 하는 회로의 일부를 명시하며, 상기 신호 처리 회로는 상기 믹서 회로 내부로 입력되는 입력 신호를 준비하는 회로의 일부를 명시한다. 따라서, Gibert quad는 믹서 회로의 양호한 실례이다.
이러한 경우에, 서두에서 언급된 신호 처리 회로 SPC는 서로 반대되는 위상을 갖는 한 쌍의 신호 Sp 및 Sn으로부터의 2 쌍의 전류 신호 (SIn,SIp) 및 (SQn,SQp) 중 하나를 믹서 M_I에게, 나머지는 믹서 M_Q에 제공하기 위해서 필요하다.
이어서, 각 믹서는 서로 반대되는 위상을 갖는 한 쌍의 입력 (ISIn,ISIp) 및 (ISQn,ISQp)을 중간 주파수에서 제공한다. 상기 2 믹서에 의해서 제공된 2 쌍의 신호들은 서로 직교 위상으로 존재한다. ISIn은 ISQn과 직교 상태로 존재하며, ISIp 은 ISQp과 직교 상태로 존재한다. 또한, 차동 신호 ISQ = ISQp - ISQn 은 차동 신호 ISI = ISIp - ISIn 과 직교 상태로 존재한다. 2 개의 믹서 회로들은 각각의 부하 MLD_I 및 MLD_Q 에 의해서 충전된다.
종래 기술 중 인기있는 신호 처리 회로는 2 스테이지 토폴러지를 갖는다. 제 1 스테이지는 가령 이른바 증폭 트랜지스터와 같은 트랜지스터를 사용하는 저 잡음 전압 증폭 유닛이다. 증폭된 전압은 제 1 스테이지에서 2 개의 I 및 Q의 차동 트랜스컨덕턴스를 포함하는 분할 유닛에 인가된다. 제 1 스테이지는 전압 증폭을 수행하며 제 2 스테이지는 전압 대 전류 변환을 수행한다.
제 1 스테이지의 전압 이득은 선형 제약 수준을 만족하도록 낮아야 한다. 또한, 이러한 2 스테이지 토폴러지의 경우에 있어서 입력 신호 주파수 및 그의 고조파에서 큰 전압 스윙이 제 1 스테이지 상에서 관찰된다. 이는 국부 발진 신호를 왜곡한다.
서두에서 언급된 신호 처리 회로를 위한 단일 스테이지 토폴러지가 유럽 특허 출원 EP0998025에 개시되어 있다. 도 2에 도시된 바와 같이, I 및 Q의 트랜스컨덕턴스는 전술된 2 스테이지 토폴러지에서 사용된 2 개의 복제된 증폭 유닛 LNAU이다. 사실상, 2 개의 증폭 트랜지스터 대신에 4 개의 증폭 트랜지스터를 사용하면, 각 증폭 트랜지스터가 트랜스컨덕턴스로서 사용될 수 있다. 2 개의 믹서 회로는 각 믹서 회로가 서로 반대되는 위상을 갖는 한 쌍의 신호를 수신하도록 증폭 트랜지스터들 TIp, TQp, TIn 및 TQn의 컬렉터에 직접 접속된다. 이러한 단일 스테이지 토폴러지에서, 국부 발진 신호가 무선 신호 입력부로 누설된다. 이는 국부 발진 신호 및 입력 신호의 주파수가 동일한 아키텍처에서 크게 문제가 된다.
본 발명의 하나 이상의 실시예들의 목적은 선형 및 잡음 성능에 있어서 개선된 성능을 제공하는 신호 처리 회로를 위한 회로 토폴러지를 제공하는 것이다. 또한, 본 발명은 믹서 회로에 제공되는 국부 발진 회로의 생성 시에 왜곡 정도를 감소시킬 수 있다.
이를 위해서, 본 발명에서는 2 개의 분할 유닛 각각이 각각의 증폭 유닛과 4 개의 출력 단자 중 하나 간에 접속된 2 개의 브랜치(branch)를 포함하며, 상기 총 4 개의 브랜치 각각은 동일한 특성을 갖는 임피던스를 적어도 포함한다.
본 발명의 이러한 예시적인 실시예로 인해서 입력 신호가 입력 신호의 주파수에서 큰 전압으로 증폭되지 않기 때문에 잡음 성능이 개선된다. 이러한 토폴러지로 인해서 종래 기술의 단일 스테이지 토폴러지보다 우수한 잡음 성능이 가능하다. 이는 종래 기술의 단일 스테이지 토폴러지보다 입력 신호를 국부 발진 신호로부터 보다 양호하게 격리시킨다. 또한, 이는 입력 신호에 의해 생성될 수 있는 왜곡으로부터 국부 발진 신호의 생성기를 양호하게 격리시킨다.
이와 달리, 임피던스는 그 저항치가 적층된 믹서 회로와 무관하게 입력 신호의 분할을 결정하도록 저항치를 갖는다. 실제로, 전류의 분할은 믹서 회로의 트랜지스터들의 정합보다는 분할 임피던스의 정합에 의해서 결정된다. 이로써, 트랜지스터가 소형화되어서 그의 스위칭 속도가 개선된다. 이로써, 보다 양호한 잡음 성능을 갖게 된다.
증폭 유닛의 구현은 하나의 입력 단자에 접속된 베이스 및 상기 분할 유닛에 접속된 컬렉터를 갖는 적어도 하나의 증폭 트랜지스터를 사용할 수 있다.
또한, 본 발명은 국부 발진 신호에 의해 생성된 왜곡으로부터 입력 신호를 우수하게 격리하는 실시예를 제공한다.
따라서, 다른 실시예에서, 4 개의 브랜치 각각은 모두가 서로 접속된 베이스를 갖는 캐스코드 트랜지스터를 더 포함한다.
다른 실시예에서, 2 개의 증폭 유닛 각각은 하나의 입력 단자에 접속된 베이스 및 캐스코드로 다른 트랜지스터에 접속된 컬렉터를 갖는 적어도 하나의 증폭 트랜지스터를 포함하며, 캐스코드로 접속된 상기 다른 트랜지스터는 자신의 컬렉터에 의해서 각각의 분할 유닛에 접속되고 자신의 베이스에 의해서 다른 증폭 유닛과 캐스코드로 접속된 트랜지스터에 접속된다.
본 발명은 또한 본 발명에 따른 신호 처리 회로를 구현하는 칩 및 이 칩을 포함하는 수신기에 관한 것이다.
본 발명의 추가 이점, 특징 및 장점이 첨부 도면을 참조하여 다음의 상세한 설명을 독해하면 분명해질 것이다.
도 1은 종래 기술에 따른 수신 체인의 개략도,
도 2는 종래 기술에 따른 신호 처리 회로의 개략도,
도 3은 본 발명에 따른 신호 처리 회로의 제 1 실시예의 도면,
도 4는 본 발명에 따른 신호 처리 회로의 제 2 실시예의 도면,
도 5는 본 발명에 따른 신호 처리 회로의 제 3 실시예의 도면,
도 6은 2 개의 믹서가 적층된 본 발명에 따른 신호 처리 회로도,
도 7은 본 발명에 따른 무선 주파수 신호의 수신기의 블록도,
도 8은 시간 규모로 국부 발진 신호를 도시한 도면.
다음의 설명 부분에서, 본 기술 분야의 당업자에게 잘 알려진 구성 또는 기능들은 본 발명을 모호하게 하기 때문에 그 설명이 생략된다.
도 1은 종래 기술에서 알려진 수신 체인 RC의 개략도이다. 이 도면은 이미 상술되었다. 본 발명은 신호 처리 회로 SPC의 토폴러지에 관한 것이다. 이로써, 이 개략적 도면은 상기 신호 처리 회로 SPC가 본 발명에 따르게 되면 본 발명에 따르는 칩 내에서 구현되는 수신 체인 RC를 나타낸다.
도 2는 종래 기술에서 알려진 신호 처리 회로를 도시한다. 이 신호 처리 회로를 사용하면, 동일한 바이어스 전류가 상기 신호 처리 회로와 믹서 회로들 간에 공유된다. 입력 신호들에 접속된 베이스를 갖는 4 개의 증폭 트랜지스터의 출력 상에 제공된 신호는 전류이다. 또한, 이러한 증폭 트랜지스터는 분할 유닛을 구성한다. 이로써, 전류 입력을 필요로 하는 믹서 회로에 바로 접속되는 것이 가능하게 된다. 신호 처리 회로 SPC 및 믹서 회로는 서로에 대해서 상부 상에 적층된다. 믹 서 회로들 간에 공유된 바이어스 전류의 장점이 본 발명에 의해서 제공된다.
도 3은 본 발명에 따른 신호 처리 회로 SPC의 제 1 실시예를 나타낸다. 이 신호 처리 회로는 2 개의 입력 단자 상에서 서로 반대되는 위상을 갖는 한 쌍의 입력 신호 Sn 및 Sp를 수신하여서 상기 2 개의 믹서 회로에 접속된 4 개의 출력 단자 상에서 서로 반대되는 위상을 갖는 2 쌍의 출력 전류 SIp 및 SIn를 제공한다. 상기 각 입력 신호 Sp 및 Sn는 각각의 저 잡음 증폭 유닛 LANUp 및 LANUn에 의해서 증폭되고 각각의 분할 유닛 SPLUp 및 SPLUn에 의해서 분할된다.
가령, 상기 저 잡음 증폭 유닛 LANU은 통상적으로 증폭 트랜지스터 Tp 및 Tn을 통해서 실현된다. 신호 Sn은 증폭 트랜지스터 Tn의 베이스에 제공되고 신호 Sp는 증폭 트랜지스터 Tp의 베이스에 제공된다. 상기 증폭 트랜지스터 Tp 및 Tn은 유도성 소자 Lp 및 Ln을 통해서 상기 증폭 트랜지스터 Tp 및 Tn의 에미터에 접속된 공통 바이어싱 강도 Ibias에 의해서 바이어싱된다. 각 증폭 트랜지스터 Tp 및 Tn의 컬렉터는 각각의 분할 유닛 SPLUp 및 SPLUn에 접속된다.
분할 유닛 SPLU은 2 개의 브랜치 BI 및 BQ을 포함한다. 이 단락에서, 신호 Sp를 위한 분할 유닛 SPLUp 만이 기술된다. 이러한 기술 사항은 참조 부호 p를 n으로 대체하면 Sn에 대해서도 유사하다. 2 개의 브랜치 BIp 및 BQp가 상기 증폭 유닛 LNAUp 및 상기 출력 단자 중 하나에 접속된 노드 Ep에 접속된다. 각 브랜치 BIp 및 BQp는 각기 동일한 낮은 값의 저항 RIp 및 RQp를 적어도 포함한다. 저항 RIp 및 RQp를 통해서 전류 분할의 정확성이 믹서 회로의 트랜지스터를 통하는 대신에 상기 저항을 통해서 성취된다. 통상적으로, 분할 유닛에 인가되는 DC 전압은 2.VT = 50 mV이며, 이로써 가령 Gibert quad에 의해 구성되는 믹서 회로 및 이의 부하의 저항의 영향을 제거할 수 있다. 이로써, 믹서 회로 및 이의 부하의 저항과 상관없이 분할 유닛의 저항에 의해서 정합이 성취된다. 부하 저항의 단자에서의 DC 전압은 일반적으로 약 800 mV이다. 이로써, 분할 유닛의 저항은 부하 저항보다 유리하게는 800/50 = 16 배만큼 작아진다. 노드 Ep 상에 도달하는 전류는 분할 유닛의 2 저항의 존재로 인해서 2 개의 브랜치 간으로 분할된다. 이 저항값들이 작기 때문에, 어떠한 이득도 도출하지 못한다. 또한, 오직 하나의 트랜지스터만이 사용되고 저항값이 낮기 때문에 큰 전압 여유 정도가 가용하다.
도 4는 본 발명에 따른 신호 처리 회로의 다른 예시적인 실시예를 도시하고 있다. 도 4의 실시예는 각 증폭 유닛 LANUp 및 LANUn 에 캐스코드로 접속된 다른 트랜지스터 TCp 및 TCn를 부가하는 것을 제공한다. 이 캐스코드된 트랜지스터 TCp 및 TCn은 국부 발진 신호 LO 및 신호 입력부 S 간의 누설을 방지하는 격리 기능을 갖는다. p 측의 경우에, 캐스코드된 트랜지스터 TCp는 자신의 에미터에 의해서 증폭 트랜지스터 Tp에 접속되고 자신의 컬렉터에 의해서 상기 분할 유닛 SPLUp에 접속되며 자신의 베이스에 의해서 다른 증폭 유닛 LNAUn의 캐스코드된 트랜지스터 TCn에 접속된다. 전압 여유 정도가 감소하지만 입력 신호에 대해서 국부 발진에 의해서 야기되는 왜곡 정도는 감소된다.
도 5는 신호 처리 회로의 다른 실시예를 도시한다. 이 실시예에서, 상술된 격리는 2 개의 분할 유닛 SPLUp 및 SPLUn의 각각의 브랜치 상에 삽입된 캐스코드 트랜지스터에 의해서 실현된다. 4 개의 캐스코드 트랜지스터의 베이스들은 서로 접 속되어 있다. 이러한 방식은 국부 발진 신호와 입력 신호 간의 왜곡 문제가 중요한 아키텍처에서 유용하다.
도 1에 일반적으로 도시된 바와 같은 수신 체인을 위해서 조절될 주요한 파라미터는 잡음, 선형성, 국부 발진 왜곡 정도, 소모된 전력 및 다이 면적이다. 이들 파라미터는 수신 체인이 전용되는 애플리케이션에 따라서 보다 또는 적게 중요하게 된다.
잡음은 주로 회로의 트랜지스터에 의해서 생성된다. 잡음 생성에 주로 기여하는 것은 입력 트랜지스터, 베이스 및 컬렉터로부터의 쇼트 잡음(shot noise) 및 열적 잡음이다. 이들 잡음은 트랜지스터의 임의의 구현에 있어서 동일하다. 등가의 입력 전압 및 전류가 동일한 잡음 생성 기여 사항이다.
선형성 특성은 2 스테이지 토폴러지의 경우에서보다 단일 스테이지 토폴러지의 경우에 서로 유사하며 양호하다.
국부 발진 왜곡 정도는 중요하다. 특히, 국부 발진 신호가 입력 무선 신호에 의해서 왜곡되는 애플리케이션(ZIF 애플리케이션 등)에서 특히 중요하다. 이는 이른바 국부 발진 풀링 현상과 연관되는데, 이 현상에서는 발진자가 발진 주파수에 근사하게 발생하는 왜곡에 민감하다. 따라서, ZIF 아키텍처에서, 발진 주파수는 RF 주파수 또는 그의 고조파들 중 하나와 동일하다.
소모된 전력은 통상적으로 전체 회로 소모량의 큰 부분이다.
다이 면적은 이러한 회로의 종류에 있어서는 통상적으로 중요하지 않다.
도 6에 도시된 바와 같이, 믹서 회로에 대해서 매우 인기있는 회로는 Gilbert로부터 입수가능한 이중 밸런싱된 믹서 회로인 이른바 Gilbert quad이다. 이 Gilbert quad는 입력 주파수 INF에서의 신호 S를 중간 주파수 IF에서의 신호 IS로 변환시킨다. 중간 주파수 IF는 IF = INF - LOF 이기 때문에 국부 발진 주파수 LOF에 의존한다.
Gilbert quad로부터의 출력은 전압보다는 전류이다. 이러한 이유로 인해서, 전류 대 전압 부하 MLD_I 및 MLD_Q, 가령 간단한 저항 RIp, RIn, RQp, RQn이 출력 신호 ISIp, ISIn, ISQpl, ISQn이 제공되는 믹서 출력에 접속될 필요가 있다. 캐패시터 CI 및 CQ는 중간 주파수 IF에서 동작할 때에 존재할 수 있는 채널 간섭이 제거되도록 필터링되도록 구현된다.
또한, Gilbert quad에 의해 처리되는 신호는 전류이다. 이 때문에 신호 처리 회로 SPC로부터 믹서 회로에 제공되는 신호가 전류이다.
따라서, 자신의 출력에서 전류를 제공하는 신호 처리 회로는 믹서 회로와 바로 적층될 수 있다. 따라서, 도 6은 2 개의 믹서 회로가 적층된 본 발명에 따른 신호 처리 회로를 도시한다. 이 적층형 회로는 본 발명에 따라서 칩 상에서 재생성될 수 있다. 이 칩은 통상적으로 도 7에 도시된 바와 같은 본 발명의 수신기의 기능을 위한 다른 기능을 포함한다.
이제, 본 발명의 상이한 신호 처리 회로 실시예와 종래 기술의 신호 처리 회로 간의 특성이 기술 및 비교될 것이다.
도 2에 도시된 신호 처리 회로는 특히 대형 에미터 축퇴(degeneration)에 있어서 2 스테이지 토폴러지의 신호 처리 회로에 비해서 우수한 잡음 및 선형성 특성 을 갖는다. 그럼에도 불구하고, 도 2에 도시된 신호 처리 회로는 상술한 바와 같이 단점을 갖는다.
도 3에 도시된 신호 처리 회로는 매우 양호한 전체적 성능을 갖는다. 이는 큰 전압 여유 정도를 제공한다. 전류 분할은 상기 신호 처리 회로의 출력 상에 접속된 믹서 및 저항 RIp, RIn 및 RQp, RQn에 의해서 결정된다. 전류의 분할은 동일한 스윙 및 공통 모드를 갖는 차동 국부 발진 신호를 기반으로 한다. 도 8에 도시된 시간 크기에서, 이하에서 제안되는 2 개의 경우가 가능하다.
LOIp = LOQp 이며 이들이 LOIn = LOQn 보다 우수하면(도 8에서는 시간 T1에서의 시점), Tp에 의해서 전달되는 전류는 예상된 바와 같이 RIp 및 RQp 간에서 동등하게 분할된다. 이는 n 측 및 Tn에 대해서도 동일하다. 반대되는 상태를 갖는 국부 발진 신호들에 있어서 모든 다른 조합들은 유사한 절반-절반 분할을 제공한다.
LOIp가 LOQp = LOQpn 보다 크면, 즉 LOIp가 LOIn보다 크면(도 8에서는 시간 T2에서의 시점), 이는 LOI가 한 상태로 존재하고 LOQ가 한 상태에서 다른 상태로 변화되고 있음을 의미한다. 이는 4 개의 신호 LOIp, LOIn, LOQp, LOQn 모두가 동일한 연속 부분 DC를 가지지만 상이한 위상을 갖는 경우에 그러하다. 트랜지스터의 에미터는 보다 높은 전위를 갖는 다른 것을 따른다. 따라서, Tp에 의해서 전달되는 전류는 모두가 RIp 내부로 흐르고 이어서 믹서 회로 M_I로 흐른다. 이로써, 평형 상태일 때에 믹서 M_Q로부터 입력되는 잡음의 버스트는 매우 낮은데, 그 이유는 믹서 M_Q가 오프 상태이기 때문이다. 이러한 장점은 트랜지스터의 에미터 효과로 인해서 믹서 회로 내의 트랜지스터가 동작 동안 다이오드로서 동작하지 않는 최신의 종래 기술에서는 존재하지 않는다. 이러한 종래 기술의 다른 토폴러지에서, I 측은 Q 측에 대해서 어떠한 영향도 주지 못한다. 이는 분할 유닛의 구조로 인해서 본 발명에서는 상이하다. 분할 유닛 내에서의 저항의 존재로 인해서, 트랜지스터의 에미터 효과로 인해서 p 신호 및 n 신호의 합이 편차를 제공한다. 다른 장점은 시간적으로 어떠한 이득도 존재하지 않는 경우에 믹서(여기에서는, M_Q) 내에서 어떠한 전류도 손실되지 않는다는 것이다. 이로써, 전체 믹서 이득이 높아진다. 이는 n 측 및 Tn에 대해서도 유사하다.
각 I 측 및 Q 측 상에서 동일한 이득을 갖도록 하기 위해서, I-Q 이득 정합은 저항 RI 및 RQ의 정합에 의해서 그리고 어느 정도는 I 및 Q 믹서 회로의 트랜지스터들의 정합에 의해서 결정된다.
도 4에서, 캐스코드 트랜지스터 TCp, TCn이 증폭 유닛 내에 삽입된다. 이들의 역할은 국부 발진 신호와 입력 신호 간에서 발생하는 왜곡을 흡수하는 것이다. 따라서, 도 4에 도시된 신호 처리 회로는 입력 신호의 보다 양호한 격리를 제공한다.
도 5에서, 캐스코드 트랜지스터 TCIp, TCQp, TCIn, TCQn이 트랜지스터 상의 분할 유닛 내에 삽입된다. 이들의 역할도 국부 발진 신호와 입력 신호 간에서 발생하는 왜곡을 흡수하는 것이다. 이 실시예에서, 저항 RIn, RIp, RQp, RQn 이 생략되면(즉, 제로 값으로 설정되면), 이득 정합은 대형 캐스코드 트랜지스터를 요구하는 캐스코드 트랜지스터 정합에 의존한다. 한편, 도 3에 도시된 바와 같이, 저항이 제로 값으로 설정되지 않으면, 밀러 효과가 발생한다. 이 캐스코드 트랜지스터 크기 와 저항 값 간의 절충 사항은 본 기술 분야의 당업자에게 잘 알려진 바이다.
도 2 내지 도 5에 제공된 신호 처리 회로에 대한 이득은 다음과 같다.
Figure 112006020036977-PCT00001
이러한 계산은 증폭 트랜지스터 에미터 축퇴가 이득을 매우 크게 변화시키지 않으며(실제로, 이는 -3 dB 정도임), 도 2의 신호 처리 회로의 증폭 트랜지스터의 크기가 본 발명의 실시예의 증폭 트랜지스터의 크기에 절반임을 가정하여 수행된 것이다. 그러므로, 전류 밀도는 모든 제안된 회로 토폴러지에 대해서 동일하다. 따라서, 증폭 트랜지스터의 전체 베이스 저항은 모든 토폴러지에 대해서 동일하다. 또한, 믹서 이득은 이상적으로 -4 dB (2/pi)로 가정된다.
상기 식에서, gm은 증폭 유닛 입력 트랜스컨덕턴스이며, R은 믹서 부하이다.
이득은 약 30 dB인 2 스테이지 토폴러지로 획득된 것보다 근소하게 작다.
낮은 에미터 축퇴에 있어서, 종래 기술의 토폴러지를 포함하는 모든 토폴러지의 주요한 잡음 생성 기여 사항들을 동일하다. 1 스테이지 토폴러지는 잡음 생성에 기여하는 보다 소수의 성분을 갖는다. 그러나, 이는 믹서 회로의 프론트에 다소 작은 이득이 존재하기 때문에 근소하게 보다 잡음이 많은 믹서 회로에 의해서 밸런싱된다. 도 3 및 도 4에 제공된 일 실시예에서, quad의 정류 속도에 의존하는 잡음 항이 크게 감소된다. 따라서, 전압 여유 정도는 도 3에 도시된 실시예의 경우에 오직 2 개의 적층된 트랜지스터로도 보다 커진다.
국부 발진 신호와 입력 신호 간의 누설의 격리 정도가 도 4 및 도 5에 도시 된 실시예의 경우에 있어서 매우 양호하다.
이러한 입력 신호와 국부 발진 신호 간의 누설의 격리 정도는 입력 전압이 증폭되는 2 스테이지 토폴러지에서는 약하다. 도 5에 제공된 실시예는 증폭 트랜지스터의 상부 상에 입력 신호를 증폭하고 전류 분할이 저항으로 수행되기 때문에 누설이 발생할 수 있다. 본 발명의 다른 실시예들은 양호한 격리를 제공한다.
본 발명의 여러 실시예들의 이점은 보다 낮은 바이어스 전류에서의 우수한 잡음 성능이다. 또한, 입력 신호를 국부 발진 신호까지 풀링하는 것에 감소된 영향을 주는 실시예들이 제공된다.
작은 신호들이 처리될 필요가 있기 때문에 본 발명의 애플리케이션은 수신 체인과 연관된다. 그럼에도 불구하고, 도 6에 기술된 회로는 가령 양호한 선형 특성을 제공하도록 하는 송신 체인에서 사용될 수 있다. 보다 큰 신호가 처리되면, 본 발명의 사용이 보다 덜 중요하지만 유리할 수 있다.
도 7은 본 발명에 따른 무선 주파수 신호의 수신기의 블록도이다. 일반적으로, 이러한 수신기는 안테나 ANT를 통해서 신호를 전송 및 수신하는데 사용된다. 정류 디바이스 COM은 안테나 ANT로의 액세스를 제어한다. 상기 정류 디바이스 COM은 수신 체인 RX 및 송신 체인 TX에 적어도 접속된다. 상기 수신 체인 RX은 본 발명에 따른 신호 처리 회로 및 일반적으로 믹서 회로로 구성된 주파수 변환 유닛 FTCR을 적어도 포함한다. 처리 유닛 MC은 이들 회로를 따른다. 이 처리 회로 MC는 전송될 신호를 처리하며 주파수 변환 유닛 FTCT 및 증폭 유닛 AMPT를 적어도 포함하는 송신 체인 TX에 접속된다. 이러한 수신기는 유리하게는 전화 통신 장치, 이동 전화 등이다.
도 3에 개시된 바와 같은 실시예 및 도 4와 도 5에 제안된 실시예들은 배타적이지 않다. 다른 실시예들이 동일한 목적을 성취하기 위해서 청구 범위에서 규정된 본 발명의 원리에 따라서 유도될 수 있다.
본 발명은 전술한 실시예들로만 한정되는 것이 아니며, 수정 및 변경이 첨부된 청구 범위에서 규정된 바와 같은 본 발명의 범위 및 사상 내에서 가능하다. 이러한 측면에서, 다음의 맺는 말이 서술된다.
본 발명은 상기 서술된 트랜지스터 타입에만 한정되는 것이 아니다. 유사한 실시예들이 가령 MOS와 같은 다른 트랜지스터 타입을 사용할 수 있다. 저항성 에미터 축퇴는 유도성 에미터 축퇴 대신에 사용될 수 있다. 그러나, 유도성 축퇴는 우수한 잡음 성능을 가능하게 한다. 또한, 전원으로부터 캐스코드 트랜지스터의 에미터 또는 Gilbert quad의 에미터로 접속된 순수한 저항으로서 구현되는 전류 소스가 부가될 수 있다. 이는 입력 쌍으로부터의 고 입력 트랜스컨덕턴스 및 저항 부하 양단의 낮은 전압 강하를 얻을 수 있게 한다.
본 발명은 전술한 전화 통신 애플리케이션로만 한정되는 것은 아니다. 본 발명은 후속 처리 이전에 주파수 변환을 필요로 하는 수신 체인을 사용하는 임의의 애플리케이션 내에서 사용될 수 있다. 무선 주파수 애플리케이션은 특히 본 발명의 관심 대상이다.
다음의 청구 범위에서 임의의 참조 부호는 해당 청구항을 한정하기 위한 것이 아니다. 용어 "포함한다" 및 이의 활용은 임의의 청구항에서 규정된 단계 또는 요소 이외의 단계 또는 요소의 존재를 배제하지 않는다. 명사의 단수형은 복수형의 존재를 배제하지 않는다.

Claims (7)

  1. 2 개의 믹서 회로와 적층된 신호 처리 회로로서,
    2 개의 입력 단자 상에서 서로 반대되는 위상을 갖는 한 쌍의 입력 신호를 수신하고, 상기 각 믹서가 서로 반대되는 위상을 갖는 한 쌍의 출력 전류를 수신하도록 상기 2 개의 믹서 회로에 접속된 4 개의 출력 단자 상에서 서로 반대되는 위상을 갖는 2 쌍의 출력 전류를 제공하며,
    상기 각 입력 신호는 각각의 저 잡음 증폭 유닛에 의해서 증폭되고 각각의 분할 유닛에 의해서 분할되며,
    상기 2 개의 분할 유닛 각각은 상기 각각의 증폭 유닛과 상기 4 개의 출력 단자 중 하나 간에 접속된 2 개의 브랜치(branch)를 포함하고,
    상기 4 개의 브랜치 각각은 동일한 특성을 갖는 임피던스를 적어도 포함하는,
    신호 처리 회로.
  2. 제 1 항에 있어서,
    상기 임피던스의 저항치가 상기 적층된 믹서 회로와 무관하게 상기 입력 신호의 분할을 결정하도록, 상기 임피던스가 저항치를 갖는,
    신호 처리 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 4 개의 브랜치 각각은 캐스코드 트랜지스터를 더 포함하고,
    상기 4 개의 캐스코드 트랜지스터들의 베이스들은 서로 접속되어 있는,
    신호 처리 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 2 개의 증폭 유닛 각각은 적어도 하나의 증폭 트랜지스터를 포함하고,
    상기 트랜지스터의 베이스는 하나의 입력 단자에 접속되고,
    상기 트랜지스터의 컬렉터는 각각의 분할 유닛에 접속된,
    신호 처리 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 2 개의 증폭 유닛 각각은 적어도 하나의 증폭 트랜지스터를 포함하고,
    상기 증폭 트랜지스터의 베이스는 하나의 입력 단자에 접속되고,
    상기 증폭 트랜지스터의 컬렉터는 캐스코드로 다른 트랜지스터에 접속되며,
    상기 캐스코드로 접속된 다른 트랜지스터는 자신의 컬렉터에 의해서 각각의 분할 유닛에 접속되고, 자신의 베이스에 의해서는 다른 증폭 유닛에 캐스코드로 접 속된 트랜지스터에 접속되는,
    신호 처리 회로.
  6. 수신기 내에서 구현되는 칩으로서,
    직교 위상으로 존재하는 국부 발진 신호들을 수신하는 2 개의 믹서 회로 및 신호 처리 회로를 적어도 포함하고,
    상기 신호 처리 회로의 출력 단자는 상기 각 믹서 회로가 서로 반대되는 위상을 갖는 한 쌍의 신호를 수신하도록 상기 믹서 회로에 접속되고,
    상기 신호 처리 회로는 제 1 항 내지 제 5 항 중 어느 한 항에 따른 신호 처리 회로인,
    칩.
  7. 안테나, 수신 체인 및 처리 회로를 적어도 포함하는 무선 주파수 신호의 수신기로서,
    제 6 항에 따른 칩을 포함하는,
    수신기.
KR1020067005673A 2003-09-23 2004-09-15 신호 처리 회로, 칩 및 수신기 KR20060121886A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03300129.8 2003-09-23
EP03300129 2003-09-23

Publications (1)

Publication Number Publication Date
KR20060121886A true KR20060121886A (ko) 2006-11-29

Family

ID=34354619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005673A KR20060121886A (ko) 2003-09-23 2004-09-15 신호 처리 회로, 칩 및 수신기

Country Status (6)

Country Link
US (1) US7565128B2 (ko)
EP (1) EP1668775B1 (ko)
JP (1) JP2007506326A (ko)
KR (1) KR20060121886A (ko)
CN (1) CN1856933B (ko)
WO (1) WO2005029696A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295381A (ja) * 2005-04-07 2006-10-26 Sharp Corp 電圧−電流変換回路、ミキサ回路および携帯機器
EP2054999B1 (en) * 2006-08-09 2011-06-08 ST-Ericsson SA Signal processor comprising a frequency converter
US7656230B2 (en) * 2008-03-21 2010-02-02 Qualcomm, Incorporated Quadrature output low noise transconductance amplifier having differential input
US8731506B2 (en) * 2008-07-28 2014-05-20 Marvell World Trade Ltd. Complementary low noise transductor with active single ended to differential signal conversion
CN101826842B (zh) * 2009-03-06 2012-12-12 晨星软件研发(深圳)有限公司 可提高信号质量的混频器
US8779810B2 (en) * 2011-07-15 2014-07-15 Qualcomm Incorporated Dynamic divide by 2 with 25% duty cycle output waveforms
JP5571732B2 (ja) * 2012-04-17 2014-08-13 日本電信電話株式会社 差動増幅器
FR3026250A1 (fr) 2014-09-19 2016-03-25 St Microelectronics Sa Dispositif electronique pour une chaine de reception de signaux radiofrequence, comprenant un etage amplificateur transconducteur a faible bruit
CN112702022B (zh) * 2020-12-28 2021-11-23 北京力通通信有限公司 低噪声大带宽信号处理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1212776B (it) * 1983-09-29 1989-11-30 Ates Componenti Elettron Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore.
GB2239143B (en) * 1989-12-16 1993-06-16 Stc Plc Cross-coupled mixer stage for zero if radio
JPH1056336A (ja) * 1996-08-09 1998-02-24 Mitsubishi Electric Corp ミキサ回路
GB2321352B (en) * 1997-01-11 2001-04-04 Plessey Semiconductors Ltd Image reject mixer
US5847623A (en) * 1997-09-08 1998-12-08 Ericsson Inc. Low noise Gilbert Multiplier Cells and quadrature modulators
FR2770351A1 (fr) * 1997-10-28 1999-04-30 Philips Electronics Nv Amplificateur a fort gain ayant une dynamique de sortie limitee
US6496545B1 (en) * 1999-02-02 2002-12-17 Lucent Technologies Inc. Single side-band mixer
US6157822A (en) * 1999-07-08 2000-12-05 Motorola, Inc. Tuned low power/low noise mixer
CN1211938C (zh) * 2001-01-24 2005-07-20 皇家菲利浦电子有限公司 具有正交低噪声放大器的前端和高频接收机
GB2379814B (en) * 2001-07-05 2003-10-29 Zarlink Semiconductor Ltd A mixer circuit arrangement and an image-reject mixer circuit arrangement
JP2003332628A (ja) * 2002-05-13 2003-11-21 Nippon Sheet Glass Co Ltd 発光ユニット及びこの発光ユニットを用いた照明装置及び画像読取装置
JP3770819B2 (ja) * 2001-09-28 2006-04-26 株式会社ルネサステクノロジ 無線通信受信装置
US6639447B2 (en) 2002-03-08 2003-10-28 Sirific Wireless Corporation High linearity Gilbert I Q dual mixer

Also Published As

Publication number Publication date
WO2005029696A1 (en) 2005-03-31
EP1668775A1 (en) 2006-06-14
JP2007506326A (ja) 2007-03-15
US7565128B2 (en) 2009-07-21
CN1856933B (zh) 2011-04-13
EP1668775B1 (en) 2013-06-19
US20080125072A1 (en) 2008-05-29
CN1856933A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
US7392033B2 (en) Reducing active mixer flicker noise
US8577322B1 (en) Signal mixer having a single-ended input and a differential output
US7062248B2 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
US8000664B2 (en) Linear high powered integrated circuit amplifier
US7633345B2 (en) Amplifier and the method thereof
KR100660978B1 (ko) 가변이득 증폭회로
US9276535B2 (en) Transconductance amplifier
JP4095398B2 (ja) 増幅器及びこれを用いた無線通信装置
JP3721144B2 (ja) 周波数変換器、直交復調器及び直交変調器
JP2000059148A (ja) 電子回路、増幅器及び混合回路
Kim et al. A low-power RF-to-BB-current-reuse receiver employing simultaneous noise and input matching and 1/$ f $ noise reduction for IoT applications
KR20020062056A (ko) 상보 소자를 이용한 싱글엔드형 차동 회로
US8217719B2 (en) Variable gain RF amplifier
KR20060121886A (ko) 신호 처리 회로, 칩 및 수신기
US8045951B2 (en) Dual-LO mixer and radio
JP2005533375A (ja) 深いｎウェルＣＭＯＳ工程で具現された垂直型バイポーラジャンクショントランジスタを用いた直接変換受信機
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
KR100630626B1 (ko) 출력신호의 왜곡을 방지할 수 있는 믹서 및 주파수변환방법
JP2000059147A (ja) ミキサー回路
Deiss et al. A low-power 200-MHz receiver for wireless hearing aid devices
US20010013811A1 (en) Grounded emitter amplifier and a radio communication device using the same
KR20080075522A (ko) 인핸스드 믹서 디바이스
JP2007306208A (ja) 送信装置並びに利得可変周波数変換回路
KR20060126955A (ko) 트랜스컨덕턴스 회로, 트랜시버에서 구현되는 칩, 및트랜시버
KR100790909B1 (ko) 직접변환 방식의 무선 수신기를 위한 디씨 오프셋 보상회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid