KR101102029B1 - 광원 조립체의 제조방법 - Google Patents

광원 조립체의 제조방법 Download PDF

Info

Publication number
KR101102029B1
KR101102029B1 KR1020090134436A KR20090134436A KR101102029B1 KR 101102029 B1 KR101102029 B1 KR 101102029B1 KR 1020090134436 A KR1020090134436 A KR 1020090134436A KR 20090134436 A KR20090134436 A KR 20090134436A KR 101102029 B1 KR101102029 B1 KR 101102029B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
chip
short circuit
light source
Prior art date
Application number
KR1020090134436A
Other languages
English (en)
Other versions
KR20110077777A (ko
Inventor
이칠용
Original Assignee
(주) 지인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 지인 filed Critical (주) 지인
Priority to KR1020090134436A priority Critical patent/KR101102029B1/ko
Publication of KR20110077777A publication Critical patent/KR20110077777A/ko
Application granted granted Critical
Publication of KR101102029B1 publication Critical patent/KR101102029B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 칩이 부착된 기판에 상기 칩과 기판을 연결하는 연결부의 단락을 방지하고, 상기 연결부를 절연시키는 단락방지 절연층을 도포하는 단계가 포함되며, 상기 단락방지 절연층은 경화제와 혼합된 고온의 실리콘인 것을 특징으로 하는 광원 조립체의 제조방법에 관한 것이다.
이에, 본 발명은 절연층을 실온에서 자연건조함에 따라 절연층으로 인해 발생하는 제품의 불량률을 떨어뜨리므로 생산 수율을 향상시키는 효과가 있다.
인쇄회로기판, 기판, 칩, 절연, 단락

Description

광원 조립체의 제조방법 {Manufacturing method of Light source assembly}
본 발명은 광원 조립체의 제조방법에 관한 것으로서, 더욱 상세하게는 인쇄회로기판은 형성된 패턴에 본딩되는 와이어가 들뜨지 않도록 와이어를 본딩하고 이를 건조하는 광원 조립체의 제조방법에 관한 것이다.
일반적으로 사용되는 등기구의 광원으로는 백열등, 고압수은등, 형광등, 나트륨 등과 같은 다양한 종류가 사용되나 밝기에 비하여 에너지의 소비가 크고 수명이 짧아 근자에는 발광 다이오드를 많이 사용하고 있는 추세이다.
발광 다이오드(LED;Light Emitting Diode)는 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 지금까지 정보통신기기를 비롯한 전자장치의 표시광원으로 이용되어 오고 있다.
90년대 중반 이후, 질화갈륨(GaN) 청색 LED가 개발되면서 LED를 이용한 총천연색 광원이 가능하게 되었으며 LED는 우리 생활 곳곳에 자리잡기 시작했다.
이러한 LED는 종래의 광원(光源)에 비해 소형이고, 수명은 길며, 전기에너지가 빛에너지로 직접 변환하기 때문에 전력이 적게 들고 효율이 좋다.
또한, 이것은 고속응답이라 핸드폰의 액정표시소자(LCD) 및 키패드용 백라이 트를 들 수 있으며, 옥외용 총천역색 대형 전광판, 교통신호등, 자동차 계기판의 표시소자, 항만 및 공항의 유도등과 같이 각종 전자기기의 표시용 램프, 숫자표시 장치나 계산기의 카드 판독기 등에 쓰이고 있다.
근자에는 LED의 사이즈가 점점 더 작아지고 있는 바, 회로패턴이 형성된 기판에 반도체 칩을 리드선으로 연결하고 렌즈를 구비하여 LED를 제조한다.
이러한 LED는 회로패턴과 반도체 칩을 연결한 후 그 위에 무전해질 코팅층을 형성하게 되는데 이 과정에서 코팅층은 일정한 시간동안 고온을 유지하여 경화시키게 된다. 예를 들면, 150℃의 온도에서 3시간이나, 125℃의 온도에서 6시간 또는 100℃의 온도에서 9시간 동안 코팅층을 베이크 한다.
그런데, 이러한 종래의 LED는 코팅층을 형성하는 공정에서 공기 중의 수분이 코팅층에 유입되고, 이를 급속하게 경화시키는 베이킹 과정에서 수분이 증발하면서 수분이 존재하던 위치에 수포가 발생하여 코팅층이나 리드선의 본딩부분이 벗겨지거나 갈라져 쇼트가 발생되는 문제점이 있다.
따라서, 본 발명은 전술한 바와 같은 종래의 문제점을 해소시키고자 안출된 것으로서, 본 발명의 목적은 기판과 칩을 연결하는 연결부 즉, 리드 프레임이 기판 및 칩과 절연되도록 함과 아울러, 그 절연층이 공기 중의 수분에 의해 들뜨는 것을 방지하도록 함에 있다.
본 발명의 다른 목적은 기판에 베이스 링이 부착되는 과정에서 리드 프레임이 들뜨는 것을 방지하도록 함에 있다.
본 발명의 다른 목적은 형광물질을 발광되게 함과 아울러 형광물질에 의해 리드 프레임이 들뜨는 것을 방지하도록 함에 있다.
상술한 바와 같이 본 발명의 목적을 달성하기 위해 칩이 부착된 기판에 상기 칩과 기판을 연결하는 연결부의 단락을 방지하고, 상기 연결부를 절연시키는 단락방지 절연층을 도포하는 단계가 포함되고, 상기 단락방지 절연층은 경화제와 혼합된 고온의 실리콘이되, 상기 경화제와 실리콘은 1:1의 비율로 혼합되며, 상기 단락방지 절연층이 도포된 기판에는 배면에 고온 실리콘이 도포된 베이스 링이 설치되는 단계 및 상기 베이스 링이 설치된 상기 기판에 상기 경화제에 형광물질이 더 포함된 형광물질 도포제가 도포되고, 상기 베이스 링은 자연건조되되 23~27℃에서 적어도 24시간 이상 자연건조되며, 상기 형광물질 도포제는 상기 경화제에 상기 기판의 면적 Ø50 당 0.02g의 형광물질이 포함된 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
이에, 본 발명은 기판과 칩을 연결하는 연결부를 절연함과 동시에 단락되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 절연층을 실온에서 자연건조함에 따라 공기 중의 수분과 섞인 절연층의 수분이 자연건조로 인해 자연스럽게 건조되어 급속 건조에 의해 발생하는 단락 등과 같은 제품 불량률을 떨어뜨리므로 생산 수율을 향상시키는 효과가 있다.
또한, 본 발명은 도포된 경화제를 자연건조 시키므로 별도의 건조설비가 필요 없으므로 제조설비가 컴팩트해지고 그 비용이 절감되는 효과가 있다.
이하에서는 본 발명의 바람직한 실시예를 첨부된 도면을 참고로 하여 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 광원 조립체를 분리하여 도시한 분리 사시도이고, 도 2 내지 도 5는 본 발명에 따른 광원 조립체를 제조하는 과정을 순차적으로 도시한 도면이다.
도 6은 본 발명에 따른 광원 조립체를 제조하는 과정을 도시한 순서도이다.
도시된 바와 같이, 본 발명에 따른 광원 조립체(1)는 먼저, 기판(10)을 준비한다. 기판(10)은 열전도율은 높으면서 전기적으로 절연할 수 있는 재질로 형성되는 것이 바람직하며, 그 재질은 알루미늄이 될 수 있다.
기판(10)의 상면에는 기판(10)과 기판(10)에 형성될 회로패턴(30)을 절연시키기 위한 제1절연층(20)을 형성한다.
다음, 제1절연층(20)의 상부에는 회로패턴(30)을 형성한다. 회로패턴(30)의 형성하는 공정은 공지된 기술이므로 이에 대한 상세한 설명을 생략한다. (S100)
다음, 회로패턴(30)의 상측에는 회로패턴(30)과 회로패턴(30)에 연결될 칩(50)을 절연시키도록 회로패턴(30)의 접지부분을 제외한 나머지 부분에 제2절연층(40)을 더 형성한다.
또한, 제2절연층(40)은 회로패턴(30)은 노출되되 그 가장자리는 제1절연층(20)과 대응되게 형성된다.
다음, 회로패턴(30)의 상부에 칩(50)을 위치시키고 제2절연층(40)으로 부터 노출된 회로패턴(30)의 접지부분과 칩(50)을 전기적으로 연결시킨다.
이때,회로패턴(30)과 칩(50)을 연결하는 도시되지 않은 연결부는 본딩 와이어와 리드 프레임이 될 수 있으며, 본딩와이어와 리드 프레임은 공지기술이므로 자세한 설명을 생략한다. (S110)
다음, 회로패턴(30)과 칩(50)이 연결된 틈새 공간에는 제3절연층(60)을 더 형성한다. 여기서, 제3절연층(60)은 회로패턴(30)과 칩(50)을 연결하는 리드 프레 임이나 본딩와이어와 같은 연결부의 단락을 방지하고, 연결부를 절연시키기 위한 단락방지 절연층이 된다.
이때, 제3절연층(60)은 고온 실리콘과 경화제가 각각 1:1의 비율로 혼합되어 도포되는 것이 바람직하다. 이것은 공기 중의 수분에 의해 제3절연층(60)이 경화되는 과정에서 벗겨지거나 갈라져 회로패턴(30)과 칩(50)이 단락되는 것을 방지하기 위함이다. (S120)
그리고, 제1,2절연층(20)(40)의 가장자리에는 링 형상의 베이스 링(80)이 설치되는데, 이때, 베이스 링(80)의 저면에는 고온 실리콘으로 된 제4절연층(70)이 도포되어 베이스 링(80)과 기판(10), 회로패턴(30) 및 칩(50)을 절연시킨다.
다음, 제4절연층(70)이 도포된 상부에 베이스 링(80)을 결합시킨다. 베이스 링(80)은 23~27℃의 상온에서 24시간 이상 자연건조시키는 것이 바람직하다.
이것은 고온으로 건조시키면 제4절연층(70)이 들뜨는 것을 방지하기 위한 것으로서, 제4절연층(70)이 들뜨게 되면 하부에 형성된 제1,2,3절연층(20)(40)(60)이 함께 들뜨게 되므로 전기적으로 연결된 회로패턴(30)과 칩(50) 역시 단락될 수 있다. 따라서, 제4절연층(70)은 긴 시간이 걸리더라도 베이스 링(80)은 상온에서 수분이 자연건조 되도록 건조시키면 들뜨는 것이 방지된다. (S130)
다음, 제3절연층(60)은 물론 칩(50)의 상층을 모두 커버하되 베이스 링(80)의 내측에 위치하도록 형광층(60)을 도포한다.
형광층(60)은 광원의 발광을 위한 것으로서, 상술한 제3절연층(60)과 같이 고온 실리콘과 경화제가 1:1로 혼합되고, 넓이가 Ø50당 0.02~0.05g의 형광물질이 더 포함되어 도포되도록 하는 것이 바람직하다. (S140)
따라서, 상술한 바와 같이 제조된 광원은 공지된 리프렉터와 유리 또는 렌즈 그리고 캡을 순차적으로 체결되어 광원조립체가 되어 실생활에 사용될 수 있다.
도 1은 본 발명에 따른 광원 조립체를 분리하여 도시한 분리 사시도.
도 2는 본 발명에 따른 광원 조립체에서 제3절연층이 도포된 것을 도시한 도면.
도 3은 본 발명에 따른 광원 조립체에서 제4절연층이 도포된 것을 도시한 도면.
도 4는 본 발명에 따른 광원 조립체에서 베이스 링이 결합된 것을 도시한 도면.
도 5는 본 발명에 따른 광원 조립체에서 형광층이 도포된 것을 도시한 도면.
도 6은 본 발명에 따른 광원 조립체를 제조하는 과정을 도시한 순서도.
< 도면의 주요 부호에 대한 설명 >
1 : 광원 10 : 기판
20 : 제1절연층 30 : 회로패턴
40 : 제2절연층 50 : 칩
60 : 제3절연층 70 : 제4절연층
80 : 베이스 90 : 형광층

Claims (6)

  1. 칩이 부착된 기판에 상기 칩과 기판을 연결하는 연결부의 단락을 방지하고, 상기 연결부를 절연시키는 단락방지 절연층을 도포하는 단계가 포함되고,
    상기 단락방지 절연층은 경화제와 혼합된 고온의 실리콘이되, 상기 경화제와 실리콘은 1:1의 비율로 혼합되며,
    상기 단락방지 절연층이 도포된 기판에는 배면에 고온 실리콘이 도포된 베이스 링이 설치되는 단계; 및
    상기 베이스 링이 설치된 상기 기판에 상기 경화제에 형광물질이 더 포함된 형광물질 도포제가 도포되는 단계가 더 포함되되,
    상기 베이스 링은 자연건조되되 23~27℃에서 적어도 24시간 이상 자연건조되고,
    상기 형광물질 도포제는 상기 경화제에 상기 기판의 면적 Ø50 당 0.02g의 형광물질이 포함된 것을 특징으로 하는 광원 조립체의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020090134436A 2009-12-30 2009-12-30 광원 조립체의 제조방법 KR101102029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134436A KR101102029B1 (ko) 2009-12-30 2009-12-30 광원 조립체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134436A KR101102029B1 (ko) 2009-12-30 2009-12-30 광원 조립체의 제조방법

Publications (2)

Publication Number Publication Date
KR20110077777A KR20110077777A (ko) 2011-07-07
KR101102029B1 true KR101102029B1 (ko) 2012-01-04

Family

ID=44917327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134436A KR101102029B1 (ko) 2009-12-30 2009-12-30 광원 조립체의 제조방법

Country Status (1)

Country Link
KR (1) KR101102029B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070081312A (ko) * 2006-02-10 2007-08-16 엘지.필립스 엘시디 주식회사 평판 표시장치
KR20080081621A (ko) * 2007-03-06 2008-09-10 서울옵토디바이스주식회사 발광다이오드 및 그 제조방법
KR20090104808A (ko) * 2007-01-30 2009-10-06 덴끼 가가꾸 고교 가부시키가이샤 Led 광원 유닛
KR20090112785A (ko) * 2008-04-25 2009-10-29 서명덕 발광다이오드 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070081312A (ko) * 2006-02-10 2007-08-16 엘지.필립스 엘시디 주식회사 평판 표시장치
KR20090104808A (ko) * 2007-01-30 2009-10-06 덴끼 가가꾸 고교 가부시키가이샤 Led 광원 유닛
KR20080081621A (ko) * 2007-03-06 2008-09-10 서울옵토디바이스주식회사 발광다이오드 및 그 제조방법
KR20090112785A (ko) * 2008-04-25 2009-10-29 서명덕 발광다이오드 발광소자

Also Published As

Publication number Publication date
KR20110077777A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
US9966504B2 (en) Light emitting device and method for manufacturing the same
US7872418B2 (en) Light emitting device and method for manufacturing the same
WO2016197901A1 (en) Led filament, led filament assembly and led bulb
JP5118110B2 (ja) 発光装置
KR20070102481A (ko) 발광 광원, 그 제조 방법, 및 발광 장치
JP5442534B2 (ja) 発光装置
KR100989579B1 (ko) 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법
JP2010129615A (ja) 発光装置及び照明装置
US20090039366A1 (en) Semiconductor light-emitting device with high heat-dissipation efficiency and method for fabricating the same
JP5730711B2 (ja) 発光装置
JP2011151248A (ja) 発光装置及び発光装置の製造方法
KR101102029B1 (ko) 광원 조립체의 제조방법
JP5752841B2 (ja) 発光装置およびその製造方法
JP5829316B2 (ja) 発光装置およびその製造方法
KR20120069290A (ko) 발광다이오드 패키지
JP2006086193A (ja) Led装置
JP6242437B2 (ja) 発光装置
JP5980860B2 (ja) Ledランプ
JP6030193B2 (ja) 発光装置用基板
KR101695175B1 (ko) 회로 패턴 라인을 이용한 led 전구의 방열 구조
KR101390377B1 (ko) 조명 장치
KR20120023942A (ko) 세라믹 입자층을 갖는 필름 타입의 광소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee