KR101102017B1 - 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치 - Google Patents

액정 표시 패널의 게이트-온 전압 발생 방법 및 장치 Download PDF

Info

Publication number
KR101102017B1
KR101102017B1 KR1020040022124A KR20040022124A KR101102017B1 KR 101102017 B1 KR101102017 B1 KR 101102017B1 KR 1020040022124 A KR1020040022124 A KR 1020040022124A KR 20040022124 A KR20040022124 A KR 20040022124A KR 101102017 B1 KR101102017 B1 KR 101102017B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
driving
liquid crystal
generating
Prior art date
Application number
KR1020040022124A
Other languages
English (en)
Other versions
KR20050096672A (ko
Inventor
김병조
이상민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040022124A priority Critical patent/KR101102017B1/ko
Publication of KR20050096672A publication Critical patent/KR20050096672A/ko
Application granted granted Critical
Publication of KR101102017B1 publication Critical patent/KR101102017B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 과전류로 인한 게이트-온 전압의 전압 강하를 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치를 제공하는 것이다.
이를 위하여, 본 발명의 게이트-온 전압 발생 방법은 게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와; 상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함한다.

Description

액정 표시 패널의 게이트-온 전압 발생 방법 및 장치{METHOD AND APPARATUS FOR GENERATING GATE-ON VOLTAGE OF LIQUID CRYSTAL DISPLAY PANEL}
도 1은 종래의 액정 표시 장치의 구성을 도시한 블록도.
도 2는 도 1에 도시된 전원부의 게이트-온 전압 발생부를 도시한 회로도.
도 3은 게이트 드라이버의 정상 및 비정상 동작시 도 2에 도시된 게이트-온 전압 발생부에서 공급되는 게이트-온 전압 및 전류 파형도.
도 4는 본 발명의 실시 예에 따른 게이트-온 전압 발생부를 도시한 회로도.
도 5는 게이트 드라이버의 정상 및 비정상 동작시 도 4에 도시된 게이트-온 전압 발생부에서 공급되는 게이트-온 전압 및 전류 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 액정 패널 12 : 게이트 드라이버
14 : 데이터 드라이버 16 : 타이밍 컨트롤러
18 : 전원부 20 : 파워 IC
30 : 전압 보상부
본 발명은 액정 표시 장치에 관한 것으로, 특히 게이트-온 전압이 과전류로 인하여 전압 강하되는 것을 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 드라이버를 구비한다.
구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(12)과, 액정 패널(12)의 게이트 라인들(GL1 내지 GLm)을 구동하기 위한 게이트 드라이버(14)와, 액정 패널(12)의 데이터 라인들(DL1 내지 DLn)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(18)와, 상기 구성 요소들이 필요로 하는 구동 전압들(VDD, VGH, VGL 등)을 공급하는 전원부(18)를 구비한다.
액정 패널(12)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트-온 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트-오프 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(도시하지 않음)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(14)는 타이밍 컨트롤러(18)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 전원부(18)로부터의 게이트-온 전압(VGH)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트-온 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 전원부(18)로부터의 게이트-오프 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 상기 스캔 펄스의 펄스 폭을 타이밍 컨트롤러(18)로부터의 게이트 출력 이네이블(Gate Output Enable; GOE) 신호에 따라 제어하게 된다.
데이터 드라이버(16)는 타이밍 컨트롤러(18)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(16)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(16)는 라인단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 여기서, 데이터 드라이버(16)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 컨트롤러(18)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(16)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL)에 공급되는 기간을 결정한다.
타이밍 컨트롤러(18)는 게이트 드라이버(14)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(16)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 컨트롤러(18)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.
전원부(18)는 입력 구동 전압(VCC)을 이용하여 IC 디지털 구동 전압, IC 아날로그 구동 전압(VDD), 게이트-온 전압(VGH), 게이트-오프 전압(VGL) 등을 발생한다. 그리고, 전원부(18)는 IC 디지털 구동 전압을 타이밍 컨트롤러(16) 및 데이 터 드라이버(14)로, IC 아날로그 구동 전압(VDD)을 데이터 드라이버(14)로, 게이트-온 전압(VGH)과 게이트-오프 전압(VGL)을 게이트 드라이버(12)로 공급한다. 또한, 전원부(18)는 액정 패널(10)의 액정셀 구동시 기준이 되는 공통 전압(도시하지 않음)을 발생하여 공통 전극에 공급한다.
이러한 전원부(18)에서 게이트-온 전압을 발생하는 게이트-온 전압 발생부를 상세히 하면 도 2와 같다.
도 2에 도시된 게이트-온 전압 발생부에서 파워 IC(20)는 펄스 폭 변조(Pulse Width Modulation; 이하, PWM이라 함)를 이용하여 펄스 신호를 발생한다. 파워 IC(20)로부터의 펄스 신호는 제1 캐패시터(C1) 및 제1 다이오드(D2)를 거쳐 그 펄스 신호의 최고 전압을 유지하는 제1 직류 전압으로 변환되어 제1 노드(N1)로 공급된다. 제1 노드(N1)는 제1 직류 전압과, 제2 다이오드(D2)를 경유하여 공급되는 IC 아날로그 구동 전압(VDD)을 가산하고, 가산된 전압은 전류 제한용 저항(R1)를 통해 전압 강하됨으로써 게이트-온 전압(VGH)이 되어 게이트 드라이버(12)로 공급된다.
그런데, 게이트 드라이버(12)에서 정전기 등으로 인한 비정상적인 동작으로 과전류가 발생하는 경우 게이트-온 전압 발생부에서 공급되는 게이트-온 전압(VGH)는 도 3과 같이 과전류에 의해 전압 강하된다. 이러한 전압 강하로 인하여 게이트 드라이버(12)에서 요구되는 최소치(VGH_min) 보다 낮아지게 되는 경우 게이트 드라이버(12)가 오동작하는 문제가 발생하게 된다.
따라서, 본 발명의 목적은 과전류로 인한 게이트-온 전압의 전압 강하를 보상할 수 있는 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 게이트-온 전압 발생 방법은 게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와; 상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함한다.
상기 게이트-온 전압은 펄스 신호를 평활하여 제1 직류 전압을 발생하고, 제1 직류 전압을 상기 제1 구동 전압과 가산하고, 가산된 전압이 전류 제한 저항을 경유하여 전압 강하됨으로써 발생된다.
상기 게이트-온 전압이 상기 제1 구동 전압 보다 낮아지는 경우 상기 제1 구동 전압을 이용하여 상기 전압 강하분을 보상하게 된다.
본 발명에 따른 게이트-온 전압 발생 장치는 게이트-온 전압을 발생하여 출력 라인을 통해 게이트-온 전압을 공급하는 게이트-온 전압 발생부와; 상기 출력 라인과 제1 구동 전압 공급 라인 사이에 접속되어 상기 게이트-온 전압이 과전류로 인한 전압 강하로 인하여 상기 제1 구동 전압 보다 낮아진 경우 상기 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 전압 강하 보상부를 구비한다.
상기 게이트-온 전압 발생부는 펄스 폭 변조 방법을 이용하여 펄스 신호를 발생하는 펄스 신호 발생부와; 상기 펄스 신호를 그의 초고 전압을 유지하는 직류 전압으로 변환하는 평활 회로와; 상기 평활 회로로부터의 직류 전압과 상기 제1 구동 전압 공급 라인으로부터 다이오드를 경유하여 공급된 제1 구동 전압을 가산하여 가산된 전압을 발생하는 가산 노드와; 상기 가산된 전압을 전압 강하시켜 상기 출력 라인으로 상기 게이트-온 전압을 공급하는 전류 제한용 저항을 구비한다.
상기 전압 강하 보상부는 상기 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 순방향 접속된 다이오드와, 상기 다이오드와 상기 출력 라인 사이에 접속된 전류 제한용 저항을 구비한다.
상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압이다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 4 및 도 5를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 표시 패널의 게이트-온 전압 발생부를 도시한 회로도이고, 도 5는 도 4에 도시된 게이트-온 전압 발생부로부터 출력되는 게이트-온 전압(VGH) 및 전류 파형을 도시한 것이다.
도 4에 도시된 게이트-온 전압 발생부는 펄스 신호를 발생하는 파워 IC(20)와, 파워 IC(20)로부터의 펄스 신호를 제1 직류 전압으로 변환하여 공급하는 제1 캐패시터(C1) 및 제1 다이오드(D2)와, IC 아날로그 구동 전압(VDD) 공급 라인(34)과 제2 다이오드(D2)를 경유하여 공급된 IC 아날로그 구동 전압(VDD)과 제1 직류 전압을 가산하여 출력 라인(32)으로 공급하는 제1 노드(N1)와, 출력 라인(32)과 IC 아날로그 구동 전압(VDD) 공급 라인(34) 사이에 접속되어 게이트-온 전압(VGH)의 전압 강하분을 보상하기 위한 전압 보상부(30)를 구비한다.
파워 IC(20)는 펄스 폭 변조(Pulse Width Modulation; 이하, PWM이라 함)를 이용하여 펄스 신호를 발생한다.
제1 캐패시터(C1) 및 제1 다이오드(D2)는 파워 IC(20)로부터의 펄스 신호를 평활함으로써 그 펄스 신호의 최고 전압을 유지하는 제1 직류 전압으로 변환하여 제1 노드(N1)로 공급한다.
제1 노드(N1)는 제1 직류 전압과, IC 아날로그 구동 전압(VDD) 공급 라인(34)으로부터 제2 다이오드(D2)를 경유하여 공급되는 IC 아날로그 구동 전압(VDD)을 가산하고, 가산된 전압은 전류 제한용 제1 저항(R1)를 통해 전압 강하되어 출력 라인(32)에 게이트-온 전압(VGH)으로 공급된다.
전압 강하 보상부(30)는 출력 라인(32)과 IC 아날로그 구동 전압(VDD) 공급 라인 사이에 직렬 접속된 전류 제한용 제2 저항(R2) 및 제3 다이오드(D3)를 구비한다. 다이오드는 IC 아날로그 구동 전압(VDD) 공급 라인과 출력 라인(32) 사이에 순방향 접속된다.
제3 다이오드(D3)는 게이트 드라이버에서 정전기 등으로 인한 비정상적인 동작으로 도 6과 같이 과전류가 발생되어 출력 라인(32) 상의 게이트-온 전압(VGH)이 전압 강하되는 경우, 즉 게이트-온 전압(VGH)가 IC 아날로그 구동 전압(VDD) 보다 낮아지게 되는 경우 턴-온된다. 이에 따라, IC 아날로그 구동 전압(VDD)이 턴-온된 제3 다이오드(D3) 및 전류 제한용 제2 저항(R2)을 통해 출력 라인(32)으로 공급됨으로써 게이트-온 전압(VGH)의 전압 강하분을 보상하게 된다. 이때, 전류 제한용 저항(R2)는 수백 옴(Ω) 정도로 설정하여 전압 강하 보상부(30)가 IC 아날로그 구동 전압(VDD)에 근접한 전압으로 게이트-온 전압(VGH)의 전압 강하분을 보상할 수 있게 한다.
이에 따라, 출력 라인(32)을 통해 공급되는 게이트-온 전압(VGH)이 과전류로 인하여 최소 게이트-온 전압(VGH_min)까지 내려가는 것을 방지함으로써 게이트 드라이버의 오동작을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정 표시 패널의 게이트-온 전압 발생부는 과전류로 인하여 게이트-온 전압이 전압 강하되는 경우 IC 아날로그 구동 전압을 이용하여 전압 강하분을 보상하게 된다. 이에 따라, 게이트-온 전압의 전압 강하로로 인한 게이트 드라이버의 오동작을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 게이트-온 전압을 발생하여 출력 라인을 통해 게이트 드라이버로 공급하는 단계와;
    상기 게이트-온 전압이 과전류로 인하여 전압 강하되는 경우 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 단계를 포함하고;
    상기 게이트-온 전압은 펄스 신호를 평활하여 제1 직류 전압을 발생하고, 제1 직류 전압을 상기 제1 구동 전압과 가산하고, 가산된 전압이 전류 제한 저항을 경유하게 하여 발생하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 게이트-온 전압이 상기 제1 구동 전압 보다 낮아지는 경우 상기 제1 구동 전압을 이용하여 상기 전압 강하분을 보상하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.
  4. 제 1 항에 있어서,
    상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압인 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 방법.
  5. 게이트-온 전압을 발생하여 출력 라인을 통해 게이트-온 전압을 공급하는 게이트-온 전압 발생부와;
    제1 구동 전압이 공급되는 제1 구동 전압 공급 라인과 상기 출력 라인 사이에 순방향 접속된 다이오드와, 상기 다이오드와 상기 출력 라인 사이에 접속된 전류 제한용 저항을 포함하여, 상기 게이트-온 전압이 과전류로 인한 전압 강하로 인하여 상기 제1 구동 전압 보다 낮아진 경우 상기 제1 구동 전압을 이용하여 그 전압 강하분을 보상하는 전압 강하 보상부를 구비하는 것을 특징으로 하는 게이트-온 전압 발생 장치.
  6. 제 5 항에 있어서,
    상기 게이트-온 전압 발생부는
    펄스 폭 변조 방법을 이용하여 펄스 신호를 발생하는 펄스 신호 발생부와;
    상기 펄스 신호를 그의 초고 전압을 유지하는 직류 전압으로 변환하는 평활 회로와;
    상기 평활 회로로부터의 직류 전압과 상기 제1 구동 전압 공급 라인으로부터 다이오드를 경유하여 공급된 제1 구동 전압을 가산하여 가산된 전압을 발생하는 가산 노드와;
    상기 가산된 전압을 전압 강하시켜 상기 출력 라인으로 상기 게이트-온 전압을 공급하는 전류 제한용 저항을 구비하는 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 장치.
  7. 삭제
  8. 제 5 항에 있어서,
    상기 제1 구동 전압은 데이터 드라이버에서 필요로 하는 아날로그 구동 전압인 것을 특징으로 하는 액정 표시 패널의 게이트-온 전압 발생 장치.
KR1020040022124A 2004-03-31 2004-03-31 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치 KR101102017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022124A KR101102017B1 (ko) 2004-03-31 2004-03-31 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022124A KR101102017B1 (ko) 2004-03-31 2004-03-31 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20050096672A KR20050096672A (ko) 2005-10-06
KR101102017B1 true KR101102017B1 (ko) 2012-01-04

Family

ID=37276712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022124A KR101102017B1 (ko) 2004-03-31 2004-03-31 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101102017B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253684B1 (ko) * 2015-01-21 2021-05-18 엘지디스플레이 주식회사 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047215A (ko) * 1999-11-18 2001-06-15 윤종용 액정표시장치
KR20010053782A (ko) * 1999-12-01 2001-07-02 윤종용 액정표시장치의 구동회로
KR100304707B1 (ko) * 1999-07-13 2001-11-01 윤종용 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치
KR20030052583A (ko) * 2001-12-21 2003-06-27 삼성전자주식회사 액정 표시 장치의 구동 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304707B1 (ko) * 1999-07-13 2001-11-01 윤종용 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치
KR20010047215A (ko) * 1999-11-18 2001-06-15 윤종용 액정표시장치
KR20010053782A (ko) * 1999-12-01 2001-07-02 윤종용 액정표시장치의 구동회로
KR20030052583A (ko) * 2001-12-21 2003-06-27 삼성전자주식회사 액정 표시 장치의 구동 장치

Also Published As

Publication number Publication date
KR20050096672A (ko) 2005-10-06

Similar Documents

Publication Publication Date Title
KR101519917B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101213810B1 (ko) 액정표시소자의 구동 장치 및 방법
KR20070015695A (ko) 액정 표시 장치 및 이의 구동방법
KR20090117426A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101265440B1 (ko) 액정표시장치 및 그의 구동 방법
KR101356294B1 (ko) 액정표시장치
KR101991384B1 (ko) 액정표시장치
JP2008186011A (ja) 液晶表示装置及びその駆動方法
KR101441385B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101696459B1 (ko) 액정표시장치와 그 구동 방법
KR20080040851A (ko) 액정 표시 장치
US20080231619A1 (en) Apparatus and method for driving liquid crystal display
KR20090005500A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101633119B1 (ko) 백라이트유닛과 이를 이용한 액정표시장치
KR101102017B1 (ko) 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치
KR20090058982A (ko) 액정표시장치의 공통전압 보상회로
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR20070071725A (ko) 액정표시소자의 구동 장치
KR101274700B1 (ko) 액정표시장치 및 그의 구동 방법
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100947770B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070005279A (ko) 액정표시장치 및 이의 구동방법
KR101287195B1 (ko) 전원전압 공급장치를 갖는 액정 표시 장치
KR20080046934A (ko) 액정표시장치 및 이의 구동방법
KR102507616B1 (ko) 전압보상회로 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9