KR101097790B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR101097790B1
KR101097790B1 KR1020040117387A KR20040117387A KR101097790B1 KR 101097790 B1 KR101097790 B1 KR 101097790B1 KR 1020040117387 A KR1020040117387 A KR 1020040117387A KR 20040117387 A KR20040117387 A KR 20040117387A KR 101097790 B1 KR101097790 B1 KR 101097790B1
Authority
KR
South Korea
Prior art keywords
pixels
pixel
metal layer
gate
liquid crystal
Prior art date
Application number
KR1020040117387A
Other languages
English (en)
Other versions
KR20060078246A (ko
Inventor
장용호
손충용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040117387A priority Critical patent/KR101097790B1/ko
Publication of KR20060078246A publication Critical patent/KR20060078246A/ko
Application granted granted Critical
Publication of KR101097790B1 publication Critical patent/KR101097790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명에 따른 액정표시소자는 복수의 화소와, 서로 인접하여 형성되며, 각각의 화소에 주사신호를 인가하는 복수의 제1게이트라인 및 제2게이트라인을 이루어진 게이트라인과, 상기 게이트라인과 교차하며, 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하는 복수의 데이터라인과, 각각의 화소에 형성된 박막트랜지스터와, 각각의 화소에 형성된 화소전극과, 상기 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 형성된 제1금속층으로 구성된다.
데이터라인, 공유, 금속층, 기생용량, 축적용량

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래의 일반적인 액정표시소자의 구조를 나타내는 평면도.
도 2는 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 평면도.
도 3a는 도 2의 I-I'선 단면도.
도 3b는 도 2의 II-II'선 단면도.
도 4a는 본 발명의 다른 실시예에 따른 액정표시소자의 구조를 나타내는 평면도.
도 4b는 도 4a의 III-III'선 단면도.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시소자의 구조를 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
103a,103b : 게이트라인 105 : 데이터라인
107a,107b : 박막트랜지스터 109 : 화소전극
113a,113b : 게이트전극 114a,114b : 반도체층
117a,117b : 소스전극 118a,118b ; 드레인전극
150,160 : 기판 152 : 게이트전극
154 : 보호층 162 : 블랙매트릭스
164 : 공통전극 170 : 액정층
본 발명은 액정표시소자에 관한 것으로, 특히 인접하는 2개의 화소가 하나의 데이터라인을 공유함으로써 고정세의 실현이 가능하고 제조비용을 절감할 수 있는 액정표시소자에 관한 것이다.
액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 액정표시소자는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 액정표시소자에 대한 연구가 더욱 활발히 이루어지고 있다.
일반적으로 액정표시소자는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) 액정표시소자가 주로 사용되고 있다.
도 1에 상기 박막트랜지스터 액정표시소자의 액정패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내 에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 화소(9)에 인가한다.
상기 액정패널(1)의 외부에는 게이트구동부(11) 및 데이터구동부(16)가 구비되어 있다. 게이트구동부(11)는 도면표시하지 않은 패드를 통해 게이트라인(3)에 주사신호를 입력하며, 이 주사신호는 박막트랜지스터(7)의 게이트전극에 인가되어 상기 박막트랜지스터(7)의 반도체층을 활성화시킨다. 또한, 데이터구동부(16)는 패드(도면표시하지 않음)을 통해 데이터라인으로 화상신호를 입력하며, 이 인가된 신호가 반도체층이 활성화되었을 때(즉, 반도체층에 채널이 형성되었을 때) 박막트랜지스터(7)의 소스/드레인전극을 통해 화소(9)에 인가된다.
상기 화소(9)는 게이트라인(3) 및 데이터라인(5)의 교차점에 형성되며, 각각의 화소(9)에는 하나의 박막트랜지스터(7)가 형성되어 있다. 따라서, 각각의 열에 형성된 화소는 하나의 데이터라인(5)에 접속되어 해당 데이터라인(5)을 통해 인가되는 신호가 입력된다. 한편, 게이트구동부(11) 및 데이터구동부(15)는 각각 복수의 게이트구동회로(12) 및 데이터구동회로(16)로 이루어져 있다. 각각의 게이트구동회로(12) 및 데이터구동회로(16)에는 복수의 게이트라인(3) 및 데이터라인(5)이 접속되어 해당 라인(3,5)에 신호를 인가한다.
종래 액정표시소자에서는 상기한 바와 같이 한열의 화소에 하나의 데이터라인이 접속되어 있으므로, N개의 데이터라인에 배열되고 데이터구동IC(16)에 n개의 데이터라인에 접속되는 경우 총 N/n개의 데이터구동회로(16)가 필요하게 된다. 그 런데, 데이터구동회로(16)는 고가의 집적회로이기 때문에, 상기와 같이 한열의 화소에 하나의 데이터라인에 연결되어 신호가 인가되는 경우 많은 수의 데이터구동회로(16)가 필요하게 되므로 액정표시소자의 제조비용이 증가하는 문제가 있었다.
더욱이, 근래 다결정 박막트랜지스터 기술이 발전함에 따라 액정패널상에 데이터구동부를 화소와 일체화하는 SOP(system on panel)구조에서는 데이터구동회로를 액정패널내에 형성해야만 하기 때문에, 많은 수의 데이터구동회로는 제조비용을 증가시킬 뿐만 아니라 액정패널의 면적증가의 원인이 되었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 2개의 화소가 하나의 데이터라인을 공유하여 데이터구동부의 개수를 감소시킴으로써 제조비용을 절감하고 크기를 감소시킬 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 데이터라인을 공유하지 않는 화소 사이에 금속층을 배치함으로써 인접하는 화소 사이에 발생하는 기생용량을 효과적으로 제거할 수 있는 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 화소와, 서로 인접하여 형성되며, 각각의 화소에 주사신호를 인가하는 복수의 제1게이트라인 및 제2게이트라인을 이루어진 게이트라인과, 상기 게이트라인과 교차하며, 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하는 복수의 데이터라인과, 각각의 화소에 형성된 박막트랜지스터와, 각각의 화소에 형성된 화소전극과, 상기 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 형성된 제 1금속층으로 구성된다.
상기 제1금속층은 화소 사이 전체에 걸쳐 형성되거나 화소 사이에서 일정 간격을 두고 실질적으로 평행하게 배치된 2개의 금속층으로 이루어진다. 상기 제1금속층은 제1기판에 형성되고 화소전극은 보호층 위에 형성되고 상기 화소전극과 제1금속층은 그 일부가 중첩되어 축적용량을 형성한다.
또한, 상기 게이트절연층 위에는 상기 제1금속층과 중첩되는 제2금속층이 형성되어, 제1금속층과 제2금속층 사이에는 축적용량이 형성된다.
본 발명에서는 2개의 화소가 하나의 데이터라인을 공유하는 데이터라인 공유구조의 액정표시소자를 제공한다. 이러한 데이터라인의 공유에 의해 액정표시소자에 화상신호를 인가하는 데이터구동회로의 숫자를 감소시킬 수 있게 되어 액정표시소자의 제조비용을 대폭 절감할 수 있게 된다. 또한, 상기 데이터구동회로를 다결정실리콘으로 액정패널에 일체로 형성하는 경우 데이터구동회로의 감소에 의해 제조공정이 간단해지고 데이터구동회로 형성영역을 최소화할 수 있게 된다.
또한, 본 발명에서는 데이터라인이 배치되지 않는 화소와 화소 사이에는 금속층을 배치하여 화소 사이로 광이 누설되는 것을 방지함과 동시에 인접하는 화소전극 사이를 차단(shielding)하여 인접 화소 사이의 기생용량을 최소화한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 평면도 이다.
도 2에 도시된 바와 같이, 액정표시소자는 복수의 화소로 구성되어 있다. 종래 액정표시소자에서는 이러한 화소가 서로 교차하는 하나의 게이트라인과 데이터라인에 의해 정의되는데, 반해 본 발명에서는 게이트라인(103a,103b)과 데이터라인(105) 사이에는 2개의 화소가 배치되어 있다. 또한, 각각의 화소열에는 2개의 제1게이트라인(103a) 및 제2게이트라인(103b)이 배치되어 있다. 상기 화소에는 각각 하나의 박막트랜지스터(107a,107b)가 형성되어 있다. 이때, 데이터라인(105)을 사이에 두고 서로 인접하는 화소에 형성된 박막트랜지스터(107a,107b)는 하나의 데이터라인(105)을 공유하며, 제1게이트라인(103a)과 제2게이트라인(103b)에 연결되어 화소에 서로 다른 화상신호를 인가한다.
박막트랜지스터(107a,107b)는 각각 게이트라인(103a,103b)에 접속된 게이트전극(1138a,113b)과, 상기 게이트전극(113a,113b) 위에 형성되어 게이트라인(103a,103b)을 통해 게이트전극(113a,113b)에 주사신호가 인가되는 되는 경우 전류가 흐르는 채널(channel)을 형성하는 반도체층(114a,114b)과, 상기 반도체층(114a,114b) 위에 형성되어 데이터라인(105)을 통해 입력되는 신호를 화소에 인가하는 소스전극(117a,117b) 및 드레인전극(118a,118b)으로 구성된다.
화소내에는 화소전극(109)이 형성된다. 이때, 데이터라인(105)에 인접하는 화소(즉, 하나의 데이터라인에 의해 공유되는 화소)에서는 상기 데이터라인(105)을 사이에 두고 화소전극(109)이 배치되지만, 데이터라인(105) 없이 인접하는 화소에는 상기 화소전극(109)이 서로 대향하게 된다.
한편, 데이터라인(109)에 의해 공유되지 않는 화소 사이, 즉 데이터라인(105)이 배치되지 않은 화소 사이에는 금속층(132)이 배치된다. 상기 금속층(132)은 금속층 연결패턴(132a)에 의해 인접하는 화소들의 금속층(132)과 전기적으로 배치된다.
상기와 같은 구조의 액정표시소자를 도 3a 및 도 3b에 도시된 단면도를 참조하여 더욱 상세히 설명한다.
도 3a는 도 2의 I-I'선 단면도로서, 박막트랜지스터의 구조를 나타내는 단면도이고, 도 3b는 도 2의 II-II'선 단면도로서, 데이터라인(105)을 공유하지 않는 화소 사이의 구조를 나타내는 도면이다.
도 3a에 도시된 바와 같이, 유리와 같은 투명한 제1기판(150) 위에는 게이트전극(113a)이 형성되어 있으며, 상기 게이트전극(113a)이 형성된 제1기판(150) 위에는 게이트절연층(152)이 형성되어 있다. 상기 게이트절연층(152) 위에는 반도체층(114a)이 형성되어 있고, 그 위에 소스전극(117a) 및 드레인전극(118a)이 형성되어 있다. 상기 소스전극(117a) 및 드레인전극(118a)이 형성된 제1기판(150) 위에는 보호층(154)이 적층되어 있으며, 그 위에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질로 이루어진 화소전극(109)이 형성되어 있다. 이때, 상기 보호층(154)에는 컨택홀(contact hole)이 형성되어 화소전극(109)이 드레인전극(118a)과 전기적으로 접속된다.
유리와 같은 투명한 절연물질로 이루어진 제2기판(160)에는 화상비표시영역, 예를 들면 박막트랜지스터 영역이나 화소와 화소 사이 등으로 광이 누설되는 것을 방지하기 위한 블랙매트릭스(162)와 실제 컬러를 구현하기 위한 컬러필터층(164)이 형성되어 있다. 또한, 상기 컬러필터층(164) 위에는 화소전극(109)과의 사이에 전계를 형성하는 공통전극(166)이 형성된다.
상기와 같이, 구성된 제1기판(150) 및 제2기판(160) 사이에 액정층(170)이 형성되어 액정표시소자가 완성된다. 이때, 도면에는 제1기판(150) 및 제2기판(160)에 형성되어 액정층(170)의 액정분자를 배향하는 배향막이 생략되었다.
도 3b에 도시된 바와 같이, 데이터라인(105)이 형성되지 않은 영역, 즉 데이터라인(105)을 공유하지 않은 영역의 제1기판(150) 상에는 금속으로 이루어진 금속층(132)이 형성되어 있다. 상기 금속층(132)은 불투명한 금속으로 이루어진 것으로, 박막트랜지스터(107a,107b)의 게이트전극(108a,108b)과 동일한 공정에 의해 동일한 금속으로 형성된다.
제1기판(150)상에 상기 금속층(132)을 형성하는 이유는 다음과 같다. 종래 액정표시소자와는 달리 본 발명에서는 화소전극(109)의 일측은 데이터라인(105)을 사이에 두고 다른 화소와 인접하고 있지만 다른 일측은 인접하는 화소전극과 대향하고 있다. 따라서, 서로 대향하는 화소전극(109) 사이에는 큰 용량의 기생전극이 발생하게 되는데, 이러한 기생용량은 액정표시소자의 불량을 야기하는 큰 원인이 된다.
본 발명에서는 화소전극(109)들 사이의 영역에 금속층(132)을 배치하여 인접하는 화소전극(109)들을 차단(shielding)함으로써 인접하는 화소전극(109)들 사이에 기생용량이 발생하는 것을 방지할 수 있게 된다. 이때, 상기 금속층(132)의 폭 (t)은 기생용량을 제거할 수만 있다면 어떠한 크기로도 가능하지만, 본 실시예에서는 금속층(132)의 폭(t)을 화소전극(109) 사이의 간격(d) 보다 크게 하였다. 이와 같이, 금속층(132)의 폭(t)을 화소전극(109) 사이의 간격(d) 보다 크게 함으로써(즉, t〉d), 화소전극(109)을 효과적으로 차단할 수 있게 된다. 더욱이, 금속층(132)과 화소전극(109)의 일부가 중첩되므로써, 축적용량(storage capacitance)을 얻을 수 있게 된다. 이때, 상기 금속층(132)의 폭(t)을 조절함으로써 금속층(132)과 화소전극(109)의 중첩 면적을 조절할 수 있게 되어 원하는 충분한 축적용량을 얻을 수 있게 된다.
또한, 상기한 바와 같이, 화소전극(109)과 일부 중첩되는 금속층(132)을 화소전극(109) 사이에 배치함으로써 불투명한 금속으로 이루어진 금속층(132)이 화소전극(109) 사이로 광이 누설되는 것을 효과적으로 차단함으로써 광의 누설에 의한 화질불량을 방지할 수 있게 된다.
상기한 바와 같이, 본 발명에서는 2개의 화소가 하나의 데이터라인(205)을 공유하고 있으므로, 데이터라인에 인가되는 데이터구동부의 숫자를 감소할 수 있게 된다. 이러한 데이터구동부의 숫자감소는 고가의 데이터구동용 칩의 사용숫자를 감소시킬 수 있게 되며, 데이터구동부를 액정패널에 일체로 형성하는 경우 제조공정을 단순화시키고 데이터구동부의 형성면적을 최소화할 수 있게 된다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 액정표시소자의 구조를 나타내는 도면으로, 도 4a는 평면도이고 도 4b는 도 4a의 III-III'선 단면도이다.
도 4a 및 도 4b에 도시된 구조의 액정표시소자는 실질적으로 도 2 및 도 3b 에 도시된 구조의 액정표시소자와는 그 구조가 매우 유사하다. 따라서, 동일한 구성요소에 대해서는 설명을 생략하고 다른 구조에 대해서만 자세히 설명하도록 한다.
도 4a 및 도 4b에 도시된 바와 같이, 2개의 화소는 하나의 데이터라인(205)을 공유하며, 상기 데이터라인(205)과 교차하도록 2개의 게이트라인(203a,203b)이 배치되어 화소에 신호를 인가한다. 또한, 화소에는 각각 박막트랜지스터(207a,207b)가 배치되어 있고, 상기 박막트랜지스터(207a,207b)의 드레인전극(214a,214b)과 접속되는 화소전극이 형성된다.
데이터라인(205)을 공유하지 않는 화소들 사이, 즉 화소전극(209) 사이의 제1기판(250) 위에는 박막트랜지스터(207a,207b)의 게이트전극(208a,208b)과 동일한 공정에 의해 생성되는 불투명한 금속으로 이루어진 제1금속층(232)이 배치된다. 상기 제1금속층(232)은 인접하는 화소전극(209) 사이에 발생하는 기생용량을 방지할 뿐만 아니라 상기 영역으로 광이 누설되는 것을 방지한다.
또한, 데이터라인(205)을 공유하지 않는 화소 사이의 영역의 게이트절연층(252) 위에는 경계영역을 따라 제2금속층(234)이 형성되어 있다. 상기 제2금속층(234)은 박막트랜지스터(207a,207b)의 소스전극(213a,213b) 및 드레인전극(214a,214b)과 동일한 금속으로 동일한 공정에 의해 형성된 것으로, 상기 제1금속층(232)과는 중첩된다. 또한, 제2금속층(234)은 인접하는 화소전극(209)과도 중첩된다.
상기 제2금속층(234)은 컨택홀(235)을 통해 보호층(254) 위에 형성된 화소전 극(209)와 전기적으로 접속된다. 따라서, 도 3에 도시된 구조의 액정표시소자에서는 제1금속층(232)과 화소전극(209)에 의해 축적용량을 생성하지만, 본 실시예의 액정표시소자에서는 제1금속층(232)과 제2금속층(234)에 의해 축적용량을 생성할 수 있게 된다. 따라서, 게이트절연층과 보호층을 사이에 두고 축적용량을 생성하던 도 3의 액정표시소자에 비해, 본 실시예에서는 게이트절연층만을 사이에 두고 축적용량을 생성할 수 있으므로 더욱 큰 축적용량을 얻을 수 있게 된다.
이러한 큰 용량의 축적용량의 확보는 단순히 원하는 크기의 축적용량을 얻었다는 것을 의미하는 것은 아니다. 본 실시예에서는 동일한 폭의 제1금속층(232)을 형성하여도 상대적으로 큰 크기의 축적용량을 얻을 수 있으므로, 제1금속층(232)을 작은 폭으로 형성하여도 원하는 양의 축적용량을 얻을 수 있게 된다. 따라서, 개구율을 향상시킬 수 있게 되는 것이다.
상술한 바와 같이, 본 발명에서는 하나의 데이터라인을 2개의 화소가 공유하며, 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 금속층을 배치함으로써 인접하는 화소전극을 차단하여 기생용량을 발생하는 것을 방지한다. 상기 설명에서는 비록 금속층이 화소 경계영역 전체를 차단하도록 형성되어 있지만, 상기 금속층의 형상이 상기 구조에 한정될 필요는 없고 다양한 형상으로 형성할 수 있을 것이다. 예를 들어, 도 5에 도시된 바와 같이 금속층(332a,332b)이 화소의 경계 전체에 걸쳐 형성된 것이 아니라 인접하는 양측의 화소전극(309)을 따라 형성하는 것도 가능할 것이다. 즉, 2개의 금속층(332a,3323b)이 화소 사이의 경계영역을 사이에 두고 화소전극(309)과 중첩되도록 서로 평행하게 형성될 수도 있을 것이다.
또한, 금속층을 데이터라인의 연장방향을 따라 임의의 길이로 형성할 수도 있을 것이다. 다시 말해서, 게이트라인과의 단락을 방지하기 위해 금속층을 게이트라인과 일정 거리 이격해서 형성할 수도 있을 것이다.
상술한 바와 같이, 본 발명에서는 2개의 화소가 하나의 데이터라인을 공유하고 있으므로, 제조비용을 절감할 수 있게 된다. 또한, 다결정실리콘으로 액정패널에 일체로 형성하는 경우, 제조공정을 단순화시킬 수 있을 뿐만 아니라 액정표시소자의 크기를 최소화할 수 있게 된다.
또한, 본 발명에서는 데이터라인을 공유하지 않는 화소 사이에 금속층을 배치함으로써 인접하는 화소 사이에 발생하는 기생용량을 효과적으로 제거할 수 있게 되며, 아울러 원하는 충분한 축적용량을 얻을 수 있게 된다.

Claims (14)

  1. 복수의 화소;
    서로 인접하여 형성되며, 각각의 화소에 주사신호를 인가하는 복수의 제1게이트라인 및 제2게이트라인으로 이루어진 게이트라인;
    상기 게이트라인과 교차하며, 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하는 복수의 데이터라인;
    각각의 화소에 형성되며, 제1기판에 형성된 게이트전극, 상기 게이트전극 위에 형성된 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터가 형성된 제1기판에 형성된 보호층;
    각각의 화소의 보호층 위에 형성된 화소전극;
    상기 데이터라인에 의해 공유되지 않는 화소 사이 경계영역의 제1기판에 형성된 제1금속층;
    상기 데이터라인에 의해 공유되지 않는 화소 사이 경계영역의 게이트절연층 위에 서로 인접하는 화소전극을 따라 일정한 간격을 두고 2개 형성되어, 상기 제1금속층과는 게이트절연층을 사이에 두고 중첩되고 화소전극과는 보호층을 사이에 두고 중첩되며, 상기 보호층에 형성된 컨택홀을 통해 화소전극과 전기적으로 연결되어 상기 제1금속층과 축적용량을 형성하는 제2금속층으로 구성되며,
    상기 데이터라인의 연장방향으로 배열되는 화소전극은 일측의 인접하는 화소전극과는 제1게이트라인 및 제2게이트라인을 사이에 두고 대향하고 다른 일측은 직접 대향하는 것을 특징으로 하는 액정표시소자.
  2. 제1항에 있어서, 상기 제1금속층은 화소 사이의 적어도 일부에 걸쳐 형성되는 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서, 상기 제1금속층은 화소 사이에서 일정 간격을 두고 평행하게 배치된 2개의 금속층으로 이루어진 것을 특징으로 하는 액정표시소자.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 화소전극과 제1금속층은 그 일부가 중첩되는 것을 특징으로 하는 액정표시소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    제2기판;
    상기 제2기판에 형성되어 화상비표시 영역으로 광이 누설되는 것을 방지하는 블랙매트릭스;
    상기 제2기판에 형성되어 컬러를 구현하는 컬러필터층; 및
    상기 제2기판에 형성된 공통전극을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  13. 삭제
  14. 삭제
KR1020040117387A 2004-12-30 2004-12-30 액정표시소자 KR101097790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117387A KR101097790B1 (ko) 2004-12-30 2004-12-30 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117387A KR101097790B1 (ko) 2004-12-30 2004-12-30 액정표시소자

Publications (2)

Publication Number Publication Date
KR20060078246A KR20060078246A (ko) 2006-07-05
KR101097790B1 true KR101097790B1 (ko) 2011-12-23

Family

ID=37170184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117387A KR101097790B1 (ko) 2004-12-30 2004-12-30 액정표시소자

Country Status (1)

Country Link
KR (1) KR101097790B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101917146B1 (ko) 2012-03-20 2018-11-12 삼성디스플레이 주식회사 표시 기판

Also Published As

Publication number Publication date
KR20060078246A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US8228478B2 (en) Liquid crystal display device
US6724443B1 (en) Active matrix type display device
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
JP3714243B2 (ja) 半導体装置、電気光学装置、および電子機器
CN101364018B (zh) 电光装置及电子设备
KR101305071B1 (ko) 어레이 기판 및 이를 갖는 표시패널
JP2007251100A (ja) 電気光学装置、電子機器および半導体装置
KR20100022762A (ko) 액정 표시 장치
JP2009122253A (ja) 電気光学装置及び電子機器
KR100492713B1 (ko) 전기 광학 장치 및 전자 기기
US7329901B2 (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
KR101626361B1 (ko) 액정표시소자
US20190006395A1 (en) Array substrate, method for manufacturing the same, and display panel
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
US11971640B2 (en) Display substrate and display device
US9703152B2 (en) Liquid crystal display device
JP2007192975A (ja) 電気光学装置及びその製造方法
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP5481790B2 (ja) 電気光学装置
KR101097790B1 (ko) 액정표시소자
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
KR20180013594A (ko) 액정 표시 장치
JP2007304353A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2020129617A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9