KR101096706B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR101096706B1
KR101096706B1 KR1020040099209A KR20040099209A KR101096706B1 KR 101096706 B1 KR101096706 B1 KR 101096706B1 KR 1020040099209 A KR1020040099209 A KR 1020040099209A KR 20040099209 A KR20040099209 A KR 20040099209A KR 101096706 B1 KR101096706 B1 KR 101096706B1
Authority
KR
South Korea
Prior art keywords
forming
process key
gate insulating
layer
insulating film
Prior art date
Application number
KR1020040099209A
Other languages
English (en)
Other versions
KR20060060272A (ko
Inventor
강승철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040099209A priority Critical patent/KR101096706B1/ko
Publication of KR20060060272A publication Critical patent/KR20060060272A/ko
Application granted granted Critical
Publication of KR101096706B1 publication Critical patent/KR101096706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 공정상의 문제점으로 프로세스 키에 불투명층이 덮여 센서가 프로세스 키를 올바르게 인식하지 못하는 것을 방지하고자 하는 액정표시소자의 제조방법에 관한 것으로, 기판 상에 게이트 배선, 게이트 전극 및 프로세스 키를 형성하는 단계; 상기 게이트 배선, 상기 게이트전극 및 상기 프로세스 키를 포함한 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계; 상기 게이트 절연막 상에 데이터 배선, 소스 전극 및 드레인 전극을 형성하는 단계; 상기 데이터 배선을 포함한 상기 게이트 절연막 상의 전면에 보호막을 형성하는 단계; 상기 드레인 전극의 적어도 일부에 대응한 콘택홀과, 상기 프로세스 키에 대응한 오픈영역을 형성하도록, 상기 보호막의 적어도 일부를 제거하는 단계; 상기 게이트 절연막 상에 형성되어 상기 프로세스 키와 적어도 일부 중첩하는 불투명층을 제거하여, 상기 오픈영역의 상기 게이트절연막을 노출하는 단계; 및 상기 보호막 상에, 상기 콘택홀을 통해 드레인 전극에 접속하는 화소전극을 형성함과 동시에 상기 오픈 영역의 노출된 게이트 절연막을 커버하는 투명 도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
프로세스 키

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}
도 1은 액정표시소자의 프로세스 키를 나타낸 평면도.
도 2는 프로세스 키를 센서가 올바르게 인식했을 때의 도면.
도 3은 프로세스 키를 센서가 올바르게 인식하지 못했을 때의 도면.
도 4a 내지 4d는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도.
도 5a 내지 도 5e는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 전극
113 : 게이트 절연막 114 : 반도체층
115a : 소스전극 115b : 드레인 전극
116 : 보호막 117 : 화소전극
118 : 콘택홀 122 : 프로세스 키
125 : 불투명층 127 : 투명도전층
128 : 오픈영역 130 : 포토 레지스트
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)의 제조방법에 관한 것으로, 특히 프로세스 키에 불투명층이 덮여 센서가 올바르게 인식하지 못하는 것을 방지하기 위한 액정표시소자의 제조방법에 관한 것이다.
최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathod Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용하고 있다.
이러한 액정표시소자는 상부기판인 컬러필터(color filter) 어레이 기판과 하부기판인 박막트랜지스터(TFT:Thin Film Transistor) 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가하고, 커패시터에 의해 다음 어드레스까지 해당 화소에 충진된 전압을 유지시켜 주는 방식으로 구동된다.
상기와 같이, 소자를 구동시키기 위해서는 트랜지스터(transistor), 커패시터(capacitor) 등의 다양한 패턴이 요구되는데, 이러한 패턴들이 정확한 위치에 올바르게 형성되어야 한다.
이와같이 패턴을 올바른 위치에 형성하기 위해서는 위치 기준점이 되는 프로 세스 키(process key)가 요구되는데, 기판이 대형화되고 패턴이 미세화됨에 따라 보다 정확한 패턴의 정렬이 요구되고, 이에 따라 프로세스 키의 수와 그 종류도 다양해지고 있다.
이하, 첨부된 도면을 참조하여 종래기술에 의한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1은 액정표시소자의 프로세스 키를 나타낸 평면도이고, 도 2는 프로세스 키를 센서가 올바르게 인식했을 때의 도면이며, 도 3은 프로세스 키를 센서가 올바르게 인식하지 못했을 때의 도면이다.
한 장의 모기판(10)은 액정표시소자의 모델 및 크기에 따라 여러장을 생산할 수 있는데, 도 1에서는 2개의 액정표시소자가 생산되는 것으로 스크라이브선(11)을 도시하였다. 스크라이브 선은 모기판이 절단되는 액정표시소자의 크기에 해당되는 라인으로, 액정표시소자는 화상이 표현되는 액티브 영역과 그 외곽부인 패드부 영역으로 구분할 수 있다.
이러한 모기판(10) 상에 각종 패턴을 형성한 이후, 스크라이브선(11)을 따라 기판을 절단하여 액정표시소자를 완성하는데, 모기판 상에 다양한 패턴을 형성하기 위해서는 스크라이브선(11) 외곽부에 마스크의 틀어짐을 방지하고 각 구역간의 정렬 정도를 확인하기 위한 프로세스 키(22a,22b,22c)를 구비한다. 이러한 프로세스 키는 액정표시소자의 패드부 영역에 형성될 수도 있다.
프로세스 키는 그 역할에 따라 다양하지만, 원하는 영역에 배향막이 올바르게 형성될 수 있도록 기준점을 잡아주는 크로스 마크(Cross Mark)와 같은 PI 인쇄 프로세스 키(22a)와, 상,하부 기판을 대향합착시킬 때 오정렬되지 않도록 위치를 잡아주는 합착 프로세스 키(22b)와, 상,하부 기판을 도통시키기 위해 은도트를 형성하는 위치를 잡아주는 은도팅 프로세스 키(22c) 등이 있다.
상기 프로세스 키(22)는 불투명한 금속층으로 형성되어 모기판에 투영되는 빛에 의해 그 윤곽이 센싱되는데, 도 2에 도시된 바와 같이, 크로스 마크인 프로세스 키(22)가 빛의 투영에 의해 정상으로 인식되어야 한다. 도면의 오른쪽이 센서에 의해 감지되는 형태이다.
그러나, 원하지 않게 프로세스 키(22)에 불투명층(25)이 오버랩되면, 도 3에 도시된 바와 같이, 불투명층(25)에 의해 프로세스 키(22)의 윤곽이 정확하게 인식되지 않아 차후 공정을 진행할 수 없는 문제점이 발생하게 된다. 이 때, 불투명층은 공정상 사용되는 데이터 배선용 물질 또는 액티브층 물질 등 빛이 투과되지 않는 물질층을 말한다.
이와같이, 상기와 같은 종래기술에 의한 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
즉, 프로세스 키에 불투명층이 오버랩되는 경우 빛의 투과로 프로세스 키가 정상과는 다른 형태로 센싱되는데, 이 경우 마스크의 정렬과 어레부 내의 패턴의 틀어짐을 정확하게 확인하기가 어려워 차후 공정을 수행할 수 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 프로세스 키에 불투명층이 덮여 센서가 프로세스 키를 올바르게 인식하지 못하는 것을 방지 하기 위해 공정 과정중 프로세스 키에 형성되는 불투명층을 완전제거하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시소자의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 프로세스 키를 형성하는 단계; 상기 게이트 배선, 상기 게이트전극 및 상기 프로세스 키를 포함한 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계; 상기 게이트 절연막 상에 데이터 배선, 소스 전극 및 드레인 전극을 형성하는 단계; 상기 데이터 배선을 포함한 상기 게이트 절연막 상의 전면에 보호막을 형성하는 단계; 상기 드레인 전극의 적어도 일부에 대응한 콘택홀과, 상기 프로세스 키에 대응한 오픈영역을 형성하도록, 상기 보호막의 적어도 일부를 제거하는 단계; 상기 게이트 절연막 상에 형성되어 상기 프로세스 키와 적어도 일부 중첩하는 불투명층을 제거하여, 상기 오픈영역의 상기 게이트절연막을 노출하는 단계; 및 상기 보호막 상에, 상기 콘택홀을 통해 드레인 전극에 접속하는 화소전극을 형성함과 동시에 상기 오픈 영역의 노출된 게이트 절연막을 커버하는 투명 도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명은 프로세스 키 상부의 보호막을 제거하여 오픈영역을 형성함으로써, 오픈영역 형성과 동시에 프로세스 키 상부의 불투명층도 동시에 제거하는 것을 특징으로 한다.
이 때, 불투명층의 형성 유무에 불문하지 않고, 프로세스 키가 형성되는 부분에는, 오픈영역을 형성하여 불투명층을 제거하는 과정을 모두 수행함으로써 프로세스 키의 올바르지 못한 인식을 사전에 방지하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 4a 내지 4d는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정평면도이고, 도 5a 내지 도 5e는 본 발명에 의한 액정표시소자의 제조방법을 나타낸 공정단면도이다.
도 4a 내지 도 4d는 프로세스 키(122) 상부에 불투명층(125)이 형성된 경우(A)와 불투명층이 형성되지 않은 경우(B)가 하나의 기판 상에 동시에 나타났을 경우를 나타낸 것으로, 본 발명은 불투명층의 형성여부를 묻지 않고 전기판에 동일한 공정을 수행하는 것으로 한다.
먼저, 도 4a에 도시된 바와 같이, 기판 상에 프로세스 키(122)를 형성한다. 프로세스 키(122)는 그 종류 및 역할에 따라 형태가 서로 상이하나 도면에서는 크로스 마크 형태로 도시하였다.
이 때, 프로세스 키(122)는 화상이 표시되는 액티브 영역에 형성되지 않도록 액티브 영역 외곽부인 패드부 영역에 형성하거나 스크라이브선 외곽에 형성한다.
이후, 상기 프로세스 키를 포함한 전면에 절연막을 형성하고 다음 공정을 수행한다. 그런데, 이때 프로세스 키(122) 상부에 불투명층(125)이 모두 제거되지 않고 잔류하는 불량이 발생하게 된다.
상기 불투명층에 의해 프로세스 키가 센서에 의해 올바르게 인식되지 못하므로 상기 불투명층을 제거하여야 하는데, 도 4b에 도시된 바와 같이, 상기 불투명층(125)을 덮고 있는 절연막을 제거하여 오픈영역(128)을 형성한다. 상기 오픈영역(128)은 불투명층이 잔류하는 경우(A)와 불투명층이 잔류하지 않는 경우(B) 모두에 대해 수행한다.
다음, 도 4c에 도시된 바와 같이, 상기 오픈영역(128)을 통해 외부로 노출된 불투명층(125)을 완전제거한다. 이 때, 오픈영역을 형성하기 위해 절연막을 제거하는 공정과 불투명층을 제거하는 공정을 한꺼번에 수행한다. 별도로 공정을 수행할 수도 있으나, 공정의 간소화를 위해 동시에 수행하는 것이 바람직할 것이다.
마지막으로, 도 4d에 도시된 바와 같이, 차후공정에서 상기 프로세스 키(122)가 침식되는 것을 방지하기 위해 상기 오픈영역(128)을 커버하는 투명도전막(127)을 형성해준다.
이와같은 순서로 불투명층을 완전제거함으로써, 프로세스 키를 올바르게 인식할 수 있게 된다.
상기 일련의 과정을 액정표시소자의 제조방법에 적용하여 설명하면 다음과 같다. 여기서, 도 5a 내지 도 5e에서의 Ⅰ-Ⅰ'영역은 도 4a의 Ⅰ-Ⅰ'의 절단면을 나타낸 것이다.
먼저, 도 5a에 도시된 바와 같이, 기판(111) 상에 금속 물질을 증착하고 패터닝하여 일렬로 배열된 게이트 배선(도시하지 않음)과, 상기 게이트 배선으로부터 분기된 게이트 전극(112)을 형성한다. 이와 동시에 액티브 영역 외곽부 또는 스크라이브선 외곽부에 소정의 형태를 가지는 프로세스 키(122)를 형성한다.
상기 프로세스 키(122)는 배향막 인쇄 프로세스 키, 기판 합착 프로세스 키, 은도트 형성 프로세스 키 등을 포함한다.
그리고, 도 5b에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 전면에 무기 절연물질을 증착하여 게이트 절연막(113)을 형성하고, 상기 게이트 절연막 (113) 상에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 증착하고 패터닝하여 상기 게이트 전극(112) 상부의 게이트 절연막(113) 상에 반도체층(114)을 형성한다.
다음, 반도체층(114)을 포함한 전면에 금속물질을 증착하고 패터닝하여 상기 게이트 배선에 교차하여 서브-화소를 정의하는 데이터 배선(도시하지 않음)과, 상기 데이터 배선에서 분기되어 상기 반도체층(114) 상에 각각 오버랩되는 소스/드레인 전극(115a,115b)을 형성한다. 이상의 액티브 영역의 게이트 전극(512a), 반도체층(514), 소스/드레인 전극(515a,515b)의 적층막이 박막트랜지스터(TFT)를 구성한다.
그러나, 상기 반도체층 또는 데이터 배선층 패터닝시 완전제거되지 못하고 프로세스 키(122) 상부의 게이트 절연막(113) 상에 불투명층(125)이 잔류하게 되는데, 상기 불투명층(125)을 제거하여야 프로세스 키(122)의 윤곽이 올바르게 인식되어 차후 공정을 원활하게 진행할 수 있다. 상기 불투명층(125) 제거는 이후에 수행하게 된다.
계속해서, 도 5c에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 BCB 등의 유기절연물질을 도포하거나 또는 실리콘 산화물 또는 실리콘 질화물 등의 무기 절연물질을 증착하여 보호막(116)을 형성한다.
이어서, 상기 보호막(116) 상에 포토레지스트(130)를 도포하고, 포토식각기술을 적용하여 원하는 모양으로 패터닝한다.
다음, 도 5d에 도시된 바와 같이, 상기 포토레지스트(130) 사이로 노출된 보호막(116)을 건식식각하여 드레인 전극(115b)이 노출되는 콘택홀(118) 및 상기 프 로세스 키(122) 상부의 게이트 절연막(113)이 노출되는 오픈영역(128)을 동시에 형성한다. 이때, 상기 오픈영역(128) 형성을 위해 보호막(116)을 건식식각할 때, 상기 불투명층(125)도 동시에 제거한다. 이와같이, 오픈영역(128) 형성공정과 불투명층(125) 제거 공정은 프로세스 키(122)가 형성되는 모든 부위에서 수행한다.
이 때, 건식식각은 데이터 배선층 물질 뿐만 아니라 액티브층 물질도 제거가능하므로 보호막 건식식각공정에서 불투명층도 제거할 수 있는 것이다. 특히, 상기 데이터 배선층 물질이 몰리브덴(Mo)일 경우 건식식각에 의해 용이하게 제거된다. 상기 게이트 절연막(113)도 건식식각에 의해 식각될 수 있으나, 주어진 공정 시간 내에 건식식각이 이루어지므로 게이트 절연막까지 식각되기는 어렵다.
마지막으로, 상기 포토레지스트(130)를 스트립하고, 도 5e에 도시된 바와 같이, 상기 보호막(116)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질을 증착하고 패터닝하여 화소전극(117)을 형성한다. 이 때, 차후공정에서의 프로세스 키(122)의 침식을 방지하기 위해 상기 오픈영역(128)을 커버할 수 있도록 투명도전막(127)을 동시에 형성한다.
이와같이 형성된 기판은 배향막 인쇄, 상,하부 기판 대향합착, 은도트 형성공정 등의 공정시 프로세스 키가 올바르게 인식되므로 차후공정에서의 공정불량을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
즉, 상기 실시예에서는 크로스 마크 형태의 프로세스 키에 한정하여 도시 및 설명하였으나, 프로세스 키의 형태는 이에 한정하지 않는다.
상기와 같은 본 발명에 의한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 프로세스 키에 오버랩되는 불투명층을 완전제거 함으로써 배향막 인쇄, 상,하부 기판 대향합착, 은도트 형성공정 등의 공정시 프로세스 키가 올바르게 인식되어 불량없이 원할하게 차후공정을 수행할 수 있게 된다.
둘째, 보호막 식각시 불투명층을 동시에 제거할 수 있으므로 별도의 추가공정이 요구되지 않는다.

Claims (9)

  1. 기판 상에 게이트 배선, 게이트 전극 및 프로세스 키를 형성하는 단계;
    상기 게이트 배선, 상기 게이트전극 및 상기 프로세스 키를 포함한 상기 기판 상의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 게이트 절연막 상에 데이터 배선, 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 데이터 배선을 포함한 상기 게이트 절연막 상의 전면에 보호막을 형성하는 단계;
    상기 드레인 전극의 적어도 일부에 대응한 콘택홀과, 상기 프로세스 키에 대응한 오픈영역을 형성하도록, 상기 보호막의 적어도 일부를 제거하는 단계;
    상기 게이트 절연막 상에 형성되어 상기 프로세스 키와 적어도 일부 중첩하는 불투명층을 제거하여, 상기 오픈영역의 상기 게이트절연막을 노출하는 단계; 및
    상기 보호막 상에, 상기 콘택홀을 통해 드레인 전극에 접속하는 화소전극을 형성함과 동시에 상기 오픈 영역의 노출된 게이트 절연막을 커버하는 투명 도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 콘택홀과 오픈영역을 형성하는 단계 및 상기 불투명층을 제거하는 단계는 동시에 실시되어,
    상기 오픈영역에 대응한 상기 보호막의 일부와 상기 불투명층을 함께 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 콘택홀과 오픈영역을 형성하는 단계 및 상기 불투명층을 제거하는 단계는 건식식각으로 동시에 실시되는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 불투명층은 상기 반도체층을 형성하는 단계에서 형성되거나, 또는 데이터 배선, 소스 전극 및 드레인 전극을 형성하는 단계에서 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 데이터 배선은 몰리브덴(Mo)으로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 프로세스 키는 액정표시소자의 액티브 영역 외곽에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 오픈영역은 상기 프로세스 키가 형성된 모든 부위에 대응하도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 프로세스 키는 배향막 인쇄 프로세스 키, 기판 합착 프로세스 키, 은도트 형성 프로세스 키를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020040099209A 2004-11-30 2004-11-30 액정표시소자의 제조방법 KR101096706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099209A KR101096706B1 (ko) 2004-11-30 2004-11-30 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099209A KR101096706B1 (ko) 2004-11-30 2004-11-30 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060060272A KR20060060272A (ko) 2006-06-05
KR101096706B1 true KR101096706B1 (ko) 2011-12-22

Family

ID=37157140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099209A KR101096706B1 (ko) 2004-11-30 2004-11-30 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101096706B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256501A1 (ko) * 2019-06-19 2020-12-24 삼성전자 주식회사 디스플레이를 포함하는 전자 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274681B1 (ko) * 2006-06-30 2013-06-12 엘지디스플레이 주식회사 액정표시장치의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20030075767A (ko) * 2002-03-20 2003-09-26 엘지.필립스 엘시디 주식회사 반투과형 액정표시장치의 제조방법
KR20040007999A (ko) * 2002-07-15 2004-01-28 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20030075767A (ko) * 2002-03-20 2003-09-26 엘지.필립스 엘시디 주식회사 반투과형 액정표시장치의 제조방법
KR20040007999A (ko) * 2002-07-15 2004-01-28 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256501A1 (ko) * 2019-06-19 2020-12-24 삼성전자 주식회사 디스플레이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20060060272A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US8441711B2 (en) Electrophoretic display device and method of fabricating the same
JP4751305B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
US20080169470A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US8304776B2 (en) Thin film transistor substrate and method for fabricating the same
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR101096706B1 (ko) 액정표시소자의 제조방법
US8293564B2 (en) Method of manufacturing thin film transistor substrate
TWI412859B (zh) 電泳顯示裝置及其製造方法
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101023715B1 (ko) 액정표시장치의 제조방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20070121992A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR101107677B1 (ko) 액정표시소자의 제조방법
KR100621858B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9