KR101094488B1 - Method of forming a pattern of a semi conductor - Google Patents

Method of forming a pattern of a semi conductor Download PDF

Info

Publication number
KR101094488B1
KR101094488B1 KR1020090024933A KR20090024933A KR101094488B1 KR 101094488 B1 KR101094488 B1 KR 101094488B1 KR 1020090024933 A KR1020090024933 A KR 1020090024933A KR 20090024933 A KR20090024933 A KR 20090024933A KR 101094488 B1 KR101094488 B1 KR 101094488B1
Authority
KR
South Korea
Prior art keywords
auxiliary
pattern
photoresist
film
region
Prior art date
Application number
KR1020090024933A
Other languages
Korean (ko)
Other versions
KR20100012794A (en
Inventor
정우영
심귀황
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/495,184 priority Critical patent/US8318408B2/en
Priority to JP2009162390A priority patent/JP2010034551A/en
Publication of KR20100012794A publication Critical patent/KR20100012794A/en
Application granted granted Critical
Publication of KR101094488B1 publication Critical patent/KR101094488B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 포토 레지스트 패턴 상에 보조막을 형성하고 보조막 상에 포토 레지스트막을 형성하고, 열처리 공정 또는 노광 공정을 통해 포토 레지스트 패턴 또는 포토 레지스트막의 H+ 이온을 보조막으로 확산시켜 보조막이 변성된 부분과 변성되지 않은 부분으로 분리한 뒤, 포토 레지스트막에 대한 현상 공정을 통해 H+ 이온이 확산되어 변성된 보조막도 함께 제거하여 포토 레지스트 패턴 사이에 변성되지 않은 보조막을 잔여시킬 수 있다.The present invention is a, picture photoresist pattern or the photoresist film H + ion resist to form the secondary film on a pattern forming film photoresist on the auxiliary membrane, through the heat-treating step or the exposure process relates to a pattern forming method of the semiconductor element After diffusion into an auxiliary layer, the auxiliary layer is separated into a denatured portion and an undenatured portion, and then a development process for the photoresist layer diffuses H + ions so that the denatured auxiliary layer is also removed together to prevent denaturation between the photoresist patterns. Unused auxiliary film may be left.

포토 레지스트, 보조막, 확산, 수소 이온 Photoresist, auxiliary film, diffusion, hydrogen ion

Description

반도체 소자의 패턴 형성 방법{Method of forming a pattern of a semi conductor}Method of forming a pattern of a semi conductor

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 미세한 패턴을 형성하기 위한 반도체 소자의 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly to a method of forming a pattern of a semiconductor device for forming a fine pattern.

반도체 기판에는 게이트나 소자 분리막과 같은 다수의 요소들이 형성되며, 이러한 게이트 들을 전기적으로 연결시키기 위하여 금속 배선들이 형성된다. 금속 배선과 반도체 기판의 접합 영역(예를 들어, 트랜지스터의 소오스 또는 드레인)은 콘택 플러그에 의해 전기적으로 연결된다. A plurality of elements such as gates or device isolation layers are formed on the semiconductor substrate, and metal wirings are formed to electrically connect the gates. The junction region (eg, source or drain of the transistor) of the metal wiring and the semiconductor substrate is electrically connected by the contact plug.

이러한 게이트나 금속 배선 등은 대부분 패턴 형성 공정을 통해 형성된다. 즉, 반도체 기판상에 패터닝을 형성하고자 하는 식각 대상막, 예를 들면 게이트 적층막이나 도전막 또는 절연막을 형성하고 식각 대상막 상에 식각 마스크 패턴을 형성한 뒤 식각 마스크 패턴을 이용한 식각 공정으로 식각 대상막을 패터닝한다. 이러한 패턴 형성 공정을 통해 미세 패턴을 형성하는 것은 초소형 및 고성능의 반도체 소자를 형성하는데 반드시 필요한 공정으로써 매우 중요하다. 하지만, 패턴 형성 공정시 사용되는 장비의 한계로 인하여 형성할 수 있는 패턴의 크기는 한정되어 있으며 이러한 장비의 한계를 극복하는데 많은 어려움이 있다. Most of these gates and metal wirings are formed through a pattern forming process. That is, an etching target layer, for example, a gate stacking layer, a conductive layer, or an insulating layer, on which the patterning is to be formed is formed on the semiconductor substrate, and an etching mask pattern is formed on the etching target layer, followed by etching using an etching mask pattern. Pattern the subject film. Forming a fine pattern through such a pattern forming process is very important as an essential step for forming a microminiature and high performance semiconductor device. However, due to the limitations of the equipment used in the pattern forming process, the size of the pattern that can be formed is limited and there are many difficulties in overcoming the limitation of such equipment.

본 발명은 미세한 패턴을 형성하기 위한 반도체 소자의 패턴 형성 방법을 제공한다.The present invention provides a method of forming a pattern of a semiconductor device for forming a fine pattern.

본 발명의 제1 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상부의 식각 대상막 상에 포토 레지스트 패턴이 형성되는 단계; 상기 포토 레지스트 패턴을 포함한 상기 반도체 기판 상에 보조막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: forming a photoresist pattern on an etching target layer on an upper surface of a semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; Forming a photoresist film on the auxiliary film including the first auxiliary pattern; Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer.

본 발명의 제2 측면에 따른 반도체 소자의 패턴 형성방법은, 제1 영역 및 제1 영역보다 넓은 폭 또는 피치의 패턴이 형성되는 제2 영역을 포함하는 반도체 기판이 제공되는 단계; 상기 반도체 기판상에 식각 대상막과 포토 레지스트 패턴이 순차로 형성되는 단계; 상기 포토레지스트 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including: providing a semiconductor substrate including a first region and a second region in which a pattern having a width or pitch larger than that of the first region is formed; Sequentially forming an etching target layer and a photoresist pattern on the semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; Forming a photoresist film on the auxiliary film including the first auxiliary pattern; Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer.

상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.It is preferable that the photoresist pattern is formed using a fat-soluble one, and the auxiliary film is formed using a water soluble one.

상기 보조막이 형성되는 단계 이 후, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다.After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than the glass transition temperature of the photoresist pattern and the auxiliary layer.

상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막과 동시에 제거된다. 상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막의 현상 공정시 제거된다.The first and second auxiliary patterns are removed at the same time as the photoresist film. The first and second auxiliary patterns are removed during the development process of the photoresist film.

상기 제1 및 제2 보조 패턴은 상기 보조막에 H+ 이온이 확산되어 형성된다.The first and second auxiliary patterns are formed by diffusion of H + ions into the auxiliary layer.

상기 제1 보조 패턴은 열처리 공정으로 형성한다.The first auxiliary pattern is formed by a heat treatment process.

상기 포토 레지스트 패턴 사이의 거리는 상기 포토 레지스트 패턴 폭의 3배로 형성한다.The distance between the photoresist patterns is formed three times the width of the photoresist pattern.

상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 사이의 거리는 상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 폭의 3배로 형성한다.The distance between the photoresist patterns formed in the first region is three times the width of the photoresist pattern formed in the first region.

상기 제1 보조 패턴의 두께는 상기 포토레지스트 패턴의 폭과 동일하다.The thickness of the first auxiliary pattern is equal to the width of the photoresist pattern.

상기 제2 보조 패턴은 상기 포토레지스트막을 노광하여 형성한다.The second auxiliary pattern is formed by exposing the photoresist film.

상기 제2 보조 패턴을 형성하기 위한 상기 포토레지스트막의 노광 공정시, 상기 제1 영역과 상기 제2 영역에 조사되는 노광량을 각각 다르게 설정한다.During the exposure process of the photoresist film for forming the second auxiliary pattern, an exposure amount irradiated to the first region and the second region is set differently.

상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량은 상기 제2 영역 조사되는 노광량보다 작은 것이 바람직하다.The exposure amount irradiated to the first region during the exposure process to the photoresist film is preferably smaller than the exposure amount irradiated to the second region.

상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량이 클수록 상기 제1 영역에 잔류되는 상기 보조막의 높이는 낮아진다.The greater the exposure amount irradiated to the first region during the exposure process to the photoresist film, the lower the height of the auxiliary film remaining in the first region.

상기 제2 보조 패턴은 상기 제2 영역 중 상기 제1 영역과의 경계 부분을 제외한 전체에 형성된다.The second auxiliary pattern is formed in the entirety of the second region except for a boundary portion with the first region.

상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역과 상기 제2 영역 사이의 상기 포토 레지스트막은 노광되지 않는다.In the exposing process of the photoresist film, the photoresist film between the first region and the second region is not exposed.

본 발명의 제3 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판상에 포토 레지스트 패턴이 형성되는 단계; 상기 포토 레지스트 패턴 상에 보조막이 형성되는 단계; 상기 반도체 기판에 대해 열처리 공정을 실시하여 상기 보조막 중 상기 포토 레지스트 패턴의 표면과 접하여 상기 포토레지스트 패턴을 감싸는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키는 단계; 상기 보조막 상에 포토 레지스트막이 형성되는 단계; 상기 포토 레지스트 막에 대해 노광 공정을 실시하여 상기 보조막 중 상기 포토 레지스트막과 접하는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키되, 상기 포토 레지스트 패턴 사이에는 변성되지 않은 상기 보조막이 잔여되는 단계; 및 노광된 상기 포토 레지스트막에 대해 현상 공정을 실시하여 제거하되, 변성된 상기 보조막이 함께 제거되어 상기 포토 레지스트 패턴과 상기 변성되지 않은 보조막이 잔류하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including: forming a photoresist pattern on a semiconductor substrate; Forming an auxiliary layer on the photoresist pattern; Performing a heat treatment process on the semiconductor substrate to modify a region of the auxiliary layer in contact with a surface of the photoresist pattern to surround the photoresist pattern so as to be removable during a development process with respect to the photoresist; Forming a photoresist film on the auxiliary film; An exposure process is performed on the photoresist film to modify a region of the auxiliary film in contact with the photoresist film so that the photoresist film may be removed during a development process for the photoresist, and the unmodified auxiliary film remains between the photoresist patterns. step; And performing a development process on the exposed photoresist film, wherein the modified auxiliary film is removed together to leave the photoresist pattern and the unmodified auxiliary film.

상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 산(acid)이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성된다.The auxiliary film is modified so that an acid is diffused from the photoresist pattern or the photoresist film so that the auxiliary film can be removed during the development process for the photoresist.

상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 H+ 이온이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성된다.The auxiliary film is modified to be removable during development of the photoresist by diffusing H + ions from the photoresist pattern or the photoresist film.

상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.It is preferable that the photoresist pattern is formed using a fat-soluble one, and the auxiliary film is formed using a water soluble one.

상기 보조막이 형성되는 단계 이 후, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다.After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than the glass transition temperature of the photoresist pattern and the auxiliary layer.

본 발명의 제4 측면에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상부의 식각 대상막 상에 식각 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: forming an etching assistant pattern on an etching target layer on an upper surface of a semiconductor substrate; Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And removing the first and second auxiliary patterns to form an etching mask pattern including the etching assistant pattern and the remaining auxiliary layer.

본 발명의 제5 측면에 따른 반도체 소자의 패턴 형성방법은, 제1 영역 및 제2 영역을 포함하는 반도체 기판상에 식각 대상막 및 식각 보조 패턴을 순차로 형성하되, 상기 식각 보조 패턴은 상기 제1 영역보다 상기 제2 영역에 더욱 넓은 폭 또는 피치로 형성되는 단계; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함한다.In the method of forming a pattern of a semiconductor device according to the fifth aspect of the present invention, an etching target layer and an etching assistant pattern are sequentially formed on a semiconductor substrate including a first region and a second region, and the etching assistant pattern is formed in the second substrate. Forming a wider width or pitch in the second region than in one region; Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And removing the first and second auxiliary patterns to form an etching mask pattern including the etching assistant pattern and the remaining auxiliary layer.

상기 제2 보조 패턴을 형성하는 단계는, 상기 보조막 상에 상기 식각 보조 패턴과 동일한 물질막을 형성하는 단계, 및 상기 식각 보조 패턴과 동일한 물질막에 접촉된 상기 보조막을 제2 보조 패턴으로 형성하는 단계를 더 포함한다.The forming of the second auxiliary pattern may include forming a material film identical to the etch auxiliary pattern on the auxiliary film, and forming the auxiliary film in contact with the same material film as the etch auxiliary pattern as a second auxiliary pattern. It further comprises a step.

상기 제1 및 제2 보조 패턴은 상기 식각 보조 패턴 또는 상기 식각 보조 패턴과 동일한 물질막으로부터 H+ 이온이 상기 보조막으로 확산되어 형성된다.The first and second auxiliary patterns are formed by diffusing H + ions into the auxiliary layer from the same material layer as the etching assistant pattern or the etching assistant pattern.

상기 식각 보조 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 것이 바람직하다.The etching assistant pattern is formed using a fat-soluble, and the auxiliary layer is preferably formed using a water-soluble one.

상기 보조막이 형성되는 단계 이 후, 상기 식각 보조 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함한다After the forming of the auxiliary layer, the method may further include performing a baking process at a temperature higher than a glass transition temperature of the etching assistant pattern and the auxiliary layer.

본 발명의 반도체 소자의 패턴 형성 방법에 따르면, 포토 레지스트 패턴을 형성한 뒤 포토 레지스트막에 대한 한 번의 노광 및 현상 공정을 통해 포토 레지스트 패턴 사이에 보조막을 형성함으로써, 포토 레지스트 패턴에 비해 절반의 피치를 갖는 미세한 식각 마스크 패턴을 형성할 수 있다. According to the method for forming a pattern of a semiconductor device of the present invention, after forming a photoresist pattern, an auxiliary film is formed between the photoresist patterns through one exposure and development process of the photoresist film, thereby halving the pitch of the photoresist pattern. It is possible to form a fine etching mask pattern having a.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. In addition, when an arbitrary film is described as being formed on another film or on a semiconductor substrate, the arbitrary film may be formed in direct contact with the other film or the semiconductor substrate, or may be formed with a third film interposed therebetween. . In addition, the thickness or size of each layer shown in the drawings may be exaggerated for convenience and clarity of description.

도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 패턴 형성 방법의 일실시 예를 설명하기 위하여 도시한 소자의 단면도이다.1A to 1I are cross-sectional views of devices illustrated to explain one embodiment of a method for forming a pattern of a semiconductor device according to the present invention.

도 1a를 참조하면, 제1 영역(A) 및 제2 영역(B)을 포함하는 반도체 기판(100)을 구비한다. 제1 영역(A)은 제2 영역(B)보다 조밀한 패턴이 형성되는 영역으로써, 제2 영역(B)에 형성되는 패턴의 폭 또는 피치는 제1 영역(A)에 형성되는 패턴의 폭 또는 피치보다 크다. 예를 들어, 제1 영역(A)은 낸드 플래시 메모리 소자의 셀 영역이고 제2 영역(B)은 낸드 플래시 메모리 소자의 주변 회로 영역일 수 있다. 또한, 제1 영역(A)과 제2 영역(B) 사이의 영역은 낸드 플래시 메모리 소자의 패드(pad)를 형성하기 위한 영역일 수 있다.Referring to FIG. 1A, a semiconductor substrate 100 including a first region A and a second region B is provided. The first region A is a region in which a denser pattern is formed than the second region B. The width or pitch of the pattern formed in the second region B is the width of the pattern formed in the first region A. FIG. Or larger than the pitch. For example, the first region A may be a cell region of the NAND flash memory device, and the second region B may be a peripheral circuit area of the NAND flash memory device. In addition, an area between the first area A and the second area B may be an area for forming a pad of the NAND flash memory device.

반도체 기판(100) 상에 식각 대상막(102)을 형성한다. 식각 대상막(102)은 패턴을 형성하고자 하는 막으로서, 콘택홀을 형성하기 위한 절연막이나 게이트를 형성하기 위한 게이트 적층막 등을 포함할 수 있다.An etching target layer 102 is formed on the semiconductor substrate 100. The etching target layer 102 may be a pattern for forming a pattern, and may include an insulating layer for forming a contact hole, a gate stacked layer for forming a gate, or the like.

식각 대상막(102) 상에는 식각 대상막(102)을 패터닝하기 위하여 하드 마스크막(104), 반사 방지막(106) 및 제1 포토레지스트막(108)을 형성한다. 반사 방지막(106)은 포토 레지스트막(108)에 대한 노광 공정시 포토 레지스트막(108)의 하부에서 반사되는 광을 감소시켜 노광 공정의 해상도를 높일 수 있는 반사 방지막으로써 역할을 한다.The hard mask film 104, the antireflection film 106, and the first photoresist film 108 are formed on the etching target film 102 to pattern the etching target film 102. The anti-reflection film 106 serves as an anti-reflection film that can reduce the light reflected from the lower portion of the photoresist film 108 during the exposure process to the photoresist film 108 to increase the resolution of the exposure process.

한편, 하드 마스크막(104)과 반사 방지막(106)은 제1 포토레지스트막(108)과 같이 유동성이 있는 막으로 형성함으로써, 하드 마스크막(104)과 반사 방지막(106) 및 제1 포토 레지스트막(108)을 동일한 공정 장치 내에서 연속적으로 형성하는 것이 바람직하다. 이를 위하여, 하드 마스크막(104)은 SOC(Spin On Carbon)막으로 형 성하고, 반사 방지막(106)은 Si함유 BARC(Bottom Anti-Reflection Coating)막으로 형성할 수 있다.On the other hand, the hard mask film 104 and the anti-reflection film 106 are formed of a fluid film like the first photoresist film 108, whereby the hard mask film 104, the anti-reflection film 106 and the first photoresist are formed. It is desirable to form the film 108 continuously in the same process apparatus. To this end, the hard mask film 104 may be formed of an SOC (Spin On Carbon) film, and the anti-reflection film 106 may be formed of a Si-containing BARC (Bottom Anti-Reflection Coating) film.

도 1b를 참조하면, 제1 포토 레지스트막(108; 도 1a 참조)에 대해 노광 및 현상 공정을 실시하여 식각 보조 패턴, 즉 제1 포토 레지스트 패턴(108a)을 형성한다. Referring to FIG. 1B, an exposure and development process is performed on the first photoresist film 108 (see FIG. 1A) to form an etch assist pattern, that is, the first photoresist pattern 108a.

이때 조밀한 패턴이 형성되는 반도체 기판(100)의 제1 영역(A) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭은 노광 및 현상 공정을 통해 구현할 수 있는 최소의 크기로 형성하는 것이 바람직하다. 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a)의 폭(W1)과 피치는 식각 대상막(102)에 형성하고자 하는 패턴의 폭과 피치와 유사하게 형성하며, 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a) 사이의 거리(W2)는 제1 포토 레지스트 패턴(108a)의 폭(W1)의 3배 정도로 형성하는 것이 바람직하다. 한편, 제2 영역(B)과 인접한 제1 영역(A)에 형성되는 제1 포토 레지스트 패턴(108a)의 폭은 제1 영역(A)에 형성되는 다른 제1 포토 레지스트 패턴(108a)의 폭보다 크게 형성함으로써, 제2 영역(B)과의 패턴 밀도 차이에 의한 디싱 현상 등의 문제점을 최소화할 수 있다.At this time, the pitch or width of the first photoresist pattern 108a formed on the first region A of the semiconductor substrate 100 where the dense pattern is formed is formed to a minimum size that can be realized through an exposure and development process. It is desirable to. The width W1 and the pitch of the first photoresist pattern 108a formed in the first region A are formed to be similar to the width and pitch of the pattern to be formed in the etching target layer 102. The distance W2 between the first photoresist patterns 108a formed in A) is preferably about three times the width W1 of the first photoresist pattern 108a. Meanwhile, the width of the first photoresist pattern 108a formed in the first region A adjacent to the second region B is the width of the other first photoresist pattern 108a formed in the first region A. FIG. By forming larger, problems such as dishing due to a difference in pattern density from the second region B can be minimized.

또한, 반도체 기판(100)의 제2 영역(B) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭은 반도체 기판(100)의 제1 영역(A) 상에 형성되는 제1 포토 레지스트 패턴(108a)의 피치나 폭보다 크게 형성할 수 있으며, 바람직하게는 반도체 기판(100)의 제2 영역(B)의 식각 대상막(102)을 패터닝하기 위하여 형성하는 식각 마스크 패턴과 유사하게 형성할 수 있다.In addition, the pitch or width of the first photoresist pattern 108a formed on the second region B of the semiconductor substrate 100 may be the first photo formed on the first region A of the semiconductor substrate 100. The resist pattern 108a may be formed to be larger than the pitch or width of the resist pattern 108a, and is preferably similar to the etching mask pattern formed to pattern the etching target layer 102 of the second region B of the semiconductor substrate 100. Can be formed.

제1 포토레지스트 패턴(108a)은 후속 공정에서 코팅되는 보조막에 의해 용해될 수 있다. 이를 방지하기 위해, 제1 포토레지스트 패턴(108a)을 형성한 후, 제1 포토레지스트 패턴(108a)을 경화시키는 공정을 실시한다. 제1 포토레지스트 패턴(108a)을 경화시키는 공정은 열처리 공정을 통해 실시될 수 있다. 제1 포토레지스트 패턴(108a)을 열처리하면, 제1 포토레지스트 패턴(108a)은 크로스 링킹(cross linking)되어 경화된다. 한편, 상술한 열처리 공정을 통해 제1 포토레지스트 패턴(108a)에 포함된 TAG(Thermal Acid Generator)를 활성화시킬 수 있다. The first photoresist pattern 108a may be dissolved by an auxiliary film coated in a subsequent process. To prevent this, after the first photoresist pattern 108a is formed, a process of curing the first photoresist pattern 108a is performed. The process of curing the first photoresist pattern 108a may be performed through a heat treatment process. When the first photoresist pattern 108a is heat treated, the first photoresist pattern 108a is cross linked and cured. The thermal acid generator (TAG) included in the first photoresist pattern 108a may be activated through the above-described heat treatment process.

또한 제1 포토 레지스트 패턴(108a)의 크로스 링킹 또는 TAG 활성화를 더욱 용이하게 하기 위하여, 제1 포토 레지스트막(108; 도 1a 참조)을 형성할 때 제1 포토 레지스트막(108; 도 1a 참조)에 크로스 링커(cross linker)또는 TAG를 더욱 첨가할 수 있다.Further, in order to facilitate cross linking or TAG activation of the first photoresist pattern 108a, the first photoresist film 108 (see FIG. 1A) is formed when the first photoresist film 108 (see FIG. 1A) is formed. A cross linker or TAG can be further added to the.

그리고 제1 포토레지스트 패턴(108a)이 후속 공정에서 코팅되는 보조막에 의해 용해되는 것을 방지하기 위해 제1 포토 레지스트막(108; 도 1a 참조)을 형성할 때 제1 포토 레지스트막(108; 도 1a 참조)은 보조막과 다른 특성의 물질을 이용하여 형성할 수 있다. 예를 들어 후속 공정에서 형성되는 보조막이 수용성인 경우, 제1 포토 레지스트막(108; 도 1a 참조)은 지용성으로 형성하여 후속 공정에서 코팅되는 보조막에 의해 제1 포토레지스트 패턴(108a)이 용해되는 현상을 더욱 개선할 수 있다.And forming the first photoresist film 108 (see FIG. 1A) to prevent the first photoresist pattern 108a from being dissolved by the auxiliary film coated in a subsequent process. 1a) may be formed using a material having a different property from that of the auxiliary film. For example, when the auxiliary film formed in the subsequent process is water-soluble, the first photoresist film 108 (see FIG. 1A) is formed fat-soluble so that the first photoresist pattern 108a is dissolved by the auxiliary film coated in the subsequent process. This phenomenon can be further improved.

도 1c를 참조하면, 제1 포토 레지스트 패턴(108a)을 포함하는 반사 방지막(106) 상에 보조막(110)을 형성한다. 보조막(110)은 제1 영역(A)에 형성된 제1 포토 레지스트 패턴(108a)들 사이의 공간을 완전히 채우면서 제1 포토 레지스트 패턴(108a)들을 충분히 덮을 수 있는 두께로 형성한다. 한편, 제2 영역(B)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 간격이 제1 영역(A)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 간격에 비해 넓다. 따라서 제2 영역(B)에 형성된 보조막(110)은 제2 영역(B)에 형성된 제1 포토레지스트 패턴(108a)들 사이의 공간을 채우지 못하여 제1 포토 레지스트 패턴(108a)의 단차를 따라 형성될 수 있다.Referring to FIG. 1C, the auxiliary layer 110 is formed on the anti-reflection film 106 including the first photoresist pattern 108a. The auxiliary layer 110 is formed to have a thickness sufficient to cover the first photoresist patterns 108a while completely filling the space between the first photoresist patterns 108a formed in the first region A. FIG. Meanwhile, an interval between the first photoresist patterns 108a formed in the second region B is wider than an interval between the first photoresist patterns 108a formed in the first region A. FIG. Therefore, the auxiliary layer 110 formed in the second region B does not fill the space between the first photoresist patterns 108a formed in the second region B and thus follows the step of the first photoresist pattern 108a. Can be formed.

보조막(110)은 반사 방지막으로써 역할을 수행할 수 있을 뿐 아니라 수소 이온(H+)과 같은 산이 공급되면 산과 반응하여 현상액에 용해될 수 있도록 변성되는 DBARC(Developer Soluble BARC)를 이용하여 형성할 수 있다. The auxiliary layer 110 may not only function as an anti-reflection film but also may be formed using a developer soluble BARC (DBARC) which is modified to react with an acid and be dissolved in a developer when an acid such as hydrogen ion (H + ) is supplied. Can be.

도 2는 DBARC막과 포토 레지스트막에 대해 동시에 현상 공정이 실시된 SEM(Scanning Electron Microscope) 사진이다.FIG. 2 is a SEM (Scanning Electron Microscope) photograph in which a developing process is simultaneously performed on a DBARC film and a photoresist film.

도 2를 참조하면, DBARC막(D) 상에 포토 레지스트막을 형성한 뒤, 포토 레지스트막에 대해 노광 및 현상 공정을 실시하여 포토 레지스트 패턴(P)을 형성하는 경우, DBARC막(D)에 대해 별도의 식각 공정을 실시하지 않더라도 포토 레지스트 패턴(P)에 대한 현상 공정시 DBARC막(D)도 함께 식각되어 패터닝된다. 이는, 노광 공정을 통해 포토 레지스트 패턴(P)에 발생된 수소 (H+ )이온과 같은 산(acid)이 DBARC막(D)과 포토레지스트 패턴(P)의 경계로 확산되어, 산(acid)이 확산된 영역의 DBARC막(D)이 현상 가능한 상태로 변성되어 포토 레지스트막에 대한 현상 공정시 함께 제거되기 때문이다.Referring to FIG. 2, in the case where the photoresist film is formed on the DBARC film D, the photoresist film is exposed and developed to form the photoresist pattern P, the DBARC film D is formed. Even if a separate etching process is not performed, the DBARC film D is also etched and patterned in the development process for the photoresist pattern P. FIG. This is because an acid such as hydrogen (H + ) ions generated in the photoresist pattern P through the exposure process is diffused to the boundary between the DBARC film D and the photoresist pattern P, thereby acid. This is because the DBARC film D in the diffused region is denatured to a developable state and removed together during the development process for the photoresist film.

또한 도 1c를 참조하면, 도 2에서 전술한 바와 같은 특성을 나타내는 DBARC막을 이용하여 형성된 보조막(110)은 지용성의 제1 포토레지스트 패턴(108a)과 다르게 수용성을 띄는 물질을 이용하여 형성하는 것이 바람직하다. 이와는 달리 제1 포토레지스트 패턴(108a)이 수용성인 경우, 보조막(110)은 지용성으로 형성될 수 있다. 이와 같이 제1 포토레지스트 패턴(108a)과 다른 특성을 띄는 물질을 이용하여 보조막(110)을 형성하면, 유동성이 있는 상태의 보조막(110)을 제1 포토레지스트 패턴(108a)의 상부에 형성하더라도 제1 포토레지스트 패턴(108a)이 용해되는 문제가 발생하지 않는다.In addition, referring to FIG. 1C, the auxiliary film 110 formed using the DBARC film exhibiting the characteristics described above with reference to FIG. 2 may be formed using a material that is water-soluble different from the fat-soluble first photoresist pattern 108a. desirable. In contrast, when the first photoresist pattern 108a is water-soluble, the auxiliary layer 110 may be fat-soluble. When the auxiliary layer 110 is formed using a material having a different characteristic from the first photoresist pattern 108a as described above, the auxiliary layer 110 in a fluid state is formed on the upper portion of the first photoresist pattern 108a. Even if formed, the problem that the first photoresist pattern 108a is dissolved does not occur.

보조막(110) 형성 후, 제1 포토레지스트 패턴(108a)의 표면 거칠기(Roughness)를 개선하기 위해 베이킹(baking) 공정을 더 실시할 수 있다. 제1 포토레지스트 패턴(108a)의 표면 거칠기를 개선하기 위해서는 제1 포토레지스트 패턴(108a) 및 보조막(110)의 유리 전이 온도(Tg : Glass Transition Temperature)이상으로 베이킹 공정을 실시해야 한다. 제1 포토레지스트 패턴(108a) 및 보조막(110)이 서로 다른 특성(즉, 수용성 및 지용성)을 가지므로 제1 포토레지스트 패턴(108a) 및 보조막(110)의 계면 에너지는 높다. 따라서, 유리 전이 온도 이상으로 베이킹 공정을 실시하면, 제1 포토레지스트 패턴(108a)과 보조막(110) 사이의 계면 에너지가 최소화되도록 제1 포토레지스트 패턴(108a)의 분자가 이동하므로 제1 포토레지스트 패턴(108a)의 표면 거칠기가 개선될 수 있다. After the auxiliary layer 110 is formed, a baking process may be further performed to improve surface roughness of the first photoresist pattern 108a. In order to improve the surface roughness of the first photoresist pattern 108a, a baking process may be performed at a glass transition temperature (Tg) or higher of the first photoresist pattern 108a and the auxiliary layer 110. Since the first photoresist pattern 108a and the auxiliary layer 110 have different characteristics (that is, water solubility and fat soluble), the interfacial energy of the first photoresist pattern 108a and the auxiliary layer 110 is high. Therefore, when the baking process is performed at or above the glass transition temperature, the molecules of the first photoresist pattern 108a are moved to minimize the interfacial energy between the first photoresist pattern 108a and the auxiliary layer 110. The surface roughness of the resist pattern 108a may be improved.

도 1d를 참조하면, 제1 포토 레지스트 패턴(108a)과 보조막(110)의 계면에 제1 보조 패턴(110a)을 형성한다. 제1 보조 패턴(110a)의 형성을 위해서는 제1 포 토레지스트 패턴(108a)에 포함된 수소 이온(H+ )과 같은 산(acid)을 제1 포토 레지스트 패턴(108a)과 접촉된 보조막(110)으로 확산시켜야 한다. 제1 포토레지스트 패턴(108a)에 포함된 산(acid)의 확산은 열처리 공정을 통해 발생할 수 있다. 이와 같이 보조막(110)에 수소 이온(H+ )과 같은 산(acid)이 확산되면, 산이 확산된 부분의 보조막(110)이 현상액에 용해될 수 있는 상태의 제1 보조 패턴(110a)으로 변성된다. 제1 보조 패턴(110a)은 제1 포토레지스트 패턴(108a)으로부터 확산된 산을 통해 형성되므로 제1 포토레지스트 패턴(108a)의 표면에 형성된다.Referring to FIG. 1D, a first auxiliary pattern 110a is formed at an interface between the first photoresist pattern 108a and the auxiliary layer 110. In order to form the first auxiliary pattern 110a, an auxiliary layer (eg, an acid such as hydrogen ions (H + ) included in the first photoresist pattern 108a) is in contact with the first photoresist pattern 108a. 110). Diffusion of an acid included in the first photoresist pattern 108a may occur through a heat treatment process. As such, when an acid such as hydrogen ion (H + ) is diffused into the auxiliary film 110, the first auxiliary pattern 110a in which the auxiliary film 110 in the acid diffused portion may be dissolved in the developer. To be denatured. Since the first auxiliary pattern 110a is formed through an acid diffused from the first photoresist pattern 108a, the first auxiliary pattern 110a is formed on the surface of the first photoresist pattern 108a.

제1 보조 패턴(110a)의 두께는 제1 포토 레지스트 패턴(108a)의 두께와 유사하게 형성하는 것이 바람직하다. 제1 보조 패턴(110a)의 두께는 열처리 공정의 온도가 높거나 공정 시간이 길수록 두껍게 형성되기 때문에, 열처리 공정의 온도와 공정 시간을 조절하여 제1 보조 패턴(110a)의 두께를 조절할 수 있다.The thickness of the first auxiliary pattern 110a is preferably formed to be similar to the thickness of the first photoresist pattern 108a. Since the thickness of the first auxiliary pattern 110a is increased as the temperature of the heat treatment process is high or the process time is long, the thickness of the first auxiliary pattern 110a may be adjusted by adjusting the temperature and the process time of the heat treatment process.

이후에는, 제1 포토 레지스트 패턴(108a) 사이에만 보조막(110)이 잔류하도록 보조막(110)의 상부에 제2 보조 패턴을 형성하는 공정을 실시하는데, 이를 도면을 참조하여 상세히 설명한다.Subsequently, a process of forming the second auxiliary pattern on the auxiliary layer 110 so that the auxiliary layer 110 remains only between the first photoresist pattern 108a will be described in detail with reference to the accompanying drawings.

도 1e를 참조하면, 보조막(110) 상에 제2 포토 레지스트막(112)을 형성한다. 이때, 제2 영역(B)에 형성된 제2 포토 레지스트막(112)의 표면은 하부에 형성된 보조막(110)의 단차를 따라 형성될 수 있다. 제2 포토레지스트막(112)은 광산 발생제(PAG, Photo acid generator)를 포함하여 광과 반응함으로써 수소 이온(H+ )과 같은 산(acid)을 발생시킬 수 있다.Referring to FIG. 1E, a second photoresist film 112 is formed on the auxiliary film 110. In this case, the surface of the second photoresist film 112 formed in the second region B may be formed along the step of the auxiliary film 110 formed on the lower portion. The second photoresist layer 112 may generate an acid such as hydrogen ion (H + ) by reacting with light including a photo acid generator (PAG).

도 1f를 참조하면, 제2 포토 레지스트막(112; 도 1e 참조)과 보조막(110 ; 도 1e 참조)의 계면에 제2 보조 패턴(110b)을 형성한다. 제2 보조 패턴(110b)을 형성하기 위해서는 수소 이온(H+ )과 같은 산(acid)을 제2 포토 레지스트막(112; 도 1e참조)과 접촉된 보조막(110 ; 도 1e 참조)으로 확산시켜야 한다. 제2 포토 레지스트막(112; 도 1e 참조)에 포함된 산의 확산은 레티클(reticle; 200)을 이용한 노광 공정을 통해 발생할 수 있다.Referring to FIG. 1F, a second auxiliary pattern 110b is formed at an interface between the second photoresist film 112 (see FIG. 1E) and the auxiliary film 110 (see FIG. 1E). To form the second auxiliary pattern 110b, an acid such as hydrogen ion (H + ) is diffused into the auxiliary film 110 (see FIG. 1E) in contact with the second photoresist film 112 (see FIG. 1E). You have to. Diffusion of the acid included in the second photoresist film 112 (see FIG. 1E) may occur through an exposure process using a reticle 200.

제2 보조 패턴(110b)의 형성 후, 일부 보조막이 제1 보조 패턴(112a)들 사이에만 잔여하여 서로 분리된 제3 보조 패턴(110c)으로 정의된다. 따라서 본 발명은 제1 영역(A)에서 노광 해상도 제한에 따라 제한된 간격으로 형성된 제1 포토레지스트 패턴(108a)들 사이에 제1 포토레지스트 패턴(108a)과 이격되게 형성된 제3 보조 패턴(110c)을 형성할 수 있다. 제3 보조 패턴(110c)은 제1 포토레지스트 패턴(108a)과 함께 후속 공정에서 식각 베리어로 이용된다.After the formation of the second auxiliary pattern 110b, some auxiliary layers are defined as the third auxiliary pattern 110c remaining only between the first auxiliary patterns 112a and separated from each other. Therefore, according to the present invention, the third auxiliary pattern 110c formed to be spaced apart from the first photoresist pattern 108a between the first photoresist patterns 108a formed at limited intervals in the first region A according to the exposure resolution limitation. Can be formed. The third auxiliary pattern 110c is used as an etching barrier in a subsequent process together with the first photoresist pattern 108a.

한편, 제3 보조 패턴(110c)은 제2 영역(B)에 비해 조밀한 패턴이 형성되어야 하는 제1 영역(A)에 형성되는 것이 바람직하다. 또한 제2 영역(B) 중 제1 영역(A)에 비해 넓은 간격으로 패턴이 형성되어야 하는 부분에서는 제3 보조 패턴(110c)이 형성되지 않는 것이 바람직하다. 그리고 제1 영역(A)에 형성된 제1 포토레지스트 패턴(108a)들에 비해 넓은 간격으로 형성된 제1 포토레지스트 패턴(108a)들 사이에도 단차진 형태의 제3 보조 패턴(110c)이 형성될 수 있다. 이와 같이 다양한 영역에 제3 보조 패턴(110c)이 형성되도록 하기 위해서는 제2 보조 패턴(110b)의 형성시 수소 이온(H+ )과 같은 산의 확산을 제어한다. On the other hand, it is preferable that the third auxiliary pattern 110c is formed in the first region A in which a pattern that is denser than the second region B is to be formed. In addition, it is preferable that the third auxiliary pattern 110c is not formed in a portion of the second region B where the pattern is to be formed at a wider interval than the first region A. FIG. A third auxiliary pattern 110c having a stepped shape may also be formed between the first photoresist patterns 108a formed at a wider distance than the first photoresist patterns 108a formed in the first region A. FIG. have. In order to form the third auxiliary pattern 110c in various regions as described above, diffusion of an acid such as hydrogen ions (H + ) is controlled when the second auxiliary pattern 110b is formed.

제2 보조 패턴(110b)의 형성시 산의 확산을 제어하기 위해 투광도가 영역별로 차이가 나는 레티클(200)을 이용한다. 이러한 레티클(200)은 하프톤 위상 반전 마스크(Halfton Phase Shift Mask)를 포함할 수 있다. 하프톤 위상 반전 마스크와 같은 레티클(200)은 광을 0%초과 100%미만으로 투과시키는 제1 투광부(M1), 광을 100% 투과시키는 제2 투광부(M3), 및 광을 차단시키는 차광부(M2)를 포함한다.In order to control the diffusion of the acid when forming the second auxiliary pattern 110b, a reticle 200 having a different light transmittance is used. The reticle 200 may include a halftone phase shift mask. The reticle 200, such as a halftone phase reversal mask, has a first light transmitting portion M1 that transmits light below 0% and less than 100%, a second light transmitting portion M3 transmitting 100% of light, and blocks the light. The light shielding part M2 is included.

상술한 제1 및 제2 투광부(M1, M3)와 투광부(M2)를 포함하는 레티클(200)을 이용하여 제2 포토레지스트막을 노광시키면, 제2 포토레지스트막은 차광부(M2)에 대응하는 비노광 영역(112a), 제1 투광부(M1)에 대응하는 제1 노광 영역(112b), 및 제2 투광부(M3)에 대응하는 제2 노광 영역(112c)으로 구분된다.When the second photoresist film is exposed using the reticle 200 including the first and second light transmitting parts M1 and M3 and the light transmitting part M2, the second photoresist film corresponds to the light blocking part M2. The non-exposed area 112a, the first exposure area 112b corresponding to the first light-emitting part M1, and the second exposure area 112c corresponding to the second light-emitting part M3 are divided.

제2 노광 영역(112c)에는 제1 노광 영역(112a)에 비해 많은 양의 광이 입사되므로 제2 노광 영역(112c) 내부에서 발생하는 H+ 이온의 양이 제1 노광 영역(112b)에 비해 많다. 이에 따라 제2 노광 영역(112c)과 접촉된 보조막(110; 도 1e 참조)으로 확산되는 H+ 이온의 양은 제1 노광 영역(112b)과 접촉된 보조막(110; 도 1e 참조)으로 확산되는 H+ 이온의 양에 비해 많다. 그 결과 제2 노광 영역(112c)의 하부에는 보조막(110; 도 1e 참조)이 잔여하지 않아 제3 보조 패턴(110c)이 형성되지 않더라도, 제1 노광 영역(112b)의 하부에는 제3 보조 패턴(110c)이 형성될 수 있다. 이러한 제1 노광 영역(112b)은 제3 보조 패턴(110c) 이 형성되어야 하며 보조막(110; 도 1e 참조)의 두께가 제1 포토레지스트 패턴(108a)보다 두껍게 형성된 영역에 형성되는 것이 바람직하다. 또한, 제2 노광 영역(112c)은 제3 보조 패턴(110c)이 형성되지 않아야 할 영역에 형성되는 것이 바람직하다.Since a greater amount of light is incident on the second exposure area 112c than the first exposure area 112a, the amount of H + ions generated inside the second exposure area 112c is lower than that of the first exposure area 112b. many. Accordingly, the amount of H + ions diffused into the auxiliary film 110 (see FIG. 1E) in contact with the second exposure area 112c is diffused into the auxiliary film 110 (see FIG. 1E) in contact with the first exposure area 112b. That is a lot compared to the amount of H + ions. As a result, even though the auxiliary layer 110 (see FIG. 1E) does not remain under the second exposure region 112c and thus the third auxiliary pattern 110c is not formed, the third auxiliary region is disposed under the first exposure region 112b. The pattern 110c may be formed. The first exposure area 112b should have a third auxiliary pattern 110c formed therein and be formed in an area where the thickness of the auxiliary film 110 (see FIG. 1E) is thicker than the first photoresist pattern 108a. . In addition, the second exposure area 112c is preferably formed in an area where the third auxiliary pattern 110c should not be formed.

또한, 차광부(M1)에 대응하는 비노광 영역(112a)에는 H+ 이온이 발생하지 않는다. 이에 따라 비노광 영역(112a)과 접촉된 보조막(110; 도 1e 참조)으로 H+ 이온이 확산되지 않으므로 비노광 영역(112a)의 하부에는 제2 보조 패턴(110b)이 형성되지 않는다. 그 결과 비노광 영역(112a)의 하부에는 보조막(110; 도 1e 참조)이 잔여하여 제3 보조 패턴(110c)이 형성된다. 이러한 비노광 영역(112a)은 제3 보조 패턴(110c)이 형성되어야 하며, 보조막(110; 도 1e 참조)의 두께가 제1 포토레지스트 패턴(108a)의 두께보다 낮게 형성된 영역에 형성되는 것이 바람직하다.In addition, H + ions are not generated in the non-exposed region 112a corresponding to the light shielding portion M1. Accordingly, since H + ions are not diffused into the auxiliary layer 110 (see FIG. 1E) in contact with the non-exposed region 112a, the second auxiliary pattern 110b is not formed under the non-exposed region 112a. As a result, the auxiliary layer 110 (see FIG. 1E) remains under the non-exposed area 112a to form the third auxiliary pattern 110c. The non-exposed area 112a should have a third auxiliary pattern 110c formed therein and be formed in an area where the thickness of the auxiliary film 110 (see FIG. 1E) is lower than the thickness of the first photoresist pattern 108a. desirable.

한편, 제1 노광 영역(112b) 하부에 형성된 제3 보조 패턴(110c)의 높이(h)를 조절하기 위해 제1 노광 영역(112b)에 대응하는 제1 투광부(M1)의 광 투과율을 제어할 수 있다. 즉, 광의 투과율이 높을수록 제3 보조 패턴(110c)의 높이(h)는 낮아지고 노광의 투과율이 낮을수록 제3 보조 패턴(110c)의 높이(h)는 높아진다. 본 발명에서 제3 보조 패턴(110c)이 서로 격리되어 형성될 수 있도록 제3 보조 패턴(110c)의 높이(h)를 제1 보조 패턴(110a)의 높이보다는 낮게 형성하는 것이 바람직하다. 이를 위하여 제1 투광부(M1)의 투과율이 6% 내지 8%가 되도록 제어하는 것이 바람직하다. Meanwhile, in order to adjust the height h of the third auxiliary pattern 110c formed under the first exposure area 112b, the light transmittance of the first light transmitting part M1 corresponding to the first exposure area 112b is controlled. can do. That is, the higher the light transmittance, the lower the height h of the third auxiliary pattern 110c and the lower the transmittance of the exposure, the higher the height h of the third auxiliary pattern 110c. In the present invention, it is preferable that the height h of the third auxiliary pattern 110c is lower than the height of the first auxiliary pattern 110a so that the third auxiliary patterns 110c are formed to be separated from each other. For this purpose, it is preferable to control the transmittance of the first light transmitting portion M1 to be 6% to 8%.

상술한 차광부(M2)는 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 대응될 수 있다. 이로써, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에는 비노광영역(112a)이 형성된다. 이와 같은 비노광영역(112a)은 후속 현상 공정에서 제거되지 않고 남아 제2 포토 레지스트 패턴(112a)으로 정의된다. 제2 포토레지스트 패턴(112a)은 후속하는 식각 공정에서 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 잔류함으로써, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B)의 경계부에 형성된 제3 보조 패턴(110c)이 과도하게 식각되어 제거되는 것을 방지한다.The light blocking part M2 may correspond to a boundary between the first area A and the second area B of the semiconductor substrate 100. As a result, the non-exposed region 112a is formed at the boundary between the first region A and the second region B of the semiconductor substrate 100. This non-exposed area 112a is not removed in a subsequent development process and is defined as the second photoresist pattern 112a. The second photoresist pattern 112a may remain in the boundary between the first region A and the second region B of the semiconductor substrate 100 in a subsequent etching process, thereby forming the first region A of the semiconductor substrate 100. ) And the third auxiliary pattern 110c formed at the boundary between the second region B is excessively etched to prevent the second auxiliary pattern 110c from being removed.

또한 제1 투광부(M1)는 제1 영역(A)에 대응될 수 있다. 이로써, 반도체 기판(100)의 제1 영역(A)에서 제1 포토 레지스트 패턴(108a) 사이에는 제3 보조 패턴(110c)이 형성된다.In addition, the first light transmitting part M1 may correspond to the first area A. FIG. As a result, a third auxiliary pattern 110c is formed between the first photoresist patterns 108a in the first region A of the semiconductor substrate 100.

그리고, 제2 노광부(M3)는 반도체 기판(100)의 제2 영역(B)과 대응되도록 형성될 수 있다. 즉, 반도체 기판(100)의 제2 영역(B)에는 노광량이 최대가 되도록 설정할 수 있다. 이로써, 반도체 기판(100)의 제2 영역(B)에 형성된 제2 노광 영역(112c)의 H+ 이온은 반도체 기판(100)의 제2 영역(B)에 형성된 보조막(110; 도 1e 참조)의 전체 부분으로 확산될 수 있도록 한다.The second exposure part M3 may be formed to correspond to the second area B of the semiconductor substrate 100. That is, the exposure amount may be set to the maximum in the second region B of the semiconductor substrate 100. As a result, the H + ions of the second exposure region 112c formed in the second region B of the semiconductor substrate 100 are formed in the auxiliary layer 110 formed in the second region B of the semiconductor substrate 100 (see FIG. 1E). So that it can spread to all parts of the

한편, 제1 투광부(M1)는 제2 영역(B) 중 제1 영역(A)과 인접한 일부 영역에 대응될 수 있다. 이로써, 제2 포토 레지스트 패턴(112a) 양측의 제3 보조 패턴(110c)의 높이를 동일하게 형성할 수 있다.The first light transmitting part M1 may correspond to a part of the second area B adjacent to the first area A. FIG. As a result, the heights of the third auxiliary patterns 110c on both sides of the second photoresist pattern 112a may be the same.

도 1g를 참조하면, 통상의 포토 레지스트막에 대한 현상 공정을 실시하여 H+ 이온이 포함된 제1 및 제2 노광 영역을 제거한다. 이때, 제1 및 제2 보조 패턴도 함께 제거된다. Referring to FIG. 1G, a development process is performed on a conventional photoresist film to remove first and second exposure regions including H + ions. At this time, the first and second auxiliary patterns are also removed.

이로써, 반도체 기판(100)의 제1 영역(A) 상에는 제3 보조 패턴(110c)과 제1 포토 레지스트 패턴(108a)을 포함하는 식각 마스크 패턴이 형성된다. 이때, 제1 포토 레지스트 패턴(108a)은 노광 및 현상 공정을 통해 구현할 수 있는 최소의 피치와 폭으로 형성되었기 때문에, 제1 포토 레지스트 패턴(108a) 사이에 형성된 제3 보조 패턴(110c)으로 인하여 반도체 기판(100)의 제1 영역(A) 상에는 노광 및 현상 공정으로 구현할 수 있는 최소의 피치보다 더욱 조밀한, 즉 절반의 피치를 갖는 식각 마스크 패턴을 형성할 수 있다.As a result, an etching mask pattern including the third auxiliary pattern 110c and the first photoresist pattern 108a is formed on the first region A of the semiconductor substrate 100. In this case, since the first photoresist pattern 108a is formed with the minimum pitch and width that can be realized through the exposure and development processes, the first photoresist pattern 108a is formed due to the third auxiliary pattern 110c formed between the first photoresist patterns 108a. On the first region A of the semiconductor substrate 100, an etch mask pattern having a density more than that of the minimum pitch that can be realized by the exposure and development processes, that is, half the pitch, may be formed.

또한, 반도체 기판(100)의 제2 영역(B) 상에는 제1 포토 레지스트 패턴(108a)만 잔류한다. 전술한 공정에서 반도체 기판(100)의 제2 영역(B)에 형성된 제1 포토 레지스트 패턴(108a)은 타겟 패턴과 유사한 피치 및 폭으로 형성되었기 때문에, 제1 포토 레지스트 패턴(108a)을 식각 마스크 패턴으로 사용할 수 있다.In addition, only the first photoresist pattern 108a remains on the second region B of the semiconductor substrate 100. In the above-described process, since the first photoresist pattern 108a formed in the second region B of the semiconductor substrate 100 has a pitch and width similar to that of the target pattern, the first photoresist pattern 108a is etched by the mask. Can be used as a pattern.

그리고, 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에는 제2 포토 레지스트 패턴(112a)이 잔류하여 하부에 형성된 제3 보조 패턴(110c)이 제거되지 않고 잔류할 수 있다. 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에도 패턴이 형성되어야 하기 때문에 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에도 식각 마스크 패턴이 형성되어야 한다. 하지만, 반도체 기판(100)의 제1 영 역(A)과 제2 영역(B)에 각각 형성된 패턴의 간격 차이로 인하여 제3 보조 패턴(110c)의 두께가 얇게 형성되기 때문에, 제3 보조 패턴(110c)으로만 식각 마스크 패턴을 형성하면 패턴이 불안정하여 현상 및 식각 공정을 통해 제거될 수 있다. 따라서, 본 발명의 실시예에서는 반도체 기판(100)의 제1 영역(A)과 제2 영역(B) 사이에 제3 보조 패턴(110c) 상에 제2 포토 레지스트 패턴(112a)을 형성하여 현상 및 식각 공정중에 더욱 안정된 식각 마스크 패턴을 형성할 수 있다.In addition, the second photoresist pattern 112a remains between the first region A and the second region B of the semiconductor substrate 100 so that the third auxiliary pattern 110c formed below is not removed. Can be. Since a pattern must be formed between the first region A and the second region B of the semiconductor substrate 100, the etching mask is also formed between the first region A and the second region B of the semiconductor substrate 100. A pattern should be formed. However, since the thickness of the third auxiliary pattern 110c is thin due to the difference in the distance between the patterns formed in the first region A and the second region B of the semiconductor substrate 100, the third auxiliary pattern If the etching mask pattern is formed only at 110c, the pattern may be unstable and may be removed through development and etching processes. Therefore, in the embodiment of the present invention, the second photoresist pattern 112a is formed on the third auxiliary pattern 110c between the first region A and the second region B of the semiconductor substrate 100 to develop. And it is possible to form a more stable etching mask pattern during the etching process.

도 1h을 참조하면, 제1 포토 레지스트 패턴(100a)과 제3 보조 패턴(110c) 및 제2 포토 레지스트 패턴(112a)을 이용하여 반사 방지막(106)과 하드 마스크막(104)에 대해 식각 공정을 실시한다. 이로써, 반사 방지막 패턴(106a)과 하드 마스크 패턴(104a)이 형성된다.Referring to FIG. 1H, an etching process is performed on the antireflection film 106 and the hard mask film 104 by using the first photoresist pattern 100a, the third auxiliary pattern 110c, and the second photoresist pattern 112a. Is carried out. As a result, the antireflection film pattern 106a and the hard mask pattern 104a are formed.

도 1i를 참조하면, 반사 방지막 패턴(106a)과 하드 마스크 패턴(104a)을 이용한 식각 공정으로 식각 대상막(102)을 패터닝하여 식각 대상막 패턴(102a)을 형성한다.Referring to FIG. 1I, an etch target layer 102 is patterned by an etching process using an anti-reflection layer pattern 106a and a hard mask pattern 104a to form an etch target layer pattern 102a.

도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1I are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

100 : 반도체 기판 102 : 식각 대상막100 semiconductor substrate 102 etching target film

104 : 하드 마스크막 104a : 하드 마스크 패턴104: hard mask film 104a: hard mask pattern

106 : 반사 방지막 106a : 반사 방지막 패턴106: antireflection film 106a: antireflection film pattern

108 : 제1 포토 레지스트막 108a : 제1 포토 레지스트 패턴108: first photoresist film 108a: first photoresist pattern

110 : 보조막 110a : 제1 보조 패턴110: auxiliary film 110a: first auxiliary pattern

110b : 제2 보조 패턴110b: second auxiliary pattern

112 : 제2 포토 레지스트막 112a : 제2 포토 레지스트 패턴112: second photoresist film 112a: second photoresist pattern

Claims (28)

반도체 기판 상부의 식각 대상막 상에 포토 레지스트 패턴이 형성되는 단계;Forming a photoresist pattern on the etching target layer on the semiconductor substrate; 상기 포토 레지스트 패턴을 포함한 상기 반도체 기판 상에 보조막이 형성되는 단계;Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계;Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계;Forming a photoresist film on the auxiliary film including the first auxiliary pattern; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer. 제1 영역 및 제1 영역보다 넓은 폭 또는 피치의 패턴이 형성되는 제2 영역을 포함하는 반도체 기판이 제공되는 단계;Providing a semiconductor substrate comprising a first region and a second region in which a pattern having a width or pitch wider than that of the first region is formed; 상기 반도체 기판상에 식각 대상막과 포토 레지스트 패턴이 순차로 형성되는 단계;Sequentially forming an etching target layer and a photoresist pattern on the semiconductor substrate; 상기 포토레지스트 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계;Forming an auxiliary layer on the semiconductor substrate including the photoresist pattern; 상기 보조막 중 상기 포토레지스트 패턴의 표면과 접하는 영역이 변성되어 상기 포토레지스트 패턴의 표면을 감싸는 제1 보조 패턴이 형성되는 단계;Changing a region of the auxiliary layer in contact with the surface of the photoresist pattern to form a first auxiliary pattern surrounding the surface of the photoresist pattern; 상기 제1 보조 패턴을 포함한 상기 보조막의 상부에 포토 레지스트막이 형성되는 단계;Forming a photoresist film on the auxiliary film including the first auxiliary pattern; 상기 보조막 중 상기 포토레지스트막과 접하는 영역이 변성되어 상기 제1 보조 패턴 상면에 접하는 제2 보조 패턴이 형성되며, 상기 보조막이 상기 포토레지스트 패턴 사이에만 잔류되는 단계; 및Changing a region of the auxiliary layer in contact with the photoresist layer to form a second auxiliary pattern in contact with an upper surface of the first auxiliary pattern, wherein the auxiliary layer remains only between the photoresist patterns; And 상기 포토레지스트막, 상기 제1 및 제2 보조 패턴을 제거하여 상기 포토레지스트 패턴 및 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.And removing the photoresist layer, the first and second auxiliary patterns to form an etch mask pattern including the photoresist pattern and the auxiliary layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 반도체 소자의 패턴 형성방법.The photoresist pattern is formed using a fat-soluble, and the auxiliary film is a pattern forming method of a semiconductor device formed by using a water-soluble. 제3항에 있어서,The method of claim 3, 상기 보조막이 형성되는 단계 이 후, After the step of forming the auxiliary film, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함하는 반도체 소자의 패턴 형성방법.And performing a baking process at a temperature higher than a glass transition temperature of the photoresist pattern and the auxiliary layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막과 동시에 제거되는 반도체 소자의 패턴 형성 방법.And the first and second auxiliary patterns are removed at the same time as the photoresist film. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 및 제2 보조 패턴은 상기 포토 레지스트막의 현상 공정시 제거되는 반도체 소자의 패턴 형성 방법.And the first and second auxiliary patterns are removed during the development process of the photoresist film. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 및 제2 보조 패턴은 상기 보조막에 H+ 이온이 확산되어 형성되는 반도체 소자의 패턴 형성 방법.The first and second auxiliary patterns may be formed by diffusing H + ions in the auxiliary layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 보조 패턴은 열처리 공정으로 형성하는 반도체 소자의 패턴 형성 방법.The first auxiliary pattern is a pattern forming method of a semiconductor device formed by a heat treatment process. 제1항에 있어서,The method of claim 1, 상기 포토 레지스트 패턴 사이의 거리는 상기 포토 레지스트 패턴 폭의 3배로 형성하는 반도체 소자의 패턴 형성 방법.And a distance between the photoresist patterns is three times the width of the photoresist pattern. 제2항에 있어서,3. The method of claim 2, 상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 사이의 거리는 상기 제1 영역에 형성되는 상기 포토 레지스트 패턴 폭의 3배로 형성하는 반도체 소자의 패턴 형성 방법.And a distance between the photoresist patterns formed in the first region is three times the width of the photoresist pattern formed in the first region. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1 보조 패턴의 두께는 상기 포토레지스트 패턴의 폭과 동일한 반도체 소자의 패턴 형성 방법.And a thickness of the first auxiliary pattern is equal to a width of the photoresist pattern. 제2항에 있어서,3. The method of claim 2, 상기 제2 보조 패턴은 상기 포토레지스트막을 노광하여 형성하는 반도체 소자의 패턴 형성 방법.And the second auxiliary pattern is formed by exposing the photoresist film. 제12항에 있어서,The method of claim 12, 상기 제2 보조 패턴을 형성하기 위한 상기 포토레지스트막의 노광 공정시, 상기 제1 영역과 상기 제2 영역에 조사되는 노광량을 각각 다르게 설정하는 반도체 소자의 패턴 형성 방법.The pattern formation method of the semiconductor element which sets the exposure amount irradiated to the said 1st area | region and the said 2nd area | region differently at the time of the exposure process of the said photoresist film for forming said 2nd auxiliary pattern. 제13항에 있어서,The method of claim 13, 상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량은 상기 제2 영역 조사되는 노광량보다 작은 반도체 소자의 패턴 형성 방법.And a light exposure amount irradiated to the first region during the exposure process to the photoresist film is smaller than a light exposure amount to the second region. 제13항에 있어서,The method of claim 13, 상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역에 조사되는 노광량 이 클수록 상기 제1 영역에 잔류되는 상기 보조막의 높이는 낮아지는 반도체 소자의 패턴 형성 방법.And the height of the auxiliary film remaining in the first region decreases as the exposure amount irradiated to the first region increases during the exposure process to the photoresist film. 제13항에 있어서,The method of claim 13, 상기 제2 보조 패턴은 상기 제2 영역 중 상기 제1 영역과의 경계 부분을 제외한 전체에 형성되는 반도체 소자의 패턴 형성 방법.And the second auxiliary pattern is formed on the entirety of the second region except for a boundary portion with the first region. 제13항에 있어서,The method of claim 13, 상기 포토 레지스트막에 대한 노광 공정시 상기 제1 영역과 상기 제2 영역 사이의 상기 포토 레지스트막은 노광되지 않는 반도체 소자의 패턴 형성 방법.And the photoresist film between the first region and the second region is not exposed during the exposure process to the photoresist film. 반도체 기판상에 포토 레지스트 패턴이 형성되는 단계;Forming a photoresist pattern on the semiconductor substrate; 상기 포토 레지스트 패턴 상에 보조막이 형성되는 단계;Forming an auxiliary layer on the photoresist pattern; 상기 반도체 기판에 대해 열처리 공정을 실시하여 상기 보조막 중 상기 포토 레지스트 패턴의 표면과 접하여 상기 포토레지스트 패턴을 감싸는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키는 단계;Performing a heat treatment process on the semiconductor substrate to modify a region of the auxiliary layer in contact with a surface of the photoresist pattern to surround the photoresist pattern so as to be removable during a development process with respect to the photoresist; 상기 보조막 상에 포토 레지스트막이 형성되는 단계;Forming a photoresist film on the auxiliary film; 상기 포토 레지스트 막에 대해 노광 공정을 실시하여 상기 보조막 중 상기 포토 레지스트막과 접하는 영역을 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성시키되, 상기 포토 레지스트 패턴 사이에는 변성되지 않은 상기 보조막이 잔여되는 단계; 및An exposure process is performed on the photoresist film to modify a region of the auxiliary film in contact with the photoresist film so that the photoresist film may be removed during a development process for the photoresist, and the unmodified auxiliary film remains between the photoresist patterns. step; And 노광된 상기 포토 레지스트막에 대해 현상 공정을 실시하여 제거하되, 변성된 상기 보조막이 함께 제거되어 상기 포토 레지스트 패턴과 상기 변성되지 않은 보조막이 잔류하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.Performing a development process on the exposed photoresist film, wherein the modified auxiliary film is removed together so that the photoresist pattern and the unmodified auxiliary film remain. 제18항에 있어서,The method of claim 18, 상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 산(acid)이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성되는 반도체 소자의 패턴 형성 방법.And the auxiliary layer is modified to be removable so that an acid is diffused from the photoresist pattern or the photoresist film so as to be removed during a development process for the photoresist. 제18항에 있어서,The method of claim 18, 상기 보조막은 상기 포토 레지스트 패턴 또는 상기 포토 레지스트막으로부터 H+ 이온이 확산되어 포토 레지스트에 대한 현상 공정시 제거 가능하도록 변성되는 반도체 소자의 패턴 형성 방법.The auxiliary film is a pattern forming method of a semiconductor device that is modified to be removed during the development process for the photoresist by diffusion of H + ions from the photoresist pattern or the photoresist film. 제18항에 있어서,The method of claim 18, 상기 포토레지스트 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 반도체 소자의 패턴 형성방법.The photoresist pattern is formed using a fat-soluble, and the auxiliary film is a pattern forming method of a semiconductor device formed by using a water-soluble. 제21항에 있어서,The method of claim 21, 상기 보조막이 형성되는 단계 이 후, After the step of forming the auxiliary film, 상기 포토레지스트 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함하는 반도체 소자의 패턴 형성방법.And performing a baking process at a temperature higher than a glass transition temperature of the photoresist pattern and the auxiliary layer. 반도체 기판 상부의 식각 대상막 상에 식각 보조 패턴이 형성되는 단계;Forming an etching assistant pattern on the etching target layer on the semiconductor substrate; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계;Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계;Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.And removing the first and second auxiliary patterns to form an etch mask pattern including the etch auxiliary pattern and the remaining auxiliary layer. 제1 영역 및 제2 영역을 포함하는 반도체 기판상에 식각 대상막 및 식각 보조 패턴을 순차로 형성하되, 상기 식각 보조 패턴은 상기 제1 영역보다 상기 제2 영역에 더욱 넓은 폭 또는 피치로 형성되는 단계;An etching target layer and an etching assistant pattern are sequentially formed on the semiconductor substrate including the first region and the second region, and the etching assistant pattern is formed in a wider width or pitch in the second region than in the first region. step; 상기 식각 보조 패턴을 포함한 상기 반도체 기판상에 보조막이 형성되는 단계;Forming an auxiliary layer on the semiconductor substrate including the etching assistant pattern; 상기 보조막 중 상기 식각 보조 패턴 표면과 접하는 영역이 변성되어 상기 식각 보조 패턴을 감싸는 제1 보조 패턴이 형성되는 단계;Forming a first auxiliary pattern surrounding the etch auxiliary pattern by changing a region of the auxiliary layer in contact with the surface of the etch auxiliary pattern; 상기 식각 보조 패턴 사이에만 상기 보조막이 잔류되도록 상기 보조막 중 상기 제1 보조 패턴의 상면과 접하는 영역을 변성시켜 제2 보조 패턴을 형성하는 단계; 및Forming a second auxiliary pattern by modifying a region of the auxiliary layer in contact with an upper surface of the first auxiliary pattern such that the auxiliary layer remains only between the etching auxiliary patterns; And 상기 제1 및 제2 보조 패턴을 제거하여 상기 식각 보조 패턴 및 잔류하는 상기 보조막을 포함하는 식각 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.And removing the first and second auxiliary patterns to form an etch mask pattern including the etch auxiliary pattern and the remaining auxiliary layer. 제23항 또는 제24항에 있어서,The method of claim 23 or 24, 상기 제2 보조 패턴을 형성하는 단계는,Forming the second auxiliary pattern, 상기 보조막 상에 상기 식각 보조 패턴과 동일한 물질막을 형성하는 단계; 및Forming the same material layer on the auxiliary layer as the etching assistant pattern; And 상기 식각 보조 패턴과 동일한 물질막에 접촉된 상기 보조막을 제2 보조 패턴으로 형성하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And forming the auxiliary layer in contact with the same material layer as the etch auxiliary pattern as a second auxiliary pattern. 제25항에 있어서, The method of claim 25, 상기 제1 및 제2 보조 패턴은 상기 식각 보조 패턴 또는 상기 식각 보조 패턴과 동일한 물질막으로부터 H+ 이온이 상기 보조막으로 확산되어 형성되는 반도체 소자의 패턴 형성 방법.The first and second auxiliary patterns may be formed by diffusing H + ions into the auxiliary layer from the same material as the etching auxiliary pattern or the etching auxiliary pattern. 제23항 또는 제24항에 있어서,The method of claim 23 or 24, 상기 식각 보조 패턴은 지용성인 것을 이용하여 형성하며, 상기 보조막은 수용성인 것을 이용하여 형성하는 반도체 소자의 패턴 형성방법.The etching auxiliary pattern is formed using a fat-soluble, and the auxiliary film is a pattern forming method of a semiconductor device formed by using a water-soluble. 제27항에 있어서,The method of claim 27, 상기 보조막이 형성되는 단계 이 후, After the step of forming the auxiliary film, 상기 식각 보조 패턴과 상기 보조막의 유리 전이 온도보다 높은 온도로 베이킹 공정을 실시하는 단계를 더 포함하는 반도체 소자의 패턴 형성방법.And performing a baking process at a temperature higher than a glass transition temperature of the etching assistant pattern and the auxiliary layer.
KR1020090024933A 2008-07-28 2009-03-24 Method of forming a pattern of a semi conductor KR101094488B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/495,184 US8318408B2 (en) 2008-07-28 2009-06-30 Method of forming patterns of semiconductor device
JP2009162390A JP2010034551A (en) 2008-07-28 2009-07-09 Method of forming pattern of semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080073478 2008-07-28
KR1020080073478 2008-07-28

Publications (2)

Publication Number Publication Date
KR20100012794A KR20100012794A (en) 2010-02-08
KR101094488B1 true KR101094488B1 (en) 2011-12-19

Family

ID=42086973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090024933A KR101094488B1 (en) 2008-07-28 2009-03-24 Method of forming a pattern of a semi conductor

Country Status (1)

Country Link
KR (1) KR101094488B1 (en)

Also Published As

Publication number Publication date
KR20100012794A (en) 2010-02-08

Similar Documents

Publication Publication Date Title
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
KR100913005B1 (en) Method for forming a mask pattern
JP2008306144A (en) Pattern forming method
JP2009164546A (en) Method of forming semiconductor element pattern
JP2004134574A (en) Manufacturing method of semiconductor device
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
KR20100134418A (en) Method for forming contact hole using spacer patterning technology
KR20090070674A (en) Method of forming metal wiring in flash memory device
TW200416791A (en) Method of manufacturing semiconductor device
US8153522B2 (en) Patterning mask and method of formation of mask using step double patterning
KR101094488B1 (en) Method of forming a pattern of a semi conductor
JP2010034551A (en) Method of forming pattern of semiconductor element
KR101001483B1 (en) Method of forming a pattern of a semi conductor
KR20110077484A (en) Method of forming fine pattern for semicondutor device
KR20100081514A (en) Method for manufacturing semiconductor device
KR101080908B1 (en) Method of forming micro patterns in semiconductor device
KR100972674B1 (en) Method of forming patterns in semiconductor device
KR100976664B1 (en) Method of forming a pattern of a semi conductor
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
JP2008135649A (en) Method for manufacturing semiconductor device
TWI833601B (en) Method of processing a substrate
TW201824345A (en) Method of semiconductor device fabrication
JP4997371B2 (en) Mask pattern forming method
KR20040057579A (en) Method of forming a dual damascene pattern in a semiconductor device
KR20110108712A (en) Method for fabricating contact hole in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9