KR101001483B1 - Method of forming a pattern of a semi conductor - Google Patents

Method of forming a pattern of a semi conductor Download PDF

Info

Publication number
KR101001483B1
KR101001483B1 KR1020090005073A KR20090005073A KR101001483B1 KR 101001483 B1 KR101001483 B1 KR 101001483B1 KR 1020090005073 A KR1020090005073 A KR 1020090005073A KR 20090005073 A KR20090005073 A KR 20090005073A KR 101001483 B1 KR101001483 B1 KR 101001483B1
Authority
KR
South Korea
Prior art keywords
pattern
etching
photoresist
forming
layer
Prior art date
Application number
KR1020090005073A
Other languages
Korean (ko)
Other versions
KR20100085661A (en
Inventor
정우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005073A priority Critical patent/KR101001483B1/en
Publication of KR20100085661A publication Critical patent/KR20100085661A/en
Application granted granted Critical
Publication of KR101001483B1 publication Critical patent/KR101001483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 기판상에 식각 대상막, 포토 레지스트 패턴 및 상기 포토 레지스트 패턴 상에 제1 식각 보조 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴 및 상기 제1 식각 보조 패턴을 포함하는 상기 반도체 기판상에 제2 식각 보조막을 형성하는 단계와, 상기 포토 레지스트 패턴의 수소 이온(H+)이 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조막으로 확산되어 상기 포토 레지스트 패턴의 측벽에 제2 식각 보조 패턴이 형성되는 단계와, 수소 이온(H+)이 확산되지 않은 상기 제2 식각 보조막을 제거하는 단계와, 상기 제1 식각 보조 패턴을 제거하는 단계와, 상기 포토 레지스트 패턴을 제거하는 단계 및 상기 제2 식각 보조 패턴을 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 포함하기 때문에, 미세한 패턴을 형성할 수 있다.The present invention relates to a method of forming a pattern of a semiconductor device, the method comprising: forming an etching target layer, a photoresist pattern, and a first etching auxiliary pattern on the photoresist pattern on a semiconductor substrate, the photoresist pattern, and the first resist pattern Forming a second etching auxiliary layer on the semiconductor substrate including an etching auxiliary pattern, and hydrogen ions (H + ) of the photoresist pattern are diffused into the second etching auxiliary layer adjacent to the photoresist pattern to form the second etching auxiliary layer Forming a second etching auxiliary pattern on the sidewall of the resist pattern, removing the second etching auxiliary layer in which hydrogen ions (H + ) are not diffused, removing the first etching auxiliary pattern, and Removing the photoresist pattern and etching the etch target layer using the second etch assist pattern as a mask. , It is possible to form a fine pattern because.

RELACS, DBARC, 수소 이온, 포토 레지스트, 식각 선택비 RELACS, DBARC, hydrogen ion, photoresist, etching selectivity

Description

반도체 소자의 패턴 형성 방법{Method of forming a pattern of a semi conductor}Method of forming a pattern of a semi conductor

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 미세한 패턴을 형성하기 위한 반도체 소자의 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly to a method of forming a pattern of a semiconductor device for forming a fine pattern.

반도체 기판에는 게이트나 소자 분리막과 같은 다수의 요소들이 형성되며, 이러한 게이트 들을 전기적으로 연결시키기 위하여 금속 배선들이 형성된다. 금속 배선과 반도체 기판의 접합 영역(예를 들어, 트랜지스터의 소오스 또는 드레인)은 콘택 플러그에 의해 전기적으로 연결된다. A plurality of elements such as gates or device isolation layers are formed on the semiconductor substrate, and metal wirings are formed to electrically connect the gates. The junction region (eg, source or drain of the transistor) of the metal wiring and the semiconductor substrate is electrically connected by the contact plug.

이러한 게이트나 금속 배선 등은 대부분 패턴 형성 공정을 통해 형성된다. 즉, 반도체 기판상에 패터닝을 형성하고자 하는 식각 대상막, 예를 들면 게이트 적층막이나 도전막 또는 절연막을 형성하고 식각 대상막 상에 식각 마스크 패턴을 형성한 뒤 식각 마스크 패턴을 이용한 식각 공정으로 식각 대상막을 패터닝한다. 이러한 패턴 형성 공정을 통해 미세 패턴을 형성하는 것은 초소형 및 고성능의 반도체 소자를 형성하는데 반드시 필요한 공정으로써 매우 중요하다. 하지만, 패턴 형성 공정시 사용되는 장비의 한계로 인하여 형성할 수 있는 패턴의 크기는 한정되어 있으며 이러한 장비의 한계를 극복하는데 많은 어려움이 있다. Most of these gates and metal wirings are formed through a pattern forming process. That is, an etching target layer, for example, a gate stacking layer, a conductive layer, or an insulating layer, on which the patterning is to be formed is formed on the semiconductor substrate, and an etching mask pattern is formed on the etching target layer, followed by etching using an etching mask pattern. Pattern the subject film. Forming a fine pattern through such a pattern forming process is very important as an essential step for forming a microminiature and high performance semiconductor device. However, due to the limitations of the equipment used in the pattern forming process, the size of the pattern that can be formed is limited and there are many difficulties in overcoming the limitation of such equipment.

본 발명은 식각 패턴으로써 형성되는 포토 레지스트 패턴 상에 제1 식각 보조 패턴을 형성하고, 포토 레지스트 패턴과 제1 식각 보조 패턴 상에 제2 식각 보조막을 형성한 뒤, 포토 레지스트 패턴의 수소 이온(H+)이 제1 식각 보조 패턴과 제2 식각 보조막으로 확산시킴으로써, 제1 식각 보조 패턴의 식각 선택비를 변경시키고, 포토 레지스트 패턴의 측벽에 제2 식각 보조막과 식각 선택비가 다른 제2 식각 보조 패턴을 형성할 수 있다. According to an embodiment of the present invention, a first etching auxiliary pattern is formed on a photoresist pattern formed as an etching pattern, and a second etching auxiliary layer is formed on the photoresist pattern and the first etching auxiliary pattern. + ) Diffuses into the first etching auxiliary pattern and the second etching auxiliary layer, thereby changing the etching selectivity of the first etching auxiliary pattern, and the second etching having a different etching selectivity from the second etching auxiliary layer on the sidewall of the photoresist pattern. An auxiliary pattern can be formed.

본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법은, 반도체 기판상에 식각 대상막, 포토 레지스트 패턴 및 상기 포토 레지스트 패턴 상에 제1 식각 보조 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴 및 상기 제1 식각 보조 패턴을 포함하는 상기 반도체 기판상에 제2 식각 보조막을 형성하는 단계와, 상기 포토 레지스트 패턴의 수소 이온(H+)이 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조막으로 확산되어 상기 포토 레지스트 패턴의 측벽에 제2 식각 보조 패턴이 형성되는 단계와, 수소 이온(H+)이 확산되지 않은 상기 제2 식각 보조막을 제거하는 단계와, 상기 제1 식각 보조 패턴을 제거하는 단계와, 상기 포토 레지스트 패턴을 제거하는 단계 및 상기 제2 식각 보조 패턴을 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 포함한다.In the method of forming a pattern of a semiconductor device according to the first embodiment of the present invention, forming an etching target layer, a photoresist pattern and a first etching auxiliary pattern on the photoresist pattern on a semiconductor substrate, the photoresist pattern And forming a second etching auxiliary layer on the semiconductor substrate including the first etching auxiliary pattern, wherein hydrogen ions (H + ) of the photoresist pattern are adjacent to the photoresist pattern. Forming a second etch auxiliary pattern on sidewalls of the photoresist pattern, removing the second etch auxiliary layer in which hydrogen ions (H + ) are not diffused, and removing the first etch auxiliary pattern. Removing the photoresist pattern and etching the etching target layer by using the second etching assistant pattern as a mask; It includes.

상기 제2 식각 보조막은 수소 이온(H+)이 확산된 영역이 크로스 링킹(cross-linking)되어 경화될 수 있는 물질막으로 형성될 수 있다. 상기 제2 식각 보조막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막으로 형성될 수 있다. 상기 RELACS막은 Si를 함유할 수 있다. 상기 제2 식각 보조 패턴의 높이는 상기 제1 식각 보조 패턴의 두께만큼 상기 포토 레지스트 패턴의 높이보다 낮게 형성될 수 있다. 상기 포토 레지스트 패턴의 수소 이온(H+)은 베이킹 공정을 통해 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조막으로 확산될 수 있다. 상기 베이킹 공정의 온도가 높을수록 상기 제2 식각 보조막의 두께가 두껍게 형성될 수 있다. 상기 베이킹 공정은 100℃∼200℃의 온도에서 실시할 수 있다. 상기 베이킹 공정의 시간이 길수록 상기 제2 식각 보조막의 두께가 두껍게 형성될 수 있다. 상기 포토 레지스트 패턴 및 제1 식각 보조 패턴을 형성하는 단계는, 상기 식각 대상막 상에 포토 레지스트막 및 노광을 투과할 수 있는 제1 식각 보조막을 형성하는 단계 및 상기 포토 레지스트막에 대해 노광 및 현상 공정을 실시하여 포토 레지스트 패턴 및 제1 식각 보조 패턴을 형성하는 단계를 더욱 포함할 수 있다. 상기 제1 식각 보조막은 수소 이온(H+)이 확산된 영역이 디크로스 링킹(de-cross linking)되는 물질막으로 형성될 수 있다. 상기 제1 식각 보조막은 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)으로 형성될 수 있다. 상기 포토 레지스트 패턴의 수소 이온(H+)이 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조 막으로 확산될 때 상기 제1 식각 보조 패턴으로 함께 확산될 수 있다. 상기 포토 레지스트 패턴의 폭과 상기 제2 식각 보조 패턴의 폭은 동일하게 형성할 수 있다. 상기 포토 레지스트 패턴 사이의 거리는 상기 포토 레지스트 패턴의 폭의 3배로 형성할 수 있다. 상기 식각 대상막과 상기 포토 레지스트 패턴 사이에는 하드 마스크막과 반사 방지막을 형성하는 단계를 더욱 포함할 수 있다. 상기 하드 마스크막은 SOC(Spin On Carbon)막, 아몰퍼스 카본(amorphous carbon)막, SiON막 중 어느 하나를 포함할 수 있다.The second etching auxiliary layer may be formed of a material layer which may be hardened by cross-linking a region where hydrogen ions (H + ) are diffused. The second etching auxiliary layer may be formed of a resolution enhancement lithography assisted by chemical shrink (RELACS) layer. The RELACS film may contain Si. The height of the second etching assistant pattern may be lower than the height of the photoresist pattern by the thickness of the first etching assistant pattern. Hydrogen ions (H + ) of the photoresist pattern may be diffused into the second etching auxiliary layer adjacent to the photoresist pattern through a baking process. The higher the temperature of the baking process, the thicker the second etching auxiliary layer may be. The baking step can be carried out at a temperature of 100 ℃ to 200 ℃. The longer the baking process, the thicker the second etching auxiliary layer may be. The forming of the photoresist pattern and the first etching assistant pattern may include forming a photoresist layer and a first etching auxiliary layer through which the photoresist layer may pass through exposure, and exposing and developing the photoresist layer. The process may further include forming a photoresist pattern and a first etching auxiliary pattern. The first etching auxiliary layer may be formed of a material layer in which a region in which hydrogen ions (H + ) are diffused is de-crosslinked. The first etching auxiliary layer may be formed of a developer soluble BARC (DBARC). When the hydrogen ions (H + ) of the photoresist pattern are diffused into the second etching auxiliary layer adjacent to the photoresist pattern, the hydrogen ions (H + ) may be diffused together into the first etching assistant pattern. The width of the photoresist pattern and the width of the second etching assistant pattern may be the same. The distance between the photoresist patterns may be formed to be three times the width of the photoresist pattern. The method may further include forming a hard mask layer and an anti-reflection layer between the etching target layer and the photoresist pattern. The hard mask layer may include any one of a spin on carbon (SOC) film, an amorphous carbon film, and a SiON film.

본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법은, 반도체 기판상에 식각 패턴 및 상기 식각 패턴 상에 제1 식각 보조 패턴을 형성하는 단계와, 상기 식각 패턴 및 상기 제1 식각 보조 패턴을 포함하는 상기 반도체 기판상에 제2 식각 보조막을 형성하는 단계와, 상기 식각 패턴의 수소 이온(H+)이 상기 식각 패턴과 인접한 상기 제2 식각 보조막으로 확산되어 상기 식각 패턴의 측벽에 상기 제2 식각 보조막과 식각 선택비가 다른 제2 식각 보조 패턴이 형성되고, 수소 이온(H+)이 상기 제1 식각 보조 패턴으로 확산되어 상기 제1 식각 보조 패턴의 식각 선택비가 변경되는 단계와, 수소 이온(H+)이 확산되지 않은 상기 제2 식각 보조막을 제거하는 단계와, 상기 제1 식각 보조 패턴을 제거하는 단계 및 상기 식각 패턴을 제거하는 단계를 포함한다.In the method of forming a pattern of a semiconductor device according to the second embodiment of the present invention, forming an etching pattern and a first etching auxiliary pattern on the etching pattern on a semiconductor substrate, the etching pattern and the first etching auxiliary pattern Forming a second etching auxiliary layer on the semiconductor substrate, wherein hydrogen ions (H + ) of the etching pattern are diffused into the second etching auxiliary layer adjacent to the etching pattern to form a sidewall of the etching pattern; Forming a second etching assistant pattern having a different etching selectivity from the second etching auxiliary layer, and diffusing hydrogen ions (H + ) into the first etching auxiliary pattern to change the etching selectivity of the first etching auxiliary pattern; Removing the second etching auxiliary layer to which the hydrogen ions (H + ) are not diffused, removing the first etching auxiliary pattern, and removing the etching pattern.

본 발명은 별도의 식각 공정을 실시하지 않더라도 베이킹 공정을 통해 포토 레지스트 패턴의 양측에 식각 보조 패턴을 포토 레지스트 패턴보다 높게 형성할 수 있다. 또한, 식각 보조 패턴과 포토 레지스트 패턴은 높이가 다르게 형성되는데 식각 보조 패턴과 포토 레지스트 패턴의 높이 차로 인한 단차는 포토 레지스트 패턴의 임계치수(CD)를 측정을 용이하게 할 수 있다. 이와 같이 형성된 식각 보조 패턴은 포토 레지스트 패턴의 피치의 절반으로 형성되기 때문에, 식각 보조 패턴을 마스크로 이용하여 식각 대상막에 대해 식각 공정을 실시하면 포토 레지스트 패턴보다 작은 피치로 목표 패턴을 형성할 수 있다. According to the present invention, the etching assistant pattern may be formed higher than the photoresist pattern on both sides of the photoresist pattern through the baking process without performing an additional etching process. In addition, the etching assist pattern and the photoresist pattern may be formed to have different heights, and the step difference due to the height difference between the etching assist pattern and the photoresist pattern may facilitate the measurement of the critical dimension (CD) of the photoresist pattern. Since the etch assist pattern formed as described above is formed at half the pitch of the photoresist pattern, an etching process may be performed on the etching target layer using the etch assist pattern as a mask to form a target pattern with a pitch smaller than that of the photoresist pattern. have.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확 성을 위하여 과장될 수 있다.However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application. In addition, when an arbitrary film is described as being formed on another film or on a semiconductor substrate, the arbitrary film may be formed in direct contact with the other film or the semiconductor substrate, or may be formed with a third film interposed therebetween. . In addition, the thickness or size of each layer illustrated in the drawings may be exaggerated for convenience and clarity of description.

도 1a 내지 도 1g는 본 발명의 일실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1G are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(102) 상에 식각 대상막(104)을 형성한다. 식각 대상막(104)은 패턴을 형성하고자 하는 막으로서, 콘택홀을 형성하기 위한 절연막이나 게이트를 형성하기 위한 게이트 적층막 등을 포함할 수 있다. Referring to FIG. 1A, an etching target layer 104 is formed on a semiconductor substrate 102. The etching target layer 104 may be a pattern for forming a pattern, and may include an insulating layer for forming a contact hole, a gate stacked layer for forming a gate, or the like.

식각 대상막(104) 상에 하드 마스크막(106)을 형성한다. 하드 마스크막(106)은 SOC(Spin On Carbon)막, 아몰퍼스 카본(amorphous carbon)막, SiON막 중 어느 하나를 포함할 수 있다. 하드 마스크막(106) 상에는 반사 방지막(108), 포토 레지스트막(110) 및 제1 식각 보조막(112)을 형성한다. 반사 방지막(108)과 제1 식각 보조막(112)은 포토 레지스트막(110)에 대한 노광 공정시 포토 레지스트막(110)의 하부와 상부에서 반사되는 노광을 감소시켜 노광 공정의 해상도를 높이는 역할을 한다. 제1 식각 보조막(112)은 포토 레지스트막(110)과 함께 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)을 포함할 수 있다. 현상 가능한 반사 방지막은 포토 레지스트막과 유사한 특성이 있어 수소 이온(H+)과 같은 산(acid)이 확산된 영역은 디크로스 링킹(de-cross linking)될 수 있다. 따라서, 현상 가능한 반사 방지막 중 디크로스 링킹된 부분은 포토 레지스트막에 대한 현상 공정시 사용되는 현상액에 의해 제거될 수 있다. 또한, 제1 식각 보조막(112)은 빛이 투과할 수 있는 물질막으로 형성함으로써 하부에 형성된 포토 레지스트막(110)에 대한 노광 공정시 포토 레지스트막(110)에 광원이 도달할 수 있도록 한다.The hard mask layer 106 is formed on the etching target layer 104. The hard mask layer 106 may include any one of a spin on carbon (SOC) film, an amorphous carbon film, and a SiON film. The anti-reflection film 108, the photoresist film 110, and the first etching auxiliary film 112 are formed on the hard mask film 106. The anti-reflection film 108 and the first etching auxiliary layer 112 reduce the exposure reflected from the lower and upper portions of the photoresist layer 110 during the exposure process to the photoresist layer 110 to increase the resolution of the exposure process. Do it. The first etching auxiliary layer 112 may include a developer soluble BARC (DBARC) that can be developed together with the photoresist layer 110. The developable antireflective film has properties similar to those of a photoresist film, so that acid diffusion regions such as hydrogen ions (H + ) can be de-crosslinked. Therefore, the decrossed linking portion of the developable antireflection film can be removed by the developer used in the developing process for the photoresist film. In addition, the first etching auxiliary layer 112 may be formed of a material layer through which light can pass, thereby allowing the light source to reach the photoresist layer 110 during the exposure process to the photoresist layer 110 formed below. .

한편, 하드 마스크막(106), 반사 방지막(108), 포토 레지스트막(110) 및 제1 식각 보조막(112)은 모두 유동성이 있는 막으로 형성함으로써, 하드 마스크막(106), 반사 방지막(108), 포토 레지스트막(110) 및 제1 식각 보조막(112)을 동일한 공정 장치 내에서 연속적으로 형성하는 것이 바람직하다. On the other hand, the hard mask film 106, the antireflection film 108, the photoresist film 110 and the first etching auxiliary film 112 are all formed of a fluid film, so that the hard mask film 106, the antireflection film ( 108, the photoresist film 110 and the first etching auxiliary film 112 is preferably formed continuously in the same process apparatus.

도 1b를 참조하면, 레티클(도시하지 않음)을 이용하여 포토 레지스트막(110; 도 1a 참조)에 대해 노광 공정을 실시한다. 이때, 포토 레지스트막(110; 도 1a 참조) 중 노광되는 부분은 수소 이온(H+)과 같은 산(acid)이 형성되고 산(acid)은 이와 인접한 상부의 제1 식각 보조막(112; 도 1a 참조)으로 확산한다. 따라서, 포토 레지스트막(110; 도 1a 참조) 중 노광된 부분에 대해 현상 공정을 실시할 때 포토 레지스트막(110; 도 1a 참조) 중 노광된 부분과 인접한 제1 식각 보조막(112; 도 1a 참조)도 함께 제거될 수 있다. 이로써, 포토 레지스트막(110; 도 1a 참조)에 대한 노광 및 현상 공정을 통해 제1 식각 보조 패턴(112a)과 포토 레지스트 패턴(110a)을 형성한다. Referring to FIG. 1B, an exposure process is performed on the photoresist film 110 (see FIG. 1A) using a reticle (not shown). In this case, an exposed portion of the photoresist layer 110 (see FIG. 1A) is formed with an acid such as hydrogen ion (H + ), and an acid is adjacent to the first etching auxiliary layer 112 (FIG. 1A). (See 1a). Therefore, when the developing process is performed on the exposed portion of the photoresist film 110 (see FIG. 1A), the first etching auxiliary layer 112 adjacent to the exposed portion of the photoresist film 110 (see FIG. 1A) is illustrated. Can also be removed together. As a result, the first etching auxiliary pattern 112a and the photoresist pattern 110a are formed through the exposure and development processes of the photoresist film 110 (see FIG. 1A).

이때, 형성되는 포토 레지스트 패턴(110a)의 폭(w1)은 식각 대상막(104)에 형성하고자 하는 패턴의 폭과 유사하게 형성하며, 포토 레지스트 패턴(110a) 사이의 거리(w2)는 포토 레지스트 패턴(110a)의 폭(w1)의 3배 정도로 형성하는 것이 바람직하다. 또한, 포토 레지스트 패턴(110a)의 피치(p1)은 노광 및 현상 공정을 통해 구현할 수 있는 최소한으로 형성하는 것이 바람직하다.In this case, the width w1 of the formed photoresist pattern 110a is formed to be similar to the width of the pattern to be formed on the etching target layer 104, and the distance w2 between the photoresist patterns 110a is defined by the photoresist. It is preferable to form about three times the width w1 of the pattern 110a. In addition, the pitch p1 of the photoresist pattern 110a may be formed to a minimum that can be realized through an exposure and development process.

한편, 포토 레지스트 패턴(110a)은 후속하는 식각 공정에서 식각 패턴으로 이용되는데, 본 발명에서의 식각 패턴은 포토 레지스트 패턴(110a)에 한정하지 않고 베이킹 공정과 같은 임의의 공정을 통해 수소 이온(H+)과 같은 산(acid)이 발생하고 주변부로 확산될 수 있는 임의의 막으로도 형성할 수 있다.On the other hand, the photoresist pattern 110a is used as an etching pattern in a subsequent etching process, the etching pattern in the present invention is not limited to the photoresist pattern 110a, hydrogen hydrogen (H) through any process such as a baking process It can also be formed from any film that can generate acids such as + ) and diffuse to the periphery.

도 1c를 참조하면, 포토 레지스트 패턴(110a)과 제1 식각 보조 패턴(112a)을 포함하는 반도체 기판(102) 상에 제2 식각 보조막(114)을 형성한다. 제2 식각 보조막(114)은 수소 이온(H+)과 같은 산(acid)이 확산된 영역은 크로스 링킹(cross-linking)되어 경화될 수 있는 물질막으로써, RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막을 포함할 수 있다. RELACS막은 Si를 함유할 수 있다.Referring to FIG. 1C, a second etching assistant layer 114 is formed on the semiconductor substrate 102 including the photoresist pattern 110a and the first etching assistant pattern 112a. The second etching auxiliary layer 114 is a material film in which an acid diffusion region such as hydrogen ion (H + ) can be cross-linked and cured, and resolution enhancement lithography assisted by chemical Shrink) film may be included. The RELACS film may contain Si.

도 1d를 참조하면, 반도체 기판(102)에 대해 베이킹(baking) 공정을 실시한다. 이때, 포토 레지스트 패턴(110a)에 포함된 수소 이온(H+)은 베이킹 공정을 통해 포토 레지스트 패턴(110a) 상부에 형성된 제1 식각 보조 패턴(112a)으로 확산될 수 있다. 이에 따라, 제1 식각 보조 패턴(112a)이 디크로스 링킹되기 때문에 후속하는 현상 공정시 현상액에 의해 제거될 수 있다. Referring to FIG. 1D, a baking process is performed on the semiconductor substrate 102. In this case, the hydrogen ions (H + ) included in the photoresist pattern 110a may be diffused into the first etching auxiliary pattern 112a formed on the photoresist pattern 110a through a baking process. Accordingly, since the first etching assistant pattern 112a is decrosslinked, it may be removed by the developer during the subsequent development process.

또한, 포토 레지스트 패턴(110a)에 포함된 수소 이온(H+)은 베이킹 공정을 통해 포토 레지스트 패턴(110a)과 맞닿은 제2 식각 보조막(114)으로 확산될 수 있다. 이에 따라, 포토 레지스트 패턴(110a)과 맞닿은 제2 식각 보조막(114), 특히 포토 레지스트 패턴(110a)의 측벽에 인접한 제2 식각 보조막(114)이 크로스 링킹될 수 있다. 이에 따라, 포토 레지스트 패턴(110a)의 측벽에는 반응하지 않은 제2 식각 보조막(114)과 식각 선택비가 다른 제2 식각 보조 패턴(114a)이 형성될 수 있다.In addition, the hydrogen ions (H + ) included in the photoresist pattern 110a may be diffused into the second etching auxiliary layer 114 in contact with the photoresist pattern 110a through a baking process. Accordingly, the second etching auxiliary layer 114 which contacts the photoresist pattern 110a, in particular, the second etching auxiliary layer 114 adjacent to the sidewall of the photoresist pattern 110a may be crosslinked. Accordingly, a second etching assistant pattern 114a having an etch selectivity different from that of the second etching auxiliary layer 114 that has not reacted may be formed on the sidewall of the photoresist pattern 110a.

베이킹 공정이 실시되는 온도는 포토 레지스트 패턴(110a)에 포함된 수소 이온(H+)이 주변부로 충분히 확산될 수 있는 온도, 예를 들면 100℃∼200℃의 온도로 설정할 수 있다. 또한, 제2 식각 보조 패턴(114a)이 형성되는 두께(w3)는 베이킹 공정시 온도와 공정 시간에 따라 변화되며, 온도가 높고 공정 시간이 길수록 식각 보조 패턴(114a)의 두께(w3)는 두껍게 형성될 수 있다. 하지만, 제2 식각 보조 패턴(114a)의 두께(w3)는 포토 레지스트 패턴(110a)의 폭(w1; 도 1b 참조)과 동일하게 형성하는 것이 바람직하다.The temperature at which the baking process is performed may be set to a temperature at which hydrogen ions (H + ) included in the photoresist pattern 110a are sufficiently diffused, for example, 100 ° C to 200 ° C. In addition, the thickness w3 at which the second etching assistant pattern 114a is formed varies depending on the temperature and the processing time during the baking process, and the higher the temperature and the longer the processing time, the thicker the thickness w3 of the etching assistant pattern 114a is. Can be formed. However, the thickness w3 of the second etching auxiliary pattern 114a is preferably equal to the width w1 of the photoresist pattern 110a (see FIG. 1B).

도 1e를 참조하면, 전술한 베이킹 공정에서 반응하지 않은 제2 식각 보조막(114; 도 1d 참조)를 제거한다. 제2 식각 보조막(114; 도 1d 참조)은 DI 워터(DeIonized Water)를 이용한 린스(rinse) 방법으로 제거할 수 있다. Referring to FIG. 1E, the second etching auxiliary layer 114 (see FIG. 1D) that has not reacted in the above-described baking process is removed. The second etching auxiliary layer 114 (see FIG. 1D) may be removed by a rinse method using DI water (DeIonized Water).

이어서, 노출된 제1 식각 보조 패턴(112a; 도 1d 참조)을 제거한다. 제1 식각 보조 패턴(112a; 도 1d 참조)은 현상액으로 제거할 수 있다. 이때, 제2 식각 보조 패턴(114a)은 제1 식각 보조 패턴(112a; 도 1d 참조)과 식각 선택비가 다르기 때문에 제거되지 않는다. 또한, 포토 레지스트 패턴(110a)은 전술한 베이킹 공정으로 경화되어 원래의 포토 레지스트 패턴의 식각 선택비와 달라지기 때문에, 현상액 으로 완전히 제거되지 않고 잔류할 수 있다. Subsequently, the exposed first etching assistant pattern 112a (see FIG. 1D) is removed. The first etching assistant pattern 112a (see FIG. 1D) may be removed with a developer. In this case, the second etching assistant pattern 114a is not removed because the etching selectivity is different from that of the first etching assistant pattern 112a (see FIG. 1D). In addition, since the photoresist pattern 110a is hardened by the above-described baking process and is different from the etching selectivity of the original photoresist pattern, the photoresist pattern 110a may remain without being completely removed by the developer.

이로써, 반도체 기판(102) 상에는 포토 레지스트 패턴(110a)과, 포토 레지스트 패턴(110a)의 양 측벽에 제2 식각 보조 패턴(114a)이 형성된다. 이때, 포토 레지스트 패턴(110a)의 높이는 제2 식각 보조 패턴(114a)의 높이에 비해 제1 식각 보조 패턴(112a; 도 1d 참조)만큼 낮게 형성되기 때문에, 포토 레지스트 패턴(110a)과 제2 식각 보조 패턴(114a)의 상부에는 단차가 형성된다. 이러한 단차는 후속하는 공정에서 CD-SEM(Critical Dimension-Scanning Electron Microscope)으로 제2 식각 보조 패턴(114a)의 임계치수(CD)를 측정하는 것을 용이하게 할 수 있다.As a result, the photoresist pattern 110a and the second etching assistant pattern 114a are formed on both sidewalls of the photoresist pattern 110a on the semiconductor substrate 102. In this case, since the height of the photoresist pattern 110a is formed to be lower than the height of the second etching auxiliary pattern 114a by the first etching auxiliary pattern 112a (see FIG. 1D), the photoresist pattern 110a and the second etching are performed. A step is formed on the auxiliary pattern 114a. Such a step may facilitate measuring the critical dimension (CD) of the second etch assist pattern 114a with a CD-SEM (Critical Dimension-Scanning Electron Microscope) in a subsequent process.

한편, 본 발명과 달리 제1 식각 보조 패턴(112a; 도 1d 참조)이 형성되지 않는다면 제2 식각 보조 패턴(114a)은 포토 레지스트 패턴(110a)의 측벽은 물론 상부에도 형성되어 포토 레지스트 패턴(110a)을 완전히 둘러싸도록 형성된다. 이러한 경우 후속하는 공정에서 제2 식각 보조 패턴(114a)을 분리하기 위한 별도의 패터닝 공정을 실시하여야 한다. 하지만 본 발명은 포토 레지스트 패턴(110a) 상에 현상액으로 제거 가능한 제1 식각 보조 패턴(112a; 도 1d 참조)을 형성하고 제거함으로써, 제2 식각 보조 패턴(114a)을 한번에 형성할 수 있다.On the other hand, unlike the present invention, if the first etching auxiliary pattern 112a (see FIG. 1D) is not formed, the second etching auxiliary pattern 114a is formed on the sidewalls of the photoresist pattern 110a as well as the upper portion thereof, thereby forming the photoresist pattern 110a. ) Is formed to completely surround. In this case, a separate patterning process for separating the second etching assistant pattern 114a should be performed in a subsequent process. However, according to the present invention, the second etching assistant pattern 114a may be formed at a time by forming and removing the first etching assistant pattern 112a (refer to FIG. 1D), which is removable by the developer on the photoresist pattern 110a.

도 1f를 참조하면, 포토 레지스트 패턴(110a)을 제거한다. 포토 레지스트 패턴(110a)은 O2 플라즈마를 이용한 식각 공정으로 제거할 수 있다. 그리고, 제2 식각 보조 패턴(114a)을 마스크로 이용한 식각 공정으로 반사 방지막(108; 도 1e 참조)과 하드 마스크막(106; 도 1e 참조)을 패터닝하여 반사 방지막 패턴(108a)과 하드 마스크 패턴(106a)을 형성한다.Referring to FIG. 1F, the photoresist pattern 110a is removed. The photoresist pattern 110a may be removed by an etching process using an O 2 plasma. The anti-reflection film 108 (see FIG. 1E) and the hard mask film 106 (see FIG. 1E) are patterned by an etching process using the second etching auxiliary pattern 114a as a mask to form an anti-reflection film pattern 108a and a hard mask pattern. To form 106a.

도 1g 참조하면, 제2 식각 보조 패턴(114a)을 마스크로 이용한 식각 공정으로 식각 대상막(104a; 도 1f 참조)을 식각하여 목표 패턴(104a)을 형성한다. 이때, 목표 패턴(104a)의 피치(p2)는 초기 형성된 포토 레지스트 패턴(110a; 도 1b 참조)의 피치(p1; 도 1b 참조)에 비해 절반으로 형성될 수 있다. 따라서, 목표 패턴(104a)의 피치는 노광 및 현상 공정을 통해 구현할 수 있는 최소한의 피치의 절반으로 형성할 수 있어 미세한 패턴 형성이 가능하다.Referring to FIG. 1G, the target object 104a is formed by etching the etching target layer 104a (see FIG. 1F) by an etching process using the second etching assistant pattern 114a as a mask. In this case, the pitch p2 of the target pattern 104a may be formed in half of the pitch p1 (see FIG. 1B) of the photoresist pattern 110a (see FIG. 1B). Therefore, the pitch of the target pattern 104a may be formed at half of the minimum pitch that can be realized through the exposure and development processes, thereby forming a fine pattern.

도 1a 내지 도 1g는 본 발명의 일실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.1A to 1G are cross-sectional views of a device for explaining a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

102 : 반도체 기판 104 : 식각 대상막102 semiconductor substrate 104 etching target film

106 : 하드 마스크막 106a : 하드 마스크 패턴106: hard mask film 106a: hard mask pattern

108 : 반사 방지막 108a : 반사 방지막 패턴108: antireflection film 108a: antireflection film pattern

110 : 포토 레지스트막 110a : 포토 레지스트 패턴110 photoresist film 110a photoresist pattern

112 : 제1 식각 보조막 112a : 제1 식각 보조 패턴112: first etching auxiliary layer 112a: first etching auxiliary pattern

114 : 제2 식각 보조막 114a : 제2 식각 보조 패턴114: second etching auxiliary film 114a: second etching auxiliary pattern

Claims (18)

반도체 기판상에 식각 대상막, 포토 레지스트 패턴 및 상기 포토 레지스트 패턴 상에 제1 식각 보조 패턴을 형성하는 단계;Forming an etching target layer, a photoresist pattern, and a first etching assistant pattern on the photoresist pattern on the semiconductor substrate; 상기 포토 레지스트 패턴 및 상기 제1 식각 보조 패턴을 포함하는 상기 반도체 기판상에 제2 식각 보조막을 형성하는 단계;Forming a second etching auxiliary layer on the semiconductor substrate including the photoresist pattern and the first etching auxiliary pattern; 상기 포토 레지스트 패턴의 수소 이온(H+)이 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조막으로 확산되어 상기 포토 레지스트 패턴의 측벽에 제2 식각 보조 패턴이 형성되는 단계;Hydrogen ions (H + ) of the photoresist pattern are diffused into the second etching auxiliary layer adjacent to the photoresist pattern to form a second etching assistant pattern on sidewalls of the photoresist pattern; 수소 이온(H+)이 확산되지 않은 상기 제2 식각 보조막을 제거하는 단계;Removing the second etching auxiliary layer in which hydrogen ions (H + ) are not diffused; 상기 제1 식각 보조 패턴을 제거하는 단계;Removing the first etching assistant pattern; 상기 포토 레지스트 패턴을 제거하는 단계; 및Removing the photoresist pattern; And 상기 제2 식각 보조 패턴을 마스크로 이용하여 상기 식각 대상막을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.And etching the etch target layer using the second etch assist pattern as a mask. 제1항에 있어서,The method of claim 1, 상기 제2 식각 보조막은 수소 이온(H+)이 확산된 영역이 크로스 링킹(cross-linking)되어 경화될 수 있는 물질막으로 형성되는 반도체 소자의 패턴 형성 방법.The second etching auxiliary layer is a pattern forming method of a semiconductor device is formed of a material film that can be hardened by cross-linking the region where the hydrogen ions (H + ) diffusion. 제1항에 있어서,The method of claim 1, 상기 제2 식각 보조막은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막으로 형성되는 반도체 소자의 패턴 형성 방법.The second etching auxiliary layer is a pattern forming method of a semiconductor device is formed of a resolution enhancement Lithography Assisted by Chemical Shrink (RELACS) film. 제3항에 있어서,The method of claim 3, 상기 RELACS막은 Si를 함유하는 반도체 소자의 패턴 형성 방법.The RELACS film is a pattern forming method of a semiconductor device containing Si. 제1항에 있어서,The method of claim 1, 상기 제2 식각 보조 패턴의 높이는 상기 제1 식각 보조 패턴의 두께만큼 상기 포토 레지스트 패턴의 높이보다 낮게 형성되는 반도체 소자의 패턴 형성 방법.And a height of the second etch assist pattern is lower than a height of the photoresist pattern by a thickness of the first etch assist pattern. 제1항에 있어서,The method of claim 1, 상기 포토 레지스트 패턴의 수소 이온(H+)은 베이킹 공정을 통해 상기 포토 레지스트 패턴과 인접한 상기 제2 식각 보조막으로 확산되는 반도체 소자의 패턴 형성 방법.The hydrogen ion (H + ) of the photoresist pattern is diffused into the second etching auxiliary layer adjacent to the photoresist pattern through a baking process. 제6항에 있어서,The method of claim 6, 상기 베이킹 공정의 온도가 높을수록 상기 제2 식각 보조막의 두께가 두껍게 형성되는 반도체 소자의 패턴 형성 방법.The higher the temperature of the baking process, the thicker the thickness of the second etching auxiliary layer is formed. 제6항에 있어서,The method of claim 6, 상기 베이킹 공정은 100℃∼200℃의 온도에서 실시하는 반도체 소자의 패턴 형성 방법.The said baking process is the pattern formation method of the semiconductor element performed at the temperature of 100 degreeC-200 degreeC. 제6항에 있어서,The method of claim 6, 상기 베이킹 공정의 시간이 길수록 상기 제2 식각 보조막의 두께가 두껍게 형성되는 반도체 소자의 패턴 형성 방법.The pattern forming method of the semiconductor device in which the thickness of the second etching auxiliary layer is formed thicker as the baking process is longer. 제1항에 있어서, 상기 포토 레지스트 패턴 및 제1 식각 보조 패턴을 형성하는 단계는,The method of claim 1, wherein the forming of the photoresist pattern and the first etching assistant pattern comprises: 상기 식각 대상막 상에 포토 레지스트막 및 노광을 투과할 수 있는 제1 식각 보조막을 형성하는 단계; 및Forming a photoresist film and a first etching auxiliary layer on the etching target layer to transmit the photoresist layer and the exposure; And 상기 포토 레지스트막에 대해 노광 및 현상 공정을 실시하여 포토 레지스트 패턴 및 제1 식각 보조 패턴을 형성하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.And exposing and developing the photoresist film to form a photoresist pattern and a first etching auxiliary pattern. 제10항에 있어서,The method of claim 10, 상기 제1 식각 보조막은 수소 이온(H+)이 확산된 영역이 디크로스 링킹(de-cross linking)되는 물질막으로 형성되는 반도체 소자의 패턴 형성 방법.The method of claim 1, wherein the first etching auxiliary layer is formed of a material film in which a region in which hydrogen ions (H + ) are diffused is de-crosslinked. 제10항에 있어서,The method of claim 10, 상기 제1 식각 보조막은 현상 가능한 반사 방지막(Developer soluble BARC; DBARC)으로 형성되는 반도체 소자의 패턴 형성 방법.The first etching auxiliary layer is a pattern forming method of a semiconductor device is formed of a developable anti-reflection film (DBARC). 제6항 또는 제10항에 있어서,The method of claim 6 or 10, 상기 포토 레지스트 패턴의 수소 이온(H+)이 상기 포토 레지스트 패턴과 인 접한 상기 제2 식각 보조막으로 확산될 때 상기 제1 식각 보조 패턴으로 함께 확산되는 반도체 소자의 패턴 형성 방법.The method of forming a pattern of a semiconductor device, wherein the hydrogen ions (H + ) of the photoresist pattern are diffused together into the first etching assistant pattern when the hydrogen ions (H + ) of the photoresist pattern are diffused into the second etching auxiliary layer adjacent to the photoresist pattern. 제1항에 있어서,The method of claim 1, 상기 포토 레지스트 패턴의 폭과 상기 제2 식각 보조 패턴의 폭은 동일하게 형성하는 반도체 소자의 패턴 형성 방법.The width of the photoresist pattern and the width of the second etching auxiliary pattern is the same method of forming a pattern. 제1항에 있어서,The method of claim 1, 상기 포토 레지스트 패턴 사이의 거리는 상기 포토 레지스트 패턴의 폭의 3배로 형성하는 반도체 소자의 패턴 형성 방법.And a distance between the photoresist patterns is three times the width of the photoresist pattern. 제1항에 있어서,The method of claim 1, 상기 식각 대상막과 상기 포토 레지스트 패턴 사이에는 하드 마스크막과 반사 방지막을 형성하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.The method of claim 1, further comprising forming a hard mask layer and an anti-reflection layer between the etching target layer and the photoresist pattern. 제16항에 있어서,The method of claim 16, 상기 하드 마스크막은 SOC(Spin On Carbon)막, 아몰퍼스 카본(amorphous carbon)막 또는 SiON막 중 어느 하나를 포함하는 반도체 소자의 패턴 형성 방법.The hard mask film may include a spin on carbon (SOC) film, an amorphous carbon film, or a SiON film. 반도체 기판상에 식각 패턴 및 상기 식각 패턴 상에 제1 식각 보조 패턴을 형성하는 단계;Forming an etching pattern on the semiconductor substrate and a first etching auxiliary pattern on the etching pattern; 상기 식각 패턴 및 상기 제1 식각 보조 패턴을 포함하는 상기 반도체 기판상에 제2 식각 보조막을 형성하는 단계;Forming a second etching auxiliary layer on the semiconductor substrate including the etching pattern and the first etching auxiliary pattern; 상기 식각 패턴의 수소 이온(H+)이 상기 식각 패턴과 인접한 상기 제2 식각 보조막으로 확산되어 상기 식각 패턴의 측벽에 상기 제2 식각 보조막과 식각 선택비가 다른 제2 식각 보조 패턴이 형성되고, 수소 이온(H+)이 상기 제1 식각 보조 패턴으로 확산되어 상기 제1 식각 보조 패턴의 식각 선택비가 변경되는 단계;Hydrogen ions (H + ) of the etching pattern is diffused into the second etching auxiliary layer adjacent to the etching pattern to form a second etching auxiliary pattern having a different etching selectivity from the second etching auxiliary layer on the sidewall of the etching pattern. Hydrogen ion (H + ) is diffused into the first etching auxiliary pattern to change an etching selectivity of the first etching auxiliary pattern; 수소 이온(H+)이 확산되지 않은 상기 제2 식각 보조막을 제거하는 단계;Removing the second etching auxiliary layer in which hydrogen ions (H + ) are not diffused; 상기 제1 식각 보조 패턴을 제거하는 단계; 및Removing the first etching assistant pattern; And 상기 식각 패턴을 제거하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.Removing the etching pattern;
KR1020090005073A 2009-01-21 2009-01-21 Method of forming a pattern of a semi conductor KR101001483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090005073A KR101001483B1 (en) 2009-01-21 2009-01-21 Method of forming a pattern of a semi conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005073A KR101001483B1 (en) 2009-01-21 2009-01-21 Method of forming a pattern of a semi conductor

Publications (2)

Publication Number Publication Date
KR20100085661A KR20100085661A (en) 2010-07-29
KR101001483B1 true KR101001483B1 (en) 2010-12-14

Family

ID=42644543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005073A KR101001483B1 (en) 2009-01-21 2009-01-21 Method of forming a pattern of a semi conductor

Country Status (1)

Country Link
KR (1) KR101001483B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193680B1 (en) 2014-08-14 2020-12-21 삼성전자주식회사 Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20100085661A (en) 2010-07-29

Similar Documents

Publication Publication Date Title
US8966410B2 (en) Semiconductor structure and method for fabricating semiconductor layout
US8835324B2 (en) Method for forming contact holes
TW200913141A (en) Semiconductor device manufacturing method
KR100905827B1 (en) Method for forming hard mask pattern in semiconductor device
JP2009164546A (en) Method of forming semiconductor element pattern
JP2008066713A (en) Manufacturing method for flash memory device
KR20090070674A (en) Method of forming metal wiring in flash memory device
KR100726148B1 (en) Manufacturing method for semiconductor device
CN101335184B (en) Method for forming fine pattern in semiconductor device
KR100843899B1 (en) Method for manufacturing of semiconductor device
KR101001483B1 (en) Method of forming a pattern of a semi conductor
KR100796509B1 (en) Method of manufacturing semiconductor device
KR20110077484A (en) Method of forming fine pattern for semicondutor device
KR100976664B1 (en) Method of forming a pattern of a semi conductor
KR101002456B1 (en) Method of forming patterns for semiconductor device
KR100972674B1 (en) Method of forming patterns in semiconductor device
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
TWI833601B (en) Method of processing a substrate
KR101094488B1 (en) Method of forming a pattern of a semi conductor
US20240008266A1 (en) Method of fabricating bit line contacts
US20240004300A1 (en) Method of processing a substrate
KR20000045328A (en) Method for manufacturing semiconductor device
JP2006041364A (en) Wiring forming method, and electronic-device manufacturing method
KR100944344B1 (en) Manufacturing method for semiconductor device
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee