KR101067039B1 - 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR101067039B1
KR101067039B1 KR1020097017914A KR20097017914A KR101067039B1 KR 101067039 B1 KR101067039 B1 KR 101067039B1 KR 1020097017914 A KR1020097017914 A KR 1020097017914A KR 20097017914 A KR20097017914 A KR 20097017914A KR 101067039 B1 KR101067039 B1 KR 101067039B1
Authority
KR
South Korea
Prior art keywords
voltage
node
circuit
plasma display
potential
Prior art date
Application number
KR1020097017914A
Other languages
English (en)
Other versions
KR20090101976A (ko
Inventor
마사아키 구라누키
도시카즈 나가키
가즈오 오오히라
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090101976A publication Critical patent/KR20090101976A/ko
Application granted granted Critical
Publication of KR101067039B1 publication Critical patent/KR101067039B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

제 1 노드(N1) 및 제 2 노드(N2)의 한쪽을 선택적으로 주사 전극(SC1)에 접속하는 스위치 회로(Q1, Q2)와, 상기 제 1 노드(N1)와 상기 제 2 노드(N2)의 사이를 제 1 전압(Vscn)으로 보지(保持)하기 위해 상기 제 1 노드(N1)와 제 3 노드(N3) 사이에 마련되는 전압 보지 회로(200)와, 상기 제 2 노드(N2)와 상기 제 3 노드(N3) 사이에 마련되는 보호 회로(300)를 구비하고, 상기 제 1 노드(N1)의 전위가 변화되는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 보호 회로(300)는, 보호 저항(R1)과, 상기 보호 저항(R1)에 병렬로 접속되는 콘덴서(C1), 충전 제한 저항(R2) 및 다이오드(Da)로 이루어지는 정류 회로와, 상기 콘덴서(C1)에 병렬로 접속되는 2개의 방전 저항(R3, R4)과, 상기 2개의 방전 저항(R3, R4)의 접속점(N7)의 전위에 근거하여 이상 검출 신호(SOS)를 발생시키는 트랜지스터(Q10)를 구비한다.

Description

플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치{DRIVING DEVICE AND DRIVING METHOD OF PLASMA DISPLAY PANEL, AND PLASMA DISPLAY DEVICE}
본 발명은, 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법, 및, 그것을 이용한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류면 방전형 패널은, 대향 배치된 전면판과 배면판 사이에 다수의 방전 셀을 구비한다.
전면판은 전면 유리 기판, 복수의 표시 전극, 유전체층 및 보호층에 의해 구성된다. 각 표시 전극은 1쌍의 주사 전극 및 유지 전극으로 이루어진다. 복수의 표시 전극은 전면 유리 기판 위에 서로 평행하게 형성되고, 그것들의 표시 전극을 덮도록 유전체층 및 보호층이 형성되어 있다.
배면판은 배면 유리 기판, 복수의 데이터 전극, 유전체층, 복수의 격벽 및 형광체층에 의해 구성된다. 배면 유리 기판 위에 복수의 데이터 전극이 평행하게 형성되고, 그것들을 덮도록 유전체층이 형성되어 있다. 그 유전체층 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면에 R(적색), G(녹색) 및 B(청색)의 형광체층이 형성되어 있다.
그리고, 표시 전극과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어서 밀봉되고, 내부의 방전 공간에는 방전 가스가 봉입되어 있다. 표시 전극과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다.
이러한 구성을 갖는 패널에 있어서, 각 방전 셀내에서 가스 방전에 의해 자외선이 발생하고, 그 자외선에 의해 R, G 및 B의 형광체가 여기되어 발광한다. 그것에 의해, 컬러 표시가 행해진다.
패널을 구동하는 방법으로서는 서브필드법이 사용되고 있다. 서브필드법에서는, 1필드 기간이 복수의 서브필드로 분할되고, 각각의 서브필드에서 각 방전 셀을 발광 또는 비발광시킴으로써 계조 표시가 행해진다. 각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다.
초기화 기간에 있어서는, 각 방전 셀에서 초기화 방전이 행해지고, 계속되는 기입 동작을 위해 필요한 벽전하가 형성된다. 덧붙여, 초기화 기간은, 방전 지연을 작게 해 기입 방전을 안정되게 발생시키기 위한 프라이밍(priming)을 발생시킨다는 기능을 갖는다. 여기에서, 프라이밍이란, 방전을 위한 기폭제로 되는 여기 입자를 말한다.
기입 기간에서는, 주사 전극에 순차적으로 주사 펄스를 인가하고, 또한, 데이터 전극에는 표시해야 할 화상 신호에 대응한 기입 펄스를 인가한다. 그것에 의 하여, 주사 전극과 데이터 전극 사이에서 선택적으로 기입 방전이 발생하고, 선택적인 벽전하 형성이 행해진다.
계속되는 유지 기간에서는, 표시시켜야 할 휘도에 따른 소정의 회수의 유지 펄스를 주사 전극과 유지 전극 사이에 인가한다. 그것에 의해, 기입 방전에 의한 벽전하 형성이 행해진 방전 셀에서 선택적으로 방전이 일어나고, 그 방전 셀이 발광한다. 이하, 기준으로 되는 표시 휘도에 대한 각 서브필드의 표시 휘도의 비율을 「휘도 가중치」라고 부른다.
복수의 주사 전극은 주사 전극 구동 회로에 의해 구동되고, 복수의 유지 전극은 유지 전극 구동 회로에 의해 구동되고, 복수의 데이터 전극은 데이터 전극 구동 회로에 의해 구동된다.
주사 전극 구동 회로는, 복수의 주사 전극에 각각 접속되는 복수의 주사 IC(집적회로)를 포함한다. 또한, 주사 전극 구동 회로는, 낮은 전위가 인가되는 제 1 노드와, 높은 전위가 인가되는 제 2 노드를 갖는다. 각 주사 IC은, 주사 전극과 제 1 노드 사이에 접속되는 제 1 스위치와, 주사 전극과 제 2 노드 사이에 접속되는 제 2 스위치를 포함한다. 제 1 노드와 제 2 노드 사이에는, 일정 전압을 유지하는 콘덴서가 접속된다. 그것에 의해, 제 2 노드의 전위는 제 1 노드의 전위보다도 일정 전압만큼 높아진다.
제 1 노드의 전위가 전압 인가 회로에 의해 제어되고, 또한, 각 주사 IC의 제 1 및 제 2 스위치의 한쪽이 선택적으로 온된다. 그것에 의해, 초기화 기간, 기입 기간 및 유지 기간에 있어서 각 주사 전극에 각각 소정의 파형을 갖는 구동 전 압이 인가된다(예컨대, 특허문헌 1 및 2 참조).
[특허문헌 1] 일본 특허 공개 제2004-287003호 공보
[특허문헌 2] 일본 특허 공개 제2005-266776호 공보
발명이 해결하고자 하는 과제
상기한 바와 같이, 주사 전극 구동 회로에서는, 제 2 노드의 전위는 제 1 노드의 전위보다도 일정 전압만큼 높아진다. 주사 IC의 제 2 스위치가 온한 상태가 제 1 스위치가 온하는 상태로 전환되면, 주사 전극의 전위가 급격히 상승한다. 이 경우에, 제 2 노드로부터 주사 IC에 유입되는 전류를 제한하기 위해서, 제 2 노드와 주사 IC의 제 1 스위치 사이에 보호 저항이 마련된다. 이에 따라, 주사 IC에 대전류가 유입되는 것이 방지된다.
그러나, 주사 IC의 일시적인 이상 동작에 의해 본래 제 1 스위치가 오프해야 할 기간에서 제 1 스위치가 온 상태로 고정될 가능성이 있다. 그 경우, 주사 전극에 예정외의 높은 전압이 인가된다.
예컨대, 정상 동작의 유지 기간에 있어서는, 복수의 주사 IC의 제 1 스위치는 오프 상태로 고정되고, 제 2 스위치는 온 상태로 고정된다. 이 상태에서, 제 1 노드에 펄스 전압이 반복하여 인가된다. 그것에 의해, 주사 전극에 유지 펄스가 인가된다.
이러한 유지 기간에 있어서 주사 IC의 일시적인 이상 동작에 의해 제 1 스위치가 오프 상태로 고정되고, 제 2 스위치가 온 상태로 고정되었을 경우, 주사 전극에 예정외의 높은 전압이 반복하여 인가된다. 그 결과, 보호 저항에 반복하여 큰 전류가 흘러, 보호 저항이 발열하거나, 땜납이 용융할 가능성이 있다.
한편, 초기화 기간에 있어서는, 주사 IC의 제 1 및 제 2 스위치가 선택적으로 온 및 오프되는 것에 의해, 주사 전극에 높은 전압을 갖는 초기화 파형이 인가된다.
따라서, 정상 동작시에 주사 전극에 높은 전압이 인가되는 경우와 이상 동작시에 주사 전극에 높은 전압이 인가되는 경우를 식별하는 것은 용이하지는 않다. 그 결과, 주사 IC의 이상 동작을 검출하는 것이 어려워진다.
본 발명의 목적은, 스위치 회로의 이상 동작을 검출하는 것이 가능한 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 및 그것을 이용한 플라즈마 디스플레이 장치를 제공하는 것이다.
과제를 해결하기 위한 수단
(1) 본 발명의 한 국면에 따른 플라즈마 디스플레이 패널의 구동 장치는, 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을 구동하는 구동 장치로서, 복수의 주사 전극에 대응해서 마련되고, 제 1 및 제 2 노드의 한쪽을 선택적으로 복수의 주사 전극에 각각 접속하는 복수의 스위치 회로와, 제 1 노드의 전위를 변화시키는 전압 인가 회로와, 제 1 노드와 제 2 노드 사이를 제 1 전압으로 보지(保持)하는 전압 보지 회로와, 전압 보지 회로와 제 2 노드 사이에 마련되는 보호 회로를 구비하고, 보호 회로는, 전압 보지 회로와 제 2 노드 사이에 접속되는 보호 저항과, 보호 저항에 발생하는 전압을 정류하는 정류 회로와, 정류 회로에 의해 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 검출 회로를 포함하는 것이다.
그 구동 장치에 있어서는, 전압 보지 회로에 의해 제 1 노드와 제 2 노드 사이가 제 1 전압으로 보지된다. 그것에 의해, 제 2 노드의 전위는 제 1 노드의 전위보다도 제 1 전압만큼 높다. 이 상태에서, 전압 인가 회로에 의해 제 1 노드의 전위가 변화되고, 또한, 복수의 스위치 회로에 의해 제 1 및 제 2 노드의 한쪽이 선택적으로 복수의 주사 전극에 각각 접속된다. 그것에 의해, 복수의 주사 전극에 여러가지 구동 파형이 인가된다.
전압 보지 회로와 제 2 노드 사이에는 보호 저항이 마련된다. 정상 동작시에, 스위치 회로에 의해 제 1 노드가 주사 전극에 접속되는 상태와 제 2 노드가 주사 전극에 접속되는 상태가 전환되는 것에 의해 보호 회로의 보호 저항에 펄스 전압이 발생한다. 또한, 스위치 회로의 이상 동작에 의해 보호 회로의 보호 저항에 펄스 전압이 발생한다.
보호 저항에 발생하는 펄스 전압은 정류 회로에 의해 정류된다. 스위치 회로의 이상 동작시에 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율은, 정상 동작시에 스위치 회로의 동작에 의해 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율과 상이하다. 그것에 의해, 이상 동작시에 정류 회로에 의해 정류된 전압은, 정상 동작시에 정류 회로에 의해 정류된 전압과는 상이하다.
따라서, 정류 회로에 의해 정류된 전압에 근거해서 스위치 회로의 검출 회로에 의해 이상 동작의 발생을 검출하는 것이 가능해진다.
(2) 검출 회로는, 정류 회로에 의해 정류된 전압이 제 1 값보다도 높은 경우에 이상 동작의 발생을 나타내는 검출 신호를 출력해도 좋다.
이 경우, 제 1 값을, 이상 동작시에 정류 회로에 의해 정류된 전압과 정상 동작시에 정류 회로에 의해 정류된 전압 사이로 설정하는 것에 의해, 이상 동작의 발생을 나타내는 검출 신호를 출력할 수 있다. 그 검출 신호를 이용하여 구동 장치의 전원 회로를 일시적으로 정지할 수 있다. 그것에 의해, 스위치 회로가 일시적인 이상 동작을 일으켰을 경우에, 스위치 회로를 정상 동작으로 회복시킬 수 있다.
(3) 정류 회로는 용량 소자, 제 1 저항 요소, 제 2 저항 요소 및 한 방향 도통 소자를 포함하고, 용량 소자, 제 1 저항 요소 및 한 방향 도통 소자는 전압 보지 회로와 제 2 노드 사이에 직렬로 접속되고, 제 2 저항 요소는, 용량 소자에 병렬로 접속되고, 한 방향 도통 소자는 보호 저항에 발생하는 전압에 의해 용량 소자가 충전되도록 한 방향의 전류의 흐름을 허용해도 좋다.
이 경우, 보호 저항에 발생한 펄스 전압에 의해 제 1 저항 요소 및 한 방향 도통 소자를 통해서 용량 소자가 충전되고, 펄스 전압의 발생 후에 제 2 저항 요소를 통해 용량 소자가 서서히 방전된다. 그것에 의해, 보호 저항에 발생한 펄스 전압이 정류된다.
이와 같이, 보호 회로가 간단한 구성을 갖고, 부품 점수가 적으므로, 보호 회로를 마련하는 것에 의한 비용의 상승이 억제된다.
(4) 검출 회로는, 정류 회로에 의해 정류된 전압이 제 1 값보다도 높은 경우에 온하는 스위칭 소자를 포함하고, 스위칭 소자의 온에 응답해서 검출 신호를 출력해도 좋다.
이 경우, 간단한 구성 및 적은 부품 점수로 검출 신호를 출력할 수 있다. 따라서, 구동 장치의 저비용화가 가능해진다.
(5) 구동 장치는, 플라즈마 디스플레이 패널을 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하고, 각 서브필드는, 복수의 방전 셀에 선택적으로 기입 펄스를 인가해서 기입 방전을 발생시키는 기입 기간과, 기입 방전이 발생한 방전 셀을 발광시키기 위해 복수의 방전 셀에 유지 펄스를 인가하는 유지 기간을 포함하고, 복수의 스위치 회로는, 유지 기간에 있어서 제 1 노드를 복수의 주사 전극에 각각 접속하고, 전압 인가 회로는, 유지 기간에 있어서 제 1 노드에 유지 펄스를 인가하고, 검출 회로는, 정류 회로에 의해 정류된 전압이 제 1 값 이상인지 여부에 근거하여, 유지 기간에 있어서 제 2 노드가 복수의 주사 전극 중 적어도 하나에 접속되는 이상 상태를 검출해도 좋다.
유지 기간에 있어서는, 전압 인가 회로에 의해 제 1 노드에 유지 펄스가 인가된다. 이 경우, 제 2 노드에는 유지 펄스보다도 제 1 전압만큼 높은 펄스 전압이 발생한다. 정상 동작시에는, 유지 기간에 있어서 복수의 스위치 회로에 의해 제 1 노드가 복수의 주사 전극에 각각 접속된다. 한편, 스위치 회로의 이상 동작에 의해 유지 기간에 있어서 복수의 스위치 회로에 의해 제 2 노드가 복수의 주사 전극 중 적어도 하나에 접속되면, 보호 저항에 높은 펄스 전압이 발생한다. 또한, 유지 펄스의 발생율은 높기 때문에, 이상 동작시의 보호 저항에 있어서의 펄스 전압의 발생율도 높다. 그것에 의해, 정류 회로에 의해 정류된 전압이 제 1 값보다도 높아진다.
따라서, 정류 회로에 의해 정류된 전압이 제 1 값 이상인지 여부에 근거하여, 유지 기간에 있어서 제 2 노드가 복수의 주사 전극 중 적어도 하나에 접속되는 이상 상태를 검출하는 것이 가능해진다.
(6) 스위치 회로는, 소정의 타이밍에서 제 1 노드가 복수의 주사 전극에 접속되는 제 1 상태를 제 2 노드가 복수의 주사 전극에 접속되는 제 2 상태로 전환하고, 제 1 값은, 유지 기간에 있어서의 이상 상태의 발생시에 정류 회로에 의해 정류된 전압보다도 낮고, 제 1 상태로부터 제 2 상태로의 전환시에 정류 회로에 의해 정류된 전압보다도 높게 설정되어도 좋다.
정상 동작시에, 스위치 회로에 의해 소정의 타이밍에서 제 1 노드가 복수의 주사 전극에 접속되는 제 1 상태가 제 2 노드가 복수의 주사 전극에 접속되는 제 2 상태로 전환한다. 이 때, 보호 저항에 펄스 전압이 발생한다.
상기한 바와 같이, 제 1 값이 유지 기간에 있어서의 이상 상태의 발생시에 정류 회로에 의해 정류된 전압보다도 낮고, 제 1 상태로부터 제 2 상태로의 전환시에 정류 회로에 의해 정류된 전압보다도 높게 설정된 경우, 정상 동작시에 제 1 상태로부터 제 2 상태로의 전환시에 발생하는 펄스 전압을 이상 상태의 발생으로서 오검출하지 않고, 유지 기간에 있어서의 이상 상태의 발생을 정확하게 검출할 수 있다.
(7) 복수의 서브필드 중 적어도 하나의 서브필드는, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고, 소정의 타이밍은, 초기화 기간 내에 있어도 좋다.
복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하기 위한 초기화 기간에는, 제 1 상태로부터 제 2 상태로의 전환이 행해진다. 이 경우, 정상 동작시의 초기화 기간에 있어서의 제 1 상태로부터 제 2 상태로의 전환시에 발생하는 펄스 전압을 이상 상태의 발생으로서 오검출하지 않고, 유지 기간에 있어서의 이상 상태의 발생을 정확하게 검출할 수 있다.
(8) 보호 회로는, 보호 저항에 발생하는 전압보다도 제 2 값만큼 낮은 전압을 정류 회로에 인가하는 전압 저감 회로를 더욱 포함해도 좋다.
이 경우, 보호 저항에 발생한 전압이 정류 회로에 인가되었을 때에 그 전압이 제 2 값만큼 저하하므로, 정류 회로에 의해 정류된 전압이 낮아진다.
정상 동작시에 발생하는 펄스 전압이 이상 동작시에 발생하는 펄스 전압에 비교해서 높은 피크치를 갖지만 발생율이 낮은 경우에는, 정류 회로에 의해 정류된 전압은 낮아진다. 따라서, 높은 피크치를 갖고 또한 낮은 발생율을 갖는 정상시의 펄스 전압을 이상 상태의 발생으로서 오검출하지 않아 이상 상태의 발생을 정확하게 검출할 수 있다.
(9) 전압 저감 회로는, 전압 보지 회로와 제 2 노드 사이에서 용량 소자, 제 1 저항 요소, 제 2 저항 요소 및 한 방향 도통 소자에 직렬로 접속되는 제너 다이오드를 포함하고, 제너 다이오드는 한 방향 도통 소자와 역 방향으로 접속되고, 또한, 제 2 값에 상당하는 제너 전압을 가져도 좋다.
이 경우, 간단한 회로 구성 및 적은 부품 점수로, 높은 피크치를 갖고 또한 낮은 발생율을 갖는 정상시의 펄스 전압을 이상 상태의 발생으로서 오검출하지 않아 이상 상태의 발생을 정확하게 검출할 수 있다.
(10) 복수의 스위치 회로는, 기입 기간에 있어서 제 1 노드를 복수의 주사 전극에 순차적으로 일정 시간씩 접속하고, 제 2 값은, 기입 기간에 있어서 정류 회로에 의해 정류된 전압이 제 1 값보다도 낮아지도록 설정되어도 좋다.
이 경우, 기입 기간에 있어서 보호 저항에 발생하는 펄스 전압을 이상 상태의 발생으로서 오검출하지 않아 이상 상태의 발생을 정확하게 검출할 수 있다.
(11) 구동 장치는, 전압 보지 회로에 의해 보지되는 전압이 허용값을 초과한 것을 검출하는 전압 검출 회로를 더 구비하고, 전압 검출 회로는, 전압 보지 회로에 의해 보지되는 전압이 허용값을 초과한 경우 또는 보호 회로로부터 출력할 수 있는 검출 신호를 받은 경우에, 공통의 검출 신호를 출력해도 좋다.
이 경우, 전압 보지 회로에 의해 보지되는 전압이 허용값을 초과한 경우 또는 보호 회로로부터 출력할 수 있는 검출 신호를 받은 경우에 전압 보지 회로로부터 공통의 검출 신호를 출력할 수 있다. 따라서, 보호 회로 및 전압 보지 회로의 부품 및 검출 신호가 공용되므로, 부품 점수 및 조립 공정수가 저감된다. 그 결과, 구동 장치의 저비용화가 가능해진다.
(12) 본 발명의 다른 국면에 따른 플라즈마 디스플레이 패널의 구동 방법은, 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널의 구동 방법으로서, 전압 보지 회로에 의해 제 1 노드와 제 2 노드 사이를 제 1 전압으로 유지하는 단계와, 제 1 노드의 전위를 변화시키는 단계와, 복수의 주사 전극에 대응해서 마련되는 복수의 스위치 회로에 의해 제 1 및 제 2 노드의 한쪽을 선택적으로 복수의 주사 전극에 각각 접속하는 단계와, 전압 보지 회로와 제 2 노드 사이에 접속되는 보호 저항에 발생시키는 전압을 정류하는 단계와, 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 단계를 구비한 것이다.
그 구동 방법에 있어서는, 제 1 노드와 제 2 노드 사이가 전압 보지 회로에 의해 제 1 전압으로 보지된다. 그것에 의해, 제 2 노드의 전위는 제 1 노드의 전위보다도 제 1 전압만큼 높다. 이 상태에서, 제 1 노드의 전위가 변화되고, 또한, 복수의 스위치 회로에 의해 제 1 및 제 2 노드의 한쪽이 선택적으로 복수의 주사 전극에 각각 접속된다. 그것에 의해, 복수의 주사 전극에 여러가지의 구동 파형이 인가된다.
전압 보지 회로와 제 2 노드 사이에는 보호 저항이 마련된다. 정상 동작시에, 스위치 회로에 의해 제 1 노드가 주사 전극에 접속되는 상태와 제 2 노드가 주사 전극에 접속되는 상태가 전환되는 것에 의해 보호 저항에 펄스 전압이 발생한다. 또한, 스위치 회로의 이상 동작에 의해 보호 저항에 펄스 전압이 발생한다.
보호 저항에 발생하는 펄스 전압은 정류된다. 스위치 회로의 이상 동작시에 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율은, 정상 동작시인 스위치 회로의 동작에 의해 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율과 상이하다. 그것에 의해, 이상 동작시에 정류된 전압은, 정상 동작시에 정류된 전압과는 상이하다.
따라서, 정류된 전압에 근거해서 검출 회로에 의해 스위치 회로의 이상 동작의 발생을 검출하는 것이 가능해진다.
(13) 본 발명의 또 다른 국면에 따른 플라즈마 디스플레이 장치는, 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널과, 복수의 주사 전극을 구동하는 구동 장치를 구비하고, 구동 장치는, 복수의 주사 전극에 대응해서 마련되고, 제 1 및 제 2 노드의 한쪽을 선택적으로 복수의 주사 전극에 각각 접속하는 복수의 스위치 회로와, 제 1 노드의 전위를 변화시키는 전압 인가 회로와, 제 1 노드와 제 2 노드 사이를 제 1 전압으로 보지하는 전압 보지 회로와, 전압 보지 회로와 제 2 노드 사이에 마련되는 보호 회로를 구비하고, 보호 회로는, 전압 보지 회로와 제 2 노드 사이에 접속되는 보호 저항과, 보호 저항에 발생하는 전압을 정류하는 정류 회로와, 정류 회로에 의해 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 검출 회로를 포함하는 것이다.
그 플라즈마 디스플레이 장치에 있어서는, 구동 장치에 의해 플라즈마 디스플레이 패널의 복수의 주사 전극이 구동된다.
구동 장치에 있어서는, 전압 보지 회로에 의해 제 1 노드와 제 2 노드 사이가 제 1 전압으로 유지된다. 그것에 의해, 제 2 노드의 전위는 제 1 노드의 전위보다도 제 1 전압만큼 높다. 이 상태에서, 전압 인가 회로에 의해 제 1 노드의 전위가 변화되고, 또한, 복수의 스위치 회로에 의해 제 1 및 제 2 노드의 한쪽이 선택적으로 복수의 주사 전극에 각각 접속된다. 그것에 의해, 복수의 주사 전극에 여러가지 구동 파형이 인가된다.
전압 보지 회로와 제 2 노드 사이에는 보호 저항이 마련된다. 정상 동작시에, 스위치 회로에 의해 제 1 노드가 주사 전극에 접속되는 상태와 제 2 노드가 주사 전극에 접속되는 상태가 전환되는 것에 의해 보호 회로의 보호 저항에 펄스 전압이 발생한다. 또한, 스위치 회로의 이상 동작에 의해 보호 회로의 보호 저항에 펄스 전압이 발생한다.
보호 저항에 발생하는 펄스 전압은 정류 회로에 의해 정류된다. 스위치 회로의 이상 동작시에 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율은, 정상 동작시에 스위치 회로의 동작에 의해 보호 저항에 발생하는 펄스 전압의 피크치 및 발생율과 상이하다. 그것에 의해, 이상 동작시에 정류 회로에 의해 정류된 전압은 정상 동작시에 정류 회로에 의해 정류된 전압과는 상이하다.
따라서, 정류 회로에 의해 정류된 전압에 근거해서 검출 회로에 의해 스위치 회로의 이상 동작의 발생을 검출하는 것이 가능해진다.
발명의 효과
본 발명에 의하면, 정류 회로에 의해 정류된 전압에 근거해서 스위치 회로의 검출 회로에 의해 이상 동작의 발생을 검출하는 것이 가능해진다.
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 장치에 있어서의 플라즈마 디스플레이 패널의 일부를 도시하는 분해 사시도,
도 2는 본 발명의 실시예에 따른 패널의 전극 배열도,
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 장치의 회로 블럭도,
도 4는 도 3의 플라즈마 디스플레이 장치의 서브필드 구성에 있어서의 구동 전압 파형도,
도 5는 주사 전극 구동 회로의 구성을 도시하는 회로도,
도 6은 도 4의 제 2 서브필드의 초기화 기간 및 기입 기간에 있어서의 상세한 타이밍도,
도 7은 도 4의 제 2 서브필드의 유지 기간에 있어서의 상세한 타이밍도,
도 8은 정상 펄스의 발생의 메커니즘을 설명하기 위한 모식도,
도 9는 정상 펄스의 일례를 나타내는 파형도,
도 10은 어드레스 펄스의 발생의 메커니즘을 설명하기 위한 모식도,
도 11은 어드레스 펄스의 일례를 나타내는 파형도,
도 12는 이상 펄스의 발생의 메커니즘을 설명하기 위한 모식도,
도 13은 이상 펄스의 일례를 나타내는 파형도,
도 14(a)는 정상 동작시 및 이상 동작시에 있어서의 보호 저항의 양단의 전압을 도시하는 파형도, 도 14(b)는 정상 동작시 및 이상 동작시에 있어서의 주사 전극의 전압을 도시하는 파형도,
도 15는 보호 회로의 구성을 도시하는 회로도,
도 16(a),(b),(c)는 정상 펄스, 어드레스 펄스 및 이상 펄스를 각각 도시하는 파형도,
도 17은 이상 검출 신호가 공용된 보호 회로 및 전압 이상 검출 회로의 구성을 도시하는 블럭도,
도 18은 전압 이상 검출 회로의 구성을 도시하는 회로도.
이하, 본 발명의 실시예에 따른 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 상세히 설명한다.
(1) 패널의 구성
도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 장치에서의 플라즈마 디스플레이 패널의 일부를 도시하는 분해 사시도다.
플라즈마 디스플레이 패널(이하, 패널이라고 약기함)(10)은, 서로 대향 배치된 유리제의 전면 기판(21) 및 배면 기판(31)을 구비한다. 전면 기판(21) 및 배면 기판(31)의 사이에 방전 공간이 형성된다. 전면 기판(21) 위에는 복수쌍의 주사 전극(22) 및 유지 전극(23)이 서로 평행하게 형성되어 있다. 각 쌍의 주사 전극(22) 및 유지 전극(23)이 표시 전극을 구성한다. 주사 전극(22) 및 유지 전극(23)을 덮도록 유전체층(24)이 형성되고, 유전체층(24) 위에는 보호층(25)이 형성되어 있다.
배면 기판(31) 위에는 절연체층(33)으로 덮인 복수의 데이터 전극(32)이 마련되고, 절연체층(33) 상에 '井'자 형상의 격벽(34)이 마련되어 있다. 또한, 절연체층(33)의 표면 및 격벽(34)의 측면에 형광체층(35)이 마련되어 있다. 그리고, 복수쌍의 주사 전극(22) 및 유지 전극(23)과 복수의 데이터 전극(32)이 수직으로 교차하도록 전면 기판(21)과 배면 기판(31)이 대향 배치되고, 전면 기판(21)과 배면 기판(31) 사이에 방전 공간이 형성되어 있다. 방전 공간에는, 방전 가스로서, 예컨대, 네온과 크세논의 혼합 가스가 봉입되어 있다. 또, 패널의 구조는 상술한 것에 한정되지 않고, 예컨대, 스트라이프 형상의 격벽을 구비한 구조를 이용하여도 좋다.
도 2는 본 발명의 실시예에 있어서의 패널의 전극 배열도다. 행 방향을 따라 n개의 주사 전극 SC1∼SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1∼SUn(도 1의 유지 전극(23))이 배열되고, 열 방향을 따라 m개의 데이터 전극 D1∼Dm(도 1의 데이터 전극(32))이 배열되어 있다. n 및 m은 각각 2 이상의 자연수다. 그리고, 1쌍의 주사 전극 SCi(i=1∼n) 및 유지 전극 SUi(i=1∼n)과 하나의 데이터 전극 Dj(j=1∼m)가 교차한 부분에 방전 셀 DC이 형성되어 있다. 그것에 의해, 방전 공간 내에 m×n개의 방전 셀이 형성되어 있다.
(2) 플라즈마 디스플레이 장치의 구성
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 장치의 회로 블럭도다.
이 플라즈마 디스플레이 장치는, 패널(10), 화상 신호 처리 회로(51), 데이 터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55) 및 전원 회로(도시하지 않음)를 구비한다.
화상 신호 처리 회로(51)는, 화상 신호 sig을 패널(10)의 화소수에 따른 화상 데이터로 변환하고, 각 화소의 화상 데이터를 복수의 서브필드에 대응하는 복수의 비트로 분할하고, 그것들을 데이터 전극 구동 회로(52)에 출력한다.
데이터 전극 구동 회로(52)는, 서브필드마다의 화상 데이터를 각 데이터 전극 D1∼Dm에 대응하는 신호로 변환하고, 그 신호에 근거해서 각 데이터 전극 D1∼Dm을 구동한다.
타이밍 발생 회로(55)는, 수평 동기 신호 H 및 수직 동기 신호 V에 근거하여 타이밍 신호를 발생시키고, 그것들의 타이밍 신호를 각각의 구동 회로 블록(화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54))에 공급한다.
주사 전극 구동 회로(53)는, 타이밍 신호에 근거해서 주사 전극 SC1∼SCn에 구동 파형을 공급하고, 유지 전극 구동 회로(54)는 타이밍 신호에 근거해서 유지 전극 SU1∼SUn에 구동 파형을 공급한다.
(3) 서브필드 구성
다음으로, 서브필드 구성에 대해서 설명한다. 서브필드법에서는, 1필드가 시간 상으로 복수의 서브필드로 분할되고, 복수의 서브필드에 휘도 가중치가 각각 설정되어 있다.
예컨대, 1필드가 시간축 상에서 10개의 서브필드(이하, 제 1 SF, 제 2 SF, …, 및 제 10 SF라고 부름)로 분할되고, 그것들의 서브필드가 각각 0.5, 1, 2, 3, 6, 9, 15, 22, 30 및 40의 휘도 가중치를 갖는다.
도 4는 도 3의 플라즈마 디스플레이 장치의 서브필드 구성에 있어서의 구동 전압 파형도다.
도 4의 상단에는, 유지 전극 SU1∼SUn, 1개의 주사 전극 SC1 및 데이터 전극 D1∼Dm의 구동 파형이 표시된다. 또한, 1필드의 제 1 SF의 소거 기간으로부터 제 3 SF의 초기화 기간까지가 표시된다. 여기에서는, 주로 제 2 SF에 대해서 설명한다.
제 2 SF의 초기화 기간의 전반부에서는, 데이터 전극 D1∼Dm 및 유지 전극 SU1∼SUn을 OV(접지 전위)로 보지하고, 주사 전극 SC1∼SCn에 램프 전압을 인가한다. 이 램프 전압은, 방전 개시 전압 이하의 정(正)의 전위 Vscn으로부터 방전 개시 전압을 초과하는 정의 전위 (Vscn+Vset)를 향해서 완만하게 상승한다. 그러면, 모든 방전 셀에 있어서 1회째의 미약한 초기화 방전이 일어나고, 주사 전극 SC1∼SCn 위에 부(負)의 벽전하가 축적되고, 또한 유지 전극 SU1∼SUn 상 및 데이터 전극 D1∼Dm 위에 정의 벽전하가 축적된다. 여기에서, 전극을 덮는 유전체층 또는 형광체층 상 등에 축적한 벽전하에 의해 생기는 전압을 전극 상의 벽전압이라고 한다.
계속되는 초기화 기간의 후반부에서는, 유지 전극 SU1∼SUn을 정의 전위 Ve1로 유지하고, 주사 전극 SC1∼SCn에 정의 전위 (Vscn+Vset)로부터 부의 전위 (-Vad)를 향해 완만하게 하강하는 램프 전압을 인가한다. 그러면, 모든 방전 셀에 있어서 2회째의 미약한 초기화 방전이 일어나고, 주사 전극 SC1∼SCn 상의 벽전압 및 유지 전극 SU1∼SUn 상의 벽전압을 약하게 할 수 있어, 데이터 전극 D1∼Dm 상의 벽전압도 기입 동작에 알맞은 값으로 조정된다.
이상과 같이, 제 2 SF의 초기화 기간에서는, 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작이 행해진다.
제 2 SF의 기입 기간에서는, 유지 전극 SU1∼SUn에 전위 Ve2을 인가하고, 주사 전극 SC1∼SCn을 일단 전위 (Vscn-Vad)로 보지한다. 다음으로, 1행째의 주사 전극 SC1에 부의 주사 펄스 Pa(=-Vad)을 인가하고, 또한, 데이터 전극 D1∼Dm 중 1행째에 있어서 발광해야 할 방전 셀의 데이터 전극 Dk(k은 1∼m 중 어느 것)에 정의 기입 펄스 Pd를 인가한다. 그러면, 데이터 전극 Dk과 주사 전극 SC1의 교차부의 전압은, 외부 인가 전압 (Pd-Pa)인 데이터 전극 Dk 상의 벽전압 및 주사 전극 SC1 상의 벽전압이 가산된 값으로 되고, 방전 개시 전압을 초과한다. 그것에 의해, 데이터 전극 Dk과 주사 전극 SC1 사이 및 유지 전극 SU1과 주사 전극 SC1 사이에서 기입 방전이 발생한다. 그 결과, 그 방전 셀의 주사 전극 SC1 상에 정의 벽전하가 축적되고, 유지 전극 SU1 상에 부의 벽전하가 축적되고, 데이터 전극 Dk 상에도 부의 벽전하가 축적된다.
이렇게 하여, 1행째에 있어서 발광해야 할 방전 셀에서 기입 방전이 발생해서 각 전극 위에 벽전하를 축적시키는 기입 동작이 행해진다. 한편, 기입 펄스 Pd가 인가되지 않은 데이터 전극 Dh(h≠k)와 주사 전극 SC1의 교차부의 전압은 방전 개시 전압을 초과하지 않으므로, 기입 방전은 발생하지 않는다. 이상의 기입 동작 을 1행째의 방전 셀로부터 n행째의 방전 셀에 이르기까지 순차적으로 행하고, 기입 기간이 종료한다.
계속되는 유지 기간에서는, 유지 전극 SU1∼SUn을 OV에 되돌리고, 주사 전극 SC1∼SCn에 유지 기간의 최초의 유지 펄스 Ps(=Vsus)을 인가한다. 이 때, 기입 기간에서 기입 방전이 발생한 방전 셀에 있어서는, 주사 전극 SCi와 유지 전극 SUi 사이의 전압은, 유지 펄스 Ps(=Vsus)에 주사 전극 SCi 상의 벽전압 및 유지 전극 SUi 상의 벽전압이 가산된 값으로 되어, 방전 개시 전압을 초과한다. 그것에 의해, 주사 전극 SCi와 유지 전극 SUi 사이에서 유지 방전이 일어나고, 방전 셀이 발광한다. 그 결과, 주사 전극 SCi 상에 부의 벽전하가 축적되고, 유지 전극 SUi 상에 정의 벽전하가 축적되고, 데이터 전극 Dk 상에 정의 벽전하가 축적된다.
기입 기간에서 기입 방전이 발생하지 않은 방전 셀에서는 유지 방전은 일어나지 않아, 초기화 기간의 종료시의 벽전하의 상태가 보지된다. 계속해서, 주사 전극 SC1∼SCn을 OV로 되돌리고, 유지 전극 SU1∼SUn에 유지 펄스 Ps를 인가한다. 그러면, 유지 방전이 일어난 방전 셀에서는, 유지 전극 SUi와 주사 전극 SCi 사이의 전압이 방전 개시 전압을 초과하므로, 다시 유지 전극 SUi와 주사 전극 SCi 사이에서 유지 방전이 일어나서, 유지 전극 SUi 상에 부의 벽전하가 축적되고, 주사 전극 SCi 상에 정의 벽전하가 축적된다.
이후 마찬가지로, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn에 미리 정해진 수의 유지 펄스 Ps를 교대로 인가함으로써, 기입 기간에 있어서 기입 방전이 발생한 방전 셀에서는 유지 방전이 계속해서 행해진다. 이렇게 하여 유지 기간에 있어 서의 유지 동작이 종료한다.
제 3 SF의 초기화 기간에서는, 유지 전극 SU1∼SUn을 전위 Ve1로 보지하고, 데이터 전극 D1∼Dm을 OV로 보지하고, 주사 전극 SC1∼SCn에 정의 전위 Vsus로부터 부의 전위 (-Vad)을 향해서 완만하게 하강하는 램프 전압을 인가한다. 그러면, 앞의 서브필드의 유지 기간에서 유지 방전이 일어난 방전 셀에서는 미약한 초기화 방전이 발생한다. 그것에 의해, 주사 전극 SCi 상의 벽전압 및 유지 전극 SUi 상의 벽전압을 약하게 할 수 있어, 데이터 전극 Dk 상의 벽전압도 기입 동작에 알맞은 값으로 조정된다.
한편, 앞의 서브필드에서 기입 방전 및 유지 방전이 일어나지 않은 방전 셀에서는, 방전이 발생할 일은 없고, 앞의 서브필드의 초기화 기간의 종료시에 있어서의 벽전하의 상태가 그대로 유지된다.
이와 같이, 제 3 SF의 초기화 기간에서는, 직전의 서브필드에서 유지 방전이 일어난 방전 셀에서 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작을 실행한다.
(4) 주사 전극 구동 회로(53)의 구성
도 5는 주사 전극 구동 회로(53)의 구성을 도시하는 회로도다.
주사 전극 구동 회로(53)는, 주사 IC(집적회로)(100), 직류 전원(200), 보호 회로(300), 회수 회로(400), 다이오드 D10, n채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q3∼Q5, Q7 및 NPN 바이폴라 트랜지스터(이하, 트랜지스터라고 약기함) Q6, Q8을 포함한다. 도 5에는, 주사 전극 구동 회로(53)에 있어서 1개의 주사 전극 SC1에 접속되는 하나의 주사 IC(100)이 도시된다. 다른 주사 전극 SC2∼SCn에도 도 5의 주사 IC(100)와 마찬가지의 주사 IC가 각각 접속된다.
주사 IC(100)는 n채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) Q1, Q2을 포함한다. 회수 회로(400)는 n채널 전계 효과 트랜지스터(이하, 트랜지스터라고 약기함) QA, QB, 회수 코일 LA, LB, 회수 콘덴서 CR 및 다이오드 DA, DB을 포함한다.
주사 IC(100)은 노드 N1과 노드 N2 사이에 접속된다. 주사 IC(100)의 트랜지스터 Q1은 노드 N2와 주사 전극 SC1 사이에 접속되고, 트랜지스터 Q2는 주사 전극 SC1과 노드 N1 사이에 접속된다. 트랜지스터 Q1의 게이트에는 제어 신호 SH가 인가되고, 트랜지스터 Q2의 게이트에는 제어 신호 SL이 인가된다.
보호 회로(300)는 노드 N2와 노드 N3 사이에 접속된다. 보호 회로(300)는 보호 저항을 포함한다. 보호 회로(300)의 상세한 구성 및 동작에 대해서는 후술한다.
전압 Vscn을 받는 전원 단자 V10는 다이오드 D10을 거쳐서 노드 N3에 접속된다. 직류 전원(200)은 노드 N1과 노드 N3 사이에 접속된다. 이 직류 전원(200)은, 전해 콘덴서로 이루어지고, 전압 Vscn을 유지하는 플로팅 전원으로서 작용한다. 이하, 노드 N1의 전위를 VFGND라고 하고, 노드 N3의 전위를 VscnF라고 한다. 노드 N3의 전위 VscnF는, 노드 N1의 전위 VFGND에 전압 Vscn을 가산한 값을 갖는다. 즉, VscnF=VFGND+Vscn로 된다.
트랜지스터 Q3은, 전압 Vset를 받는 전원 단자 V11과 노드 N4 사이에 접속되고, 게이트에는 제어 신호 CPH가 인가된다. 트랜지스터 Q4은, 노드 N1과 노드 N4 사이에 접속되고, 게이트에는 제어 신호 CEI가 인가된다. 트랜지스터 Q5은, 노드 N1과 부의 전압(-Vad)을 받는 전원 단자 V12 사이에 접속되고, 게이트에는 제어 신호 CEL이 인가된다. 제어 신호 CEI는 제어 신호 CEL의 반전 신호다.
트랜지스터 Q6, Q7은, 전압 Vsus를 받는 전원 단자 V13과 노드 N4 사이에 접속된다. 트랜지스터 Q6의 베이스에는 제어 신호 CMH가 인가되고, 트랜지스터 Q7의 게이트에는 제어 신호 CPH2가 인가된다. 트랜지스터 Q8은, 노드 N4와 접지 단자 사이에 접속되고, 베이스에는 제어 신호 CML이 인가된다.
노드 N4와 노드 N5 사이에는, 회수 코일 LA, 다이오드 DA 및 트랜지스터 QA가 직렬로 접속되고, 또한, 회수 코일 LB, 다이오드 DB 및 트랜지스터 QB이 직렬로 접속된다. 회수 콘덴서 CR는 노드 N5와 접지 단자 사이에 접속된다.
(5) 주사 전극 구동 회로(53)의 동작
도 6은 도 4의 제 2 서브필드의 초기화 기간 및 기입 기간에 있어서의 상세한 타이밍도다.
도 6의 최상단에는, 일점 쇄선으로 노드 N1의 전위 VFGND의 변화가 표시되고, 점선으로 노드 N3의 전위 VscnF의 변화가 표시되고, 실선으로 주사 전극 SC1의 전위의 변화가 표시된다. 또, 도 6에는, 회수 회로(400)에 인가되는 제어 신호 SA, SB은 도시되지 않고 있다.
초기화 기간의 개시 시점 t0에서는, 제어 신호 SH, CMH, CPH, CEL이 로 우(low) 레벨에 있고, 제어 신호 SL, CML, CPH2, CEI가 하이(high) 레벨에 있다. 그것에 의해, 트랜지스터 Q1, Q6, Q3, Q5가 오프하고, 트랜지스터 Q2, Q8, Q7, Q4가 온하고 있다. 따라서, 노드 N1은 접지 전위(OV)로 되어 있고, 노드 N3의 전위 VscnF는 Vscn으로 되어 있다. 또한, 트랜지스터 Q2가 온하고 있으므로, 주사 전극 SC1의 전위는 접지 전위로 되어 있다.
시점 t1에서, 제어 신호 CML, CPH2가 로우 레벨로 되고, 트랜지스터 Q8, Q7이 오프한다. 또한, 제어 신호 SH가 하이 레벨로 되고, 제어 신호 SL이 로우 레벨로 된다. 그것에 의해, 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 따라서, 주사 전극 SC1의 전위가 Vscn으로 상승한다.
시점 t2에서, 제어 신호 CPH가 하이 레벨로 되고, 트랜지스터 Q3이 온한다. 그것에 의해, 노드 N1의 전위 VFGND가 접지 전위로부터 Vset까지 완만하게 상승한다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 Vscn으로부터 (Vscn+Vset)까지 상승한다.
시점 t3에서, 제어 신호 CPH가 로우 레벨로 되고, 트랜지스터 Q3이 오프한다. 그것에 의해, 노드 N1의 전위 VFGND가 Vset로 유지된다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 (Vscn+Vset)로 유지된다.
시점 t4에서, 제어 신호 CMH, CPH2가 하이 레벨로 되고, 트랜지스터 Q6, Q7이 온한다. 그것에 의해, 노드 N1의 전위 VFGND가 Vsus까지 저하한다. 또한, 노드 N3의 전위 VscnF 및 주사 전극 SC1의 전위가 (Vscn+Vsus)까지 저하한다.
시점 t5에서, 제어 신호 SH가 로우 레벨로 되고, 제어 신호 SL이 하이 레벨 로 된다. 그것에 의해, 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온한다. 따라서, 주사 전극 SC1의 전위가 Vsus까지 저하한다.
시점 t6에서, 제어 신호 CMH, CEI가 로우 레벨로 되고, 트랜지스터 Q6, Q4가 오프한다. 또한, 제어 신호 CEL이 하이 레벨로 되어, 트랜지스터 Q5가 온한다. 그것에 의해, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 (-Vad)를 향해 완만하게 저하한다. 또한, 노드 N3의 전위 VscnF가 (-Vad+Vscn)을 향해서 완만하게 저하한다.
시점 t7에서, 제어 신호 SH가 하이 레벨로 되고, 제어 신호 SL이 로우 레벨로 된다. 그것에 의해, 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 따라서, 주사 전극 SC1의 전위가 (-Vad+Vset2)로부터 (-Vad+Vscn)까지 상승한다. 여기에서, Vset2<Vscn이다.
기입 기간의 시점 t8에서, 제어 신호 CML이 하이 레벨로 되고, 트랜지스터 Q8이 온한다. 그것에 의해, 노드 N4가 접지 전위가 된다. 이 때, 트랜지스터 Q4가 오프하고 있으므로, 노드 N1 및 주사 전극 SC1의 전위는 (-Vad+Vscn)로 유지된다.
시점 t9에서, 제어 신호 SH가 로우 레벨로 되고, 제어 신호 SL이 하이 레벨로 된다. 그것에 의해, 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온한다. 따라서, 주사 전극 SC1의 전위가 (-Vad+Vscn)로부터 ―Vad까지 저하한다.
시점 t9a에서, 제어 신호 SH가 하이 레벨로 되고, 제어 신호 SL이 로우 레벨로 된다. 그것에 의해, 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온한다. 따 라서, 주사 전극 SC1의 전위가 ―Vad로부터 (-Vad+Vscn)까지 상승한다. 그 결과, 주사 전극 SC1에 주사 펄스가 발생한다.
이와 같이, 주사 전극 SC1의 전위는, 주사 IC(100)의 트랜지스터 Q1, Q2의 온 및 오프에 의해 노드 N1의 전위 VFGND 및 노드 N3의 전위 VscnF로 전환된다.
도 7은 도 4의 제 2 서브필드의 유지 기간에서의 상세한 타이밍도다.
도 7의 최상단에는, 일점쇄선으로 노드 N1의 전위 VFGND의 변화가 도시되고, 점선으로 노드 N3의 전위 VscnF의 변화가 도시되고, 실선으로 주사 전극 SC1의 전위의 변화가 도시된다. 또, 도 7에는, 회수 회로(400)에 인가되는 제어 신호 SA, SB은 도시되지 않고 있다.
유지 기간의 개시 시점 t10에서, 제어 신호 SH, CMH, CPH, CEL이 로우 레벨에 있고, 제어 신호 SL, CML, CPH2, CEI가 하이 레벨에 있다. 그것에 의해, 트랜지스터 Q1, Q6, Q3, Q5가 오프하고, 트랜지스터 Q2, Q8, Q7, Q4가 온하고 있다. 따라서, 노드 N1은 접지 전위로 되어 있고, 노드 N3의 전위 VscnF는 Vscn이 되어 있다. 또한, 트랜지스터 Q2가 온하고 있으므로, 주사 전극 SC1의 전위는 접지 전위로 되어 있다.
시점 t11에서, 제어 신호 CML이 로우 레벨로 되고, 트랜지스터 Q8이 오프한다. 이 때, 제어 신호 SA(도 5 참조)가 하이 레벨로 되고, 트랜지스터 QA가 온한다. 그것에 의해, 회수 콘덴서 CR로부터 노드 N1 및 주사 전극 SC1에 전류가 공급되어, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 상승한다.
시점 t12에서, 제어 신호 CMH가 하이 레벨로 되고, 트랜지스터 Q6이 온한다. 이 때, 제어 신호 SA(도 5 참조)가 로우 레벨로 되고, 트랜지스터 QA는 오프한다. 그것에 의해, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 Vsus가 된다. 또한, 노드 N3의 전위 VscnF가 (Vscn+Vsus)이 된다.
시점 t13에서, 제어 신호 CMH가 로우 레벨로 되고, 트랜지스터 Q6이 오프한다. 이 때, 제어 신호 SB(도 5 참조)가 하이 레벨로 되고, 트랜지스터 QB이 온한다. 그것에 의해, 노드 N1 및 주사 전극 SC1로부터 회수 콘덴서 CR에 전류가 공급되고, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 저하한다.
시점 t14에서, 제어 신호 CML이 하이 레벨로 되고, 트랜지스터 Q8이 온한다. 이 때, 제어 신호 SB(도 5 참조)가 로우 레벨로 되고, 트랜지스터 QB은 오프한다. 그것에 의해, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위가 접지 전위로 된다. 또한, 노드 N3의 전위 VscnF가 Vscn까지 저하한다.
이와 같이, 노드 N1의 전위 VFGND 및 주사 전극 SC1의 전위는 접지 전위와 Vsus로 교대로 변화된다. 또한, 노드 N3의 전위 VscnF는 Vscn과 (Vscn+Vsus)로 교대로 변화된다.
또, 도 4의 하단에는, 제 1 SF의 소거 기간으로부터 제 3 SF의 초기화 기간까지의 제어 신호 CMH, CML, CPH, CPH2, CEL의 파형 및 주사 IC(100)의 상태가 도시되어 있다. "ALL-L"은 모든 주사 IC(100)의 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온하는 상태를 도시하고, "ALL-H"은 모든 주사 IC(100)의 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프하는 상태를 도시한다.
(6) 보호 회로(300)의 보호 저항에 발생하는 펄스 전압
다음으로, 도 5의 보호 회로(300)의 보호 저항의 양단에 발생하는 펄스 전압에 대해서 설명한다.
보호 회로(300)의 보호 저항의 양단에 발생하는 펄스 전압에는, 이하에 설명하는 정상 펄스, 어드레스 펄스 및 이상 펄스의 3종류가 있다. 본 실시예에서는, 보호 회로(300)가 이것들의 3종류의 펄스 전압 중 이상 펄스를 검출하고, 이상 검출 신호를 발생시킨다.
(6-1) 정상 펄스
우선, 정상 펄스에 대해서 설명한다. 도 8은 정상 펄스의 발생의 메커니즘을 설명하기 위한 모식도다. 도 8에는, 주사 전극 구동 회로(53), 패널 용량 CP 및 유지 전극 구동 회로(54)의 일부가 간략화되어 도시되어 있다.
도 8에는, 전압 Vscn을 유지하는 직류 전원(200), 보호 회로(300)에 포함되는 보호 저항 R1, 주사 IC(100)에 포함되는 트랜지스터 Q1, Q2, 및 부의 전압(-Vad)을 발생시키는 직류 전원(600)이 도시된다. 또한, 패널(10)의 모든 용량(이하, 패널 용량이라 부름) CP의 일단에 접속되는 1개의 주사 전극 SC1, 패널 용량 CP의 타단에 접속되는 1개의 유지 전극 SU1, 및 유지 전극 구동 회로(54)에 포함되는 트랜지스터 Q31, Q32가 도시된다.
도 6의 시점 t7의 직전에는, 도 8(a)에 도시되는 바와 같이, 모든 주사 IC(100)에 있어서 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온하고 있다. 또한, 노드 N1에는 부의 전위 (-Vad)이 인가된다. 이 경우, 주사 전극 SC1의 전위는 (-Vad+Vset2)이 되어 있다. 또한, 유지 전극 구동 회로(54)의 트랜지스터 Q31은 온하고, 트랜지스터 Q32는 오프하고 있다. 전위 (-Vad+Vset2)은, 예컨대, 약 -90V다.
도 6의 시점 t7의 직후에는, 도 8(b)에 도시되는 바와 같이, 모든 주사 IC(100)에 있어서 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 그것에 의해, 주사 전극 SC1의 전위는 (-Vad+Vscn)로 된다. 전위 (-Vad+Vscn)은, 예컨대, 약 +35V다.
이 경우, 보호 저항 R1에 전류 I1이 흘러, 패널 용량 CP이 충전된다. 이 충전 전류에 의해 보호 저항 R1의 양단에 펄스 전압이 발생한다. 상기한 바와 같이, 이 펄스 전압을 정상 펄스라고 부른다.
도 9는 정상 펄스의 일례를 나타내는 파형도다. 도 9의 예에서는, 정상 펄스의 피크는 50V를 초과한다. 이러한 정상 펄스는, 1필드(16.6ms)당 10∼20회 정도 발생한다.
(6-2) 어드레스 펄스
다음으로, 어드레스 펄스에 관하여 설명한다. 도 10은 어드레스 펄스의 발생의 메커니즘을 설명하기 위한 모식도다. 도 10에는, 주사 전극 구동 회로(53), 패널(10) 및 유지 전극 구동 회로(54)의 일부가 간략화되어서 도시되고 있다.
정상 동작시에, 패널(10)의 화면에 가로 줄무늬 화상이 표시되는 경우, n개의 주사 전극 SC1∼SCn에 접속되는 n개의 주사 IC(100)의 트랜지스터 Q1이 순차적으로 온하고, 또한 패널(10)의 m개의 데이터 전극 D1∼Dm의 전위가 동시에 하이 레벨 및 로우 레벨로 반복하여 전환된다.
이 경우, 각 주사 전극 SCi와 m개의 데이터 전극 D1∼Dm 사이에 형성되는 방전 셀의 용량이 동시에 충전된다.
예컨대, 도 6의 시점 t9a의 직전에는, 도 10(a)에 도시되는 바와 같이, 주사 전극 SC1에 접속되는 주사 IC(100)에 있어서 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온하고 있다. 또한, 노드 N1에는 부의 전위 (-Vad)이 인가된다. 이 경우, 주사 전극 SC1의 전위는 ―Vad로 되어 있다. 또한, 유지 전극 구동 회로(54)의 트랜지스터 Q31은 온하고, 트랜지스터 Q32는 오프하고 있다. 전위 (-Vad)은 예컨대, 약 -105V다.
도 6의 시점 t9a의 직후에는, 도 10(b)에 도시되는 바와 같이, 주사 전극 SC1에 접속되는 주사 IC(100)에 있어서 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 그것에 의해, 주사 전극 SC1의 전위는 (-Vad+Vscn)이 된다. 전위 (-Vad+VScn)은 예컨대, 약 +35V다.
이 경우, 보호 저항 R1에 전류 I2가 흘러, 주사 전극 SC1과 데이터 전극 D1∼Dm 사이에 형성되는 방전 셀의 용량이 동시에 충전된다. 이 충전 전류에 의해 보호 저항 R1의 양단에 펄스 전압이 발생한다. 상기한 바와 같이, 이 펄스 전압을 어드레스 펄스라고 부른다.
도 11은 어드레스 펄스의 일례를 나타내는 파형도다. 도 11의 예에서는, 어드레스 펄스의 피크는 50V 정도다. 이러한 어드레스 펄스는, 1라인의 백선과 1라인의 흑선을 교대로 갖는 가로 줄무늬 화상 뿐만아니라, 2라인 걸러 백선을 갖는 가로 줄무늬 화상, 3라인 걸러 백선을 갖는 가로 줄무늬 화상, 또는 2라인의 백선 과 2라인의 흑선을 교대로 갖는 가로 줄무늬 화상과 같은 여러가지의 패턴의 화상이 표시되는 경우에 발생한다. 예컨대, 패널(10)이 768라인을 갖고, 서브필드수가 10의 경우에는, 어드레스 펄스는, 1필드(16.6ms)당 4000회 정도 발생한다. 또, 패널(10)의 상반부의 영역과 하반부의 영역이 별개인 주사 전극 구동 회로, 유지 전극 구동 회로 및 데이터 전극 구동 회로에 의해 구동되는 경우에는, 어드레스 펄스는, 1필드(16.6ms)당 2000회 정도 발생한다.
(6-3) 이상 펄스
또한, 이상 펄스에 대해서 설명한다. 도 12는 이상 펄스의 발생의 메커니즘을 설명하기 위한 모식도다. 도 12에는, 주사 전극 구동 회로(53), 패널 용량 CP 및 유지 전극 구동 회로(54)의 일부가 간략화되어 도시되어 있다.
도 7에 도시한 것 같이, 정상 동작의 유지 기간에서는, 모든 주사 IC(100)에 있어서 트랜지스터 Q1이 오프하고, 트랜지스터 Q2가 온한다. 그러나, 이상 동작시에는, 패널(10)에 표시되는 화상의 패턴에는 관계없이 모든 주사 IC(100)에 있어서 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프한다. 그것에 의해, 이상시에는 유지 기간에 있어서 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn 사이의 방전 전류가 보호 저항 R1에 흐른다.
도 12(a)에 도시되는 바와 같이, 주사 전극 구동 회로(53)의 트랜지스터 Q6이 오프하고, 트랜지스터 Q8이 온할 때에는, 유지 전극 구동 회로(54)의 트랜지스터 Q31이 온하고, 트랜지스터 Q32가 오프한다. 이상 동작에 의해 주사 IC(100)의 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프하고 있는 경우, 주사 전극 SC1의 전위는 Vscn으로 된다. 전위 Vscn은, 예컨대, 약 140V다. 또한, 유지 전극 SU1의 전위는 Vsus로 된다. 전위 Vsus는, 예컨대, 약 190V다. 이 경우, 주사 전극 SC1과 유지 전극 SU1의 전위차가 방전 개시 전압을 초과하지 않기 때문에, 주사 전극 SC1과 유지 전극 SU1 사이에 접속되는 방전 셀에 있어서 방전이 발생하지 않는다. 그 때문에, 보호 저항 R1에 방전 전류가 흐르지 않는다.
도 12(b)에 도시되는 바와 같이, 주사 전극 구동 회로(53)의 트랜지스터 Q6이 온하고, 트랜지스터 Q8이 오프할 때에는, 유지 전극 구동 회로(54)의 트랜지스터 Q31이 오프하고, 트랜지스터 Q32가 온한다. 이상 동작에 의해 주사 IC(100)의 트랜지스터 Q1이 온하고, 트랜지스터 Q2가 오프하고 있는 경우, 주사 전극 SC1의 전위는 (Vscn+Vsus)로 된다. 전위 (Vscn+Vsus)은, 예컨대, 약 330V다. 또한, 유지 전극 SU1의 전위는 OV로 된다. 이 경우, 주사 전극 SC1과 유지 전극 SU1의 전위차가 방전 개시 전압을 초과하기 때문에, 주사 전극 SC1과 유지 전극 SU1 사이에 접속되는 방전 셀에 있어서 방전이 발생한다. 그것에 의해, 보호 저항 R1에 방전 전류 I3이 흐른다.
이와 같이, 유지 전극 SU1의 전위는 Vsus와 OV로 교대로 변화된다. 이것에 비하여, 주사 전극 SC1의 전위는 Vscn과 (Vscn+Vsus)로 변화된다. 따라서, 보호 저항 R1에는 한 방향으로만 방전 전류 I3이 흐른다. 이 방전 전류 I3에 의해 보호 저항 R1의 양단에 펄스 전압이 발생한다. 상기한 바와 같이, 이 펄스 전압을 이상 펄스라고 부른다.
도 13은 이상 펄스의 일례를 나타내는 파형도다. 도 13의 예에서는, 이상 펄스의 피크는 50V를 초과한다. 이러한 이상 펄스는, 1필드(16.6ms)당 50∼1000회 정도 발생한다.
(6-4) 이상 펄스에 의한 보호 저항 R1의 발열
도 14(a)은 정상 동작시 및 이상 동작시에 있어서의 보호 저항 R1의 양단의 전압을 도시하는 파형도이며, 도 14(b)은 정상 동작시 및 이상 동작시에 있어서의 주사 전극 SC1의 전압을 도시하는 파형도다.
정상 동작시에는, 유지 기간에 있어서 보호 저항 R1에 전류는 흐르지 않는다. 따라서, 도 14(a)에 도시하는 바와 같이, 보호 저항 R1의 양단의 전압 진폭은 거의 OV로 된다.
한편, 상기한 바와 같이, 이상 동작에 의해 주사 IC(100)의 트랜지스터 Q1, Q2가 각각 온 상태 및 오프 상태로 고정되면, 유지 기간에 있어서 보호 저항 R1에 한 방향으로 방전 전류가 흐른다. 그것에 의해, 도 14(a)에 도시하는 바와 같이, 보호 저항 R1의 양단의 전압 진폭은 현저하게 증가한다. 또한, 도 14(b)에 도시하는 바와 같이, 유지 기간에 있어서 주사 전극 SC1에 인가되는 유지 펄스가 전압 Vscn만큼 상승한다.
이러한 이상 동작 때문에 보호 저항 R1에 방전 전류가 흐르는 것에 의해, 보호 저항 R1이 발열한다. 그것에 의해, 보호 저항 R1이 적열(赤熱)하거나, 땜납이 용융할 가능성이 있다.
그래서, 본 실시예에서는, 보호 회로(300)에 의해 정상 펄스, 어드레스 펄스 및 이상 펄스 중에서 이상 펄스가 검출되어, 이상 검출 신호가 출력된다.
이 이상 검출 신호에 근거해서 전원 회로가 일시적으로 정지된다.
(7) 보호 회로(300)의 구성 및 동작
도 15는 보호 회로(300)의 구성을 도시하는 회로도다. 도 15에는, 주사 전극 SC1에 대응해서 마련되는 보호 회로(300)가 도시되지만, 다른 주사 전극 SC2∼SCn에 대응해서 마련되는 보호 회로(300)의 구성도 도 15에 도시하는 구성과 마찬가지다.
도 15에 도시하는 바와 같이, 보호 회로(300)는, 보호 저항 R1, 콘덴서 C1, 충전 제한 저항 R2, 제너 다이오드 ZD1, ZD2, 정류용 다이오드 Da, 방전 저항 R3, R4, PNP 바이폴라 트랜지스터(이하, 트랜지스터라고 약기함) Q10 및 저항 R5를 포함한다. 충전 제한 저항 R2의 값은 방전 저항 R3, R4의 값의 합계에 비해서 충분히 작다.
보호 저항 R1은 노드 N3과 노드 N2 사이에 접속된다. 콘덴서 C1은 노드 N3과 노드 N6 사이에 접속된다. 충전 제한 저항 R2, 제너 다이오드 ZD1, ZD2 및 정류용 다이오드 Da는 노드 N6과 노드 N2 사이에 직렬로 접속된다. 콘덴서 C1, 충전 제한 저항 R2 및 정류용 다이오드 Da에 의해 정류 회로가 구성된다. 제너 다이오드 ZD1, ZD2와 다이오드 Da는 역 방향으로 접속된다.
방전 저항 R3은 노드 N3과 노드 N7 사이에 접속되고, 방전 저항 R4는 노드 N7과 노드 N6 사이에 접속된다. 트랜지스터 Q10의 베이스는 노드 N7에 접속되고, 에미터는 노드 N3에 접속되고, 콜렉터는 저항 R5를 거쳐서 노드 ND에 접속된다.
노드 N3에 펄스 전압이 발생하면, 콘덴서 C1, 충전 제한 저항 R2, 제너 다이 오드 ZD1, ZD2 및 다이오드 Da에 전류가 흐른다. 이 경우, 전류는 콘덴서 C1의 값 및 충전 제한 저항 R2의 값에 의해 결정되는 시정수로 정류되고, 콘덴서 C1이 충전된다. 그것에 의해, 노드 N3의 전위가 상승한다. 펄스 전압의 발생 후, 콘덴서 C1이 방전 저항 R3, R4을 통해 서서히 방전된다. 그것에 의해, 노드 N3의 전위가 저하한다.
펄스 전압의 발생마다 상기의 동작이 반복되는 것에 의해 보호 저항 R1의 양단에 발생하는 펄스 전압이 정류된다. 이 경우, 펄스 전압의 피크치 및 발생율에 의존해서 콘덴서 C1의 충전 전압이 상이하다. 즉, 펄스 전압의 피크치 및 발생율에 의존해서 노드 N7의 전위가 상이하다. 여기에서, 펄스 전압의 발생율이란, 일정 시간(예컨대, 1필드) 내에서의 펄스 전압의 발생 회수를 말한다.
노드 N7의 전위가 소정값을 초과하면, 트랜지스터 Q10이 온한다. 그것에 의해, 노드 ND로부터 하이 레벨의 이상 검출 신호 SOS가 출력된다.
또, 노드 N7의 전위에 중첩되는 노이즈를 제거하기 위해서, 점선으로 도시하는 바와 같이, 노드 N3과 노드 N7 사이에 콘덴서 C2가 접속되어도 좋다.
도 16(a), (b), (c)은 정상 펄스, 어드레스 펄스 및 이상 펄스를 각각 도시하는 파형도다.
도 16(a) 및 도 16(c)에 도시하는 바와 같이, 정상 펄스의 피크치는 이상 펄스의 피크치보다도 높다. 한편, 정상 펄스는 1필드(16.6ms)당 10∼20회 정도 발생한다. 이것에 비하여, 이상 펄스는 1필드(16.6ms)당 50∼1000회 정도 발생한다.
따라서, 이상 펄스의 발생시에 정류 회로에 의해 정류된 전압은, 정상 펄스 의 발생시에 정류 회로에 의해 정류된 전압에 비해 높다. 그 때문에, 이상 펄스의 발생시의 노드 N7의 전위에서 트랜지스터 Q10이 온하고, 정상 펄스의 발생시의 노드 N7의 전위에서 트랜지스터 Q10이 온하지 않도록, 콘덴서 C1의 값, 충전 제한 저항 R2의 값 및 방전 저항 R3, R4의 값이 설정된다. 그것에 의해, 이상 펄스의 발생에 의해 이상 검출 신호 SOS가 출력되고, 정상 펄스의 발생에 의해 이상 검출 신호 SOS는 출력되지 않는다.
또한, 어드레스 펄스는 1필드(16.6ms)당 2000∼4000회 정도 발생한다. 따라서, 어드레스 펄스의 발생율은 이상 펄스의 발생율보다도 많다. 한편, 도 16(b) 및 도 16(c)에 도시하는 바와 같이, 어드레스 펄스의 피크치는 이상 펄스의 피크치보다도 낮다.
그래서, 본 실시예의 보호 회로(300)에서는, 제너 다이오드 ZD1, ZD2의 제너 전압이 어드레스 펄스의 피크치보다도 높게 설정된다. 그것에 의해, 어드레스 펄스의 발생시에는 콘덴서 C1, 충전 제한 저항 R2 및 정류용 다이오드 Da에 의해 구성되는 정류 회로에 전류가 흐르지 않고, 콘덴서 C1은 충전되지 않는다. 따라서, 노드 N7의 전위는 소정값까지 상승하지 않고, 트랜지스터 Q10은 온하지 않는다. 그 결과, 어드레스 펄스의 발생에 의해 이상 검출 신호 SOS는 출력되지 않는다.
상기한 바와 같이, 본 실시예의 보호 회로(300)에서는, 발생율의 차이에 근거해서 이상 펄스를 정상 펄스로부터 식별하고, 피크치의 차이에 근거해서 이상 펄스를 어드레스 펄스로부터 식별할 수 있다. 그것에 의해, 이상 펄스의 검출시에 이상 검출 신호 SOS를 출력할 수 있다. 주사 IC(100)의 이상 동작은 일시적인 경 우가 많기 때문에, 이상 검출 신호 SOS을 이용하여 전원 회로를 일시적으로 오프하는 동시에 플라즈마 디스플레이 장치를 리셋함으로써, 주사 IC(100)을 정상 동작으로 되돌릴 수 있다.
(8) 보호 회로(300)의 구성 및 동작
본 실시예의 보호 회로(300)에 의한 이상 검출 신호 SOS는, 직류 전원(200)의 전압 이상을 검출하는 전압 이상 검출 회로에 의한 이상 검출 신호와 공용할 수 있다.
도 17은 이상 검출 신호가 공용된 보호 회로 및 전압 이상 검출 회로의 구성을 도시하는 블럭도다. 또한, 도 18은 전압 이상 검출 회로의 구성을 도시하는 회로도다.
도 17에 도시하는 바와 같이, 노드 N1과 노드 N3 사이에 전압 이상 검출 회로(500)가 접속된다. 보호 회로(300)의 노드 ND로부터 출력되는 이상 검출 신호 S0S는 전압 이상 검출 회로(500)에 인가된다. 전압 이상 검출 회로(500)의 노드 NE로부터 이상 검출 신호 SOSa가 출력된다.
도 18에 도시하는 바와 같이, 전압 이상 검출 회로(500)는, 저항 R51∼R59, 콘덴서 C51, C52, 제너 다이오드 ZD51, 다이오드 D51, D52, 비교기 CP1, CP2 및 포토커플러 PH를 포함한다.
저항 R51∼R53은 노드 N3과 노드 N11 사이에 직렬로 접속된다. 저항 R54은 노드 N11과 노드 N1 사이에 접속된다. 콘덴서 C51은 노드 N11과 노드 N1 사이에 접속된다. 저항 R55는 노드 N12와 노드 N13 사이에 접속되고, 저항 R56은 노드 N13과 노드 N14 사이에 접속된다. 제너 다이오드 ZD51은 노드 N14와 노드 N1 사이에 접속된다.
비교기 CP1의 한쪽의 입력 단자는 노드 N13에 접속되고, 다른 쪽의 입력 단자는 노드 N11에 접속된다. 비교기 CP2의 한쪽의 입력 단자는 노드 N11에 접속되고, 다른 쪽의 입력 단자는 노드 N14에 접속된다. 비교기 CP1, CP2의 출력 단자는 노드 N15에 접속된다. 저항 R57 및 포토커플러 PH의 발광 다이오드는 노드 N12와 노드 N15 사이에 직렬로 접속된다. 콘덴서 C52는 노드 N15와 노드 N1 사이에 접속된다.
포토커플러 PH의 포토트랜지스터는 전압 Vdd를 받는 전원 단자 V14와 노드 N16 사이에 접속된다. 저항 R58은 노드 N16과 접지 단자 사이에 접속되고, 저항 R59 및 다이오드 D52는 노드 N16과 노드 NE 사이에 직렬로 접속된다.
상기한 바와 같이, 노드 N3의 전위 VscnF는, 노드 N1의 전위 VFGND보다도 전압 Vscn만큼 높은 전위 (VFGND+Vscn)이다. 또한, 노드 N12의 전위 VzF는 (VFGND+Vz)이다. 여기에서, Vz는 일정 전압이다. 노드 N13의 전위 Va는 노드 N14의 전위 Vb보다도 높다.
직류 전원(200)에 의해 보지되는 전압 Vscn이 정상 범위 내에 있는 경우에는, 노드 N11의 전위는, 노드 N14의 전위 Vb보다도 높고, 노드 N13의 전위 Va보다도 낮다. 그것에 의해, 비교기 CP1, CP2의 출력 단자의 전위는 하이 레벨로 된다. 이 경우, 포토커플러 PH의 발광 다이오드에 전류가 흐르지 않아, 발광 다이오드는 발광하지 않는다. 따라서, 포토커플러 PH의 포토트랜지스터는 온하지 않는다. 그 결과, 노드 N16의 전위는 낮고, 노드 NE의 전위는 로우 레벨로 되어 있다.
한편, 직류 전원(200)에 의해 보지되는 전압 Vscn이 정상 범위의 상한치보다도 높아지면, 노드 N11의 전위는 노드 N13의 전위 Va보다도 높아진다. 그것에 의해, 비교기 CP1의 출력 단자의 전위는 로우 레벨로 된다. 이 경우, 포토커플러 PH의 발광 다이오드에 전류가 흘러, 발광 다이오드가 발광한다. 따라서, 포토커플러 PH의 포토트랜지스터가 온한다. 그 결과, 노드 N16의 전위가 높아지고, 노드 NE로부터 하이 레벨의 이상 검출 신호 SOSa가 출력된다.
또한, 직류 전원(200)에 의해 발생되는 전압 Vscn이 정상 범위의 하한치보다도 낮아지면, 노드 N11의 전위는 노드 N14의 전위 Vb보다도 낮아진다. 그것에 의해, 비교기 CP2의 출력 단자의 전위는 로우 레벨로 된다. 이 경우, 포토커플러 PH의 발광 다이오드에 전류가 흘러, 발광 다이오드가 발광한다. 따라서, 포토커플러 PH의 포토트랜지스터가 온한다. 그 결과, 노드 N16의 전위가 높아지고, 노드 NE로부터 하이 레벨의 이상 검출 신호 SOSa가 출력된다.
또, 보호 회로(300)의 노드 ND에 하이 레벨의 이상 검출 신호 SOS가 출력되면, 노드 N11의 전위는 노드 N13의 전위 Va보다도 높아진다. 그것에 의해, 비교기 CP1의 출력 단자의 전위는 로우 레벨로 된다. 이 경우, 포토커플러 PH의 발광 다이오드에 전류가 흐르고, 발광 다이오드가 발광한다. 따라서, 포토커플러 PH의 포토트랜지스터가 온한다. 그 결과, 노드 N16의 전위가 높아지고, 노드 NE로부터 하이 레벨의 이상 검출 신호 SOSa가 출력된다.
이렇게 하여, 보호 회로(300)의 이상 검출 신호 S0S와 전압 이상 검출 회 로(500)의 이상 검출 신호 S0Sa를 공용할 수 있다. 그것에 의해, 부품 점수 및 조립 공정수가 저감된다. 그 결과, 플라즈마 디스플레이 장치의 저비용화가 가능해진다.
(9) 다른 실시예
상기 실시예에서는, 2개의 제너 다이오드 ZD1, ZD2가 마련되지만, 어드레스 펄스의 피크치가 낮은 경우에는 하나의 제너 다이오드가 마련되어도 좋다.
또한, 상기 실시예에서는, 보호 회로(300)가 제너 다이오드 ZD1, ZD2을 포함하지만, 콘덴서 C1, 충전 제한 저항 R2 및 방전 저항 R3, R4의 값을 조정하는 것에 의해 어드레스 펄스를 검출하지 않고 이상 펄스를 검출할 수 있는 경우에는, 제너 다이오드 ZD1, ZD2가 마련되지 않아도 좋다.
또, 상기 실시예에서는, 노드 N3과 노드 N6 사이에 2개의 방전 저항 R3, R4가 접속되어 있지만, 노드 N3과 노드 N6 사이에 하나의 방전 저항이 접속되어도 좋다. 이 경우에는, 트랜지스터 Q10의 베이스는 노드 N6에 접속된다.
(10) 청구항의 각 구성요소와 실시예의 각 요소의 대응
이하, 청구항의 각 구성요소와 실시예의 각 요소의 대응의 예에 대해서 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.
상기 실시예에서는, 주사 전극 구동 회로(53)이 구동 장치의 예며, 노드 N1이 제 1 노드의 예며, 노드 N2가 제 2 노드의 예며, 주사 IC(100)가 스위치 회로의 예며, 직류 전원(200)이 전압 보지 회로의 예며, 트랜지스터 Q3∼Q8, 전원 단자 V11∼V13, 접지 단자 및 회수 회로(400)이 전압 인가 회로의 예며, 보호 회로(300)가 보호 회로의 예다.
또한, 보호 저항 R1이 보호 저항의 예며, 콘덴서 C1, 충전 제한 저항 R2, 다이오드 Da 및 방전 저항 R3, R4가 정류 회로의 예며, 트랜지스터 Q10이 검출 회로 또는 스위칭 소자의 예다. 콘덴서 C1이 용량 소자의 예며, 충전 제한 저항 R2가 제 1 저항 요소의 예며, 방전 저항 R3, R4가 제 2 저항 요소의 예며, 다이오드 Da가 한 방향 도통 소자의 예며, 제너 다이오드 ZD1, ZD2가 전압 저감 회로 또는 제너 다이오드의 예다.
또, 이상 검출 신호 SOS가 검출 신호의 예며, 이상 검출 신호 SOSa가 공통의 검출 신호의 예며, 전원 Vscn이 제 1 전압의 예며, 소정값이 제 1 값의 예며, 제너 전압이 제 2 값의 예며, 유지 펄스 Ps가 유지 펄스의 예다.
본 발명은 여러가지 화상을 표시하는 표시 장치에 이용할 수 있다.

Claims (13)

  1. 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을 구동하는 구동 장치로서,
    상기 복수의 주사 전극에 대응해서 마련되고, 제 1 및 제 2 노드의 한쪽을 선택적으로 상기 복수의 주사 전극에 각각 접속하는 복수의 스위치 회로와,
    상기 제 1 노드의 전위를 변화시키는 전압 인가 회로와,
    상기 제 1 노드와 상기 제 2 노드 사이를 제 1 전압으로 보지(保持)하는 전압 보지 회로와,
    상기 전압 보지 회로와 상기 제 2 노드 사이에 마련되는 보호 회로
    를 구비하고,
    상기 보호 회로는,
    상기 전압 보지 회로와 상기 제 2 노드 사이에 접속되는 보호 저항과,
    상기 보호 저항에 발생하는 전압을 정류하는 정류 회로와,
    상기 정류 회로에 의해 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 검출 회로를 포함하는
    플라즈마 디스플레이 패널의 구동 장치.
  2. 제 1 항에 있어서,
    상기 검출 회로는, 상기 정류 회로에 의해 정류된 전압이 기준 전압값보다 높은 경우에 이상 동작의 발생을 나타내는 검출 신호를 출력하는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제 2 항에 있어서,
    상기 정류 회로는 용량 소자, 제 1 저항 요소, 제 2 저항 요소 및 한 방향 도통 소자를 포함하고,
    상기 용량 소자, 상기 제 1 저항 요소 및 상기 한 방향 도통 소자는, 상기 전압 보지 회로와 상기 제 2 노드 사이에 직렬로 접속되고, 상기 제 2 저항 요소는, 상기 용량 소자에 병렬로 접속되며, 상기 한 방향 도통 소자는 상기 보호 저항에 발생하는 전압에 의해 상기 용량 소자가 충전되도록 한 방향의 전류의 흐름을 허용하는
    플라즈마 디스플레이 패널의 구동 장치.
  4. 제 3 항에 있어서,
    상기 검출 회로는, 상기 정류 회로에 의해 정류된 전압이 기준 전압값보다 높은 경우에 온하는 스위칭 소자를 포함하고, 상기 스위칭 소자의 온에 응답하여 상기 검출 신호를 출력하는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제 3 항에 있어서,
    상기 구동 장치는, 상기 플라즈마 디스플레이 패널을 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하고, 각 서브필드는, 상기 복수의 방전 셀에 선택적으로 기입 펄스를 인가해서 기입 방전을 발생시키는 기입 기간과, 상기 기입 방전이 발생한 방전 셀을 발광시키기 위해서 상기 복수의 방전 셀에 유지 펄스를 인가하는 유지 기간을 포함하고,
    상기 복수의 스위치 회로는 상기 유지 기간에 있어서 상기 제 1 노드를 상기 복수의 주사 전극에 각각 접속하고,
    상기 전압 인가 회로는 상기 유지 기간에 있어서 상기 제 1 노드에 유지 펄스를 인가하고,
    상기 검출 회로는, 상기 정류 회로에 의해 정류된 전압이 상기 기준 전압값 이상인지 여부에 근거하여, 상기 유지 기간에 있어서 상기 제 2 노드가 상기 복수의 주사 전극 중 적어도 하나에 접속되는 이상 상태를 검출하는
    플라즈마 디스플레이 패널의 구동 장치.
  6. 제 5 항에 있어서,
    상기 스위치 회로는, 사전 결정된 타이밍에서 상기 제 1 노드가 상기 복수의 주사 전극에 접속되는 제 1 상태를 상기 제 2 노드가 상기 복수의 주사 전극에 접속되는 제 2 상태로 전환하고,
    상기 기준 전압값은, 상기 유지 기간에 있어서의 상기 이상 상태의 발생시에 상기 정류 회로에 의해 정류된 전압보다 낮고, 상기 제 1 상태로부터 상기 제 2 상태로의 전환시에 상기 정류 회로에 의해 정류된 전압보다 높게 설정되는
    플라즈마 디스플레이 패널의 구동 장치.
  7. 제 6 항에 있어서,
    상기 복수의 서브필드 중 적어도 하나의 서브필드는, 상기 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고,
    상기 사전 결정된 타이밍은 상기 초기화 기간 내에 있는
    플라즈마 디스플레이 패널의 구동 장치.
  8. 제 5 항에 있어서,
    상기 보호 회로는, 상기 보호 저항에 발생하는 전압보다 전압 저감값만큼 낮은 전압을 상기 정류 회로에 인가하는 전압 저감 회로를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  9. 제 8 항에 있어서,
    상기 전압 저감 회로는, 상기 전압 보지 회로와 상기 제 2 노드 사이에서 상기 용량 소자, 상기 제 1 저항 요소, 상기 제 2 저항 요소 및 상기 한 방향 도통 소자에 직렬로 접속되는 제너 다이오드를 포함하고,
    상기 제너 다이오드는 상기 한 방향 도통 소자와 역 방향으로 접속되고, 또한, 상기 전압 저감값에 상당하는 제너 전압을 갖는
    플라즈마 디스플레이 패널의 구동 장치.
  10. 제 8 항에 있어서,
    상기 복수의 스위치 회로는, 상기 기입 기간에 있어서 상기 제 1 노드를 상기 복수의 주사 전극에 순차적으로 일정 시간씩 접속하고,
    상기 전압 저감값은, 상기 기입 기간에 있어서 상기 정류 회로에 의해 정류된 전압이 상기 제 1 값보다 낮아지도록 설정되는
    플라즈마 디스플레이 패널의 구동 장치.
  11. 제 3 항에 있어서,
    상기 전압 보지 회로에 의해 보지되는 전압이 허용값을 초과한 것을 검출하 는 전압 검출 회로를 더 구비하고,
    상기 전압 검출 회로는, 상기 전압 보지 회로에 의해 보지되는 전압이 허용값을 초과한 경우 또는 상기 보호 회로로부터 출력되는 검출 신호를 받은 경우에, 공통의 검출 신호를 출력하는
    플라즈마 디스플레이 패널의 구동 장치.
  12. 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널의 구동 방법으로서,
    전압 보지 회로에 의해 제 1 노드와 제 2 노드 사이를 제 1 전압으로 보지하는 단계와,
    상기 제 1 노드의 전위를 변화시키는 단계와,
    상기 복수의 주사 전극에 대응해서 마련되는 복수의 스위치 회로에 의해 제 1 및 제 2 노드의 한쪽을 선택적으로 상기 복수의 주사 전극에 각각 접속하는 단계와,
    상기 전압 보지 회로와 상기 제 2 노드 사이에 접속되는 보호 저항에 발생하는 전압을 정류하는 단계와,
    상기 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 복수의 주사 전극 및 복수의 유지 전극과 복수의 데이터 전극과의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널과,
    상기 플라즈마 디스플레이 패널의 상기 복수의 주사 전극을 구동하는 구동 장치
    를 구비하되,
    상기 구동 장치는,
    상기 복수의 주사 전극에 대응해서 마련되고, 제 1 및 제 2 노드의 한쪽을 선택적으로 상기 복수의 주사 전극에 각각 접속하는 복수의 스위치 회로와,
    상기 제 1 노드의 전위를 변화시키는 전압 인가 회로와,
    상기 제 1 노드와 상기 제 2 노드의 사이를 제 1 전압으로 보지하는 전압 보지 회로와,
    상기 전압 보지 회로와 상기 제 2 노드 사이에 마련되는 보호 회로
    를 구비하며,
    상기 보호 회로는,
    상기 전압 보지 회로와 상기 제 2 노드 사이에 접속되는 보호 저항과,
    상기 보호 저항에 발생하는 전압을 정류하는 정류 회로와,
    상기 정류 회로에 의해 정류된 전압에 근거해서 이상 동작의 발생을 검출하는 검출 회로를 포함하는
    플라즈마 디스플레이 장치.
KR1020097017914A 2007-02-28 2008-02-20 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치 KR101067039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-050444 2007-02-28
JP2007050444 2007-02-28

Publications (2)

Publication Number Publication Date
KR20090101976A KR20090101976A (ko) 2009-09-29
KR101067039B1 true KR101067039B1 (ko) 2011-09-22

Family

ID=39720991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017914A KR101067039B1 (ko) 2007-02-28 2008-02-20 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치

Country Status (5)

Country Link
US (1) US20100066718A1 (ko)
JP (1) JP5134616B2 (ko)
KR (1) KR101067039B1 (ko)
CN (1) CN101622656B (ko)
WO (1) WO2008105148A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5167260B2 (ja) * 2007-07-19 2013-03-21 パナソニック株式会社 プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
WO2009019810A1 (ja) * 2007-08-08 2009-02-12 Panasonic Corporation プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
CN101796568B (zh) 2007-09-03 2012-12-12 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置
WO2009031273A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation プラズマディスプレイパネル装置およびプラズマディスプレイパネルの駆動方法
KR101121651B1 (ko) * 2007-09-11 2012-02-28 파나소닉 주식회사 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
JP5275244B2 (ja) 2007-09-26 2013-08-28 パナソニック株式会社 駆動装置、駆動方法およびプラズマディスプレイ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309606A (ja) 2003-04-03 2004-11-04 Pioneer Electronic Corp プラズマディスプレイパネル駆動装置
JP2007133290A (ja) 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007218965A (ja) 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007218966A (ja) 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170898A (ja) * 1996-12-09 1998-06-26 Sony Corp 画像表示装置
KR100416081B1 (ko) * 1999-07-29 2004-01-31 삼성에스디아이 주식회사 플라즈마 표시 패널의 과전류 검출 장치
JP4689078B2 (ja) * 2001-05-31 2011-05-25 パナソニック株式会社 プラズマディスプレイ装置
JP4945033B2 (ja) * 2001-06-27 2012-06-06 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100450189B1 (ko) * 2001-10-15 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로
KR100448190B1 (ko) * 2002-01-21 2004-09-10 삼성전자주식회사 플라즈마 디스플레이패널장치
US7330166B2 (en) * 2002-06-28 2008-02-12 Matsushita Electronic Industrial Co., Ltd Plasma display with split electrodes
US6853144B2 (en) * 2002-06-28 2005-02-08 Matsushita Electric Industrial Co., Ltd Plasma display with split electrodes
EP1414006A3 (en) * 2002-10-24 2007-08-01 Pioneer Corporation Driving apparatus for a scan electrode of an AC plasma display panel
JP4430878B2 (ja) * 2003-03-11 2010-03-10 パナソニック株式会社 容量性負荷駆動装置
KR100481221B1 (ko) * 2003-04-07 2005-04-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
JP2004317610A (ja) * 2003-04-14 2004-11-11 Pioneer Electronic Corp 表示パネル駆動装置
JP4279586B2 (ja) * 2003-04-14 2009-06-17 パイオニア株式会社 表示パネル駆動装置
US7773051B2 (en) * 2003-07-30 2010-08-10 Fuji Electric Systems Co., Ltd. Display apparatus driving circuitry
KR100521479B1 (ko) * 2004-03-19 2005-10-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR20060132039A (ko) * 2004-04-12 2006-12-20 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시 장치
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
KR100616613B1 (ko) * 2004-08-27 2006-08-28 삼성전기주식회사 Ｕ자형 램프용 백라이트 인버터
JP2006267540A (ja) * 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
CN100573637C (zh) * 2005-05-23 2009-12-23 松下电器产业株式会社 等离子显示面板驱动电路和等离子显示设备
JP4300429B2 (ja) * 2005-12-26 2009-07-22 船井電機株式会社 プラズマテレビジョンおよび電源制御装置
US7583033B2 (en) * 2006-02-06 2009-09-01 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
JP5092247B2 (ja) * 2006-02-14 2012-12-05 パナソニック株式会社 プラズマディスプレイ装置
US20070188416A1 (en) * 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP4937635B2 (ja) * 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
JP5340529B2 (ja) * 2006-07-06 2013-11-13 日立コンシューマエレクトロニクス株式会社 プラズマディスプレイ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309606A (ja) 2003-04-03 2004-11-04 Pioneer Electronic Corp プラズマディスプレイパネル駆動装置
JP2007133290A (ja) 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007218965A (ja) 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2007218966A (ja) 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Also Published As

Publication number Publication date
CN101622656B (zh) 2011-08-03
CN101622656A (zh) 2010-01-06
JPWO2008105148A1 (ja) 2010-06-03
WO2008105148A1 (ja) 2008-09-04
KR20090101976A (ko) 2009-09-29
US20100066718A1 (en) 2010-03-18
JP5134616B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101067039B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101048978B1 (ko) 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101057920B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
US8248327B2 (en) Driving device and driving method of plasma display panel, and plasma display device
WO2010119636A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
EP1914707A2 (en) Driving circuit for a plasma display device
EP1806718A2 (en) Plasma display apparatus and method of driving the same
KR100551067B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
JP2008275792A (ja) プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
KR101193753B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
US8111213B2 (en) Plasma display device and driving method thereof
JP5045209B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101139117B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR100578971B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100521496B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009058912A (ja) プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置
JP2007058219A (ja) プラズマディスプレイ装置及びその駆動方法
JP2009069271A (ja) 駆動装置、駆動方法およびプラズマディスプレイ装置
KR20130098435A (ko) 플라즈마 디스플레이 장치
JP2009300732A (ja) プラズマディスプレイ装置
JP2011059551A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee