KR101064025B1 - Light emitting device, light emitting device package and lighting system - Google Patents

Light emitting device, light emitting device package and lighting system Download PDF

Info

Publication number
KR101064025B1
KR101064025B1 KR1020100066396A KR20100066396A KR101064025B1 KR 101064025 B1 KR101064025 B1 KR 101064025B1 KR 1020100066396 A KR1020100066396 A KR 1020100066396A KR 20100066396 A KR20100066396 A KR 20100066396A KR 101064025 B1 KR101064025 B1 KR 101064025B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting layer
emitting device
quantum
Prior art date
Application number
KR1020100066396A
Other languages
Korean (ko)
Inventor
문용태
이정식
한대섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100066396A priority Critical patent/KR101064025B1/en
Priority to TW100123629A priority patent/TWI566429B/en
Priority to US13/177,766 priority patent/US8421075B2/en
Priority to JP2011151956A priority patent/JP6244075B2/en
Priority to CN201110198498.3A priority patent/CN102315344B/en
Priority to EP11175397.6A priority patent/EP2405494A3/en
Application granted granted Critical
Publication of KR101064025B1 publication Critical patent/KR101064025B1/en
Priority to US13/850,344 priority patent/US8779425B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 발광층을 포함하고, 상기 발광층은, 상기 제2 도전형 반도체층에 인접한 제1 발광층; 상기 제1 도전형 반도체층에 인접한 제2 발광층; 및 상기 제1 발광층과 상기 제2 발광층 사이에 게이트 양자벽;을 포함한다.Embodiments relate to a light emitting device, a light emitting device package and an illumination system.
The light emitting device according to the embodiment includes a first conductive semiconductor layer, a second conductive semiconductor layer, and a light emitting layer between the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the light emitting layer is the second A first light emitting layer adjacent the conductive semiconductor layer; A second light emitting layer adjacent to the first conductive semiconductor layer; And a gate quantum wall between the first light emitting layer and the second light emitting layer.

Description

발광소자, 발광소자 패키지 및 조명시스템{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}Light emitting device, light emitting device package and lighting system {LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package and an illumination system.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device may be generated by combining elements of group III and group V on a periodic table of a p-n junction diode having a characteristic in which electrical energy is converted into light energy. LED can realize various colors by adjusting the composition ratio of compound semiconductors.

종래기술에 의한 발광소자는 고전류 주입시 비발광 손실 문제점이 있으며, 저전류 주입시 결정결함에 의한 비발광손실 문제점이 있다.The light emitting device according to the prior art has a problem of non-luminescence loss at high current injection, and a non-luminescence loss due to crystal defects at low current injection.

예를 들어, 도 1은 종래기술에서 고전류 인가 시 발생하는 발광효율감소 예시도다. 발광소자에서 n-형 GaN층에서 주입되는 전자는 양자우물 전도대(Ec) 위에 형성되어 있는 양자화 에너지준위들에 위치하게 되고, P-형 GaN층에서 주입되는 정공은 양자우물 가전대(Ev) 위에 형성되어 있는 양자화 에너지준위들에 위치하게 된다. 양자우물내의 양자화 에너지준위들에 각각 위치한 전자와 정공들은 양자역학적 결합조건이 만족되면 서로 결합하여 빛을 방출한다. For example, Figure 1 is an exemplary view showing the luminous efficiency decrease generated when applying a high current in the prior art. In the light emitting device, electrons injected from the n-type GaN layer are positioned at quantization energy levels formed on the quantum well conduction band Ec, and holes injected from the P-type GaN layer are placed on the quantum well home appliance Ev. It is located at the quantization energy levels formed. The electrons and holes respectively located at the quantization energy levels in the quantum well combine and emit light when the quantum mechanical coupling conditions are satisfied.

그런데, 양자우물내의 양자화 에너지준위들은 양자역학적으로 일정량의 전자 혹은 정공만을 보유할 수 있다. 따라서, 주입되는 전자 혹은 정공 수량이 충분히 많을 경우, 양자우물 내에 효과적으로 속박되지 않는 잉여의 전자 혹은 정공들이 발생하게 된다. 이러한 잉여의 전자 혹은 정공들은 빛을 발생시키는 데 참여하지 않고 발광층내에서 자체 소멸되거나 혹은 발광층 외부로 누설된다. 결국, 주입되는 전류가 증가하게 되면 전자와 정공의 비발광 손실이 증가하게 되어 발광층의 발광효율 (내부양자효율: internal quantum efficiency)이 감소하게 된다. 이러한 고 전류 인가 시 발생하는 발광효율감소 문제는 고출력 조명용 발광소자 구현에 있어서 가장 중요한 기술적 문제중의 하나이다.However, quantization energy levels in a quantum well can only possess a certain amount of electrons or holes quantum mechanically. Therefore, when the amount of injected electrons or holes is large enough, excess electrons or holes that are not effectively bound in the quantum well are generated. Such surplus electrons or holes do not participate in generating light and are self-dissipated in the light emitting layer or leak out of the light emitting layer. As a result, when the injected current increases, the non-emission loss of electrons and holes increases, thereby decreasing the luminous efficiency (internal quantum efficiency) of the emission layer. The luminous efficiency reduction problem generated when high current is applied is one of the most important technical problems in the implementation of a high output light emitting device.

또한, 도 2는 종래기술에서 저전류 주입시 결정결함에 의한 비발광손실 문제점에 대한 예시도다.In addition, Figure 2 is an illustration of the problem of non-luminous loss due to crystal defects during low current injection in the prior art.

종래기술에 의하면 상기 고전류 인가시 발생하는 비발광 손실 문제점을 해결하고자 발광층의 두께가 상대적으로 두꺼운 InGaN 단일층을 발광층으로 구비한다. 상대적으로 두꺼운 InGaN 단일층은 상대적으로 많은 양의 전자와 정공을 효과적으로 수용할 수 있다. 그런데, 단일층의 발광층을 구비하는 기술은 양자우물 두께의 증가에 따라서 고품질 다중양자우물층 성장이 기술적으로 어려운 문제점이 있고, 발광면적의 증대에 따라서 발광면적 내에 존재하는 결정결함의 총 수가 상대적으로 증가하게 되어 결정결함에 의한 비발광 손실 효과가 크게 되어 저전류주입 영역에서 소자의 내부양자효율을 감소시키는 문제가 있다. According to the prior art, in order to solve the problem of non-luminescence loss generated when the high current is applied, the InGaN single layer having a relatively thick thickness of the light emitting layer is provided as the light emitting layer. Relatively thick InGaN monolayers can effectively accept relatively large amounts of electrons and holes. However, a technology having a single light emitting layer has a problem that it is technically difficult to grow a high quality multi-quantum well layer according to the increase in the thickness of the quantum well, and the total number of crystal defects present in the light emitting area is relatively increased as the light emitting area is increased. As a result, the non-luminescence loss effect due to crystal defects is increased, thereby reducing the internal quantum efficiency of the device in the low current injection region.

결국, 종래기술에 따른 질화물 반도체 발광소자는 저전류 주입영역에서 우수한 발광특성을 보이는 구조는 고전류 주입영역에서 낮은 발광특성을 보여주고, 고전류 주입 영역에서 우수한 발광특성을 보여주는 구조는 저전류 주입영역에서 낮은 발광특성을 보여주는 문제점을 갖는다. 따라서, 저전류와 고전류 주입 영역 모두에서 우수한 발광특성을 갖는 이상적인 질화물반도체 발광소자 구조의 개발이 요구된다. As a result, the nitride semiconductor light emitting device according to the related art shows a low light emission characteristic in the high current injection region, and a structure showing excellent light emission characteristics in the low current injection region, and a structure showing a good light emission characteristic in the high current injection region It has a problem of showing low luminous properties. Accordingly, there is a need for the development of an ideal nitride semiconductor light emitting device structure having excellent light emission characteristics in both low current and high current injection regions.

실시예는 종래의 반도체 발광소자가 갖고 있는 구조적인 문제점인 고전류 주입시 발생하는 비발광 손실 문제점을 극복함과 동시에, 저전류 주입시 발생하는 결정결함에 의한 비발광손실 문제점을 획기적으로 극복함으로써 전체적인 주입전류 영역에서 고효율 발광특성을 구비할 수 있는 발광소자, 발광소자 패키지 및 조명시스템을 제공하고자 한다.The embodiment overcomes the non-luminous loss problem caused by high current injection, which is a structural problem of the conventional semiconductor light emitting device, and at the same time, overcomes the non-luminous loss problem caused by crystal defects caused by low current injection. An object of the present invention is to provide a light emitting device, a light emitting device package, and an illumination system capable of providing high efficiency light emitting characteristics in an injection current region.

실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 발광층을 포함하고, 상기 발광층은, 상기 제2 도전형 반도체층에 인접한 제1 발광층; 상기 제1 도전형 반도체층에 인접한 제2 발광층; 및 상기 제1 발광층과 상기 제2 발광층 사이에 게이트 양자벽;을 포함한다.The light emitting device according to the embodiment includes a first conductive semiconductor layer, a second conductive semiconductor layer, and a light emitting layer between the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the light emitting layer is the second A first light emitting layer adjacent the conductive semiconductor layer; A second light emitting layer adjacent to the first conductive semiconductor layer; And a gate quantum wall between the first light emitting layer and the second light emitting layer.

또한, 실시예에 따른 발광소자 패키지는 상기 발광소자; 상기 발광소자가 배치되는 패키지 몸체; 및 상기 발광소자와 상기 패키지 몸체를 전기적으로 연결하는 하나 이상의 전극;을 포함한다.In addition, the light emitting device package according to the embodiment is the light emitting device; A package body in which the light emitting device is disposed; And at least one electrode electrically connecting the light emitting element and the package body.

또한, 실시예에 따른 조명시스템은 상기 발광소자 패키지를 구비하는 발광유닛을 포함한다.In addition, the lighting system according to the embodiment includes a light emitting unit having the light emitting device package.

실시예에 의하면, 종래의 질화물 반도체 발광소자가 갖고 있는 본질적인 문제점인 고전류 주입시 발생하는 비발광 손실 문제점을 극복하고 동시에 저전류 주입시 발생하는 결정결함에 의한 비발광 손실 문제점을 획기적으로 극복하여 모든 주입전류 영역에서 고효율 발광특성을 구비할 수 있는 이상적인 미래형 질화물 반도체 발광소자, 발광소자 패키지 및 조명시스템을 제공할 것으로 기대된다.According to the embodiment, it overcomes the problem of non-luminescence loss caused by high current injection, which is an inherent problem of conventional nitride semiconductor light emitting devices, and at the same time, it overcomes the problem of non-luminescence loss caused by crystal defects caused by low current injection. It is expected to provide an ideal future nitride semiconductor light emitting device, a light emitting device package and an illumination system which can have high efficiency light emitting characteristics in the injection current region.

또한, 실시예에 하면 질화물 반도체 발광소자의 응용분야를 획기적으로 증대할 것으로 기대된다. In addition, according to the embodiment, it is expected that the application field of the nitride semiconductor light emitting device will be greatly increased.

또한, 실시예에 의하면 작동 주입전류가 저전류에서 고전류 영역까지 가변하는 스마트 조명제품 개발에 크게 기여할 것으로 기대된다. In addition, the embodiment is expected to contribute greatly to the development of smart lighting products in which the operating injection current varies from low current to high current region.

도 1은 종래기술에서 고전류 인가 시 발생하는 발광효율감소 예시도.
도 2는 종래기술에서 저전류 주입시 결정결함에 의한 비발광손실 문제점에 대한 예시도.
도 3은 제1 실시예에 따른 발광소자의 발광층에 대한 에너지 밴드갭 예시도.
도 4는 제2 실시예에 따른 발광소자의 발광층에 대한 에너지 밴드갭 예시도.
도 5는 실시예에 따른 발광소자 패키지의 단면도.
도 6은 실시예에 따른 조명 유닛의 사시도.
도 7은 실시예에 따른 백라이트 유닛의 사시도.1 is a view illustrating a luminous efficiency reduction occurring when high current is applied in the prior art.
Figure 2 is an illustration of the problem of non-luminous loss due to crystal defects during low current injection in the prior art.
3 is an exemplary energy bandgap of the light emitting layer of the light emitting device according to the first embodiment;
4 is an exemplary energy bandgap of the light emitting layer of the light emitting device according to the second embodiment;
5 is a cross-sectional view of a light emitting device package according to the embodiment.
6 is a perspective view of a lighting unit according to the embodiment;
7 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

(실시예)(Example)

실시예는 모든 주입전류 영역에서 고효율 발광특성을 구비할 수 있는 발광소자, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a light emitting device package, and an illumination system capable of having high efficiency light emitting characteristics in all injection current regions.

이를 위해, 실시예는 발광소자의 발광층이 저전류영역과 고전류 주입영역에서 모두 효과적으로 작동하도록 이상적인 발광층을 설계하고자 한다.To this end, the embodiment intends to design an ideal light emitting layer so that the light emitting layer of the light emitting device operates effectively in both the low current region and the high current injection region.

도 3은 제1 실시예에 따른 발광소자의 발광층에 대한 에너지 밴드갭 예시도이다.3 is a diagram illustrating an energy band gap of the light emitting layer of the light emitting device according to the first embodiment.

실시예에 따른 발광소자에서 발광층(120)은 저전류 영역에서 효과적으로 작동하는 양자우물구조 제1 발광층(121)과 고전류 영역에서 효과적으로 작동하는 초격자구조 제2 발광층(122)을 함께 구비할 수 있고, 제1 발광층(121)과 제2 발광층(122) 사이에 게이트 양자벽(125)을 구비할 수 있다.In the light emitting device according to the embodiment, the light emitting layer 120 may include a quantum well structure first light emitting layer 121 that operates effectively in a low current region and a superlattice structure second light emitting layer 122 that operates effectively in a high current region. The gate quantum wall 125 may be provided between the first emission layer 121 and the second emission layer 122.

실시예에 따른 발광소자에서 발광층(120)의 구현은 저전류 주입시는 발광층의 결정결함에 의한 발광효율 감소 문제를 극복하도록 양자우물구조를 활용하여 발광에 관여하는 발광층 영역을 최소로 설계하고, 고전류 주입시는 비발광 손실에 의한 발광효율 저하 문제를 극복하도록 초격자구조를 활용하여 발광에 관여하는 발광층 영역을 최대로 설계할 수 있다.The implementation of the light emitting layer 120 in the light emitting device according to the embodiment is designed to minimize the light emitting layer region involved in the light emission by utilizing a quantum well structure to overcome the problem of reducing the light emission efficiency due to crystal defects of the light emitting layer during low current injection, In the case of high current injection, the superlattice structure may be utilized to design the light emitting layer region that is involved in the light emission to overcome the problem of lowering the light emission efficiency due to non-light emission loss.

실시예에서 저전류는 약 20 A/cm2 이하, 고전류는 약 100A/cm2 이상을 의미할 수 있으나 이에 한정되는 것은 아니다.In the embodiment, the low current is about 20 A / cm 2 or less, and the high current is about 100 A / cm 2 This may mean, but is not limited to.

제1 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(110), 제2 도전형 반도체층(140) 및 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(140) 사이에 발광층(120)을 포함할 수 있다. 상기 제1 도전형 반도체층(110)은 전자주입층이며, 상기 제2 도전형 반도체층은 정공주입층일 수 있으나 이에 한정되는 것은 아니다.The light emitting device 100 according to the first exemplary embodiment may include a first conductive semiconductor layer 110, a second conductive semiconductor layer 140, and the first conductive semiconductor layer 110 and the second conductive semiconductor layer. The light emitting layer 120 may be included between the 140. The first conductive semiconductor layer 110 may be an electron injection layer, and the second conductive semiconductor layer may be a hole injection layer, but is not limited thereto.

상기 발광층(120)은 상기 제2 도전형 반도체층(140)에 인접한 제1 발광층(121)과, 상기 제1 도전형 반도체층(110)에 인접한 제2 발광층(122) 및 상기 제1 발광층(121)과 상기 제2 발광층(122) 사이에 구비된 게이트 양자벽(125)을 포함할 수 있다.The light emitting layer 120 includes a first light emitting layer 121 adjacent to the second conductive semiconductor layer 140, a second light emitting layer 122 adjacent to the first conductive semiconductor layer 110, and the first light emitting layer ( And a gate quantum wall 125 provided between the 121 and the second emission layer 122.

상기 제1 발광층(121)은, 불연속적인 양자화 에너지준위를 구비하는 양자우물을 포함할 수 있다. 제1 발광층(121)에서 n은 양자효과를 보이는 양자우물 내에서 전자와 정공이 위치할 수 있는 불연속적인 에너지 준위 (energy level) 수를 의미한다.The first emission layer 121 may include a quantum well having discrete quantization energy levels. In the first light emitting layer 121, n denotes the number of discontinuous energy levels where electrons and holes can be located in the quantum well having the quantum effect.

또한, 상기 제2 발광층(122)은 초격자 구조를 포함하는 발광층일 수 있다. 제2 발광층(122)의 다중양자우물 구조에서 양자벽의 두께가 충분히 얇게 되면 양자벽은 더 이상 양자구속효과를 나타낼 수 없게 되고, 양자우물 내에 속박되어 있던 전자 혹은 정공들은 얇은 양자벽을 양자역학적 터널효과에 의해 통과하여 초격자 전체에 퍼져 특정한 에너지 밴드를 형성하게 될 수 있다. 실시예에서 이러한 구조를 초격자 미니밴드라고 칭할 수 있으나 이에 한정되는 것은 아니다.In addition, the second light emitting layer 122 may be a light emitting layer including a superlattice structure. In the multi-quantum well structure of the second light emitting layer 122, when the thickness of the quantum wall is sufficiently thin, the quantum wall can no longer exhibit a quantum confinement effect, and the electrons or holes that are bound in the quantum well are thin quantum walls. It can pass through the tunnel effect and spread throughout the superlattice to form a specific energy band. In an embodiment, such a structure may be referred to as a superlattice miniband, but is not limited thereto.

한편, 실시예에서 제2 발광층(122)의 초격자 구조는 빛이 발생되는 발광영역이며, 이는 종래의 초격자 구조가 발광영역이 아닌 것과는 구별된다.Meanwhile, in the embodiment, the superlattice structure of the second light emitting layer 122 is a light emitting area in which light is generated, which is distinguished from a conventional superlattice structure that is not a light emitting area.

상기 제2 발광층(122)은 다중양자우물(122a,122b,122c,122d) 및 다중 양자벽(124a,124b,124c) 구조를 포함하며, 상기 제2 발광층의 양자벽(124)은 캐리어(전자 또는 정공)의 양자역학적 터널링이 가능할 수 있다.The second light emitting layer 122 includes multi-quantum wells 122a, 122b, 122c, and 122d and multiple quantum walls 124a, 124b, and 124c, and the quantum wall 124 of the second light emitting layer is formed of a carrier (electron). Or quantum mechanical tunneling).

예를 들어, 상기 제2 발광층의 양자벽(124)은 약 0.2nm 내지 약 3nm의 두께(d2)를 가질 수 있다. 예를 들어, 상기 제2 발광층(122) 내 초격자 구조에서 양자벽(124)의 두께가 약 3nm 이하가 되어야 효과적인 미니밴드를 형성할 수 있고, 주입된 정공들이 효과적으로 초격자 전체에 분포할 수 있다.For example, the quantum wall 124 of the second light emitting layer may have a thickness d2 of about 0.2 nm to about 3 nm. For example, in the superlattice structure in the second light emitting layer 122, the thickness of the quantum wall 124 should be about 3 nm or less to form an effective miniband, and the injected holes can be effectively distributed throughout the superlattice. have.

상기 제2 발광층(122)의 양자우물(122a,122b,122c,122d)의 각각의 두께는 약 2nm 내지 6nm일 수 있으나 이에 한정되는 것은 아니다.The thickness of each of the quantum wells 122a, 122b, 122c, and 122d of the second light emitting layer 122 may be about 2 nm to 6 nm, but is not limited thereto.

실시예에서 상기 게이트 양자벽(125)은 제1 전류 이하 인가시 제2 도전형 반도체층(140)에 주입된 정공이 제1 발광층(121)으로 넘어가지 못하도록 속박할 수 있고, 제2 전류 이상 인가시 제2 도전형 반도체층(140)에 주입된 정공이 제1 발광층(121)으로 넘어가도록 할 수 있다. 예를 들어, 실시예에서, 상기 게이트 양자벽(125)은 저전류 인가시 제2 도전형 반도체층(140)에 주입된 정공이 제1 발광층(121)으로 넘어가지 못하도록 속박할 수 있고, 고전류 인가시 제2 도전형 반도체층(140)에 주입된 정공이 제1 발광층(121)으로 넘어가도록 할 수 있다. 실시예에서 저전류는 약 20 A/cm2 이하, 고전류는 약 100A/cm2 이상을 의미할 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the gate quantum wall 125 may be constrained so that holes injected into the second conductivity-type semiconductor layer 140 do not pass to the first emission layer 121 when the first quantum wall 125 is applied below the first current. When applied, holes injected into the second conductivity-type semiconductor layer 140 may be transferred to the first emission layer 121. For example, in an embodiment, the gate quantum wall 125 may be constrained so that holes injected into the second conductivity-type semiconductor layer 140 do not pass to the first emission layer 121 when a low current is applied. When applied, holes injected into the second conductivity-type semiconductor layer 140 may be transferred to the first emission layer 121. In an embodiment, the low current may mean about 20 A / cm 2 or less, and the high current may mean about 100 A / cm 2 or more, but is not limited thereto.

예를 들어, 상기 게이트 양자벽(125)의 두께(dg)는 약 3nm 내지 약 15 nm일 수 있다. 상기 게이트 양자벽(125)이 3nm 미만인 경우 저전류 주입시 제1 발광층(121) 내 양자우물 속에 정공을 효과적으로 속박하지 못할 수 있으며, 상기 게이트 양자벽(125)이 15nm 초과하는 경우, 고전류 주입시 정공이 게이트 양자벽(125)을 효과적으로 넘어가지 못할 수 있다.For example, the thickness dg of the gate quantum wall 125 may be about 3 nm to about 15 nm. When the gate quantum wall 125 is less than 3 nm, it may not effectively bind holes in the quantum well in the first light emitting layer 121 during the low current injection. When the gate quantum wall 125 is more than 15 nm, the high current is injected. Holes may not effectively cross the gate quantum wall 125.

또한, 상기 게이트 양자벽(125)의 두께(dg)는 약 5nm 내지 약 13nm일 수 있으나 이에 한정되는 것은 아니다. 상기 게이트 양자벽(125)이 5nm 이상인 경우, 저전류 주입시 제1 발광층(121) 내 양자우물속에 정공을 더욱 효과적으로 속박할 수 있으며, 상기 게이트 양자벽(125)이 13nm 이하인 경우, 고전류 주입시 정공이 게이트 양자벽(125)을 더욱 효과적으로 넘어가서 제2 발광층(122)에 주입될 수 있다.In addition, the thickness dg of the gate quantum wall 125 may be about 5 nm to about 13 nm, but is not limited thereto. When the gate quantum wall 125 is 5 nm or more, holes can be more effectively bound to the quantum wells in the first light emitting layer 121 during low current injection, and when the gate quantum wall 125 is 13 nm or less, high current injection Holes may be injected into the second emission layer 122 by crossing the gate quantum wall 125 more effectively.

실시예에서, 이상적인 발광층(120)의 핵심작동 원리는 질화물 반도체 발광층(120) 내에서 전자는 유효질량이 작고 이동도가 높으며, 정공은 유효질량이 상대적으로 크고, 이동도가 매우 낮다는 질화물반도체 물질의 고유한 속성을 이용한다.In an embodiment, the core operating principle of the ideal light emitting layer 120 is that in the nitride semiconductor light emitting layer 120, the electrons have a small effective mass and high mobility, and the holes have a relatively large effective mass and a very low mobility. Take advantage of the unique properties of matter.

저전류 주입시 제1 도전형 반도체층(110), 예를 들어 전자주입층으로부터 발광층(120)으로 주입되는 전자는 발광층(120) 내에서 이동도가 상대적으로 높아서 초격자구조인 제2 발광층(122)과 게이트 양자벽(125)을 수월하게 지나서 제1 발광층(121)내 양자우물층에 다다른다. When the low current is injected, electrons injected into the light emitting layer 120 from the first conductive semiconductor layer 110, for example, the electron injection layer, have a relatively high mobility in the light emitting layer 120 so that the second light emitting layer having a superlattice structure ( 122 and the gate quantum wall 125 easily pass to the quantum well layer in the first light emitting layer 121.

한편, 저전류 주입시 제2 도전형 반도체층(140), 예를 들어 정공주입층으로부터 발광층(120)으로 주입되는 정공은 유효질량이 크고, 이동도가 낮아서 정공주입층에 인접한 제1 발광층(121)내 양자우물에 양자역학적으로 속박되고 게이트 양자벽(125)을 효과적으로 통과하지 못한다.On the other hand, the hole injected into the light emitting layer 120 from the second conductivity type semiconductor layer 140, for example, the hole injection layer during low current injection, has a high effective mass and low mobility, so that the first light emitting layer adjacent to the hole injection layer ( 121 is quantum mechanically bound to the quantum well and does not effectively pass through the gate quantum wall 125.

반면에, 고전류 주입시는 정공주입층으로부터 발광층으로 주입되는 정공들은 먼저, 제1 발광층(121) 내 양자우물들을 모두 채우고 잉여의 정공들은 게이트 양자벽(125)을 통과하여 초격자구조 제2 발광층(122)에 다다를 수 있게 된다. 제2 발광층(122)은 다량의 잉여 정공들을 효과적으로 수용할 수 있고 발광에 참여하게 함으로써 고전류 주입시 주요 발광층이 된다. 고전류 주입시, 전자주입층으로부터 발광층으로 주입되는 전자는 발광층 전체에 수월하게 분포할 수 있다.On the other hand, during high current injection, holes injected from the hole injection layer into the light emitting layer first fill all of the quantum wells in the first light emitting layer 121, and the excess holes pass through the gate quantum wall 125 to form the second light emitting layer of the superlattice structure. (122) can be reached. The second light emitting layer 122 can effectively receive a large amount of surplus holes and participate in light emission, thereby becoming a main light emitting layer during high current injection. During high current injection, electrons injected from the electron injection layer into the light emitting layer may be easily distributed in the entire light emitting layer.

실시예의 메카니즘을 도 3을 참조하여 좀 더 상세히 설명한다.The mechanism of the embodiment will be described in more detail with reference to FIG. 3.

저전류 주입시 제2 도전형 반도체층(140), 예를 들어 정공주입층으로부터 발광층으로 주입되는 정공은 제1 발광층(121) 양자우물에 주입된다. 상기 제1 발광층(121)의 양자우물에 주입된 정공은 에너지상태가 가장 낮은 양자화 에너지준위 n=1에 위치하게 된다. n=1의 양자화 에너지 준위에 위치한 정공들은 양자역학적으로 양자우물내에 속박되고, 전자 대비 상대적으로 유효질량이 크고 이동도가 낮아서 게이트 양자벽(125)을 투과하여 제2 발광층(122)으로 이동하지 않는다. During the low current injection, holes injected into the light emitting layer from the second conductive semiconductor layer 140, for example, the hole injection layer, are injected into the quantum well of the first light emitting layer 121. Holes injected into the quantum well of the first emission layer 121 are positioned at the quantization energy level n = 1 having the lowest energy state. The holes located at the quantization energy level of n = 1 are quantum mechanically bound in the quantum well, and have a relatively high effective mass and low mobility compared to the electrons so that they do not penetrate through the gate quantum wall 125 and move to the second light emitting layer 122. Do not.

한편, 제1 도전형 반도체층(110), 예를 들어 전자주입층으로부터 발광층에 주입되는 전자는 정공 대비 양자역학적 유효질량이 작고 이동도가 높아서 제2 발광층(122)과 게이트 양자벽(125)을 효과적으로 통과하여 제1 발광층(121)의 양자우물에 다다른다.On the other hand, electrons injected into the light emitting layer from the first conductivity type semiconductor layer 110, for example, the electron injection layer, have a small quantum mechanical effective mass and high mobility with respect to holes, so that the second light emitting layer 122 and the gate quantum wall 125 are formed. By passing through effectively reaches the quantum well of the first light emitting layer 121.

상기 제1 발광층(121)의 양자우물에 주입된 전자는 에너지 상태가 가장 낮은 n=1의 양자화 에너지 준위에 위치하게 된다. 결국, 저전류 주입시 주입된 전자와 정공은 제1 발광층(121)의 양자우물 내에서 서로 결합하여 빛을 방출한다.Electrons injected into the quantum well of the first emission layer 121 are positioned at the quantization energy level of n = 1 having the lowest energy state. As a result, the electrons and holes injected during the low current injection are combined with each other in the quantum well of the first emission layer 121 to emit light.

반면, 고전류 주입시, 제2 도전형 반도체층(140), 예를 들어, 정공주입층으로 부터 발광층으로 주입되는 정공들은 먼저 제1 발광층(121)의 양자우물 내의 모든 양자화 에너지준위들을 채우고, 잉여의 정공들은 게이트 양자벽(125)을 넘어서 제2 발광층(122) 속으로 유입된다. 제2 발광층(122)은 초격자 미니밴드를 구비하고 있으므로 제1 발광층(121) 양자우물 대비 상대적으로 많은 양의 정공들을 미니밴드 내에 양자역학적으로 수용할 수 있다. On the other hand, in the high current injection, holes injected from the second conductivity type semiconductor layer 140, for example, the hole injection layer, first fill all the quantization energy levels in the quantum well of the first emission layer 121, and surplus Holes in the metal layer are introduced into the second emission layer 122 beyond the gate quantum wall 125. Since the second light emitting layer 122 includes a superlattice mini band, the second light emitting layer 122 may quantumly receive a relatively large amount of holes in the mini band in comparison with the quantum well of the first light emitting layer 121.

제2 발광층(122)에 주입된 정공들은 초격자 전체에 효과적으로 분산되어, 전자주입층으로부터 주입되는 전자들과 양자역학적으로 결합하여 효과적으로 빛을 방출한다. 결국, 고전류 주입시, 주입된 전자와 정공은 제1 발광층(121)과 제2 발광층(122)에 분산되어 두 발광층 모두에서 효과적으로 결합하여 빛을 방출할 수 있다.Holes injected into the second emission layer 122 are effectively dispersed throughout the superlattice, and quantum mechanically combine with electrons injected from the electron injection layer to emit light. As a result, during the high current injection, the injected electrons and holes may be dispersed in the first emission layer 121 and the second emission layer 122 to effectively combine and emit light in both emission layers.

실시예에 의하면, 종래의 질화물 반도체 발광소자가 갖고 있는 본질적인 문제점인 고전류 주입시 발생하는 Auger 비발광 손실 문제점을 극복하고 동시에 저전류 주입시 발생하는 결정결함에 의한 비발광 손실 문제점을 획기적으로 극복하여 모든 주입전류 영역에서 고효율 발광특성을 구비할 수 있는 이상적인 미래형 질화물 반도체 발광소자를 제공할 수 있다.According to the embodiment, it overcomes the Auger non-luminescence loss problem that occurs during high current injection, which is an inherent problem of the conventional nitride semiconductor light emitting device, and at the same time, overcomes the non-luminescence loss problem caused by crystal defects generated during low current injection. It is possible to provide an ideal future nitride semiconductor light emitting device capable of providing high efficiency light emitting characteristics in all injection current regions.

도 4는 제2 실시예에 따른 발광소자(100b)의 발광층에 대한 에너지 밴드갭 예시도이다.4 is an exemplary energy bandgap of the light emitting layer of the light emitting device 100b according to the second embodiment.

제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

제2 실시예에 따른 발광소자(100b)는, 제1 발광층(121)이 다중 양자우물 구조일 수 있고, 이에 따라 복수개의 양자우물(121a,121b)과 양자벽(123)을 포함할 수 있다.In the light emitting device 100b according to the second embodiment, the first light emitting layer 121 may have a multi-quantum well structure, and thus may include a plurality of quantum wells 121a and 121b and a quantum wall 123. .

제2 실시예에서 제1 발광층(121)이 다중양자우물구조를 구비하는 경우, 단일 양자우물을 구비하는 경우 대비, 저전류 영역뿐만 아니라 중간영역의 전류 주입시에도 제1 발광층(121)이 주요 발광층으로 효과적으로 작동하게 될 수 있다.In the second embodiment, when the first light emitting layer 121 includes the multi-quantum well structure, the first light emitting layer 121 is mainly used when the current is injected in the middle region as well as in the low current region, compared to the case in which a single quantum well structure is provided. It can be effectively operated as a light emitting layer.

예를 들어, 저전류 주입시, 제2 도전형 반도체층(130), 예를 들어, 정공주입층으로부터 주입되는 정공은 먼저 제1 발광층(121)내 제1 양자우물(121a)에 속박되어 전자와 결합후 발광하게 된다. For example, during low current injection, holes injected from the second conductivity-type semiconductor layer 130, for example, the hole injection layer, are first bound to the first quantum well 121a in the first emission layer 121 to be electrons. After light emission with.

한편, 중간영역의 전류 주입시, 정공주입층으로부터 주입되는 정공은 먼저 제1 발광층(121) 내 제1 양자우물(121a)의 양자화 에너지 준위들을 채우고, 잉여의 정공들은 제1 발광층내 양자벽(123)을 넘어서 제2 양자우물(121b)에 주입된 후 전자와 결합하여 발광하게 될 수 있다.On the other hand, when the current is injected in the intermediate region, the holes injected from the hole injection layer first fill the quantization energy levels of the first quantum well 121a in the first light emitting layer 121, and the excess holes are filled in the quantum wall in the first light emitting layer ( 123 may be injected into the second quantum well 121b and then combined with electrons to emit light.

제2 실시예에서 상기 제1 발광층(121)의 양자우물의 개수는 2개 또는 3개일 수 있다.In the second embodiment, the number of quantum wells of the first light emitting layer 121 may be two or three.

제2 실시예에서 제1 발광층(121)내 다중양자우물구조에서 양자우물의 수가 3개를 초과하는 경우, 고전류 주입시, 정공주입층으로부터 제2 발광층(122)으로 주입되는 정공들은 상대적으로 두꺼운 제1 발광층(121)과 게이트 양자벽(125)을 통과할 때 높은 직렬저항을 받게 되고 많은 비발광손실을 겪게 되어 제2 발광층(122)으로의 정공주입효율이 매우 낮게 된다. 따라서, 제1 발광층(121)내 다중양자우물구조에서 양자우물의 수가 3개를 초과하는 경우, 고전류 주입시 제2 발광층(122)이 효과적으로 주요 발광층으로 작동하지 못하게 된다.In the second embodiment, when the number of quantum wells in the multi-quantum well structure in the first light emitting layer 121 exceeds 3, the holes injected from the hole injection layer to the second light emitting layer 122 are relatively thick at high current injection. When passing through the first light emitting layer 121 and the gate quantum wall 125 is subjected to a high series resistance and suffer a lot of non-emitting loss, the hole injection efficiency into the second light emitting layer 122 is very low. Therefore, when the number of quantum wells in the multi-quantum well structure in the first light emitting layer 121 exceeds three, the second light emitting layer 122 may not effectively operate as the main light emitting layer during high current injection.

제2 실시예에서 제1 발광층(121)의 양자벽(123)은 상기 게이트 양자벽(125)의 두께(dg) 이하일 수 있다. 예를 들어, 제2 실시예에서 제1 발광층(121)의 양자벽(123)은 약 3nm 내지 약 13 nm일 수 있다.In the second embodiment, the quantum wall 123 of the first light emitting layer 121 may be equal to or less than the thickness dg of the gate quantum wall 125. For example, in the second embodiment, the quantum wall 123 of the first emission layer 121 may be about 3 nm to about 13 nm.

제2 실시예에서 제1 발광층(121)내 다중양자우물구조에서 양자벽(123)의 두께(d1)가 3nm 미만인 경우, 제1 발광층(121)내 양자우물 각각의 층내에 정공과 전자를 양자역학적으로 효과적으로 속박하지 못하게 된다.In the second embodiment, when the thickness dl of the quantum wall 123 is less than 3 nm in the multi-quantum well structure in the first light emitting layer 121, holes and electrons are quantized in each layer of the quantum well in the first light emitting layer 121. It is not possible to effectively bind it dynamically.

한편, 제1 발광층(121)내 양자벽(123)의 두께(d1)가 13nm 를 초과하는 경우, 중간전류 및 고전류 주입시, 정공주입층으로부터 발광층으로 주입되는 정공들은 먼저 제1 발광층(121)내 제1 양자우물(121a)을 채우고, 잉여의 정공들은 상대적으로 두꺼운 양자벽(123)을 통과할 때 높은 직렬저항을 받게 되고 많은 비발광손실을 겪게 되어 제1 발광층(121)내 제2 양자우물(121b)과 제2 발광층(122)으로의 정공주입효율이 매우 낮게 된다. 따라서, 제1 발광층(121)내 양자벽(123)의 두께(d1)가 13nm 를 초과하는 경우 중간전류 및 고전류 주입시, 제1 발광층(121)내 제2 양자우물(121b)과 제2 발광층(122)이 효과적으로 발광에 참여하지 못하게 될 수 있다.On the other hand, when the thickness d1 of the quantum wall 123 in the first light emitting layer 121 exceeds 13 nm, the holes injected from the hole injection layer into the light emitting layer are first injected into the light emitting layer 121 when the intermediate current and the high current are injected. Filling the first quantum well 121a, the excess holes are subjected to a high series resistance when passing through the relatively thick quantum wall 123 and suffer a lot of non-luminescence loss, so that the second quantum in the first light emitting layer 121 The hole injection efficiency into the well 121b and the second light emitting layer 122 becomes very low. Therefore, when the thickness d1 of the quantum wall 123 in the first light emitting layer 121 exceeds 13 nm, the second quantum well 121b and the second light emitting layer in the first light emitting layer 121 may be injected when the intermediate current and the high current are injected. 122 may not effectively participate in luminescence.

상기 중간전류는 약 20 A/cm2 이상 내지 약 100A/cm2 이하를 의미할 수 있느나 이에 한정되는 것은 아니다.The intermediate current is about 20 A / cm 2 or more to about 100 A / cm 2 The following may mean, but the present invention is not limited thereto.

이하, 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described.

예를 들어, 사파이어 등의 기판(미도시) 위에 제1 도전형 반도체층(110), 발광층(120), 제2 도전형 반도체층(130)을 형성한다. 예를 들어, 기판(미도시) 상에 질화물 반도체 전자주입층을 성장하고 질화물 반도체 발광층 및 정공주입층을 성장 제조한다.For example, the first conductive semiconductor layer 110, the light emitting layer 120, and the second conductive semiconductor layer 130 are formed on a substrate (not shown) such as sapphire. For example, a nitride semiconductor electron injection layer is grown on a substrate (not shown), and a nitride semiconductor light emitting layer and a hole injection layer are grown and manufactured.

질화물반도체 전자주입층 박막위에 초격자구조를 구비하는 제2 발광층(122)을 제조하고 제2 발광층(122)과 제1 발광층(121) 사이에는 게이트 양자벽(125)을 제조할 수 있다.A second light emitting layer 122 having a superlattice structure is formed on the nitride semiconductor electron injection layer thin film, and a gate quantum wall 125 may be manufactured between the second light emitting layer 122 and the first light emitting layer 121.

상기 제2 발광층(122) 초격자 구조는 에너지 밴드갭이 서로 다른 복수개의 질화물반도체 층을 적층하여 제조될 수 있다. 상기 제2 발광층(122) 초격자 구조가 에너지밴드갭이 서로다른 복수개의 질화물반도체층을 반복 적층하여 이루어지는 경우, 반복 횟수는 적어도 2회 이상일 수 있다. 제2 발광층(122) 초격자구조내 에너지밴드갭이 큰 질화물 반도체층의 두께는 약 0.2~ 3nm일 수 있으나 이에 한정되는 것은 아니다.The second light emitting layer 122 superlattice structure may be manufactured by stacking a plurality of nitride semiconductor layers having different energy band gaps. When the second light emitting layer 122 superlattice structure is formed by repeatedly stacking a plurality of nitride semiconductor layers having different energy band gaps, the number of repetitions may be at least two times. The thickness of the nitride semiconductor layer having a large energy band gap in the second light emitting layer 122 superlattice structure may be about 0.2 to 3 nm, but is not limited thereto.

상기 제2 발광층(122) 초격자구조내 에너지 밴드갭이 작은 질화물 반도체층의 두께는 약 0.2~20nm일 수 있다. 상기 제2 발광층(122)과 제1 발광층(121) 사이에 위치하는 게이트 양자벽(125)은 그 두께가 약 3~15nm일 수 있으며, 게이트 양자벽(125)은 그 두께가 5~13nm일 수 있으나 이에 한정되는 것은 아니다.The thickness of the nitride semiconductor layer having a small energy band gap in the second light emitting layer 122 superlattice structure may be about 0.2 to 20 nm. The gate quantum wall 125 positioned between the second light emitting layer 122 and the first light emitting layer 121 may have a thickness of about 3 to 15 nm, and the gate quantum wall 125 may have a thickness of about 5 to 13 nm. But it is not limited thereto.

상기 제2 발광층(122)에서 방출되는 빛과 제1 발광층(121)에서 방출되는 빛은 그 파장이 서로 동일하거나 유사하여 같은 색을 발광하도록 제조할 수 있다. 상기 제1 발광층(121)내의 양자우물은 한 개 내지 3개 정도일 수 있다. 상기 제1 발광층(121) 내의 양자우물층의 두께는 5nm 이하일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 발광층(121)이 다중양자우물구조를 구비하는 경우, 양자벽의 두께(d2)는 약 3~13 nm로 제조할 수 있으나 이에 한정되는 것은 아니다.The light emitted from the second light emitting layer 122 and the light emitted from the first light emitting layer 121 may be manufactured to emit the same color because their wavelengths are the same or similar to each other. One or three quantum wells in the first light emitting layer 121 may be provided. The thickness of the quantum well layer in the first light emitting layer 121 may be 5 nm or less, but is not limited thereto. When the first light emitting layer 121 has a multi-quantum well structure, the thickness d2 of the quantum wall may be manufactured to about 3 to 13 nm, but is not limited thereto.

도 5는 실시예에 따른 발광소자 패키지의 단면도이다.5 is a cross-sectional view of a light emitting device package according to the embodiment.

도 5를 참조하면, 실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.Referring to FIG. 5, the light emitting device package 200 according to the embodiment may include a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, and The light emitting device 100 installed in the package body 205 and electrically connected to the third electrode layer 213 and the fourth electrode layer 214, and the molding member 240 surrounding the light emitting device 100 are provided. Included.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically separated from each other, and serve to provide power to the light emitting device 100. In addition, the third electrode layer 213 and the fourth electrode layer 214 may serve to increase light efficiency by reflecting the light generated from the light emitting device 100, and generated from the light emitting device 100. It may also serve to release heat to the outside.

상기 발광 소자(100)는 도 3에 예시된 발광소자(100)가 적용될 수 있으나 이에 한정되는 것은 아니며, 도 4에 예시된 발광소자(100b)도 적용될 수 있다.The light emitting device 100 may be applied to the light emitting device 100 illustrated in FIG. 3, but is not limited thereto. The light emitting device 100b illustrated in FIG. 4 may also be applied.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 와이어(230)를 통해 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 전기적으로 연결될 수 있으며, 실시예에서는 수직형 타입의 발광 소자(100)가 예시되어 있으며, 한 개의 와이어(230)가 사용된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 through a wire 230. In the embodiment, the vertical light emitting device 100 may be illustrated. In this case, one wire 230 is used, but is not limited thereto.

상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 조명시스템에 적용될 수 있다. 상기 조명시스템은 도 6에 도시된 조명유닛, 도 7에 도시된 백라이드 유닛을 포함하고, 신호등, 차량 전조등, 간판 등이 포함될 수 있다.The light emitting device package according to the embodiment may be applied to an illumination system. The lighting system includes a lighting unit shown in FIG. 6 and a back light unit shown in FIG. 7, and may include a traffic light, a vehicle headlight, a signboard, and the like.

도 6는 실시예에 따른 조명 유닛의 사시도(1100)이다.6 is a perspective view 1100 of a lighting unit according to an embodiment.

도 6을 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.Referring to FIG. 6, the lighting unit 1100 is installed in the case body 1110, the light emitting module unit 1130 installed in the case body 1110, and the case body 1110 and supplies power from an external power source. It may include a connection terminal 1120 provided.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 may be formed of a material having good heat dissipation characteristics. For example, the case body 1110 may be formed of a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 1132 may be formed of a material that reflects light efficiently, or the surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diodes 100 may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광 소자(100)는 도 3에 예시된 발광소자(100)가 적용될 수 있으나 이에 한정되는 것은 아니며, 도 4에 예시된 발광소자(100b)도 적용될 수 있다.The light emitting device 100 may be applied to the light emitting device 100 illustrated in FIG. 3, but is not limited thereto. The light emitting device 100b illustrated in FIG. 4 may also be applied.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be disposed to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 9에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module unit 1130 to supply power. According to FIG. 9, the connection terminal 1120 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

도 7은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 7 is an exploded perspective view 1200 of a backlight unit according to an embodiment.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 that provides light to the light guide plate 1210, a reflective member 1220 under the light guide plate 1210, and the light guide plate. 1210, a bottom cover 1230 for accommodating the light emitting module unit 1240 and the reflective member 1220, but is not limited thereto.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to surface light by diffusing light. The light guide plate 1210 is made of a transparent material, for example, an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module unit 1240 provides light to at least one side of the light guide plate 1210 and ultimately serves as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module unit 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module unit 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242, wherein the substrate 1242 is connected to the light guide plate 1210. It may be encountered, but is not limited thereto.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), and the like, but is not limited thereto.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which light is emitted is spaced apart from the light guide plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflective member 1220 may improve the luminance of the backlight unit by reflecting the light incident on the lower surface of the light guide plate 1210 upward. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may accommodate the light guide plate 1210, the light emitting module unit 1240, the reflective member 1220, and the like. To this end, the bottom cover 1230 may be formed in a box shape having an upper surface opened, but is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 의하면, 종래의 질화물 반도체 발광소자가 갖고 있는 본질적인 문제점인 고전류 주입시 발생하는 비발광 손실 문제점을 극복하고 동시에 저전류 주입시 발생하는 결정결함에 의한 비발광 손실 문제점을 획기적으로 극복하여 모든 주입전류 영역에서 고효율 발광특성을 구비할 수 있는 이상적인 미래형 질화물 반도체 발광소자, 발광소자 패키지 및 조명시스템을 제공할 것으로 기대된다.According to the embodiment, it overcomes the problem of non-luminescence loss caused by high current injection, which is an inherent problem of conventional nitride semiconductor light emitting devices, and at the same time, it overcomes the problem of non-luminescence loss caused by crystal defects caused by low current injection. It is expected to provide an ideal future nitride semiconductor light emitting device, a light emitting device package and an illumination system which can have high efficiency light emitting characteristics in the injection current region.

또한, 실시예에 하면 질화물 반도체 발광소자의 응용분야를 획기적으로 증대할 것으로 기대된다. In addition, according to the embodiment, it is expected that the application field of the nitride semiconductor light emitting device will be greatly increased.

또한, 실시예에 의하면 작동 주입전류가 저전류에서 고전류 영역까지 가변하는 스마트 조명제품 개발에 크게 기여할 것으로 기대된다. In addition, according to the embodiment, it is expected that the injection current will greatly contribute to the development of smart lighting products that vary from low current to high current region.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiment can be modified. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (11)

제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 발광층을 포함하고,
상기 발광층은 상기 제2 도전형 반도체층에 인접한 제1 발광층과, 상기 제1 도전형 반도체층에 인접한 제2 발광층 및 상기 제1 발광층과 상기 제2 발광층 사이에 게이트 양자벽을 포함하고,
상기 제1 도전형 반도체층은 전자주입층이며, 상기 제2 발광층은 초격자 구조를 포함하고,
상기 제1 발광층 및 상기 제2 발광층에서 발광되는 빛의 파장은 동일하거나 유사하여 같은 색을 나타내는 발광소자.A first conductive semiconductor layer, a second conductive semiconductor layer, and a light emitting layer between the first conductive semiconductor layer and the second conductive semiconductor layer,
The light emitting layer includes a first light emitting layer adjacent to the second conductive semiconductor layer, a second light emitting layer adjacent to the first conductive semiconductor layer, and a gate quantum wall between the first light emitting layer and the second light emitting layer,
The first conductive semiconductor layer is an electron injection layer, the second light emitting layer includes a superlattice structure,
A light emitting device in which the wavelengths of light emitted from the first light emitting layer and the second light emitting layer are the same or similar to each other, and have the same color. 제1 항에 있어서,
상기 게이트 양자트 양자벽의 두께는 3nm 내지 15 nm인 발광소자.The method according to claim 1,
The gate quantum quantum wall has a thickness of 3nm to 15nm light emitting device. 제1 항에 있어서,
상기 제2 발광층은,
다중양자우물 및 다중 양자벽 구조를 포함하며, 상기 제2 발광층의 양자벽은 캐리어의 양자역학적 터널링이 가능한 발광소자.The method according to claim 1,
The second light emitting layer,
And a multi-quantum well and a multi-quantum wall structure, wherein the quantum wall of the second light emitting layer is capable of quantum mechanical tunneling of a carrier. 제3 항에 있어서,
상기 제2 발광층의 양자벽은
0.2nm 내지 3nm의 두께를 가지는 발광소자.The method of claim 3,
The quantum wall of the second light emitting layer is
Light emitting device having a thickness of 0.2nm to 3nm. 제1 항에 있어서,
상기 게이트 양자벽은
제1 전류 이하 인가시 상기 제2 도전형 반도체층에 주입된 정공이 상기 제1 발광층으로 넘어가지 못하도록 속박하고, 제2 전류 이상 인가시 상기 제2 도전형 반도체층에 주입된 정공이 상기 제1 발광층으로 넘어가도록 하는 발광소자.The method according to claim 1,
The gate quantum wall is
The hole injected into the second conductivity type semiconductor layer is constrained so as not to pass to the first light emitting layer when the first current or less is applied, and the hole injected into the second conductivity type semiconductor layer is applied when the second current or more is applied. Light emitting device to pass to the light emitting layer. 제5 항에 있어서,
상기 제1 전류는 20 A/cm2 이고, 상기 제2 전류는 100A/cm2 인 발광소자.The method of claim 5,
Wherein the first current is 20 A / cm 2 and the second current is 100 A / cm 2 . 제1 항에 있어서,
상기 제1 발광층은,
복수개의 양자우물과 양자벽을 포함하고,
상기 제1 발광층의 양자우물의 개수는 2개 또는 3개인 발광소자.The method according to claim 1,
The first light emitting layer,
Including a plurality of quantum wells and quantum walls,
The number of the quantum well of the first light emitting layer is two or three light emitting device. 제7 항에 있어서,
상기 제1 발광층의 양자벽은,
상기 게이트 양자벽의 두께 이하인 발광소자.The method of claim 7, wherein
The quantum wall of the first light emitting layer,
A light emitting device having a thickness less than or equal to the gate quantum wall. 제8 항에 있어서,
상기 제1 발광층의 양자벽은,
3nm 내지 13nm의 두께를 가지는 발광소자.The method of claim 8,
The quantum wall of the first light emitting layer,
Light emitting device having a thickness of 3nm to 13nm. 제1 항 내지 제8 항 중 어느 하나의 발광소자;
상기 발광소자가 배치되는 패키지 몸체; 및
상기 발광소자와 상기 패키지 몸체를 전기적으로 연결하는 하나 이상의 전극;을 포함하는 발광소자 패키지.The light emitting device of any one of claims 1 to 8;
A package body in which the light emitting device is disposed; And
And at least one electrode electrically connecting the light emitting device to the package body. 제10 항의 발광소자 패키지를 구비하는 발광유닛을 포함하는 조명시스템.An illumination system comprising a light emitting unit having a light emitting device package of claim 10.
KR1020100066396A 2010-07-09 2010-07-09 Light emitting device, light emitting device package and lighting system KR101064025B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020100066396A KR101064025B1 (en) 2010-07-09 2010-07-09 Light emitting device, light emitting device package and lighting system
TW100123629A TWI566429B (en) 2010-07-09 2011-07-05 Light emitting device
US13/177,766 US8421075B2 (en) 2010-07-09 2011-07-07 Light emitting device, light emitting device package, and lighting system including the same
JP2011151956A JP6244075B2 (en) 2010-07-09 2011-07-08 Light emitting element
CN201110198498.3A CN102315344B (en) 2010-07-09 2011-07-11 Luminescent device, light emitting device package and comprise its luminescent system
EP11175397.6A EP2405494A3 (en) 2010-07-09 2011-07-26 Light emitting device, light emitting device package, and lighting system including the same
US13/850,344 US8779425B2 (en) 2010-07-09 2013-03-26 Light emitting device, light emitting device package, and lighting system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066396A KR101064025B1 (en) 2010-07-09 2010-07-09 Light emitting device, light emitting device package and lighting system

Publications (1)

Publication Number Publication Date
KR101064025B1 true KR101064025B1 (en) 2011-09-08

Family

ID=44957220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066396A KR101064025B1 (en) 2010-07-09 2010-07-09 Light emitting device, light emitting device package and lighting system

Country Status (1)

Country Link
KR (1) KR101064025B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048898A (en) * 2015-10-27 2017-05-10 엘지이노텍 주식회사 Light emittng device and light emitting device package including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368268A (en) 2001-06-07 2002-12-20 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light-emitting device
KR100809215B1 (en) * 2006-11-21 2008-02-29 삼성전기주식회사 Nitride semiconductor light emitting device
KR100826422B1 (en) 2006-11-21 2008-04-29 삼성전기주식회사 Nitride semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368268A (en) 2001-06-07 2002-12-20 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light-emitting device
KR100809215B1 (en) * 2006-11-21 2008-02-29 삼성전기주식회사 Nitride semiconductor light emitting device
KR100826422B1 (en) 2006-11-21 2008-04-29 삼성전기주식회사 Nitride semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048898A (en) * 2015-10-27 2017-05-10 엘지이노텍 주식회사 Light emittng device and light emitting device package including the same
KR102393057B1 (en) * 2015-10-27 2022-05-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package including the same

Similar Documents

Publication Publication Date Title
JP6244075B2 (en) Light emitting element
US8362459B2 (en) Light emitting device, light emitting device package, and lighting system
KR102042181B1 (en) Light emitting device
KR101936305B1 (en) Light emitting device
KR101805192B1 (en) Light emitting device
KR101936312B1 (en) Light emitting device
KR101952437B1 (en) Light emitting device, and method for fabricating the same
JP2012204839A (en) Light emitting device and method for manufacturing the same
US9048395B2 (en) Light emitting device package, lighting module and lighting system
KR20130019279A (en) Light emitting device
KR101064025B1 (en) Light emitting device, light emitting device package and lighting system
KR20140020420A (en) Light emitting device
KR101667821B1 (en) Light emitting device
KR101997255B1 (en) Light emitting device
KR101904034B1 (en) Light emitting device and lighting system including the same
KR101637596B1 (en) Light emitting device
KR102313352B1 (en) Light emitting device and lighting system having the same
KR20130074071A (en) Light emitting device package
KR20130074072A (en) Light emitting device package
KR20140089745A (en) Light emitting device and lighting system having the same
KR20140058815A (en) Light emitting device
KR20140074523A (en) Light emitting device
KR20140074524A (en) Light emitting device
KR20140041234A (en) Light emitting device
KR20130010384A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 9