KR101062450B1 - Method for manufacturing a template for forming solder bumps - Google Patents

Method for manufacturing a template for forming solder bumps Download PDF

Info

Publication number
KR101062450B1
KR101062450B1 KR1020080107043A KR20080107043A KR101062450B1 KR 101062450 B1 KR101062450 B1 KR 101062450B1 KR 1020080107043 A KR1020080107043 A KR 1020080107043A KR 20080107043 A KR20080107043 A KR 20080107043A KR 101062450 B1 KR101062450 B1 KR 101062450B1
Authority
KR
South Korea
Prior art keywords
protective film
substrate
forming
passivation layer
etching
Prior art date
Application number
KR1020080107043A
Other languages
Korean (ko)
Other versions
KR20100048050A (en
Inventor
최정수
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020080107043A priority Critical patent/KR101062450B1/en
Publication of KR20100048050A publication Critical patent/KR20100048050A/en
Application granted granted Critical
Publication of KR101062450B1 publication Critical patent/KR101062450B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors

Abstract

본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a template used for forming solder bumps in a semiconductor manufacturing process.

본 발명에 따른 솔더 범프 형성용 템플릿의 제조방법은, 기판에 제1 보호막을 형성하는 제1보호막형성단계와, 상기 제1 보호막과 다른 재질로 된 제2 보호막을 상기 제1 보호막 위에 형성하는 제2보호막형성단계와, 상기 제1 보호막 및 제2 보호막의 일부를 제거하여 미리 정해진 패턴을 형성하는 보호막패터닝단계와, 상기 형성된 패턴에 따라 상기 기판을 에칭하는 기판에칭단계와, 상기 제1 보호막 및 제2 보호막의 잔여물을 제거하는 보호막제거단계를 포함하여 이루어진다.The method for manufacturing a solder bump forming template according to the present invention includes a first protective film forming step of forming a first protective film on a substrate, and a second protective film formed of a material different from the first protective film on the first protective film. A protective film patterning step of forming a predetermined pattern by removing a portion of the first protective film and the second protective film, a substrate etching step of etching the substrate according to the formed pattern, the first protective film and And a protective film removing step of removing the residue of the second protective film.

솔더, 범프, 템플릿, 크롬, 크롬산화물. Solder, Bump, Template, Chromium, Chromium Oxide.

Description

솔더 범프 형성용 템플릿의 제조 방법{TEMPLATE FOR FORMING SOLDER BUMP AND METHOD FOR MANUFACTURING THE SAME}TEMPLATE FOR FORMING SOLDER BUMP AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a template used for forming solder bumps in a semiconductor manufacturing process.

한 쌍의 기판 사이에 데이터 또는 신호 전달을 위해서는 전기적으로 접속하는 것이 필요하다. 특히 단위소자가 고밀도로 집적되어 이루어진 반도체를 기판에 접속하기 위해서는 미세한 단자의 크기 및 피치에 대해 정확한 위치에서 정밀하게 접속할 수 있는 기술이 필요하다.It is necessary to make an electrical connection between the pair of substrates for data or signal transmission. In particular, in order to connect a semiconductor in which unit devices are integrated at a high density to a substrate, a technology capable of precisely connecting at precise positions with respect to the size and pitch of fine terminals is required.

이와 같이 한 쌍의 기판 사이에 미세한 단자를 상호 접속시키기 위한 접속기술로 가장 일반적인 것은 커넥터에 의한 접속이다. 커넥터로는 연성인쇄회로(Flexible Printed Circuit: FPC)가 널리 사용되며, 다른 기술에 비해 접속이 용이하고, 반복하여 탈부착할 수 있다는 장점도 있다. 그러나 커넥터가 차지하는 3차원적인 공간이 크므로 전자제품의 소형화에 장애가 되고, 현재 널리 사용되는 FPC의 단자간 피치가 0.3mm 정도이므로, 이보다 미세한 피치의 단자를 접속하는 데에는 어려움이 있다.As such, the most common connection technology for interconnecting fine terminals between a pair of substrates is connection by a connector. Flexible printed circuit (FPC) is widely used as a connector, and has the advantage of being easy to connect and detachable repeatedly than other technologies. However, since the three-dimensional space occupied by the connector is an obstacle to miniaturization of electronic products, and the pitch between terminals of the FPC, which is widely used at present, is about 0.3 mm, it is difficult to connect a terminal having a finer pitch than this.

커넥터 이외의 접속방법으로 이방성 도전필름(Anisotropic Conductiv Film: ACF)을 이용한 방법도 있다. ACF를 한쪽 기판의 단자부에 붙이고 그 위에 다른 기판의 단자를 겹쳐서 가압하면, 마주보는 두 전극 사이에 도전필름이 개재되므로, 이를 통해 전기적 접속이 이루어진다. ACF는 가압후 경화시킴으로써 접속 강도 또한 확보할 수 있고, 단자간 피치가 0.1mm 정도라도 접속하는 것이 가능하다. 그러나 도전성 입자가 단자와 접속하는 것이므로 접속부의 저항치가 높은 편이고, 필름을 경화시킨 후에는 두 기판을 분리하는 것이 어려워 실질적으로 수리가 불가능하다는 단점이 있다.There is also a method using an anisotropic conductive film (ACF) as a connection method other than the connector. When the ACF is attached to the terminal portion of one substrate and the terminal of the other substrate is overlapped and pressed, a conductive film is interposed between two opposing electrodes, thereby making an electrical connection. By hardening after pressurizing, ACF can also ensure connection strength, and even if pitch between terminals is about 0.1 mm, it can connect. However, since the electroconductive particle connects with a terminal, the resistance of a connection part is high, and after hardening a film, it is difficult to separate two board | substrates, and it has a disadvantage that a repair is practically impossible.

이에 비해 솔더 범프에 의한 기판 간 접속은, 한쪽 기판의 단자에 솔더 범프를 형성하고, 여기에 다른 기판의 단자부를 겹쳐 리플로우(Reflow) 공정에 의해 접속하는 방법이다. 솔더 범프(Solder Bump)란 주석과 납을 주성분으로 하는 반구상의 돌기를 지칭하는 것으로, ACF에 비해 접속 저항이 양호하며 특히 표면실장(Surface Mount Technology: SMT) 부품의 접속에 유리한 특징이 있어 그 사용이 확대되고 있는 추세이다.On the other hand, the board-to-board connection by solder bump is a method of forming a solder bump in the terminal of one board | substrate, and superimposing the terminal part of another board | substrate here, and connecting it by a reflow process. Solder bump refers to hemispherical protrusions mainly composed of tin and lead, which have better connection resistance than ACF, and are particularly advantageous for the connection of surface mount technology (SMT) components. This is an expanding trend.

본 발명의 목적은 솔더 볼을 수용하기 위한 수용홈을 정확한 크기와 형상 및 배열대로 형성할 수 있는 솔더 범프 형성용 템플릿의 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for manufacturing a solder bump forming template that can form the receiving groove for accommodating the solder ball in the correct size, shape and arrangement.

솔더 범프 형성용 템플릿의 제조방법은 기판에 보호막을 이중으로 형성하는 보호막형성단계와, 상기 보호막을 소정 패턴으로 패터닝하는 보호막패터닝단계와, 상기 패턴에 따라 상기 기판을 에칭하는 기판에칭단계와, 상기 보호막을 상기 기판에서 제거하는 보호막제거단계를 포함한다.A method of manufacturing a template for forming a solder bump includes a protective film forming step of forming a protective film on a substrate, a protective film patterning step of patterning the protective film in a predetermined pattern, a substrate etching step of etching the substrate according to the pattern, and And a protective film removing step of removing the protective film from the substrate.

상기 기판은, 무알칼리 유리기판일 수 있고, 상기 기판에칭단계는 불산으로 습식 에칭할 수 있다.The substrate may be an alkali free glass substrate, and the substrate etching step may be wet etched with hydrofluoric acid.

상기 보호막의 두께는 1000 ~ 2000 Å일 수 있다.The protective film may have a thickness of 1000 to 2000 mm.

상기 보호막형성단계는 상기 기판에 금속 산화물로 제1 보호막을 형성하는 제1보호막형성단계와, 상기 제1 보호막에 금속으로 된 제2 보호막을 상기 제1 보호막 위에 형성하는 제2보호막형성단계를 포함할 수 있다.The protective film forming step includes a first protective film forming step of forming a first protective film of metal oxide on the substrate, and a second protective film forming step of forming a second protective film of metal on the first protective film on the first protective film. can do.

상기 제1 보호막은 크롬산화물일 수 있다. 상기 제1 보호막의 두께는 100 ~ 200Å일 수 있다. 상기 제2 보호막은 크롬일 수 있다. 상기 제2 보호막의 두께는 900 ~ 1800Å일 수 있다. 상기 보호막패터닝단계는, 포토리소그래피 공정으로 수행될 수 있다. 상기 보호막패터닝단계는, 레이저 패터닝 공정으로 수행될 수 있다.The first passivation layer may be chromium oxide. The first passivation layer may have a thickness of about 100 to about 200 μs. The second passivation layer may be chromium. The thickness of the second passivation layer may be 900 to 1800 kPa. The protective film patterning step may be performed by a photolithography process. The protective film patterning step may be performed by a laser patterning process.

본 실시예에 따른 솔더 범프 형성용 템플릿의 그 제조방법은, 제1 보호막과 제2 보호막이 함께 배리어로 기능하므로 유리기판을 에칭하는 과정에서 배리어의 패턴이 변형되지 않고, 결과적으로 정확한 크기, 형상 및 배열 상태의 수용홈이 형성된 솔더 범프 형성용 템플릿을 얻을 수 있다. 특히 보호막 재료로서 크롬산화물은 유리기판을 에칭하기 위한 에천트에 대한 내화학성이 뛰어나므로, 이와 같은 효 과가 배가된다.In the method for manufacturing the solder bump forming template according to the present embodiment, since the first protective film and the second protective film function together as a barrier, the pattern of the barrier is not deformed during the etching of the glass substrate. And it is possible to obtain a template for forming solder bumps formed with the receiving groove in the array state. In particular, since the chromium oxide as a protective film material has excellent chemical resistance to an etchant for etching a glass substrate, this effect is doubled.

이하에서는 첨부의 도면을 참조로 본 실시예에 따른 내구성이 향상된 솔더 범프 형성용 템플릿의 제조방법을 설명한다.Hereinafter, with reference to the accompanying drawings will be described a manufacturing method of the solder bump forming template with improved durability according to the present embodiment.

도 1은 본 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법의 순서도이고, 도 2 내지 도 6은 도 1의 실시예의 각 단계를 나타낸 도면이다.1 is a flowchart of a method of manufacturing a solder bump forming template according to the present embodiment, and FIGS. 2 to 6 are views illustrating each step of the embodiment of FIG. 1.

솔더 범프 형성용 템플릿을 제조하기 위해, 먼저 기판(10)을 준비하고, 기판(10)의 일면에 제1 보호막(11)을 형성한다(제1 보호막형성단계, S110). 그러면 도 2에 도시된 단면 형상과 같이 기판(10) 위에 제1 보호막(11)이 피복된 형태를 갖게 된다. 기판은 유리기판, 그 중에서도 특히 무알칼리 유리일 수 있다. In order to manufacture the solder bump forming template, the substrate 10 is first prepared, and a first passivation layer 11 is formed on one surface of the substrate 10 (first passivation layer forming step S110). Then, as shown in FIG. 2, the first protective layer 11 is coated on the substrate 10. The substrate may be a glass substrate, in particular alkali free glass.

무알칼리 유리는 내열성, 내화학성이 우수하고 기계적 강도도 높으므로 솔더 범프 형성용 템플릿의 기판 재료로서 적합하다. 제1 보호막(11)의 재질로는 기판과의 접착(adhesion) 상태가 좋은 금속산화물, 특히 크롬산화물(CrOx)일 수 있다. 일반적으로 금속산화물은 에천트에 대한 내화학성이 있으며, 그 중에서도 크롬산화물의 불산(HF: HydroFluoric acid)에 대한 내화학성은 특히 우수하다. 제1 보호막(11)을 금속산화물로 형성하는 경우에는 스퍼터링(Sputtering)과 같은 공법에 의해 박막 형태로 기판(10) 위에 증착시킬 수 있다. 본 실시예에서 제 1보호막(11)은 100 ~ 200 Å두께로 형성될 수 있다.Since alkali free glass is excellent in heat resistance, chemical resistance, and high mechanical strength, it is suitable as a board | substrate material of a template for solder bump formation. The material of the first passivation layer 11 may be a metal oxide having a good adhesion state to the substrate, in particular a chromium oxide (CrO x ). In general, metal oxides have chemical resistance to etchant, and among them, chromium oxide has excellent chemical resistance against hydrofluoric acid (HF). When the first passivation layer 11 is formed of a metal oxide, the first passivation layer 11 may be deposited on the substrate 10 in the form of a thin film by a method such as sputtering. In this embodiment, the first passivation layer 11 may be formed to have a thickness of 100 to 200 μm.

제1 보호막(11)이 형성되면, 제1 보호막(11) 위에 제2 보호막(12)을 형성한 다(제2 보호막형성단계, S120). 그러면 도 3에 도시된 바와 같이 기판(10) 위에 제1 보호막(11)과 제2 보호막(12)이 순차로 피복된 형태를 갖게 된다. 제2 보호막(12)은 금속 재질로 될 수 있고, 크롬(Cr)일 수 있다. 제2 보호막(12)이 금속 재질로 된 경우에는 역시 스퍼터링과 같은 공정에 의해 용이하게 박막을 형성할 수 있다. 이러한 제 2보호막의 두께는 900 ~ 1800Å일 수 있다.When the first passivation layer 11 is formed, the second passivation layer 12 is formed on the first passivation layer 11 (second passivation layer forming step S120). Then, as shown in FIG. 3, the first protective layer 11 and the second protective layer 12 are sequentially coated on the substrate 10. The second passivation layer 12 may be made of metal and may be chromium (Cr). When the second protective film 12 is made of a metal material, the thin film can be easily formed by a process such as sputtering. The thickness of the second passivation layer may be 900 to 1800 kPa.

따라서 제 1보호막(11)과 제 2보호막(12)으로 된 전체 보호막의 두께는 900 ~ 2000Å일 수 있다.Therefore, the thickness of the entire passivation layer including the first passivation layer 11 and the second passivation layer 12 may be 900 to 2000 μs.

제1 보호막(11) 및 제2 보호막(12)이 형성되면, 두 보호막의 일부를 제거하여 미리 정해진 패턴대로 패터닝한다(보호막패터닝단계, S130). 여기서 미리 정해진 패턴이란 최종적으로 기판(10) 위에 형성될 수용홈(10a)의 크기, 형상 및 배열상태에 대응하도록 제1 보호막(11) 및 제2 보호막(12)을 투과하여 형성된 관통공을 가리킨다. When the first passivation layer 11 and the second passivation layer 12 are formed, a part of the two passivation layers is removed and patterned in a predetermined pattern (protection layer patterning step S130). Herein, the predetermined pattern refers to a through hole formed through the first passivation layer 11 and the second passivation layer 12 so as to correspond to the size, shape, and arrangement of the accommodation grooves 10a to be finally formed on the substrate 10. .

이하에서는 보호막패터닝단계(S130)에 대하여 포토 리소그래피 공정에 의한 방법 및 레이저 패터닝에 의한 방법을 구체적으로 설명하도록 한다. 다만, 본 발명이 상기 두 공정을 이용하는 것에 한정되는 것은 아니며, 이 이외에도 임프린팅 공정 등 해당 기술분야에서 미세 패턴 형성시 이용되는 기타 여러 방법들을 적용하는 것이 가능하다.Hereinafter, the method by the photolithography process and the method by laser patterning will be described in detail for the protective film patterning step (S130). However, the present invention is not limited to using the above two processes, and in addition to this, it is possible to apply various other methods used in forming a fine pattern in the art, such as an imprinting process.

포토리소그래피 공정에 의해 제1 보호막(11) 및 제2 보호막(12)을 패터닝하기 위해서는, 먼저 제2 보호막(12) 위에 감광제를 도포하여 감광제층을 형성하고, 감광제 위에 미리 패턴이 형성된 마스크를 배치한 후, 광을 조사하여 감광제를 변 성시킨다. 이때 마스크에 형성된 패턴은 앞서 설명한 보호막패터닝단계(S130)에서 제1 보호막(11) 및 제2 보호막(12)에 형성할 패턴과 대응되는 패턴이다. In order to pattern the first protective film 11 and the second protective film 12 by a photolithography process, first, a photosensitive agent is applied on the second protective film 12 to form a photosensitive agent layer, and a mask having a pattern formed thereon is disposed on the photosensitive agent in advance. After that, light is irradiated to denature the photosensitive agent. In this case, the pattern formed on the mask corresponds to a pattern to be formed on the first passivation layer 11 and the second passivation layer 12 in the passivation patterning step S130 described above.

감광제가 변성되면, 음성 감광제나 양성 감광제의 특성에 따라 적절히 감광제를 제거하여 감광제층을 상기 패턴대로 만든다. 그러면 제2 보호막(12)의 일부가 노출되게 되는데, 여기에 에천트를 투입하여 제2 보호막(12)은 물론 제1 보호막(11)까지 제거되도록 에칭한다. 제2 보호막(12)과 제1 보호막(11)이 순차로 에칭되어 유리기판(10)이 노출되면 에칭을 종료하고, 남아있는 감광제층을 제거한다. 그러면 제1 보호막(11) 및 제2 보호막(12)은 패터닝이 완료된 상태가 된다.When the photosensitizer is denatured, the photosensitizer is appropriately removed according to the characteristics of the negative photosensitizer or the positive photosensitizer to make the photoresist layer according to the pattern. Then, a part of the second passivation layer 12 is exposed, and an etchant is added thereto to etch away the second passivation layer 12 as well as the first passivation layer 11. When the second protective film 12 and the first protective film 11 are sequentially etched and the glass substrate 10 is exposed, the etching is terminated and the remaining photoresist layer is removed. Then, the first passivation layer 11 and the second passivation layer 12 are in a state in which patterning is completed.

레이저 패터닝은 보다 간단한 절차로 수행될 수 있다. 예컨대, 미세한 단면 직경을 가진 레이저를 조사하여 레이저에 노출된 제1 보호막(11) 및 제2 보호막(12)의 일부를 직접적으로 제거함으로써, 원하는 패턴을 형성할 수 있다.Laser patterning can be performed in a simpler procedure. For example, a desired pattern can be formed by irradiating a laser having a fine cross-sectional diameter to directly remove a portion of the first passivation layer 11 and the second passivation layer 12 exposed to the laser.

어느 방법에 의해 패터닝을 하든 보호막패터닝단계(S130)가 완료되면 도 4에 도시된 바와 같이 제1 보호막(11) 및 제2 보호막(12)은 일부분이 제거되고 기판(10)이 노출되게 된다.Whichever method is patterned, when the passivation layer patterning step S130 is completed, a portion of the first passivation layer 11 and the second passivation layer 12 are removed and the substrate 10 is exposed as shown in FIG. 4.

기판(10)이 노출되면, 기판(10)을 에칭할 수 있는 에천트를 투입하여 에칭시킨다(기판에칭단계, S140). 기판의 재질을 유리인 경우 에천트는 불산(HF)일 수 있다. 그리고 보호막이 다른 재질인 경우에는 그 재질에 합당한 에천트를 선택하여야 한다. When the substrate 10 is exposed, an etchant capable of etching the substrate 10 is added and etched (substrate etching step, S140). If the material of the substrate is glass, the etchant may be hydrofluoric acid (HF). If the shield is made of a different material, an etchant appropriate to the material should be selected.

한편, 이러한 기판 에칭단계에서 제 1보호막(11)인 금속 산화물 보호막은 불산에 의하여 영향을 받을 수 있다. 하지만 제 2보호막(12)이 제 1보호막(11)을 보 호함으로써 기판(10)에 대한 식각 선택율이 양호하게 유지된다.In the substrate etching step, the metal oxide protective layer 1, which is the first protective layer 11, may be affected by hydrofluoric acid. However, since the second protective film 12 protects the first protective film 11, the etching selectivity with respect to the substrate 10 is maintained well.

이에 따라 기판(10)은 도 5에 도시된 바와 같이 제1 보호막(11) 및 제2 보호막(12)에 의해 가려지지 않은 부분만 에칭되어 홈(10a)이 형성되는데, 이 홈이 솔더 볼을 수용하기 위한 수용홈(10a)이 된다. 따라서 기판에칭단계(S140)에서 에천트의 농도 및 에칭 시간 등을 정확하게 제어하여야만 정확한 크기와 형상의 수용홈을 형성할 수 있다.Accordingly, as shown in FIG. 5, only the portions not covered by the first and second passivation layers 11 and 12 are etched to form the grooves 10a. It is an accommodating groove 10a for accommodating. Therefore, in the substrate etching step (S140), it is necessary to precisely control the concentration and etching time of the etchant to form the accommodation groove of the correct size and shape.

기판(10)이 원하는 형상으로 에칭되어 수용홈(10a)이 형성되면, 에칭을 중지하고 세척하여 에천트를 제거한 후, 마지막으로 남아있던 제1 보호막(11) 및 제2 보호막(12)을 제거한다(보호막제거단계, S150). 제1 보호막(11) 및 제2 보호막(12)의 제거 또한 에칭에 의할 수 있다.When the substrate 10 is etched into a desired shape to form the receiving groove 10a, the etching is stopped and washed to remove the etchant, and finally, the remaining first protective film 11 and the second protective film 12 are removed. (Protective film removing step, S150). The removal of the first protective film 11 and the second protective film 12 may also be performed by etching.

제1 보호막(11)과 제2 보호막(12)을 제거하고 나면, 도 6에 도시된 바와 같이 일면에 복수의 수용홈(10a)이 형성된 판상의 부재, 즉 솔더 범프 형성용 템플릿을 얻을 수 있다.After the first protective film 11 and the second protective film 12 are removed, a plate-like member having a plurality of receiving grooves 10a formed on one surface thereof, as shown in FIG. 6, may be obtained. .

앞에서 설명되고, 도면에 도시된 본 실시예의 일 실시예는, 본 실시예의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 실시예의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 실시예의 기술분야에서 통상의 지식을 가진 자는 본 실시예의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 실시예의 보호범위에 속하게 될 것이다.An embodiment of the present embodiment described above and illustrated in the drawings should not be construed as limiting the technical spirit of the present embodiment. The scope of protection of the present embodiment is limited only by the matters described in the claims, and those skilled in the art can change and change the technical spirit of the present embodiment in various forms. Therefore, such improvements and modifications will fall within the protection scope of the present embodiment as long as it will be apparent to those skilled in the art.

도 1은 본 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법의 순서도이고,1 is a flowchart of a method for manufacturing a solder bump forming template according to the present embodiment,

도 2 내지 도 6은 도 1의 실시예의 각 단계를 나타낸 단면도이다.2 to 6 are cross-sectional views showing each step of the embodiment of FIG.

Claims (11)

기판에 크롬 산화물로 된 제1 보호막을 100 ~ 200Å 두께로 형성하는 제 1보호막 형성단계,A first protective film forming step of forming a first protective film of chromium oxide on the substrate to a thickness of 100 ~ 200Å, 상기 제 1보호막 위에 크롬으로 된 제 2보호막을 900 ~ 1800Å 두께로 형성하는 제 2보호막 형성단계,Forming a second passivation layer of chromium on the first passivation layer to a thickness of 900 to 1800 Å; 상기 보호막에 포토리소그래피 공정 또는 레이저 공정 또는 임프리트 공정 중의 어느 하나의 공정으로 소정 패턴을 패터닝하는 보호막패터닝단계,A protective film patterning step of patterning a predetermined pattern on the protective film by any one of a photolithography process, a laser process, or an embed process; 상기 패턴에 따라 상기 기판을 에칭하는 기판에칭단계와,A substrate etching step of etching the substrate according to the pattern; 상기 보호막을 상기 기판에서 제거하는 보호막제거단계를 포함하되, 상기 기판에칭단계는 상기 기판을 불산으로 습식 에칭하는 것 특징으로 하는 솔더 범프 형성용 템플릿의 제조방법.And a protective film removing step of removing the protective film from the substrate, wherein the etching of the substrate comprises wet etching the substrate with hydrofluoric acid. 제1항에 있어서,The method of claim 1, 상기 기판은, 무알칼리 유리기판인 것을 특징으로 하는 솔더 범프 형성용 템플릿의 제조방법.The substrate is a method for producing a solder bump forming template, characterized in that the alkali-free glass substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080107043A 2008-10-30 2008-10-30 Method for manufacturing a template for forming solder bumps KR101062450B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080107043A KR101062450B1 (en) 2008-10-30 2008-10-30 Method for manufacturing a template for forming solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080107043A KR101062450B1 (en) 2008-10-30 2008-10-30 Method for manufacturing a template for forming solder bumps

Publications (2)

Publication Number Publication Date
KR20100048050A KR20100048050A (en) 2010-05-11
KR101062450B1 true KR101062450B1 (en) 2011-09-05

Family

ID=42274879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107043A KR101062450B1 (en) 2008-10-30 2008-10-30 Method for manufacturing a template for forming solder bumps

Country Status (1)

Country Link
KR (1) KR101062450B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312700A (en) 1998-04-30 1999-11-09 Fujitsu Ltd Bump forming method and electronic device therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312700A (en) 1998-04-30 1999-11-09 Fujitsu Ltd Bump forming method and electronic device therefor

Also Published As

Publication number Publication date
KR20100048050A (en) 2010-05-11

Similar Documents

Publication Publication Date Title
JP4968255B2 (en) Relay board, manufacturing method thereof, and three-dimensional circuit device using the same
JP2003031915A (en) Wiring circuit board
JP2002286758A (en) Probe unit and its manufacturing method
US20100003784A1 (en) Method for mounting electronic component on printed circuit board
US20020137316A1 (en) Manufacture of probe unit having lead probes extending beyong edge of substrate
KR101062450B1 (en) Method for manufacturing a template for forming solder bumps
US20080297183A1 (en) Probe card having columnar base portion and method of producing the same
JP2001251042A (en) Method of forming land of printed board
KR20020050704A (en) Flexible wiring boards and manufacturing processes thereof
KR100343389B1 (en) Method of manufacturing multilayer wiring boards
KR101208003B1 (en) A method for forming solder bump
KR20100122818A (en) A method for manufacturing a template for forming soler bump
KR20100126030A (en) A method for manufacturing a template for forming solder bump
JP2008292500A (en) Probe unit and method for manufacturing the same
KR101060656B1 (en) Method for manufacturing a template for forming solder bumps
KR20100024528A (en) Template for forming solder bump and method for manufacturing the same
KR100612602B1 (en) Metal zebra connector and manufacturing method thereof
KR100567138B1 (en) Zebra connector and manufacturing method thereof
CN113873771A (en) Manufacturing process suitable for ultra-fine FPC (flexible printed circuit) circuit
KR101062451B1 (en) Template for solder bump formation and manufacturing method thereof
KR101000088B1 (en) Template for forming solder bump having improved durability and method for manufacturing the same
CN113490342A (en) Hyperfine FPC circuit manufacturing process suitable for thin copper
JP2002076582A (en) Component mounting board and its producing method
KR101032085B1 (en) Template for forming solder bump and method for manufacturing the template
KR101069831B1 (en) A template for forming solder bump and a method for manufacturing the template

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee