KR101061674B1 - Nonvolatile Spin Memory Device and Manufacturing Method Thereof - Google Patents

Nonvolatile Spin Memory Device and Manufacturing Method Thereof Download PDF

Info

Publication number
KR101061674B1
KR101061674B1 KR1020090109358A KR20090109358A KR101061674B1 KR 101061674 B1 KR101061674 B1 KR 101061674B1 KR 1020090109358 A KR1020090109358 A KR 1020090109358A KR 20090109358 A KR20090109358 A KR 20090109358A KR 101061674 B1 KR101061674 B1 KR 101061674B1
Authority
KR
South Korea
Prior art keywords
insulating film
spin
semiconductor quantum
magnetic semiconductor
quantum dot
Prior art date
Application number
KR1020090109358A
Other languages
Korean (ko)
Other versions
KR20110052364A (en
Inventor
김은규
송후영
이동욱
김선필
한동석
조원주
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020090109358A priority Critical patent/KR101061674B1/en
Publication of KR20110052364A publication Critical patent/KR20110052364A/en
Application granted granted Critical
Publication of KR101061674B1 publication Critical patent/KR101061674B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Abstract

비휘발성 스핀 메모리 소자 및 그 제조방법이 개시된다. 플로팅 게이트에 자성 반도체 양자점을 형성하고 자성 반도체 양자점 내에 전자의 스핀을 저장 및 소거함으로써 정보를 저장하는 스핀 메모리 소자를 제조할 수 있다. 자성 반도체 양자점의 형성은 전이금속을 포함하는 금속층, 고분자 전구체층을 순차 적층한 후 열처리를 함으로써 고분자막 내에 다수의 자성 반도체 양자점을 형성하게 된다. 메모리 소자의 동작에 있어 편극광을 조사하여 전자의 스핀을 자성 양자점내에 저장함으로써 전자의 전하 뿐만 아니라 전자의 스핀을 이용하는 스핀 메모리 소자를 제공하게 된다.Disclosed are a nonvolatile spin memory device and a method of manufacturing the same. By forming a magnetic semiconductor quantum dot in the floating gate and storing and erasing the spin of electrons in the magnetic semiconductor quantum dot, a spin memory device for storing information may be manufactured. In the formation of the magnetic semiconductor quantum dots, a plurality of magnetic semiconductor quantum dots are formed in a polymer film by sequentially stacking a metal layer and a polymer precursor layer including a transition metal and then performing heat treatment. In operation of the memory device, polarized light is irradiated to store spins of electrons in magnetic quantum dots, thereby providing a spin memory device that uses spins of electrons as well as charges of electrons.

자성 양자점, 나노 부유게이트 메모리(NFGM), 스핀 메모리, 플렉시블 Magnetic Quantum Dots, Nano Floating Gate Memory (NFGM), Spin Memory, Flexible

Description

비휘발성 스핀 메모리 소자 및 그 제조방법{NON-VOLATILE SPIN MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}Non-volatile spin memory device and manufacturing method thereof {NON-VOLATILE SPIN MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 플로팅 게이트에 형성된 자성 반도체 양자점에 전자의 스핀을 주입/소거함에 의하여 정보를 저장하는 비휘발성 스핀 메모리 소자에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a nonvolatile spin memory device for storing information by injecting / erasing spin of electrons on a magnetic semiconductor quantum dot formed in a floating gate.

최근 디지털 카메라, 휴대용 전화기, MP3 등의 성능향상과 함께 저장매체인 플래시 메모리 소자에 대한 수요가 급증하고 있다.Recently, with the performance improvement of digital cameras, portable telephones, and MP3s, the demand for flash memory devices as storage media is increasing rapidly.

이는 플래시 메모리가 비휘발성, 저전력 소모 및 DRAM보다 우수한 집적도로 인해 비트 밀도(bit density) 및 비트 코스트(bit cost) 감소에 유리하기 때문이다.This is because flash memory is advantageous for reducing bit density and bit cost due to nonvolatile, low power consumption and better integration than DRAM.

그러나, 플래시 메모리의 저장 용량의 증가를 위해 소자의 크기가 작아짐에 따라 전하 트랩층으로부터 반도체 기판 또는 게이트 전극 방향으로 누설되는 누설 전류(leakage current)가 문제가 되고 있다.However, as the size of the device becomes smaller to increase the storage capacity of the flash memory, a leakage current leaking from the charge trap layer toward the semiconductor substrate or the gate electrode becomes a problem.

이에 따라, 폴리실리콘 전하 트랩층을 나노 크기의 양자점(quantum dot)으로 대신하는 메모리 소자 기술이 개발되었는데 이러한 메모리 소자를 나노플로팅게이 트메모리(Nano-Floating Gate Memory: NFGM)라 한다.Accordingly, a memory device technology has been developed that replaces a polysilicon charge trap layer with a nano-scale quantum dot. Such a memory device is referred to as a nano-floating gate memory (NFGM).

나노 입자로 전하 트랩층을 형성할 경우, 메모리 소자의 동작시 2차원의 나노점 어레이에 전하가 저장되며 전자의 에너지 상태는 나노 결정의 퍼텐셜 우물에서 깊은 에너지에 존재하게 되며 이에 의해 누설전류를 감소시킬 수 있다.When the charge trapping layer is formed of nanoparticles, charge is stored in the two-dimensional array of nanodots during operation of the memory device, and the energy state of the electron is present in deep energy in the potential well of the nanocrystal, thereby reducing the leakage current. You can.

본 발명은 고분자 절연막 내부에 자성 반도체 양자점을 구비함으로써 자성 반도체 양자점내에 전자의 스핀을 주입/소거함에 의해 정보를 저장할 수 있는 비휘발성 스핀 메모리 소자 및 그 제조방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a nonvolatile spin memory device capable of storing information by injecting / erasing electron spins in a magnetic semiconductor quantum dot by providing a magnetic semiconductor quantum dot in a polymer insulating film, and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 의한 비휘발성 스핀 메모리 소자는 기판 상에 형성된 터널 절연막, 상기 터널 절연막 상에 형성되며 적어도 하나의 자성 반도체 양자점을 포함하는 고분자 절연막, 상기 고분자 절연막 상에 형성되는 게이트 전극을 포함한다.A nonvolatile spin memory device according to a preferred embodiment of the present invention for achieving the above object is a tunnel insulating film formed on a substrate, a polymer insulating film formed on the tunnel insulating film and including at least one magnetic semiconductor quantum dot, on the polymer insulating film It includes a gate electrode formed on.

또한, 상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의한 비휘발성 스핀 메모리 소자의 제조방법은 기판 상에 터널 절연막을 형성하는 단계, 상기 터널 절연막 상에 적어도 하나의 자성 반도체 양자점을 포함하는 고분자 절연막을 형성하는 단계, 상기 고분자 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.In addition, a method of manufacturing a nonvolatile spin memory device according to another embodiment of the present invention for achieving the above object is a step of forming a tunnel insulating film on a substrate, a polymer comprising at least one magnetic semiconductor quantum dot on the tunnel insulating film Forming an insulating film, and forming a gate electrode on the polymer insulating film.

상기한 바와 같은 본 발명의 비휘발성 스핀 메모리 소자 및 그 제조방법에 따르면 다음과 같은 효과가 있다.According to the nonvolatile spin memory device and the manufacturing method of the present invention as described above has the following advantages.

첫째, 플렉시블(flexible) 기판을 사용하여 소자를 제작함으로써 극한적인 변형에도 작동가능한 메모리 소자를 제공할 수 있다.First, by fabricating a device using a flexible substrate, it is possible to provide a memory device that can operate in extreme deformation.

둘째, 고분자 절연막 내부에 형성된 자성 반도체 양자점에 전자의 스핀을 주입/소거함으로써 정보를 저장할 수 있는 스핀 기반의 비휘발성 메모리 소자를 제공할 수 있다.Second, a spin-based nonvolatile memory device capable of storing information by injecting / removing spins of electrons into a magnetic semiconductor quantum dot formed in a polymer insulating film may be provided.

본 발명의 효과는 이상에서 언급한 효과들에 제한되지 않으며, 언급되지 않은 또 다른 효과는 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various different forms, and the present embodiments merely make the disclosure of the present invention complete, and are common in the art to which the present invention pertains. It is provided to fully inform those skilled in the art of the scope of the invention, which is to be defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 의한 비휘발성 스핀 메모리 소자에 대하여 상세히 설명하기로 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불 필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, a nonvolatile spin memory device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. For reference, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1a 및 도 1b는 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 구조를 나타낸 사시도 및 단면 A-A'에 따른 단면도이다.1A and 1B are a perspective view showing a structure of a nonvolatile spin memory device according to an embodiment of the present invention and a cross-sectional view taken along the cross section A-A '.

도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 비휘발성 메모리 소자는 기판(10) 상에 형성된 터널 절연막(40), 상기 터널 절연막(40) 상에 형성되며 적어도 하나의 자성 반도체 양자점(70)을 포함하는 고분자 절연막(65), 상기 고분자 절연막(65) 상에 형성되는 게이트 전극(80)을 포함한다.1A and 1B, a nonvolatile memory device according to an exemplary embodiment of the present invention may include a tunnel insulating film 40 formed on a substrate 10 and at least one magnetic semiconductor formed on the tunnel insulating film 40. A polymer insulating film 65 including a quantum dot 70 and a gate electrode 80 formed on the polymer insulating film 65 are included.

기판(10)은 소자를 지지하기 위한 것으로, 소자 제조공정에 유리한 폴리카보네이트(polycarbonate: PC), 폴리아릴레이트(polyarylate: PAR), 폴리에테르술폰(polyethersulphone: PES) 및 폴리이미드(polyimide: PI) 중 선택된 적어도 하나로 이루어질 수 있다.The substrate 10 is used to support the device, and is advantageous in the device manufacturing process, polycarbonate (PC), polyarylate (PAR), polyethersulphone (PES), and polyimide (PI). It may be made of at least one selected from.

다만, 기판(10)의 재질은 상기 재질에 한정되는 것은 아니며 광투과성 수지 기판이라면 어느 것이나 가능하며 외부에서 인가되는 변형에도 소자의 기능 수행이 가능하도록 플렉시블(flexible) 특성을 갖는다.However, the material of the substrate 10 is not limited to the above material, and may be any light-transmissive resin substrate, and has a flexible (flexible) property to allow the device to perform a function even in a deformation applied from the outside.

상기 기판(10)이 광투과성 수지 기판인 경우에, 상기 기판(10) 상에 서로 이격된 소오스/드레인 전극들(23, 25)이 배치될 수 있으며, 상기 소오스/드레인 전극들(23, 25) 사이의 기판(10) 상에 채널막(30)이 배치될 수 있다. 이 때, 상기 소오스/드레인 전극들(23, 25)은 상기 채널막(30)의 양단에 전기적으로 접속할 수 있다.When the substrate 10 is a transparent resin substrate, source / drain electrodes 23 and 25 spaced apart from each other may be disposed on the substrate 10, and the source / drain electrodes 23 and 25 may be disposed on the substrate 10. The channel film 30 may be disposed on the substrate 10 between. In this case, the source / drain electrodes 23 and 25 may be electrically connected to both ends of the channel layer 30.

상기 소오스/드레인 전극(23, 25)은 ITO(Indium Tin Oxide), 고농도 도핑된 폴리실리콘 및 전도성 카본나노튜브(CNT: Carbon Nano Tube) 중 선택된 어느 하나가 사용될 수 있다. The source / drain electrodes 23 and 25 may be any one selected from indium tin oxide (ITO), heavily doped polysilicon, and conductive carbon nanotubes (CNT).

상기 채널막(30)은 투명 반도체인 산화아연(ZnO) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으며 이 경우, 산화아연(ZnO) 또는 질화갈륨(GaN)은 물질의 형성상태에 관계없이 n형 반도체 박막으로 형성되므로 n형 채널을 형성하게 된다.The channel layer 30 may be made of zinc oxide (ZnO) or gallium nitride (GaN), which is a transparent semiconductor. In this case, zinc oxide (ZnO) or gallium nitride (GaN) may be n-type regardless of the formation state of the material. Since the semiconductor thin film is formed, an n-type channel is formed.

또한, 상기 채널막(30)은 폴리엔비닐카바졸(polyvinylcarbazole: PVK), 펜타센(pentacen) 및 폴리스티렌(polystyrene: PS) 중 선택된 적어도 하나로 이루어질 수 있다.In addition, the channel layer 30 may be formed of at least one selected from polyvinylcarbazole (PVK), pentacene, and polystyrene (PS).

한편, 상기 기판(10)의 재질은 실리콘, 산화아연(ZnO) 등의 반도체 기판일 수 있으며, 이 경우 상기 채널막(10)은 상기 기판(10) 내에 형성될 수 있고, 또한 상기 소오스/드레인 전극들 또는 소오스/드레인 영역들은 기판에 이온 주입등의 방법으로 불순물을 도핑함으로써 상기 기판(10) 내에 형성될 수 있다. On the other hand, the material of the substrate 10 may be a semiconductor substrate such as silicon, zinc oxide (ZnO), in this case, the channel film 10 may be formed in the substrate 10, the source / drain Electrodes or source / drain regions may be formed in the substrate 10 by doping impurities into the substrate by ion implantation or the like.

터널 절연막(40)은 상기 채널막(30) 상부에 형성되며 산화알루미늄(Al2O3), 산화마그네슘(MgO), 이산화규소(SiO2), 산화지르코늄(ZrO2) 및 산화하프늄(HfO2) 중 선택된 적어도 하나가 될 수 있다.The tunnel insulating layer 40 is formed on the channel layer 30 and has aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), silicon dioxide (SiO 2 ), zirconium oxide (ZrO 2 ), and hafnium oxide (HfO 2). ) May be at least one selected.

상기 터널 절연막(40)의 두께는 2㎚~5㎚의 범위를 가질 수 있다. 터널 절연막(40)의 두께가 2㎚ 미만인 경우, 터널 절연막(40)을 직접 터널링하거나 풀-프렝켈(Poole-Frenkel) 효과로 인하여 저장된 전하가 채널로 누설될 수 있으며, 터널 절연막(40)의 두께가 5㎚를 초과하는 경우, 직접 터널링 효과보다는 파울러-노르드 하임(Fowler-Nordeim) 터널링으로 전하를 주입해야 하는데 이는 동작전압을 상승시킬 수 있기 때문이다.The tunnel insulating film 40 may have a thickness in a range of 2 nm to 5 nm. When the thickness of the tunnel insulating film 40 is less than 2 nm, the stored charge may leak into the channel due to the direct tunneling of the tunnel insulating film 40 or the full-Frenkel effect. If the thickness is greater than 5 nm, the charge must be injected into Fowler-Nordeim tunneling rather than the direct tunneling effect, since the operating voltage may be increased.

자성 반도체 양자점(70)은 양자점이 형성하는 양자우물 구조내의 양자 준위에 전자의 스핀을 저장/소거 할 수 있는 물리학적 소단위체를 말한다.The magnetic semiconductor quantum dot 70 refers to a physical subunit capable of storing / erasing the spin of electrons at the quantum level in the quantum well structure formed by the quantum dot.

자성 반도체 양자점(70)은 터널 절연막(40) 상에 형성된 고분자 절연막(65) 내에 적어도 하나 분포하며 양자 준위(quantum state)를 갖는 양자 우물(quantum well)을 형성하게 된다.The magnetic semiconductor quantum dots 70 are distributed in at least one polymer insulating film 65 formed on the tunnel insulating film 40 to form a quantum well having a quantum state.

상기 자성 반도체 양자점(70)은 ZnMnO, NiO, Fe2O3 및 FeNiO 중 선택된 금속 산화물로 이루어지며 일 예로서 ZnMnO로 이루어질 수 있다.The magnetic semiconductor quantum dot 70 is made of a metal oxide selected from ZnMnO, NiO, Fe 2 O 3 and FeNiO and may be made of ZnMnO as an example.

또한, 상기 자성 양자점(70)의 크기는 3㎚~20㎚의 범위를 가진다.In addition, the size of the magnetic quantum dot 70 has a range of 3nm ~ 20nm.

고분자 절연막(65)은 상기 터널 절연막(40) 상에 형성되며, 상기 자성 반도체 양자점(70)은 상기 고분자 절연막(65) 내에, 일 예로서 상기 고분자 절연막(65)의 하부 영역 내에 분포될 수 있다. 상기 자성 반도체 양자점(70) 상에 위치하는 상기 고분자 절연막(65)의 상부 영역은 컨트롤 절연막 역할을 할 수 있다.The polymer insulating layer 65 is formed on the tunnel insulating layer 40, and the magnetic semiconductor quantum dot 70 may be distributed in the polymer insulating layer 65, for example, in a lower region of the polymer insulating layer 65. . An upper region of the polymer insulating layer 65 positioned on the magnetic semiconductor quantum dot 70 may serve as a control insulating layer.

상기 고분자 절연막(65)의 재질은 BPDA-PDA(poly(p-phenylene biphenyl tetracarboximide)), PMDA-PDA (poly(p-phenylene pyromellitimide)), OPDA-PDA(poly(p-phenylene 3, 3", 4,4"-oxtdiphthalimide)) 및 6FDA-PDA (poly(p-phenylene4,4"-hexafluoro isopropylidene diphthalimide)) 중 적어도 하나 선택된 폴리이미드를 포함한다.The polymer insulating film 65 may be made of BPDA-PDA (poly (p-phenylene biphenyl tetracarboximide)), PMDA-PDA (poly (p-phenylene pyromellitimide)), OPDA-PDA (poly (p-phenylene 3, 3 ", 4,4 "-oxtdiphthalimide)) and 6FDA-PDA (poly (p-phenylene4,4" -hexafluoro isopropylidene diphthalimide)) at least one selected.

게이트 전극(80)은 상기 고분자 절연막(65) 상에 형성되며 ITO(Indium Tin Oxide), 고농도 도핑된 폴리실리콘 및 전도성 카본나노튜브(CNT: Carbon Nano Tube) 중 선택된 어느 하나로 이루어질 수 있다.The gate electrode 80 is formed on the polymer insulating layer 65 and may be formed of any one selected from indium tin oxide (ITO), heavily doped polysilicon, and conductive carbon nanotubes (CNT).

도 2a 내지 도 2e는 본 발명의 바람직한 다른 실시예에 의한 비휘발성 스핀 메모리 소자의 제조공정을 나타낸 공정도들이다.2A to 2E are flowcharts illustrating a manufacturing process of a nonvolatile spin memory device according to another exemplary embodiment of the present invention.

도 2a를 참조하면, 기판(10) 제공 단계에서, 기판(10)은 소자를 지지하기 위한 것으로 소자 제조공정에 유리한 폴리카보네이트(polycarbonate: PC), 폴리아릴레이트(polyarylate: PAR), 폴리에테르술폰(polyethersulphone: PES) 및 폴리이미드(polyimide: PI) 중 선택된 적어도 하나로 이루어질 수 있다.Referring to FIG. 2A, in the step of providing the substrate 10, the substrate 10 supports the device, and is advantageous in the process of manufacturing the device, polycarbonate (PC), polyarylate (PAR), and polyether sulfone. (polyethersulphone: PES) and polyimide (PI).

다만, 기판(10)의 재질은 상기 재질에 한정되는 것은 아니며 광투과성 수지 기판이라면 어느 것이나 가능하며 외부에서 인가되는 변형에도 소자의 기능 수행이 가능하도록 플렉시블(flexible) 특성을 갖는다.However, the material of the substrate 10 is not limited to the above material, and may be any light-transmissive resin substrate, and has a flexible (flexible) property to allow the device to perform a function even in a deformation applied from the outside.

도 2a를 참조하면, 상기 기판(10) 상에 소오스/드레인 전극(23, 25)이 형성된 것을 알 수 있다.2A, it can be seen that source / drain electrodes 23 and 25 are formed on the substrate 10.

소오스/드레인 전극(23, 25)은 ITO(Indium Tin Oxide), 고농도 도핑된 폴리실리콘 및 전도성 카본나노튜브(CNT: Carbon Nano Tube) 중 선택된 어느 하나를 기판(10) 상에 물리적 기상증착법(physical vapor deposition), 화학적 기상증착법(chemical vapor deposition) 등의 방법으로 증착후 소오스/드레인 전극(23, 25)의 패턴된 마스크(미도시)를 사용하여 식각 공정을 실시하여 형성된다.The source / drain electrodes 23 and 25 may include any one selected from indium tin oxide (ITO), heavily doped polysilicon, and conductive carbon nanotubes (CNT) on the substrate 10. After the deposition by a method such as vapor deposition, chemical vapor deposition (chemical vapor deposition) is formed by performing an etching process using a patterned mask (not shown) of the source / drain electrodes (23, 25).

바람직하게는 상기 소오스/드레인 전극(23, 25) 형성시, 기판(10)의 손상 방 지를 위하여 리엑티브 이온 에칭(Reactive Ion Etching: RIE) 공정을 수행할 수 있다.Preferably, when forming the source / drain electrodes 23 and 25, a reactive ion etching (RIE) process may be performed to prevent damage to the substrate 10.

도 2b를 참조하면, 채널막(30)은 소오스/드레인 전극(23, 25)이 형성된 기판(10) 상에 투명 반도체인 산화아연(ZnO) 또는 질화갈륨(GaN) 등을 화학적 기상증착법, 물리적 기상증착법을 사용하여 형성할 수 있다.Referring to FIG. 2B, the channel layer 30 may be formed on a substrate 10 on which the source / drain electrodes 23 and 25 are formed by using a chemical vapor deposition method, physical vapor deposition (ZnO) or gallium nitride (GaN). It can be formed using vapor deposition.

산화아연(ZnO) 또는 질화갈륨(GaN) 층을 증착함에 의해 형성되는 상기 채널막(30)은 물질 상태에 관계없이 n형 반도체 박막으로 형성되며 이 경우 n채널 특성을 갖게 된다.The channel film 30 formed by depositing a zinc oxide (ZnO) or gallium nitride (GaN) layer is formed of an n-type semiconductor thin film regardless of a material state, and in this case has n-channel characteristics.

또한, 상기 채널막(30)은 폴리엔비닐카바졸(polyvinylcarbazole: PVK), 펜타센(pentacen) 및 폴리스티렌(polystyrene, PS) 중 선택된 적어도 하나를 스핀 코팅, 물리적 기상증착법 등을 이용하여 형성될 수 있다.In addition, the channel layer 30 may be formed by spin coating, physical vapor deposition, or the like at least one selected from polyvinylcarbazole (PVK), pentacene, and polystyrene (PS). .

도 2c를 참조하면, 터널 절연막(40)은 산화알루미늄(Al2O3), 산화마그네슘(MgO), 이산화규소(SiO2), 산화지르코늄(ZrO2) 및 산화하프늄(HfO2) 중 선택된 적어도 하나를 화학적 기상증착법, 물리적 기상증착법, 원자층 적층법(Atomic Layer Deposition: ALD) 등을 이용하여 형성할 수 있다.Referring to FIG. 2C, the tunnel insulating layer 40 may include at least one selected from aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), silicon dioxide (SiO 2 ), zirconium oxide (ZrO 2 ), and hafnium oxide (HfO 2 ). One can be formed using chemical vapor deposition, physical vapor deposition, atomic layer deposition (ALD), or the like.

도 2d 및 도 2e를 참조하면, 자성 반도체 양자점(70)을 포함하는 고분자 절연막(65)은 먼저 상기 터널 절연막(40) 상에 전이금속을 포함하는 제1 금속층(53)을 물리적 기상증착법, 화학적 기상증착법 및 원자층 증착법등을 이용하여 형성할 수 있다.2D and 2E, the polymer insulating layer 65 including the magnetic semiconductor quantum dot 70 may first be formed by physical vapor deposition, chemical vapor deposition of the first metal layer 53 including the transition metal on the tunnel insulating layer 40. It can be formed using a vapor deposition method, an atomic layer deposition method, or the like.

이 경우, 상기 전이금속을 포함하는 제1 금속층(53)은 아연(Zn), 철(Fe), 니켈(Ni) 중 선택된 어느 하나가 사용되며 상기 제1 금속층(53)의 두께는 1㎚~10㎚의 범위를 가진다.In this case, the first metal layer 53 including the transition metal may be any one selected from zinc (Zn), iron (Fe), and nickel (Ni), and the thickness of the first metal layer 53 may be 1 nm to 1 nm. It has a range of 10 nm.

이는 상기 제1 금속층(53)의 두께가 1㎚ 미만인 경우, 상기 제1 금속 박막층을 형성하기 어렵고 아래 기술한 자성금속을 포함하는 제2 금속층(55) 물질의 과다한 이온이 상기 제1 금속층(53) 격자내에 침투하여 자성 반도체 양자점을 형성시킬 수 없다.This is because when the thickness of the first metal layer 53 is less than 1 nm, it is difficult to form the first metal thin film layer and excessive ions of the material of the second metal layer 55 including the magnetic metal described below may be caused by the first metal layer 53. Cannot penetrate into the lattice to form magnetic semiconductor quantum dots.

또한, 상기 제1 금속층(53)의 두께가 10㎚를 초과하는 경우 아래에 기술한 고분자 전구체와 화학적 반응이 충분히 일어나지 않을 뿐만 아니라 화학반응 후 양자점이 형성되지 않는다.In addition, when the thickness of the first metal layer 53 exceeds 10 nm, not only does the chemical reaction with the polymer precursor described below sufficiently occur, but also no quantum dots are formed after the chemical reaction.

상기 제1 금속층(53)을 형성한 후, 자성금속을 포함하는 제2 금속층(55)을 형성하며 상기 제2 금속층(55)은 망간(Mn) 또는 니켈(Ni)이 사용되며 상기 제2 금속층(55)의 두께는 1㎚~3㎚의 범위를 가진다.After the first metal layer 53 is formed, a second metal layer 55 including magnetic metal is formed, and the second metal layer 55 is made of manganese (Mn) or nickel (Ni) and the second metal layer. The thickness of 55 has a range of 1 nm-3 nm.

상기 제2 금속층(55)의 두께가 1㎚ 미만인 경우, 물리적으로 상기 제2 금속층(55)을 제어하기 어려우며 불충분한 고용도로 인하여 자성 반도체 나노 양자점이 형성되지 않는다.When the thickness of the second metal layer 55 is less than 1 nm, it is difficult to physically control the second metal layer 55 and magnetic semiconductor nano quantum dots are not formed due to insufficient solid solubility.

상기 제2 금속층(55)의 두께가 2nm를 초과하는 경우, 고용도가 증가하고 고분자 전구체와 화학반응으로 형성되는 제1 금속 이온, 제2 금속이온 및 산소 이온들의 결합시 제2 금속 산화물만이 형성될 수 있다.When the thickness of the second metal layer 55 exceeds 2 nm, only the second metal oxide is increased when the first metal ions, the second metal ions, and the oxygen ions formed by chemical reaction with the polymer precursor are increased. Can be formed.

상기 자성금속을 포함하는 제2 금속층(55)을 형성후, 카르복시기를 갖는 고 분자 전구체층(60)을 스핀 코팅 등의 고분자 막질 형성방법을 이용하여 상기 제2 금속층(55) 상에 형성한다.After forming the second metal layer 55 including the magnetic metal, a high molecular precursor layer 60 having a carboxyl group is formed on the second metal layer 55 using a polymer film forming method such as spin coating.

상기 카르복시기를 갖는 고분자 전구체는 폴리아믹산(polyamic acid) 을 포함한다.The polymer precursor having a carboxyl group includes polyamic acid.

제1 금속층(53), 제2 금속층(55) 및 고분자 전구체층(60)을 순차적으로 형성한 후, 열처리 공정을 실시한다.After the first metal layer 53, the second metal layer 55, and the polymer precursor layer 60 are sequentially formed, a heat treatment process is performed.

도 2e에 도시된 바와 같이, 상기 열처리 공정에 의해 제1 금속층(53), 제2 금속층(55) 및 폴리아믹산이 화학반응을 하여 자성 반도체 양자점(70)을 형성하게 된다.As illustrated in FIG. 2E, the first metal layer 53, the second metal layer 55, and the polyamic acid may be chemically reacted to form the magnetic semiconductor quantum dot 70 by the heat treatment process.

자성 반도체 양자점(70)은 양자점이 형성하는 양자우물 구조내의 양자 준위에 전자의 스핀을 저장/소거 할 수 있는 물리학적 소단위체를 말한다.The magnetic semiconductor quantum dot 70 refers to a physical subunit capable of storing / erasing the spin of electrons at the quantum level in the quantum well structure formed by the quantum dot.

상기 자성 반도체 양자점(70)은 ZnMnO, NiO, Fe2O3, FeNiO 중 선택된 어느 하나로 구성되며 바람직하게는 ZnMnO로 구성된다.The magnetic semiconductor quantum dot 70 is composed of any one selected from ZnMnO, NiO, Fe 2 O 3 , FeNiO and preferably ZnMnO.

한편, 상기 자성 반도체 양자점(70)을 구성하는 물질에 따라, 상기 적층되는 전이금속을 포함하는 금속층(53, 55)은 단층 혹은 이층이 될 수 있다.Meanwhile, depending on the material constituting the magnetic semiconductor quantum dot 70, the metal layers 53 and 55 including the transition metal to be stacked may be a single layer or two layers.

또한, 상기 자성 반도체 양자점(70)의 크기는 3㎚~20㎚의 범위를 가진다.In addition, the size of the magnetic semiconductor quantum dot 70 has a range of 3nm ~ 20nm.

고분자 절연막(65)의 형성은 제1 금속층(53), 제2 금속층(55) 및 카르복시기를 갖는 고분자 전구체가 열처리 과정 중 화학반응에 의해 자성 반도체 양자점(70)을 형성과 함께 이루어진다.The polymer insulating layer 65 is formed with the first metal layer 53, the second metal layer 55, and the polymer precursor having a carboxy group, together with the formation of the magnetic semiconductor quantum dot 70 by a chemical reaction during the heat treatment process.

상기 고분자 절연막(65)은 내부에 자성 반도체 양자점(70)들이 분포하며 자성 반도체 양자점(70) 상부의 고분자 절연막(65) 영역은 컨트롤 절연막 역할을 할 수 있다.The magnetic insulating film quantum dots 70 are distributed in the polymer insulating film 65, and the polymer insulating film 65 region on the magnetic semiconductor quantum dot 70 may serve as a control insulating film.

도 2e를 참조하면, 게이트 전극(80)을 형성하는 단계는 상기 자성 반도체 양자점(70)을 포함하는 고분자 절연막(65) 상에 ITO, 고농도 도핑된 폴리실리콘 및 전도성 탄소나노튜브 중 선택된 어느 하나를 증착한 후 식각 공정을 통하여 게이트 전극(80)을 형성하는 것을 말한다.Referring to FIG. 2E, the forming of the gate electrode 80 may include any one selected from ITO, highly doped polysilicon, and conductive carbon nanotubes on the polymer insulating layer 65 including the magnetic semiconductor quantum dots 70. The deposition refers to forming the gate electrode 80 through an etching process.

도 3은 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 동작원리를 나타낸 도면이다.3 is a view illustrating an operation principle of a nonvolatile spin memory device according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 동작은, 게이트 전극(80)과 소오스/드레인 전극(23, 25)들 사이에 프로그램 전계를 인가한 상태에서 광학적으로 편광된 빛을 상기 메모리 소자에 조사하는 것을 포함한다. 이 때, 광학적으로 편광된 빛에 의해 자성 반도체 양자점(70)내에 스핀 정렬된 전자와 정공의 쌍을 생성한다. 이 후, 상기 정공은 프로그램 전계에 의해 상기 게이트 전극(80) 또는 채널막(30)으로 방출되고, 상기 전자는 자성 반도체 양자점(70)내에 트랩된다. 그 결과, 상기 비휘발성 스핀 메모리 소자에 정보가 저장될 수 있다.Referring to FIG. 3, an operation of a nonvolatile spin memory device according to an embodiment of the present invention may be performed optically in a state in which a program electric field is applied between the gate electrode 80 and the source / drain electrodes 23 and 25. Irradiating the polarized light to the memory device. At this time, a pair of electrons and holes spin-aligned in the magnetic semiconductor quantum dot 70 is generated by optically polarized light. Thereafter, the holes are emitted to the gate electrode 80 or the channel film 30 by a program electric field, and the electrons are trapped in the magnetic semiconductor quantum dot 70. As a result, information may be stored in the nonvolatile spin memory device.

이 후, 게이트 전극(80)에 소정 전압을 인가하여 상기 비휘발성 스핀 메모리 소자의 온(on) 또는 오프(off) 상태를 측정함으로써 상기 비휘발성 스핀 메모리 소 자에 저장된 정보를 읽을 수 있다. 이 때, 상기 자성 반도체 양자점(70) 내에 전자가 주입된 경우 상기 비휘발성 스핀 메모리 소자는 오프(off) 상태로 측정될 수 있다.Thereafter, by applying a predetermined voltage to the gate electrode 80, information stored in the nonvolatile spin memory device may be read by measuring an on or off state of the nonvolatile spin memory device. In this case, when electrons are injected into the magnetic semiconductor quantum dot 70, the nonvolatile spin memory device may be measured to be in an off state.

이후, 게이트 전극(80)과 소오스/드레인 전극(23, 25)들 사이에 소거 전계를 인가하여, 전자가 트랩된 자성 반도체 양자점(70)내로 정공을 주입한다. 그 결과, 전자와 정공의 재결합에 의해 자성 반도체 양자점(70)내에 트랩된 스핀 정렬된 전자가 소거되어 소자의 정보가 제거될 수 있다. 이 때, 전자와 상기 스핀 정렬된 전자의 재결합에 의해 광학적으로 편광된 빛이 발생될 수 있다.Thereafter, an erased electric field is applied between the gate electrode 80 and the source / drain electrodes 23 and 25 to inject holes into the magnetic semiconductor quantum dots 70 in which electrons are trapped. As a result, spin-aligned electrons trapped in the magnetic semiconductor quantum dot 70 due to the recombination of electrons and holes can be erased to remove information of the device. In this case, optically polarized light may be generated by recombination of electrons and the spin aligned electrons.

이하, 본 발명의 이해를 돕기 위해 비휘발성 스핀 메모리 소자의 제조예를 제시한다. 다만, 하기의 제조예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 제조예에 의해 한정되는 것은 아니다.Hereinafter, a manufacturing example of a nonvolatile spin memory device will be described to help understanding of the present invention. However, the following preparation examples are merely to aid the understanding of the present invention, and the present invention is not limited by the following preparation examples.

<제조예 : 비휘발성 스핀 메모리 소자 제조예><Production Example: Manufacturing Example of Nonvolatile Spin Memory Device>

폴리카보네이트(polycarbonate: PC) 기판 상에 물리적 기상증착법을 이용하여 ITO(Indium Tin Oxide)막을 증착한 후, 이를 패터닝하여 소오스 및 드레인 전극들을 형성하였다.An ITO (Indium Tin Oxide) film was deposited on a polycarbonate (PC) substrate by physical vapor deposition, and then patterned to form source and drain electrodes.

이 경우, 식각 공정시 200℃ 에서 리엑티브 이온 에칭(RIE) 공정을 수행하였다.In this case, a reactive ion etching (RIE) process was performed at 200 ° C. during the etching process.

소오스/드레인 전극이 형성된 기판 상에 화학적 기상증착법을 이용하여 산화 아연(ZnO)으로 이루어진 채널을 형성하였다. 이 경우, 산화아연(ZnO)의 채널은 n채널 특성을 갖는다.Channels made of zinc oxide (ZnO) were formed on the substrate on which the source / drain electrodes were formed by chemical vapor deposition. In this case, the channel of zinc oxide (ZnO) has n-channel characteristics.

이후에 채널 상부에 터널 절연막을 형성하였다. 터널 절연막은 이산화규소(SiO2)을 화학적 기상증착법을 이용하여 5㎚의 두께로 형성하였다.After that, a tunnel insulating film was formed on the channel. The tunnel insulating film was formed of silicon dioxide (SiO 2 ) to a thickness of 5 nm by chemical vapor deposition.

아연(Zn) 박막층을 상기 터널 절연막 상에 화학적 기상증착법을 이용하여 5㎚의 두께로 형성하였다. 아연 박막층을 형성한 후 망간(Mn) 박막층을 화학 기상증착법을 이용하여 1㎚의 두께로 형성하였다.A zinc (Zn) thin film layer was formed on the tunnel insulating film to a thickness of 5 nm by chemical vapor deposition. After the zinc thin film layer was formed, a manganese (Mn) thin film layer was formed to a thickness of 1 nm by chemical vapor deposition.

망간 박막층 상에 폴리아믹산(polyamic acid)을 스핀코팅에 의하여 형성하였다. 폴리아믹산의 막을 형성한 후 130℃의 온도로 30분간 열처리를 실시하여 폴리이미드 전구체인 폴리아믹산 내에 존재하는 솔벤트를 제거한 후 400℃ 에서 60분간 큐어링(curing), 공정을 통하여 3㎚ 크기의 자성 반도체 나노 양자점을 형성하였다.Polyamic acid (polyamic acid) was formed on the manganese thin film layer by spin coating. After forming a film of polyamic acid, heat treatment was performed at a temperature of 130 ° C. for 30 minutes to remove the solvent present in the polyamic acid, a polyimide precursor, followed by curing at 400 ° C. for 60 minutes, followed by a magnetic process having a size of 3 nm. Semiconductor nano quantum dots were formed.

큐어링 공정이 끝난 후 게이트 형성을 위하여 투명 ITO를 증착한 후 식각 공정을 통하여 게이트를 형성하였다.After the curing process, a transparent ITO was deposited to form a gate, and then a gate was formed through an etching process.

또한, p형 실리콘 기판에 포토 리소그래피법 및 이온 주입법에 의해 소스/드레인 전극을 형성한 후 터널 절연막 형성을 포함한 이후의 공정은 상술한 바와 동일하게 하여 메모리 소자를 제작하였다.In addition, after forming the source / drain electrodes on the p-type silicon substrate by the photolithography method and the ion implantation method, the subsequent steps including the formation of the tunnel insulating film were carried out in the same manner as described above to fabricate the memory device.

도 4 및 도 5는 본 발명의 제조예에 따라 형성된 ZnMnO 자성 반도체 양자점 의 고해상도 투과전자현미경 사진이다. 4 and 5 are high-resolution transmission electron micrographs of ZnMnO magnetic semiconductor quantum dots formed in accordance with the preparation of the present invention.

도 4에 나타낸 바와 같이, 400℃에서 1시간 동안 큐어링(curing) 한 경우 2층의 ZnMnO 자성 양자점이 형성되었음을 확인할 수 있다.As shown in Figure 4, when cured (curing) for 1 hour at 400 ℃ it can be confirmed that two layers of ZnMnO magnetic quantum dots formed.

이 경우, Zn 박막의 두께는 5㎚, Mn 박막의 두께는 1㎚ 였다.In this case, the thickness of the Zn thin film was 5 nm, and the thickness of the Mn thin film was 1 nm.

도 5의 확대한 고해상도 단면 투과전자현미경 사진에서 5nm 두께의 실리콘 산화막 상부에 ZnMnO 자성 양자점이 형성되었음을 확인할 수 있었으며 형성된 양자점은 평균 3㎚의 지름을 가지고 있다.In the enlarged high-resolution cross-sectional transmission electron micrograph of FIG. 5, it was confirmed that ZnMnO magnetic quantum dots were formed on the silicon oxide film having a thickness of 5 nm, and the formed quantum dots had an average diameter of 3 nm.

본 발명의 비휘발성 스핀 메모리 소자는 편극광을 조사하여 자성 양자점이 형성하는 양자 우물 구조의 양자 준위에 스핀 정렬된 전자를 저장하여 정보를 저장하고 게이트 전극에 펄스 전압을 인가하여 정보를 지움으로써 스핀 기반의 차세대 비휘발성 메모리 소자로 응용될 수 있다.The nonvolatile spin memory device of the present invention stores electrons spin-aligned at quantum levels of a quantum well structure in which magnetic quantum dots are formed by irradiating polarized light to store information, and spins by applying a pulse voltage to a gate electrode to erase the information. It can be applied as a next generation nonvolatile memory device based on the present invention.

또한, 본 발명에 의한 비휘발성 메모리 소자는 플렉시블 기판을 사용함으로써 극한적인 변형에도 소자의 기능 수행이 가능한 메모리 소자를 제공할 수 있다.In addition, the nonvolatile memory device according to the present invention can provide a memory device capable of performing a function of the device even under extreme deformation by using a flexible substrate.

상기와 같이, 본 발명에 의한 비휘발성 메모리 소자는 종래의 소자에서 주된 동작원으로 사용되었던 전하 뿐만 아니라 전자의 스핀을 동시에 이용함으로써 플렉시블 비휘발성 메모리 소자의 실현에 큰 가능성을 부여할 수 있다.As described above, the nonvolatile memory device according to the present invention can give great possibility to the realization of the flexible nonvolatile memory device by simultaneously using the spin of electrons as well as the charge used as the main operation source in the conventional device.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변경된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .

도 1a 및 도 1b는 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 사시도 및 단면 A-A'에 따른 단면도이다.1A and 1B are a perspective view and a cross-sectional view taken along the line A-A 'of a nonvolatile spin memory device according to an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 제조공정을 나타낸 도면들이다.2A to 2E are views illustrating a manufacturing process of a nonvolatile spin memory device according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 의한 비휘발성 스핀 메모리 소자의 동작원리를 나타낸 도면이다.3 is a view illustrating an operation principle of a nonvolatile spin memory device according to an embodiment of the present invention.

도 4는 고분자 절연막 내부에 2층의 자성 반도체 양자점(ZnMnO)이 형성된 것을 나타낸 고해상도 단면 투과전자현미경 사진이다.4 is a high-resolution cross-sectional transmission electron micrograph showing that two layers of magnetic semiconductor quantum dots (ZnMnO) are formed inside a polymer insulating film.

도 5는 p-형 실리콘 기판 상에 형성된 터널 절연막 상부에 자성 반도체 양자점이 형성된 것을 나타낸 고해상도 단면 투과전자현미경 사진이다.5 is a high-resolution cross-sectional transmission electron micrograph showing that a magnetic semiconductor quantum dot is formed on a tunnel insulating layer formed on a p-type silicon substrate.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 기판 23 : 소오스/드레인 전극10 substrate 23 source / drain electrodes

25 : 드레인/소오스 전극 30 : 채널막25 drain / source electrode 30 channel film

40 : 터널 절연막 53 : 제1 금속층40 tunnel insulating film 53 first metal layer

55 : 제2 금속층 60 : 고분자 전구체층55: second metal layer 60: polymer precursor layer

65 : 고분자 절연막 70 : 자성 반도체 양자점65 polymer insulating film 70 magnetic semiconductor quantum dot

80 : 게이트 전극 80: gate electrode

Claims (15)

기판 상에 형성된 터널 절연막;A tunnel insulating film formed on the substrate; 상기 터널 절연막 상에 형성되며 적어도 하나의 자성 반도체 양자점을 포함하는 고분자 절연막; 및A polymer insulating film formed on the tunnel insulating film and including at least one magnetic semiconductor quantum dot; And 상기 고분자 절연막 상에 형성되는 게이트 전극을 포함하고,A gate electrode formed on the polymer insulating film, 상기 적어도 하나의 자성 반도체 양자점에 광학적 편극광을 조사하여 전자의 스핀을 정렬시키고, 상기 자성 반도체 양자점 내에 상기 스핀 정렬된 전자를 저장하는 비휘발성 스핀 메모리 소자.And irradiating optical polarized light to the at least one magnetic semiconductor quantum dot to align spins of electrons, and to store the spin aligned electrons in the magnetic semiconductor quantum dots. 제 1 항에 있어서,The method of claim 1, 상기 기판은 광투과성 수지 기판인 비휘발성 스핀 메모리 소자.And the substrate is a light transmissive resin substrate. 제 1 항에 있어서,The method of claim 1, 상기 기판과 상기 터널 절연막 사이에 배치된 채널막; 및A channel film disposed between the substrate and the tunnel insulating film; And 상기 기판 상에서 상기 채널막의 양단에 접속하는 소오스/드레인 전극들을 더 포함하는 비휘발성 스핀 메모리 소자.And a source / drain electrodes connected to both ends of the channel film on the substrate. 제 2 항에 있어서, The method of claim 2, 상기 기판은 폴리카보네이트(polycarbonate: PC), 폴리아릴레이트(polyarylate: PAR), 폴리에테르술폰(polyethersulphone: PES) 및 폴리이미드(polyimide: PI) 중 선택된 적어도 하나로 이루어진 것을 특징으로 하는 비휘발 성 스핀 메모리 소자.The substrate is a non-volatile spin memory, characterized in that made of at least one selected from polycarbonate (PC), polyarylate (PAR), polyethersulphone (PES) and polyimide (PI) device. 제 3 항에 있어서,The method of claim 3, wherein 상기 채널막은 산화아연(ZnO), 질화갈륨(GaN), 펜타센(pentacen), 폴리엔비닐카바졸(polyvinyl carbazole: PVK) 및 폴리스티렌(polystyrene, PS) 중 선택된 적어도 하나로 이루어진 것을 특징으로 하는 비휘발성 스핀 메모리 소자.The channel film is non-volatile spin, characterized in that made of at least one selected from zinc oxide (ZnO), gallium nitride (GaN), pentacene, polyenyl carbazole (PVK) and polystyrene (PS). Memory elements. 제 1 항에 있어서,The method of claim 1, 상기 터널 절연막은 Al2O3, MgO, SiO2, ZrO2 및 HfO2 중 선택된 적어도 하나로 이루어진 것을 특징으로 하는 비휘발성 스핀 메모리 소자.The tunnel insulating layer is a nonvolatile spin memory device, characterized in that made of at least one selected from Al 2 O 3 , MgO, SiO 2 , ZrO 2 and HfO 2 . 제 1 항에 있어서,The method of claim 1, 상기 터널 절연막은 두께가 2㎚~5㎚ 인 것을 특징으로 하는 비휘발성 스핀 메모리 소자.And the tunnel insulating film has a thickness of 2 nm to 5 nm. 제 1 항에 있어서,The method of claim 1, 상기 자성 반도체 양자점은 ZnMnO, NiO, Fe2O3 및 FeNiO 중 선택된 어느 하나로 이루어진 것을 특징으로 하는 비휘발성 스핀 메모리 소자.The magnetic semiconductor quantum dot is a nonvolatile spin memory device, characterized in that made of any one selected from ZnMnO, NiO, Fe 2 O 3 and FeNiO. 제 1 항에 있어서,The method of claim 1, 상기 고분자 절연막의 재질은 폴리이미드를 포함하는 것을 특징으로 하는 비휘발성 스핀 메모리 소자.The material of the polymer insulating film is a non-volatile spin memory device, characterized in that it comprises a polyimide. 제 9 항에 있어서,The method of claim 9, 상기 폴리이미드는 BPDA-PDA(poly(p-phenylene biphenyl tetracarboximide)), PMDA-PDA (poly(p-phenylene pyromellitimide)), OPDA-PDA(poly(p-phenylene 3, 3", 4,4"-oxtdiphthalimide)) 및 6FDA-PDA (poly(p-phenylene4,4"-hexafluoro isopropylidene diphthalimide)) 중 선택된 적어도 하나인 것을 특징으로 하는 비휘발성 스핀 메모리 소자.The polyimide is BPDA-PDA (poly (p-phenylene biphenyl tetracarboximide)), PMDA-PDA (poly (p-phenylene pyromellitimide)), OPDA-PDA (poly (p-phenylene 3, 3 ", 4,4"- oxtdiphthalimide)) and 6FDA-PDA (poly (p-phenylene4,4 "-hexafluoro isopropylidene diphthalimide)) at least one selected from. 기판 상에 터널 절연막을 형성하는 단계;Forming a tunnel insulating film on the substrate; 상기 터널 절연막 상에 적어도 하나의 자성 반도체 양자점을 포함하는 고분자 절연막을 형성하는 단계; 및Forming a polymer insulating film including at least one magnetic semiconductor quantum dot on the tunnel insulating film; And 상기 고분자 절연막 상에 게이트 전극을 형성하는 단계를 포함하고,Forming a gate electrode on the polymer insulating film, 상기 적어도 하나의 자성 반도체 양자점에 광학적 편극광을 조사하여 전자의 스핀을 정렬시키고, 상기 자성 반도체 양자점 내에 상기 스핀 정렬된 전자를 저장하는 비휘발성 스핀 메모리 소자의 제조방법.And irradiating optical polarized light to the at least one magnetic semiconductor quantum dot to align the spin of electrons, and to store the spin aligned electrons in the magnetic semiconductor quantum dot. 제 11 항에 있어서,The method of claim 11, 상기 터널 절연막을 형성하기 전에, 상기 기판 상에 채널막 형성하는 단계; 및Forming a channel film on the substrate before forming the tunnel insulating film; And 상기 채널막의 양단에 접속하는 소오스/드레인 전극들을 형성하는 단계를 더 포함하는 비휘발성 스핀 메모리 소자의 제조방법.And forming source / drain electrodes connected to both ends of the channel film. 제 11 항에 있어서, 상기 자성 반도체 양자점을 포함하는 고분자 절연막을 형성하는 단계는,The method of claim 11, wherein the forming of the polymer insulating film including the magnetic semiconductor quantum dots comprises: 상기 터널 절연막 상에 전이금속을 포함하는 적어도 하나의 금속층 및 카르복시기를 갖는 고분자 전구체층을 순차적으로 형성한 후 열처리 공정을 통하여 형성되는 것을 특징으로 하는 비휘발성 스핀 메모리 소자의 제조방법.And sequentially forming at least one metal layer including a transition metal and a polymer precursor layer having a carboxyl group on the tunnel insulating film, and then performing a heat treatment process. 제 3 항에 있어서,The method of claim 3, wherein 상기 적어도 하나의 자성 반도체 양자점에 광학적 편극광을 조사하여 상기 자성 반도체 양자점 내에 스핀 정렬된 전자를 주입함으로써 정보를 기록하는 비휘발성 스핀 메모리 소자.And recording information by irradiating optically polarized light onto the at least one magnetic semiconductor quantum dot and injecting electrons spin-aligned within the magnetic semiconductor quantum dot. 제 14 항에 있어서,The method of claim 14, 상기 게이트 전극과 소오스/드레인 전극들 사이에 전계를 인가하여 상기 채널막에 주입되는 전자와 상기 스핀 정렬된 전자를 재결합시켜 상기 자성 반도체 양자점내의 스핀을 제거함으로써 정보를 소거하는 비휘발성 스핀 메모리 소자.And removing information by applying an electric field between the gate electrode and the source / drain electrodes to recombine the electrons injected into the channel film and the spin-aligned electrons, thereby removing the spin in the magnetic semiconductor quantum dot.
KR1020090109358A 2009-11-12 2009-11-12 Nonvolatile Spin Memory Device and Manufacturing Method Thereof KR101061674B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090109358A KR101061674B1 (en) 2009-11-12 2009-11-12 Nonvolatile Spin Memory Device and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090109358A KR101061674B1 (en) 2009-11-12 2009-11-12 Nonvolatile Spin Memory Device and Manufacturing Method Thereof

Publications (2)

Publication Number Publication Date
KR20110052364A KR20110052364A (en) 2011-05-18
KR101061674B1 true KR101061674B1 (en) 2011-09-01

Family

ID=44362480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109358A KR101061674B1 (en) 2009-11-12 2009-11-12 Nonvolatile Spin Memory Device and Manufacturing Method Thereof

Country Status (1)

Country Link
KR (1) KR101061674B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211958A (en) * 2019-04-25 2019-09-06 浙江大学 A kind of transparent flash memory and its manufacturing method with big memory window based on TFT

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496630A (en) * 2011-11-25 2012-06-13 中山大学 ZnO-based completely transparent non-volatile memory in top electrode structure and preparation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528616A (en) 2004-03-10 2007-10-11 ナノシス・インコーポレイテッド Nano-capable memory devices and anisotropic charge transport arrays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528616A (en) 2004-03-10 2007-10-11 ナノシス・インコーポレイテッド Nano-capable memory devices and anisotropic charge transport arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211958A (en) * 2019-04-25 2019-09-06 浙江大学 A kind of transparent flash memory and its manufacturing method with big memory window based on TFT

Also Published As

Publication number Publication date
KR20110052364A (en) 2011-05-18

Similar Documents

Publication Publication Date Title
US7615446B2 (en) Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof
KR100909365B1 (en) Nonvolatile Organic Bistable Memory and Manufacturing Method Thereof
JP2009503855A (en) Programmable structure including nanocrystalline memory elements in the trench
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
Sun et al. Vertical-Si-nanowire-based nonvolatile memory devices with improved performance and reduced process complexity
JP4594971B2 (en) Semiconductor memory, semiconductor memory system using the same, and method of manufacturing quantum dots used in semiconductor memory
KR101515673B1 (en) 3-D Flash Memory of using Fringing Effect and Method of manufacturing the same
JPH11274327A (en) Nonvolatile storage device and its manufacture
JP2005268808A (en) Memory device and manufacturing method thereof
Sun et al. Multibit programmable flash memory realized on vertical Si nanowire channel
JP5196500B2 (en) Storage element and reading method thereof
JP2015537394A (en) Charge trap split gate embedded flash memory and related methods
KR101061674B1 (en) Nonvolatile Spin Memory Device and Manufacturing Method Thereof
US20070126001A1 (en) Organic semiconductor device and method of fabricating the same
JP4492930B2 (en) Charge storage memory and manufacturing method thereof
TWI360201B (en) Nonvolatile memory having raised source and drain
US20100044775A1 (en) Semiconductor memory device and semiconductor device
KR101433273B1 (en) Non-volatile memory device and method for manufacturing the same
US20070267679A1 (en) Nonvolatile memory devices including floating gates formed of silicon nano-crystals and methods of manufacturing the same
KR100607173B1 (en) Non-volitile memory device having oxide charge storage layer
KR101498493B1 (en) Non-volatile memory device and method for preparing the same
JP2009188406A (en) Method for forming floating gate with alternation arrangement of lines of first and second materials
JP2008277827A (en) Non-volatile memory element and its manufacturing method
KR100744959B1 (en) Organic Semiconductor Devices and Fabrication Methods of the same
KR101460165B1 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 9