KR101057181B1 - Optical proximity correction verification method - Google Patents

Optical proximity correction verification method Download PDF

Info

Publication number
KR101057181B1
KR101057181B1 KR1020070134668A KR20070134668A KR101057181B1 KR 101057181 B1 KR101057181 B1 KR 101057181B1 KR 1020070134668 A KR1020070134668 A KR 1020070134668A KR 20070134668 A KR20070134668 A KR 20070134668A KR 101057181 B1 KR101057181 B1 KR 101057181B1
Authority
KR
South Korea
Prior art keywords
pattern
optical proximity
wafer
verification
patterns
Prior art date
Application number
KR1020070134668A
Other languages
Korean (ko)
Other versions
KR20090066923A (en
Inventor
이상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134668A priority Critical patent/KR101057181B1/en
Publication of KR20090066923A publication Critical patent/KR20090066923A/en
Application granted granted Critical
Publication of KR101057181B1 publication Critical patent/KR101057181B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

웨이퍼 상에 형성하고자 하는 모든 웨이퍼 패턴의 원본 레이아웃을 설계하고, 원본 레이아웃에 광 근접 보정을 수행한다. 광근접 보정된 모든 웨이퍼 패턴을 각 레이어 별로 패턴 밀도에 따라 그룹핑한 후, 그룹핑된 패턴 밀도 별로 시뮬레이션 모델 베이스 검증을 수행하되, 하부 레이어에서 패턴 밀도 별로 검증된 시뮤레이션 모델을 반영하여 상부 레이어를 패턴 밀도 별로 검증한다, 검증 결과, 취약점이 검출되지 않는 경우 각 레이어 별로 포토마스크를 제작하는 광 근접 보정 검증 방법을 제시한다.The original layout of all the wafer patterns to be formed on the wafer is designed, and optical proximity correction is performed on the original layout. After grouping all optically corrected wafer patterns by pattern density for each layer, perform simulation model-based verification for each grouped pattern density, and pattern the upper layer by reflecting the verified simulation model by pattern density in the lower layer. Verification by density. When verification results show that no weakness is detected, we propose an optical proximity correction verification method that produces photomasks for each layer.

광근접 보정 검증, 모델 베이스 검증, 시뮬레이션 모델, 취약점 Optical proximity correction verification, model base verification, simulation model, vulnerability

Description

광 근접 보정 검증 방법{Method for verifying optical proximity correction}Method for verifying optical proximity correction

본 발명은 포토리소그라피 기술에 관한 것으로, 보다 상세하게는 포토마스크 제작 시 광 근접 보정(OPC;Optical Proximity Correction) 검증 방법에 관한 것이다. The present invention relates to photolithography technology, and more particularly, to a method for verifying optical proximity correction (OPC) during photomask fabrication.

반도체소자의 집적도가 증가함에 따라, 포토리소그라피 공정에서 빛의 회절, 간섭 등에 의한 패턴의 왜곡 현상 예컨대, 광 근접 효과(OPE;Optical Proximity Effect)가 발생되고 있다. 이에 따라, 웨이퍼 패터닝 결과를 미리 예측하여 설계된 레이아웃을 광학적으로 보정하여 광 근접 효과를 억제하는 광 근접 보정(OPC;Optical Proximity Correction) 공정이 수행되고 있다. As the degree of integration of semiconductor devices increases, distortion of patterns due to diffraction, interference, and the like of photolithography processes, for example, optical proximity effects (OPE) are generated. Accordingly, an optical proximity correction (OPC) process for optically correcting a layout designed by predicting a wafer patterning result in advance and suppressing an optical proximity effect is performed.

광 근접 보정 공정은, 광 근접 효과를 고려하여 웨이퍼에 전사하고자 하는 타겟 패턴(target pattern)의 레이아웃을 보정하는 방법으로, 광 근접 보정을 수행한 후, 광 근접 보정된 레이아웃 상에 취약한 부분이 있는지 검증하는 순서로 이루어진다. The optical proximity correction process is a method of correcting the layout of a target pattern to be transferred to a wafer in consideration of the optical proximity effect. After performing optical proximity correction, there is a weak spot on the optical proximity corrected layout. This is done in order of verification.

한편, 웨이퍼 상에 형성되는 웨이퍼 패턴들은 단일 패턴이 아닌 하부에 여러 패턴이 존재하는 스택(stack) 형태 예컨대, 각 레이어(layer) 별로 소자분리 패턴, 게이트라인, 비트라인등으로 이루어진다. 이에 따라, 각 레이어 별로 광근접 보정공정이 수행되며, 이를 검증한 후, 포토마스크를 제작하게 된다. On the other hand, the wafer patterns formed on the wafer are formed in a stack form, for example, device isolation patterns, gate lines, bit lines, etc., in which a plurality of patterns exist at the bottom instead of a single pattern. Accordingly, the optical proximity correction process is performed for each layer. After verifying this, a photomask is manufactured.

그러나, 웨이퍼 상에 형성되는 웨이퍼 패턴들은 적층되면서 패턴 밀도 차이에 따라 단차를 유발한다. 예를 들어, 게이트패턴을 형성한 후, 층간절연막을 증착하고, 평탄화 공정을 수행하면, 게이트패턴이 밀집된 영역과, 고립된 영역에 단차가 발생하게 된다. 이러한 단차는 상부 레이어에 영향을 미쳐 상부 레이어에 형성되는 비트라인 패턴이 예상치 못한 선폭(CD;Crirical Dimension)이 형성될 수 있다. However, as the wafer patterns formed on the wafer are stacked, they cause a step according to the pattern density difference. For example, when the gate pattern is formed, an interlayer insulating film is deposited, and a planarization process is performed to generate a step in an area where the gate pattern is dense and an isolated area. Such a step may affect the upper layer so that a bit line pattern formed on the upper layer may have an unexpected line width (CD).

광근접 보정 검증을 수행 시, 패턴 밀도 차이에 따른 단차를 고려하지 않고 수행하게 되므로 광근접 보정 검증을 수행하더라도 실제 웨이퍼 상에 단차가 심한 부분의 패턴을 정확히 예상하기가 어렵다. 따라서, 검증 결과 취약한 부분이 없다고 판별되더라도 실제 웨이퍼 상에 형성되는 웨이퍼 패턴에 결함이 발생하고 있다.When performing the optical proximity correction verification, it is difficult to accurately predict the pattern of the severe step on the actual wafer even if the optical proximity correction verification is performed without considering the step according to the pattern density difference. Therefore, even if it is determined that there is no vulnerable portion as a result of the verification, a defect occurs in the wafer pattern actually formed on the wafer.

본 발명의 실시예에 따른 광 근접 보정 검증은, 웨이퍼 상에 형성된 하부 레이어의 패턴들의 패턴 밀도에 따라 고립된 패턴 영역, 반 고립된 패턴 영역, 반 밀집된 패턴 영역 및 밀집된 패턴 영역을 구분하는 단계; 상기 하부 레이어(layer) 상에 상부 레이어로 형성될 웨이퍼 패턴들의 원본 레이아웃(layout)을 설계하는 단계; 상기 원본 레이아웃에 광 근접 보정을 수행하는 단계; 상기 광근접 보정된 레이아웃의 웨이퍼 패턴들을 상기 구분된 영역별로 그룹핑(grouping)하는 단계; 상기 하부 레이어의 패턴 밀도에 따라 상기 그룹핑된 영역별로 다르게 발생되는 단차를 변수로 적용하여 상기 그룹핑된 영역별로 상기 웨이퍼 패턴들이 상기 웨이퍼 상으로 패턴 전사되는 과정을 시뮬레이션한 시뮬레이션 모델(simulation model)들을 각각 마련하는 단계; 상기 광근접 보정된 원본 레이아웃의 상기 그룹핑된 영역들 각각에 해당되는 부분들을 상기 그룹핑된 영역별로 각각 마련된 상기 시뮬레이션 모델들을 각각 이용하여 모델 베이스 검증(MVB)하는 단계; 및 상기 검증 결과, 취약점이 검출되지 않는 경우 상기 광근접 보정된 레이아웃을 이용하여 포토마스크를 제작하는 단계를 포함하는 광 근접 보정 검증 방법을 제시한다. The optical proximity correction verification in accordance with an embodiment of the present invention comprises the steps of: separating the isolated pattern region, the semi-isolated pattern region, the semi-dense pattern region and the dense pattern region according to the pattern density of the patterns of the lower layer formed on the wafer; Designing an original layout of wafer patterns to be formed as an upper layer on the lower layer; Performing optical proximity correction on the original layout; Grouping the wafer patterns of the optical proximity corrected layout by the divided regions; Simulation models simulating a process in which the wafer patterns are pattern-transferred onto the wafer for each of the grouped areas by applying a step that is differently generated for each of the grouped areas according to the pattern density of the lower layer. Preparing; Model-based verification (MVB) of portions corresponding to each of the grouped regions of the optical proximity corrected original layout using the simulation models provided for each of the grouped regions; And producing a photomask using the optical proximity corrected layout when a weakness is not detected as a result of the verification.

상기 광 근접 보정은 모델 베이스 접근 방식 또는 룰 베이스 접근 방식으로 수행하는 것이 바람직하다. The optical proximity correction is preferably performed in a model base approach or a rule base approach.

삭제delete

삭제delete

삭제delete

(실시예)(Example)

도 1을 참조하면, 먼저 웨이퍼 상에 상부 레이어(layer)로 형성하고자 하는 웨이퍼 패턴의 원본 레이아웃(orignal layout)을 설계한다(S10). Referring to FIG. 1, first, an original layout of a wafer pattern to be formed as an upper layer on a wafer is designed (S10).

삭제delete

원본 레이아웃에 대한 광 근정 보정(OPC;Optical Proximity Correction)을 수행하여 OPC된 레이아웃을 작성한다(S20). 이때, OPC된 레이아웃은 룰 베이스 보정(rule based OPC) 방법 또는 모델 베이스 보정(model based OPC 방법으로 수행될 수 있다. An OPC layout is generated by performing optical proximity correction (OPC) on the original layout (S20). In this case, the OPC layout may be performed by a rule based OPC method or a model based OPC method.

룰 베이스 보정 방법은, 마스크 패턴 배치에 대응하는 마스크 패턴 보정량을 룰 테이블(rule table)화하여 사전에 작성하고, 마스크 패턴 배치 정보를 기초로 룰 테이블을 참조하면서 보정하는 과정으로 이루어진다. 모델 베이스 보정 방법은, 마스크 패턴 정도 및 웨이퍼 프로세스 조건을 기초로 웨이퍼 상에 전사되는 이미지를 시뮬레이션하고, 원하는 값을 얻을 수 있도록 마스크 패턴을 보정하는 과정으로 이루어진다. The rule base correction method includes a process of preparing a mask pattern correction amount corresponding to a mask pattern arrangement in advance by forming a rule table, and correcting the same while referring to the rule table based on the mask pattern arrangement information. The model base correction method includes a process of simulating an image transferred onto a wafer based on a mask pattern degree and wafer process conditions, and correcting the mask pattern to obtain a desired value.

한편, 웨이퍼 상에 형성되는 웨이퍼 패턴들이 형성되는 상부 레이어는 하부의 레이어(layer)의 패턴 밀도 차이에 따라 서로 상이하게 유발된 단차를 가진다. 예를 들어, 게이트패턴을 형성한 후, 층간절연막을 증착하고, 평탄화 공정을 수행하면, 게이트패턴이 밀집된 영역과, 고립된 영역 사이에 단차가 발생하게 된다. 이러한 단차는 웨이퍼 패턴들이 형성될 상부 레이어에 영향을 미치고, 상부 레이어에 형성되는 웨이퍼 패턴에 예상치 못한 선폭(CD;Crirical Dimension) 변동이 유발될 수 있다. On the other hand, the upper layer on which the wafer patterns formed on the wafer are formed has a step caused differently from each other according to the pattern density difference of the lower layer. For example, when the gate pattern is formed, an interlayer insulating film is deposited, and a planarization process is performed, a step may occur between a region where the gate pattern is dense and an isolated region. Such a step may affect the upper layer on which the wafer patterns are to be formed, and may cause an unexpected CD (Critical Dimension) variation in the wafer pattern formed on the upper layer.

광근접 보정 검증을 수행 시, 하부 레이어의 패턴 밀도 차이에 따라 유발되는 상부 레이어의 단차를 고려하지 않고, 단지 상부 레이어가 웨이퍼 패턴으로 패터닝되는 과정만 고려하여 수행하게 되므로, 광근접 보정 검증을 수행하더라도 실제 웨이퍼 상에 단차가 심한 부분에서 실제 형성되는 웨이퍼 패턴의 형상을 정확히 예상하기가 어렵다. 따라서, OPC 보정된 레이아웃 상 검증 결과 취약한 부분이 없다고 판별되더라도, 실제 웨이퍼 상에 형성되는 웨이퍼 패턴에 결함이 발생하고 있다.When performing the optical proximity correction verification, the optical proximity correction verification is performed without considering the step difference of the upper layer caused by the difference in the pattern density of the lower layer. Even if it is difficult to accurately predict the shape of the wafer pattern actually formed at the stepped portion on the actual wafer. Therefore, even if it is determined that there is no vulnerable portion as a result of the OPC corrected layout verification, a defect occurs in the wafer pattern actually formed on the wafer.

이에 따라, 본 발명의 실시예에서는 다음과 같은 과정을 수행하여 실제 웨이퍼 상에 유발되어 있던 단차를 고려하여 OPC 정확도를 향상시킬 수 있다. Accordingly, in the embodiment of the present invention, OPC accuracy may be improved in consideration of the step difference caused on the actual wafer by performing the following process.

웨이퍼 상에 적층되어 있는 하부 레이어의 패턴 밀도에 따라 고립된 패턴 영역, 반 고립된 패턴 영역, 반 밀집된 패턴 영역 및 밀집된 패턴 영역을 구분한다 (S30). 이때, 하부 레이어의 패턴 밀도에 따라 영역들을 구분한다. 예를 들어, 도 2에 도시된 바와 같이, 하부 레이어로서 게이트 패턴 레이아웃(200)을 고려하면, 라인 앤 스페이스 패턴으로 형성되는 게이트 패턴은 고립된 패턴(isolated pattern) 영역(210), 반 고립된 패턴(semi-isolatend pattern) 영역(220), 반 밀집된 패턴(semi-dense pattern) 영역(230), 밀집된 패턴(dense pattern) 영역(230)으로 그 패턴 밀도에 따라 구분되도록 그룹핑하여 영역을 구분할 수 있다.
도 3에 제시된 바와 같이, 상부 레이어로 형성될 웨이퍼 패턴의 레이아웃(100)은, 하부 레이어에서 구분된 영역에 해당되는 패턴들로 그룹핑(grouping)하여 고립된 패턴 영역(110), 반 고립된 패턴 영역(120), 반 밀집된 패턴 영역(130), 밀집된 패턴 영역(140)과 같이, 하부 레이어의 패턴 밀도 별로 그룹핑할 수 있다.
도 4에 도시된 바와 같이, 하부 레이어의 게이트 패턴 레이아웃(도 1의 200)의 구분된 영역들에 해당되는 영역들로 구분되게 그룹핑된 상부 레이어의 레이아웃(도 3의 100)을 겹쳐 고려하면, 하부 레이어의 영역별로 구분된 고립된 패턴 영역(310), 반 고립된 패턴 영역(320), 반 밀집된 패턴 영역(330), 밀집된 패턴 영역(340)으로 그룹핑된 영역들을 설정할 수 있다. 각각의 영역별로 상부 레이어의 레이아웃(도 3의 100)을 패턴 전사하는 과정을 시뮬레이션(simulation)한 시뮬레이션 모델을 영역별로 구현한다(S40). 이때, 하부 레이어의 밀도 차이에 의해 유발된 단차가 각각의 영역별로 마련된 시뮬레이션 모델에 각각 달리 변수로 적용된다. The isolated pattern region, the semi-isolated pattern region, the semi-dense pattern region, and the dense pattern region are classified according to the pattern density of the lower layer stacked on the wafer (S30). At this time, regions are divided according to the pattern density of the lower layer. For example, as shown in FIG. 2, considering the gate pattern layout 200 as a lower layer, a gate pattern formed of a line-and-space pattern is an isolated pattern region 210, semi-isolated. The semi-isolatend pattern region 220, the semi-dense pattern region 230, and the dense pattern region 230 may be divided into groups according to the pattern density to separate the regions. have.
As shown in FIG. 3, the layout 100 of the wafer pattern to be formed as the upper layer is an isolated pattern region 110 and a semi-isolated pattern by grouping into patterns corresponding to regions separated in the lower layer. Like the region 120, the semi-dense pattern region 130, and the dense pattern region 140, the regions may be grouped by the pattern density of the lower layer.
As shown in FIG. 4, when overlapping the layout of the upper layer (100 in FIG. 3) grouped into regions corresponding to the divided regions of the gate pattern layout (200 of FIG. 1) of the lower layer, Regions grouped into an isolated pattern region 310, a semi-isolated pattern region 320, a semi-dense pattern region 330, and a dense pattern region 340 may be set. A simulation model simulating the process of pattern-transferring the layout (100 of FIG. 3) of the upper layer for each region is implemented for each region (S40). At this time, the step caused by the difference in density of the lower layer is applied to the simulation model prepared for each area differently as a variable.

따라서, 각 레이어 별로 하나의 시뮬레이션 모델이 아닌 패턴 밀도 별로 나뉘어진 시뮬레이션 모델이 존재하게 된다. Therefore, instead of one simulation model for each layer, a simulation model divided by pattern density exists.

패턴 밀도 별로 광근접 보정된 레이아웃 상에 취약한 부분이 있는지를 검증하기 위해 시뮬레이션 모델 베이스 검증(MVB; Model Base Verification)을 수행하되, 하부 레이어의 패턴 밀도 별로 구분된 영역별로 마련된 시뮬레이션 모델을 영역별로 각각 적용하여 상부 레이어의 레이아웃(100)을 영역별로 검증한다(S50).. Simulation model base verification (MVB) is performed to verify whether there are any weak spots on the optically corrected layout for each pattern density, but each simulation model is prepared for each area divided by the pattern density of the lower layer. Apply to verify the layout of the upper layer 100 for each region (S50).

삭제delete

따라서, 도 4에 도시된 바와 같이, 하부 레이어의 패턴 밀도 별로 구현된 시뮬레이션 모델들을 영역별로 반영하여, 고립된 패턴 영역(310), 반 고립된 패턴 영역(320), 반 밀집된 패턴 영역(330), 밀집된 패턴 영역(340) 별로 모델 베이스 검증을 수행하여 하부 레이어의 밀도 차이에 의해 유발된 단차가 각각의 영역별로 마련된 시뮬레이션 모델에 각각 달리 변수로 적용되게 할 수 있다. Therefore, as shown in FIG. 4, the isolated pattern region 310, the semi-isolated pattern region 320, and the semi-dense pattern region 330 are reflected by the region-based simulation models implemented for each pattern density of the lower layer. In addition, model-based verification may be performed for each of the dense pattern regions 340 so that the step caused by the difference in density of the lower layer may be differently applied to the simulation model provided for each region.

이에 따라, 실제 웨이퍼 상에 형성되는 웨이퍼 패턴을 더욱 정확하게 예측하여 취약지점을 보다 신뢰성있게 검출할 수 있다. Accordingly, the weak spot can be detected more reliably by more accurately predicting the wafer pattern formed on the actual wafer.

모델 베이스 검증은 실제 웨이퍼 상에 패턴을 전사한 결과와 시뮬레이션 모델의 등고선을 비교하면서 수행될 수 있다. Model base verification can be performed by comparing the contours of the simulation model with the results of transferring the pattern on the actual wafer.

모델 베이스 검증 결과, 광근접 보정된 레이아웃 상에 취약점(weak point)이 검출되는 지를 판단한다(S60). 취약점이 검출되지 않는 경우, OPC된 레이아웃을 이용하여 각 레이어 별로 포토마스크를 제작한다(S70). 이때, 포토마스크 상에는 고립된 패턴, 반 고립된 패턴, 반 밀집된 패턴, 및 밀집된 패턴을 포함한다. As a result of model-based verification, it is determined whether a weak point is detected on the optically corrected layout (S60). If the vulnerability is not detected, a photomask is produced for each layer using the OPC layout (S70). In this case, the photomask includes an isolated pattern, a semi-isolated pattern, a semi-dense pattern, and a dense pattern.

한편, 모델 베이스 검증 결과, 광근접 보정된 레이아웃 상에 취약점이 검출되는 경우, 원본 레이아웃에 검증 결과를 피드백하여(S80), 원본 레이아웃을 수정한다(S90). On the other hand, when a weakness is detected on the optically corrected layout as a result of model-based verification, the verification result is fed back to the original layout (S80), and the original layout is corrected (S90).

이어서, 상술한 과정, 예컨대, 수정된 원본 레이아웃에 OPC를 재수행한 후, 패턴 밀도 별로 모든 웨이퍼 패턴들을 그룹핑하여 구분하고, 패턴 밀도 별로 구현된 모델들을 재검증한다. 결과적으로 검증 결과, 취약점이 검출되지 않는 경우 각 레이어 별로 포토마스크를 제작한다. Subsequently, after the OPC is re-executed in the above-described process, for example, the modified original layout, all wafer patterns are grouped by pattern density, and the models implemented by pattern density are re-verified. As a result, when a vulnerability is not detected, a photomask is produced for each layer.

본 발명에 따르면, 웨이퍼 상에 적층되는 레이어 별로 형성되는 웨이퍼 패턴을 패턴 밀도 별로 그룹화하여 각각의 시뮬레이션 모델을 구현한 뒤, 상부 레이어의 모델 베이스 검증 수행 시 하부 레이어의 패턴 밀도에 따른 상부 레이어에 유발되는 단차를 모델들 각각에 달리 반영하여, 패턴 밀도 차이에 따른 단차를 고려하여 정확한 웨이퍼 패턴을 예상할 수 있다. 이에 따라, OPC 정확도를 증가시키고, 모델 베이스 검증 과정에서 취약점의 검출 능력을 향상시킬 수 있으며, 광근접 보정 에러에 따른 마스크 재제작 횟수를 감소시킬 수다. According to the present invention, the wafer patterns formed for each layer stacked on the wafer are grouped by pattern density to implement each simulation model, and then induced in the upper layer according to the pattern density of the lower layer when performing model base verification of the upper layer. By reflecting the step difference in each of the models differently, it is possible to predict the accurate wafer pattern in consideration of the step difference according to the pattern density difference. Accordingly, it is possible to increase OPC accuracy, improve vulnerability detection in model-based verification, and reduce the number of mask reconstructions due to optical proximity correction errors.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다. Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1은 본 발명에 따른 광 근접 보정 검증을 설명하기 위해 나타내 보인 흐름도이다. 1 is a flowchart illustrating the optical proximity correction verification according to the present invention.

도 2 내지 도 4는 본 발명에 따른 광 근접 보정 검증의 일 례를 설명하기 위해 나타내 보인 도면들이다. 2 to 4 are diagrams for explaining an example of the optical proximity correction verification according to the present invention.

Claims (5)

웨이퍼 상에 형성된 하부 레이어의 패턴들의 패턴 밀도에 따라 영역들을 구분하는 단계; Dividing the regions according to the pattern density of patterns of the lower layer formed on the wafer; 상기 하부 레이어(layer) 상에 상부 레이어로 형성될 웨이퍼 패턴들의 원본 레이아웃(layout)을 설계하는 단계;Designing an original layout of wafer patterns to be formed as an upper layer on the lower layer; 상기 원본 레이아웃에 광 근접 보정을 수행하는 단계;Performing optical proximity correction on the original layout; 상기 광 근접 보정된 레이아웃의 웨이퍼 패턴들을 상기 구분된 영역별로 그룹핑(grouping)하는 단계;Grouping the wafer patterns of the optical proximity corrected layout into the divided regions; 상기 하부 레이어의 패턴 밀도에 의해 상기 그룹핑된 영역별로 다르게 발생되는 단차를 변수로 적용하여 상기 그룹핑된 영역별로 상기 웨이퍼 패턴들이 상기 웨이퍼 상으로 패턴 전사되는 과정을 시뮬레이션한 시뮬레이션 모델(simulation model)들을 각각 마련하는 단계;Simulation models simulating a process in which the wafer patterns are pattern-transferred onto the wafer for each of the grouped regions by applying a step generated differently for each of the grouped regions by the pattern density of the lower layer as a variable. Preparing; 상기 광 근접 보정된 원본 레이아웃의 상기 그룹핑된 영역들 각각에 해당되는 부분들을 상기 그룹핑된 영역별로 각각 마련된 상기 시뮬레이션 모델들을 각각 이용하여 모델 베이스 검증(MVB)하는 단계; 및 Model-based verification (MVB) of portions corresponding to each of the grouped regions of the optical proximity corrected original layout using the simulation models provided for each of the grouped regions; And 상기 검증 결과, 취약점이 검출되지 않는 경우 상기 광근접 보정된 레이아웃을 이용하여 포토마스크를 제작하는 단계를 포함하는 광 근접 보정 검증 방법.And if the vulnerability is not detected, manufacturing a photomask using the optical proximity corrected layout. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서,The method of claim 1, 상기 광 근접 보정은 모델 베이스 접근 방식 또는 룰 베이스 접근 방식으로 수행하는 광 근접 보정 검증 방법.And optical proximity correction is performed using a model-based approach or a rule-based approach. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제1항에 있어서,The method of claim 1, 상기 패턴 밀도에 따라 영역들을 구분하는 단계는, The step of classifying the regions according to the pattern density, 상기 하부 레이어의 패턴들을 고립된 패턴 영역, 반 고립된 패턴 영역, 반 밀집된 패턴 영역 및 밀집된 패턴 영역으로 구분하는 광 근접 보정 검증 방법. And dividing the patterns of the lower layer into an isolated pattern region, a semi-isolated pattern region, a semi-dense pattern region, and a dense pattern region. 삭제delete 삭제delete
KR1020070134668A 2007-12-20 2007-12-20 Optical proximity correction verification method KR101057181B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134668A KR101057181B1 (en) 2007-12-20 2007-12-20 Optical proximity correction verification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134668A KR101057181B1 (en) 2007-12-20 2007-12-20 Optical proximity correction verification method

Publications (2)

Publication Number Publication Date
KR20090066923A KR20090066923A (en) 2009-06-24
KR101057181B1 true KR101057181B1 (en) 2011-08-16

Family

ID=40994861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134668A KR101057181B1 (en) 2007-12-20 2007-12-20 Optical proximity correction verification method

Country Status (1)

Country Link
KR (1) KR101057181B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688893B1 (en) * 2005-11-30 2007-03-02 동부일렉트로닉스 주식회사 A method for forming a mask pattern of a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688893B1 (en) * 2005-11-30 2007-03-02 동부일렉트로닉스 주식회사 A method for forming a mask pattern of a semiconductor device

Also Published As

Publication number Publication date
KR20090066923A (en) 2009-06-24

Similar Documents

Publication Publication Date Title
KR100826655B1 (en) Method for correcting optical proximity effect
CN106468853B (en) OPC for perceiving surroundings
KR100673014B1 (en) Method of fabricating photomask
US7765515B2 (en) Pattern match based optical proximity correction and verification of integrated circuit layout
CN108828896B (en) Method for adding sub-resolution auxiliary graph and application of method
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
US6238824B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
KR101686552B1 (en) Method for manufacturing semiconductor device using unified optical proximity correction
US20080178140A1 (en) Method for correcting photomask pattern
US8856695B1 (en) Method for generating post-OPC layout in consideration of top loss of etch mask layer
US20130232456A1 (en) Optical proximity correction methods for masks to be used in multiple patterning processes
US7913196B2 (en) Method of verifying a layout pattern
JP4225745B2 (en) PATTERN LAYOUT METHOD FOR PATTERN TRANSFER AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
US20080052660A1 (en) Method of correcting a designed pattern of a mask
Chiou et al. Development of layout split algorithms and printability evaluation for double patterning technology
TWI588595B (en) Method of optical proximity correction
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
KR101057181B1 (en) Optical proximity correction verification method
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
KR101143622B1 (en) Method for verifying optical proximity correction
JP2004029193A (en) Method for verifying proximity effect correction of model base
JP2006337668A (en) Method for manufacturing semiconductor device, and production program of layout pattern
WO2009125529A1 (en) Method of generating mask pattern and method of forming pattern
Sungauer et al. Stack effect implementation in OPC and mask verification for production environment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee