KR101055586B1 - 금속범프를 갖는 인쇄회로기판의 제조방법 - Google Patents

금속범프를 갖는 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101055586B1
KR101055586B1 KR1020090060698A KR20090060698A KR101055586B1 KR 101055586 B1 KR101055586 B1 KR 101055586B1 KR 1020090060698 A KR1020090060698 A KR 1020090060698A KR 20090060698 A KR20090060698 A KR 20090060698A KR 101055586 B1 KR101055586 B1 KR 101055586B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
layer
metal
carrier
Prior art date
Application number
KR1020090060698A
Other languages
English (en)
Other versions
KR20110003093A (ko
Inventor
안진용
이석규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090060698A priority Critical patent/KR101055586B1/ko
Priority to US12/552,957 priority patent/US8209860B2/en
Publication of KR20110003093A publication Critical patent/KR20110003093A/ko
Application granted granted Critical
Publication of KR101055586B1 publication Critical patent/KR101055586B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 일정한 직경을 갖으며, 직경이 일정하여 미세한 피치로 형성될 수 있는 금속범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
금속범프, 직경, 포스트, 범프, 드라이필름

Description

금속범프를 갖는 인쇄회로기판의 제조방법{A METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD COMPRISING A METAL BUMP}
본 발명은 금속범프를 갖는 인쇄회로기판의 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자부품이 고성능화되는 추세이며, 이에 따른 패키지(PKG)도 소형화, 고밀도화될 것이 요구된다. 또한, IC와 메인보드를 연결해 주는 인터포저(기판)도 고밀도화 되어야 한다. 패키지의 고밀도화의 원인은 IC의 I/O 카운트(count) 수가 늘어나게 되었기 때문인데 인터포저와 연결해 주는 방법에 대해서도 더 나은 방향으로 변화하고 있다. 현재의 고밀도 패키지에서의 IC 실장방법은 와이어 본딩 방식과 플립본딩 방식이 사용되고 있으며, I/O 가 일정수 올라가게 되면 실장시 소요되는 비용으로 인하여 플립본딩 방식이 선호되고 있다.
전술한 플립칩 본딩을 하기 위해서는 솔더볼 형성이 필요한데 종래기술은 솔더볼을 스크린 프린팅에 의한 솔더페이스트의 인쇄 및, 리플로우(reflow) 공정으로 수행했다.
그러나, 프린팅(printing) 방식을 이용하는 인쇄회로기판의 범프 형성 방법은 넓은 접속패드의 구비를 요구하기 때문에, 120㎛ 이하의 미세 피치(pitch)를 갖 는 범프를 구현하기가 어렵다는 문제점을 가진다.
또한, 프린팅 방식을 이용하는 범프 형성 방법은 미세한 범프를 형성하는 경우 범프가 형성되지 않거나, 형성되더라도 부피가 매우 작게 형성되는 문제점을 초래한다.
또한, 접속패드는 도금방식으로 형성되기 때문에 도금편차에 의해 두께가 상이하며, 솔더 페이스트를 인쇄하는 공정에서도 인쇄량을 완전히 균일하게 맞추는 것이 어렵기 때문에 솔더볼의 높이가 균일하지 못하며 이에 따라 반도체 칩과 연결이 되지 않는 솔더볼이 형성되는 문제점이 있다.
또한, 솔더레지스트의 단차가 크기 때문에 전자부품 실장 후에 수행되는 언더필 공정에서 보이드(void)가 발생하는 문제점이 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 미세한 피치를 가지며 균일한 직경 및 높이를 갖는 금속범프를 갖는 인쇄회로기판의 제조방법을 제안한다.
본 발명에 따른 금속범프를 갖는 인쇄회로기판의 제조방법은, (A) 캐리어 상부에 금속포일을 적층하는 단계; (B) 상기 금속포일이 적층된 상기 캐리어 상부에 드라이필름을 도포하고 금속범프용 개방홀을 패터닝하는 단계; (C) 상기 개방홀에 충전되는 금속범프 및, 상기 드라이필름 상부의 접속패드를 포함하는 상부회로층을 형성시키는 단계; (D) 상기 상부회로층이 형성된 상기 드라이필름 상부에 절연층을 적층하는 단계; (E) 상기 절연층 상부에 하부회로층을 포함하는 빌드업층을 형성시키는 단계; (F) 상기 캐리어를 제거하는 단계; 및 (G) 상기 드라이필름을 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 캐리어는 리지드기판 양면에 폴리머계열의 이형층이 피막되어 있는 것을 특징으로 한다.
본 발명의 바람직한 다른 특징으로서, 상기 캐리어는 폴리머계열의 이형성 재질로 이루어지는 것을 특징으로 한다.
본 발명의 바람직한 또 다른 특징으로서, 상기 금속 포일은 니켈(Ni) 또는 알루미늄(Al)로 형성된 것을 특징으로 한다.
본 발명의 바람직한 또 다른 특징으로서, 상기 금속 포일을 인입선으로 이용하여 전해도금함으로써 금속범프 및 접속패드를 포함하는 상부회로층을 형성시키는 것을 특징으로 한다.
본 발명의 바람직한 또 다른 특징으로서, 상기 절연층은 프리플레그 또는 ABF(Ajinomoto Build up Flim)인 것을 특징으로 한다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (E)단계 이후에, 상기 하부회로층 상부에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (F)단계는, (ⅰ) 상기 캐리어로부터 상기 캐리어 상부에 적층된 금속포일을 분리하는 단계; 및 (ⅱ) 상기 드라이필름으로부터 상기 금속포일을 제거하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판의 제조공정에 의하면, 캐리어 상부에 드라이필 름을 먼저 적층하고 이를 이용하여 금속으로 이루어진 금속범프를 형성하기 때문에, 높이가 일정하고, 전기전달 특성이 뛰어난 포스트 형상의 금속범프를 갖는 인쇄회로기판을 제조할 수 있다.
또한, 금속범프를 드라이필름에 형성된 직경이 일정한 개방홀을 도금 방식으로 충전하여 형성하기 때문에 직경이 일정한 금속범프를 형성할 수 있으며, 이에 따라 미세피치를 갖는 범프를 형성하는 것이 가능하다는 장점이 있다.
이하, 본 발명에 따른 금속범프를 갖는 인쇄회로기판 및 그의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 9는 본 발명의 바람직한 실시예에 따른 금속범프를 갖는 인쇄회로기판의 단면도이다. 이에 나타내 보인바와 같이, 본 실시예에 따른 인쇄회로기판은 절연층(600) 상부에 매립된 전기 전도성 금속으로 이루어진 접속패드(410)를 포함하는 상부회로층(400), 및 접속패드(410)와 일체를 이루되 접속패드(410) 상부로 돌출되며, 절연층(600) 상부로 돌출된 직경이 일정한 금속범프(500)를 포함하는 구성이다.
절연층(600)은 솔더레지스트층이 될 수 있으며, 또는 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 예를 들어, 절연층(600)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 절연층(600)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현가능하게 한다. 이외에도, 절연층(600)은 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
금속범프(500)는 절연층(600) 상부로 돌출되며, 추후 인쇄회로기판에 실장될 전자부품과 인쇄회로기판에 형성된 배선층을 전기적으로 접속하는 기능을 수행한다. 금속범프(500)는 절연층(600)의 상부에 매립된 접속패드(410)와 일체를 이루며, 접속패드(410)와 동일한 물질로 구성된다. 따라서, 금속범프(500)와 접속패드(410)가 명확하게 구별되는 것은 아니지만, 접속패드(410) 보다 직경이 작고 접속패드(410)의 타 부분에 비해 상부로 돌출 형성된 부분을 금속범프(500)라고 명명할 수 있다. 본 실시예의 금속범프(500)는 하부직경과 상부직경이 일정한 포스트 형상이다. 여기서 일정하다의 의미는 금속범프(500)의 상부직경과 하부직경이 수학적으로 완전히 동일하다는 것을 의미하는 것이 아니라 기판 제조 공정에서 발생하는 가공오차 등에 의한 미미한 직경의 변화를 포함하는 의미로 사용된다.
상부회로층(400)은 절연층(600) 상부에 매립되며, 금속범프(500)와 연결되는 접속패드(410)를 포함하는 구성이다. 본 실시예의 접속패드(410)는 절연층(600)에 매립되어 있되 절연층(600) 외부로 노출된 노출면을 포함한다. 여기서 노출면이란 접속패드(410)가 매립된 절연층(600)에 의해 덮여있지 않은 면을 의미하는 것이며, 절연층(600) 외부에 형성될 수 있는 타 절연층이나 솔더레지스트층 외부로 노출되는 것을 의미하는 것은 아니다. 이때, 접속패드(410)의 노출면은 절연층(600)의 표면과 일치하는 것이 바람직하다. 접속패드(410)는 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속으로 이루어질 수 있다.
한편, 상기에서는 본 실시예의 특징부인 인쇄회로기판의 상부구조에 대해서만 서술하였지만, 본 실시예에 따른 인쇄회로기판은 절연층(600) 하부에 적층되며,상부회로층(400)과 전기적으로 접속하는 하부회로층(700)을 갖는 빌드업층(800)을 더 포함한다. 빌드업층(800)은 상부회로층(400)과 하부회로층(700) 사이에 형성된 내층회로층(810; 도 5 참조)을 더 포함할 수 있으며, 본 실시예에서는 1층의 내층회로층(810)만을 예시적으로 도시하였지만, 이러한 내층회로층(810)의 수는 제한적이지 않다. 필요에 따라 내층회로층(810)의 수를 조절할 수 있음을 당업자라면 쉽게 이해할 수 있을 것이다.
이때, 하부회로층(700)은 하부금속범프를 포함할 수 있으며, 하부회로층(700)을 덮으며, 하부금속범프를 노출하는 개방부(855)를 갖는 솔더레지스트층(820)을 더 포함할 수 있다.
상술한 바와 같은 인쇄회로기판은, 전기전달 특성이 뛰어난 포스트 형상의 금속범프(500)를 포함하기 때문에 인쇄회로기판에 실장되는 전자부품과의 전기적인 접속이 양호하다.
또한, 금속범프(500)는 상부직경에 비해 하부직경이 넓어지는 형상이 아닌 일정한 직경을 갖기 때문에 미세한 피치의 금속범프(500) 갖는 장점이 있다.
또한, 절연층(600)과 접속패드(410)의 상면이 일치하여 단차가 없기 때문에 언더필 공정시 보이드 발생이 없는 장점이 있다.
도 1 내지 도 9는 본 발명의 바람직한 일 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 본 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조공정을 서술한다.
본 실시예에서는 예시적으로 캐리어(100)의 일면에만 인쇄회로기판을 적층하는 공정을 서술하지만 캐리어(100)의 양면에 동시에 인쇄회로기판의 적층공정을 수행할 수도 있음을 밝혀둔다.
먼저, 캐리어(100) 상부에 금속포일(200)을 적층하는 단계이다. 도 1에 도시된 바와 같이, 제조공정 중에 인쇄회로기판이 휘는 문제를 방지하기 위해 지지체 기능을 수행하는 캐리어(100; carrier)를 준비한다. 캐리어(100)는 리지드기판(110) 및 리지드기판(110) 상부에 피막된 폴리머(polymer)계열의 이형층(120)으로 구성됨이 바람직하다. 이형층(120)은 폴리머계열의 물질을 박막 코팅 또는 스퍼터링 공정에 의해 형성될 수 있다. 또한, 캐리어(100)의 두께는 약 100 ~ 800㎛를 갖는 것이 바람직하다.
그리고, 피막된 이형층(120)은 리지드기판(110)보다 짧은 길이 및 좁은 면적을 가지며, 리지드기판(110)의 양 측부부분을 제외하고 리지드기판(110) 상부에 형성되는 것이 바람직하다. 이는 인쇄회로기판의 제조공정 후반에 금속포일(200)을 캐리어(100)로부터 용이하게 분리하기 위한 것이다. 금속포일(200)은 캐리어(100) 의 상부에 적층되고, 리지드기판(110)의 상부 중 이형층(120)이 형성되지 않은 부분에 의해 구속된다. 금속포일(200)은 니켈(Ni) 또는 알루미늄(Al)으로 형성되는 것이 바람직하다.
다음, 도 2에 도시된 바와 같이, 드라이필름(300)을 도포하고 금속범프용 개방홀(310)을 패터닝하는 단계이다. 캐리어(100) 상부에 드라이필름(300)을 도포하고 금속범프(500) 형성용 개방홀(310)을 패터닝한다. 드라이필름(300)은 바람직하게는 감광성 드라이필름이다. 드라이필름(300)을 도포하고, 광차단패턴을 갖는 마스크(미도시)를 이용하여 드라이필름(300)을 선택적으로 노광 및 경화하고 미경화부분을 제거함으로써 패터닝할 수 있다.
다음, 도 3에 도시된 바와 같이, 개방홀(310)에 충전되는 금속범프(500), 및 드라이필름(300) 상부에 접속패드(410)를 포함하는 상부회로층(400)을 형성하는 단계이다. 이때, 바람직하게는 감광성 소재로 이루어진 도금 레지스트(미도시)를 적층하고, 개방홀(310)을 노출하는 접속패드(410) 형성용 개구를 포함하는 상부회로층(400) 형성용 개구를 패터닝한다. 이후, 금속포일(200)을 인입선으로 이용하여 전해도금함으로써 금속범프(500) 및 접속패드(410)를 포함하는 상부회로층(400)을 형성시킨다. 이때, 상부회로층(400)이 회로패턴(420)을 포함하도록 형성하는 것은 선택적인 것이며, 도금 레지스트의 패터닝 형태에 의해 회로패턴(420)의 유무를 결정할 수 있음을 쉽게 이해할 수 있을 것이다.
이때, 노광 및 현상공정에 의해 패터닝된 드라이필름(300)의 개방홀(310)의 직경이 일정하며, 이를 이용하여 금속범프(500)가 형성되기 때문에 직경이 일정한, 즉 측면이 테이퍼 지지 않은 포스트 형상의 금속범프(500)를 형성하는 것이 가능하다. 물론, 여기서 직경이 일정하다의 의미는 금속범프(500)의 상부직경과 하부직경이 수학적으로 완전히 동일하다는 것을 의미하는 것이 아니라 기판 제조 공정에서 발생하는 가공오차 등에 의한 미미한 직경의 변화를 포함하는 의미로 사용된다. 또한, 금속범프(500) 드라이필름(300)의 두께만큼의 일정한 높이를 갖도록 형성됨을 이해할 수 있을 것이다.
다음, 도 4에 도시된 바와 같이, 드라이필름(300) 상부에 절연층(600)을 적층하는 단계이다. 절연층(600)은 솔더레지스트층이 될 수 있으며, 또는 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 예를 들어, 절연층(600)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 절연층(600)으로 ABF(Ajinomoto Build up Film)을 채용하여 미세회로를 용이하게 구현가능하게 할 수 있다. 이외에도, 절연층(600)은 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 5 및 도 6에 도시된 바와 같이, 절연층(600) 상부에 하부회로층(700)을 포함하는 빌드업층(800)을 형성하는 단계이다. 절연층(600)에 예를 들면, YAG 레이저 또는 CO2 레이저 드릴을 이용하여 비아홀을 형성하고, 이후 세미어디티브 공정을 수행하여 내층회로층(810)을 형성하고, 동일 공정을 반복하여 하부회로층(700)을 형성할 수 있다. 본 실시예에서는 1층의 내층회로층(810)을 포함하 는 빌드업 공정을 예시적으로 서술하지만, 본 발명이 이에 제한되는 것은 아니며, 내층회로층(810)의 수는 제한적이지 않으며 없는 것도 가능하다. 하부회로층(700)이 완성되면 하부회로층(700) 상부에 하부회로층(700)을 덮는 솔더레지스트층(820)을 형성한다.
다음, 도 7에 도시된 바와 같이, 캐리어(100)를 제거하는 단계이다. 캐리어(100)와 캐리어(100) 상에 적층된 인쇄회로기판의 측부를 라우팅 공정을 이용하여 절단하는 것으로 캐리어(100)로부터 금속포일(200)을 분리할 수 있다. 여기서, 라우팅 공정은 라우팅 비트를 이용하여 기계적으로 절단/재단 공정을 수행하는 것을 의미하며, 인쇄회로기판 및 캐리어(100)의 측부를 절단하여 제거함으로써, 캐리어(100)에 적층된 금속포일(200)을 구속하던 리지드기판(110)의 부분이 제거됨으로써 금속포일(200) 및 인쇄회로기판이 캐리어(100)로부터 분리된다. 이후 에칭공정을 수행하여 드라이필름(300)으로부터 금속포일(200)을 제거한다.
다음, 도 8에 도시된 바와 같이, 솔더레지스트층(820)에 하부회로층(700)에 형성된 하부금속범프를 노출하는 개방부(855)를 형성한다.
다음, 도 9에 도시된 바와 같이, 박리액을 이용하여 드라이필름(300)을 제거한다.
이후, 금속범프(500)의 노출면 및 접속패드(410)의 노출면에 표면보호층을 형성할 수 있다. 예를 들면, OSP 처리를 수행하거나 니켈 및 금 도금을 수행하여 표면보호층을 형성하는 것이 가능하다.
상술한 바와 같은 인쇄회로기판의 제조공정에 의하면, 캐리어(100) 상부에 드라이필름(300)을 먼저 적층하고 이를 이용하여 금속으로 이루어진 금속범프(500)를 형성하기 때문에, 높이가 일정하고, 전기전달 특성이 뛰어난 포스트 형상의 금속범프(500)를 갖는 인쇄회로기판을 제조할 수 있다.
또한, 금속범프(500)를 드라이필름(300)에 형성된 직경이 일정한 개방홀(310)을 도금 방식으로 충전하여 형성하기 때문에 직경이 일정한 금속범프(500)를 형성할 수 있으며, 이에 따라 미세피치를 갖는 범프를 형성하는 것이 가능하다는 장점이 있다.
도 10 내지 도 18은 본 발명의 바람직한 다른 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 이하에서는 이를 참조하여 본 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조공정을 서술한다. 여기에서는 상술한 실시예와 중복되는 서술은 생략한다.
먼저, 캐리어(100) 상부에 금속포일(200)을 적층하는 단계이다. 도 10에 도시된 바와 같이, 캐리어(100)를 준비하고 캐리어(100) 상부에 금속포일(200)을 적층시킨다. 캐리어(100)는 폴리머계열의 이형성 재질로 이루어지는 것이 바람직하다. 캐리어(100)가 이형성 재질로 이루어졌으므로 금속포일(200)과의 접착력을 향상시키기 위해 표면처리를 수행하는 것이 바람직하다. 이때, 표면처리는 Si코팅 또는 플라즈마(Plasma) 처리가 될 수 있으며 캐리어(100)의 상부가 친수성을 띠도록 표면처리를 수행하는 것이 바람직하다.
다음, 도 11에 도시된 바와 같이, 드라이필름(300)을 도포하고 금속범프용 개방홀(310)을 패터닝하는 단계이다.
다음, 도 12에 도시된 바와 같이, 개방홀(310)에 충전되는 금속범프(500), 및 드라이필름(300) 상부에 접속패드(410)를 포함하는 상부회로층(400)을 형성시키는 단계이다.
다음, 도 13에 도시된 바와 같이, 드라이필름(300) 상부에 절연층(600)을 적층하는 단계이다.
다음, 도 14 및 도 15에 도시된 바와 같이, 절연층(600) 상부에 하부회로층(700)을 포함하는 빌드업층(800)을 형성하는 단계이다.
다음, 도 16에 도시된 바와 같이, 캐리어(100)를 제거하는 단계이다. 캐리어(100)에 기계적인 충격을 가하거나, 캐리어(100)를 소정 온도 이상의 열에 노출시킴으로써, 접착력을 약화시켜 캐리어(100)로부터 금속포일(200)을 분리할 수 있다. 다만, 반드시 직접적인 기계적 충격이나 열을 이용한 분리방식을 사용하여 분리 공정을 수행하여야 하는 것은 아니며, 라우팅 공정에 의한 충격과 진동에 의해서도 캐리어(100)로부터 금속포일(200)을 분리할 수 있다(도 16 참고).
다음, 도 17에 도시된 바와 같이, 솔더레지스트층(820)에 하부회로층(700)에 형성된 하부금속범프를 노출하는 개방부(855)를 형성한다.
다음, 도 18에 도시된 바와 같이, 박리액을 이용하여 금속포일(200)을 제거한다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1 내지 도 9는 본 발명의 바람직한 일 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 10 내지 도 18은 본 발명의 바람직한 다른 실시예에 따른 금속범프를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
<도면의 주요 부호에 대한 설명>
100 캐리어 110 리지드기판
120 이형층 200 금속포일
300 드라이필름 310 개방홀
400 상부회로층 410 접속패드
420 회로패턴 500 금속범프
600 절연층 700 하부회로층
800 빌드업층 810 내층회로층
820 솔더레지스트층 855 개방부

Claims (8)

  1. (A) 캐리어 상부에 금속포일을 적층하는 단계;
    (B) 상기 금속포일이 적층된 상기 캐리어 상부에 드라이필름을 도포하고 금속범프용 개방홀을 패터닝하는 단계;
    (C) 상기 개방홀에 충전되는 금속범프 및, 상기 드라이필름 상부의 접속패드를 포함하는 상부회로층을 형성시키는 단계;
    (D) 상기 상부회로층이 형성된 상기 드라이필름 상부에 절연층을 적층하는 단계;
    (E) 상기 절연층 상부에 하부회로층을 포함하는 빌드업층을 형성시키는 단계;
    (F) 상기 캐리어를 제거하는 단계; 및
    (G) 상기 드라이필름을 제거하는 단계
    를 포함하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 캐리어는 리지드기판 양면에 폴리머계열의 이형층이 피막되어 있는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  3. 제 1항에 있어서,
    상기 캐리어는 폴리머계열의 이형성 재질로 이루어지는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  4. 제 1항에 있어서,
    상기 금속 포일은 니켈(Ni) 또는 알루미늄(Al)로 형성된 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  5. 제 1항에 있어서,
    상기 (C)단계는,
    상기 금속 포일을 인입선으로 이용하여 전해도금함으로써 금속범프 및 접속패드를 포함하는 상부회로층을 형성시키는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  6. 제 1항에 있어서,
    상기 절연층은 프리플레그 또는 ABF(Ajinomoto Build up Flim)인 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  7. 제 1항에 있어서,
    상기 (E)단계 이후에,
    상기 하부회로층 상부에 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
  8. 제 1항에 있어서,
    상기 (F)단계는,
    (ⅰ) 상기 캐리어로부터 상기 캐리어 상부에 적층된 금속포일을 분리하는 단계; 및
    (ⅱ) 상기 드라이필름으로부터 상기 금속포일을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 금속범프를 갖는 인쇄회로기판의 제조방법.
KR1020090060698A 2009-07-03 2009-07-03 금속범프를 갖는 인쇄회로기판의 제조방법 KR101055586B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090060698A KR101055586B1 (ko) 2009-07-03 2009-07-03 금속범프를 갖는 인쇄회로기판의 제조방법
US12/552,957 US8209860B2 (en) 2009-07-03 2009-09-02 Method of manufacturing printed circuit board having metal bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090060698A KR101055586B1 (ko) 2009-07-03 2009-07-03 금속범프를 갖는 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110003093A KR20110003093A (ko) 2011-01-11
KR101055586B1 true KR101055586B1 (ko) 2011-08-08

Family

ID=43411835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090060698A KR101055586B1 (ko) 2009-07-03 2009-07-03 금속범프를 갖는 인쇄회로기판의 제조방법

Country Status (2)

Country Link
US (1) US8209860B2 (ko)
KR (1) KR101055586B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422524B1 (ko) 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
KR101222809B1 (ko) 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
JP5914788B1 (ja) * 2013-03-22 2016-05-11 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. レーザ光を用いた皮膚の非侵襲処置のための装置
KR102411996B1 (ko) 2015-05-29 2022-06-22 삼성전기주식회사 패키지 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (ja) 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20070065789A (ko) * 2005-12-20 2007-06-25 피닉스 프리시젼 테크날로지 코포레이션 회로판 및 그 제조방법
JP2009032918A (ja) 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236244A (ja) 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20070065789A (ko) * 2005-12-20 2007-06-25 피닉스 프리시젼 테크날로지 코포레이션 회로판 및 그 제조방법
JP2009032918A (ja) 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422524B1 (ko) 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20110000083A1 (en) 2011-01-06
KR20110003093A (ko) 2011-01-11
US8209860B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
US7122901B2 (en) Semiconductor device
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR100966336B1 (ko) 고밀도 회로기판 및 그 형성방법
KR20100065689A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI543676B (zh) 印刷電路板及其製造方法
US20230033515A1 (en) Semiconductor device package and method for manufacturing the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR102422884B1 (ko) 인쇄회로기판 및 그 제조방법
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee