KR101054983B1 - 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 Download PDF

Info

Publication number
KR101054983B1
KR101054983B1 KR1020100027773A KR20100027773A KR101054983B1 KR 101054983 B1 KR101054983 B1 KR 101054983B1 KR 1020100027773 A KR1020100027773 A KR 1020100027773A KR 20100027773 A KR20100027773 A KR 20100027773A KR 101054983 B1 KR101054983 B1 KR 101054983B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
electrode
Prior art date
Application number
KR1020100027773A
Other languages
English (en)
Inventor
범희영
나민규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100027773A priority Critical patent/KR101054983B1/ko
Priority to EP11159085.7A priority patent/EP2372792B1/en
Priority to US13/073,381 priority patent/US8564008B2/en
Priority to CN201110078842.5A priority patent/CN102208509B/zh
Application granted granted Critical
Publication of KR101054983B1 publication Critical patent/KR101054983B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 노출된 상면을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 제1 전극; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 중간굴절층; 및 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함한다.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
발광 다이오드의 휘도 및 성능을 더욱 향상시키기 위해 광 추출 구조를 개선하는 방법, 활성층의 구조를 개선하는 방법, 전류 퍼짐을 향상하는 방법, 전극의 구조를 개선하는 방법, 발광 다이오드 패키지의 구조를 개선하는 방법 등 다양한 방법들이 시도되고 있다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지를 제공한다.
실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 노출된 상면을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 제1 전극; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 중간굴절층; 및 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함한다.
실시 예에 따른 발광소자 제조방법은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층하여 발광구조물을 형성하는 단계; 상기 발광구조물에 메사 에칭을 실시하여 상기 제1 도전형 반도체층의 상면이 일부 노출되도록 하는 단계; 상기 제1 도전형 반도체층의 노출된 상면에 중간굴절층을 형성하는 단계; 및 상기 제1 도전형 반도체층의 노출된 상면에 제1 전극을 형성하는 단계를 포함하며, 상기 제1전극은 상기 제1도전형 반도체층의 노출된 상면 내측에 상기 중간 굴절층으로부터 이격되게 형성된다.
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체에 설치된 제1 전극층 및 제2 전극층; 상기 몸체에 설치되어 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자; 상기 발광 소자를 커버하는 몰딩 부재를 포함하며, 상기 발광 소자는 노출된 상면을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 제1 전극; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 중간굴절층; 및 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함하며, 상기 중간 굴절층의 굴절률은 상기 제1도전형 반도체층의 굴절률과 상기 몰딩 부재의 굴절률의 사이의 값을 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛을 제공할 수 있다.
실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 실시예에 따른 발광 소자의 측 단면도
도 2는 도 1의 발광 소자의 상면도
도 3 및 도 4는 실시예에 따른 발광 소자의 광 투과율(Transmittance)와 비교에에 따른 발광 소자의 광 투과율을 비교한 그래프
도 5 및 도 8은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 9는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 측 단면도
도 10 및 도 11은 실시예에 따른 발광 소자를 사용한 라이트 유닛을 도시하는 도면
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛에 대해 설명한다.
도 1은 실시예에 따른 발광 소자(100)의 측 단면도이고, 도 2는 실시예에 따른 발광 소자(100)의 상면도이다. 도 1은 도 2의 A-A'단면을 나타낸 것이다.
도 1 및 도 2를 참조하면, 실시예에 따른 발광 소자(100)는 기판(105)과, 상기 기판(105) 상에 형성된 버퍼층(111)과, 상기 버퍼층(111) 상에 형성된 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 형성되되, 상기 제1 도전형 반도체층(112)의 상면이 일부 노출되도록 형성된 활성층(114)과, 상기 활성층(114) 상에 형성된 제2 도전형 반도체층(116)과, 노출된 상기 제1 도전형 반도체층(112)의 상면에 형성된 제1 전극(130)과, 노출된 상기 제1 도전형 반도체층(112)의 상면에 상기 제1 전극(130)의 주위로 형성된 중간굴절층(120)과, 상기 제2 도전형 반도체층(116) 상에 형성된 제2 전극(150) 및 투명전극층(140)을 포함할 수 있다.
상기 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)은 빛을 생성하는 발광구조물(110)을 이룰 수 있다.
상기 기판(105)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(105)의 상면은 상기 발광구조물(110)을 원활히 성장하고, 상기 발광 소자(100)의 광 추출 효율을 향상시키기 위해 경사지게 형성되거나, 패턴이 형성될 수 있다.
상기 기판(105) 상에는 상기 버퍼층(111), 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)이 순차적으로 적층되어 형성될 수 있으나, 상기 층들에 대해 한정하지는 않는다.
상기 발광구조물(110)은 3족 내지 5족 화합물 반도체, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있으며, 상기 제1,2 도전형 반도체층(130,150)으로부터 제공되는 전자 및 정공이 상기 활성층(114)에서 재결합(Recombination) 됨으로써 빛을 생성할 수 있다.
상기 버퍼층(111)은 상기 기판(105)과 상기 발광구조물(110) 사이의 격자 상수 차이 및 열 팽창 계수 차이를 완화시키기 위해 형성되는 층으로, 상기 버퍼층(111)의 격자 상수 또는/및 열 팽창 계수는 상기 기판(105) 및 상기 발광 구조물(110)의 격자 상수 또는/및 열 팽창 계수의 사이의 값을 가질 수 있다. 상기 버퍼층(111)은 화합물 반도체 재질, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택되어 단층 또는 다층으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있다.
상기 제1 도전형 반도체층(112) 상에는 상기 활성층(114)이 형성될 수 있다. 이때, 상기 활성층(114)은 상기 제1 도전형 반도체층(112)의 상면이 일부 노출되도록, 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 이러한 구조는 예를 들어, 상기 발광구조물(110)을 형성한 후, 상기 발광구조물(110)에 메사 에칭(Mesa Etching)을 실시하여 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 활성층(114)은 상기 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 상기 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 파장대를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 교번하여 적층함으로써 형성될 수 있다. 예를 들어, 상기 활성층(114)은 InGaN 우물층 및 GaN 장벽층이 교번하여 적층되거나, InGaN 우물층 및 AlGaN 장벽층이 교번하여 적층됨으로써 형성될 수 있다.
또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드(Clad)층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 활성층(114) 상에는 상기 제2 도전형 반도체층(116)이 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있다.
노출된 상기 제1 도전형 반도체층(112)의 상면에는 상기 제1 전극(130) 및 상기 제1 전극(130) 주위로 상기 중간굴절층(120)이 형성될 수 있다.
상기 제1 전극(130)은 와이어(wire) 등이 본딩되는 전극패드(130a)와, 상기 전극패드(130a)로부터 분기되어 전류를 스프레딩 시키는 역할을 하는 전극날개(130b)를 포함할 수 있다.
상기 제1 전극(130)은 예를 들어, Cu, Cr, Au, Al, Ag, Sn, Ni, Pt, Pd 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
상기 중간굴절층(120)은 상기 제1 도전형 반도체층(130) 상에 상기 제1 전극(130) 주위로 형성될 수 있다. 상기 중간굴절층(120)은 상기 제1 전극(130)과 물리적으로 분리되거나, 일부 영역이 접촉될 수도 있으며 이에 대해 한정하지는 않는다.
상기 중간굴절층(120)을 이루는 재질의 굴절률은, 상기 제1 도전형 반도체층(130)의 굴절률과 상기 발광 소자(100)를 포위하는 재질, 예를 들어 공기(Air)(굴절률 : 1.0) 또는 실리콘 및 수지 재질(굴절률 : 1.4 내지 1.5)의 굴절률의 사잇 값을 가지는 것으로 선택될 수 있다.
예를 들어, 상기 중간굴절층(120)은 ITO(굴절률 : 2.0), Al2O3(굴절률 : 1.63), Si3N4(굴절률 : 2.04), TiO2(굴절률 : 2.3), ZrO2(굴절률 : 2.05), CeF3(굴절률 : 1.63), HfO2(굴절률 : 2.0), MgO(굴절률 : 1.7), Ta2O5(굴절률 : 2.1), ZnS(굴절률 : 2.4) 또는 PbF2(굴절률 : 1.7) 중 적어도 하나를 포함할 수 있으나, 이에 대해 한정하지는 않는다.
상기 중간굴절층(120)의 굴절률은 상기 제1 도전형 반도체층(130)의 굴절률과 상기 발광 소자(100)를 포위하는 재질의 굴절률의 사잇 값을 가지므로, 상기 발광구조물(110)의 외부로 추출되는 빛의 양을 증가시킬 수 있다.
상세히 설명하면, 상이한 재질 사이의 계면의 굴절률 차이가 클수록 계면에서 전반사되는 빛의 양이 많아지게 된다. 따라서, 실시예에 따른 발광 소자(100)는 상기 제1 도전형 반도체층(130)과 상기 발광 소자(100)를 포위하는 재질 사이에 상기 중간굴절층(120)을 형성함으로써, 계면 사이의 굴절률 차이를 줄여줌으로써 전반사에 의해 상기 발광구조물(110) 내에 갇히는 빛의 양을 증가시킬 수 있다.
도 2에 도시된 것처럼, 상기 중간굴절층(120)은 노출된 제1 도전형 반도체층(112)의 상면 상에 상기 제1 전극(130)이 형성된 영역을 제외한 영역의 대부분을 덮도록 형성될 수 있다. 다만, 도 2에 도시된 발광 소자(100)의 형상은 예시일 뿐, 이에 대해 한정하지는 않는다.
상기 중간굴절층(120)은 상기 제1도전형 반도체층(112)의 노출된 상면을 따라 형성될 수 있으며, 상기 제1도전형 반도체층(112)의 노출된 상면은 루프 형태 예컨대, 연속적인 루프 형태 또는 불연속적인 루프 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(112)의 노출된 상면은 전체 상면이 평평하지 않고 부분적으로 울퉁 불퉁하거나 경사질 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 중간굴절층(120)이 상기 제1 도전형 반도체층(130)과 오믹 접촉(ohmic contact)을 형성하는 물질인 경우, 상기 중간굴절층(120)은 상기 제1 도전형 반도체층(130)에 전류를 스프레딩 시키는 역할을 수행할 수도 있다.
상기 제2 도전형 반도체층(116) 상에는 상기 제2 전극(150) 및 상기 투명전극층(140)이 형성될 수 있다.
상기 투명전극층(140)은 투광성을 가지면서 상기 제2 도전형 반도체층(116)과 오믹 접촉을 형성하는 재질로 형성될 수 있다. 예를 들어, 상기 투명전극층(140)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하도록 형성될 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
한편, 상기 투명전극층(140)은 상기 중간굴절층(120)과 동일한 재질로 형성될 수도 있으며 이에 대해 한정하지는 않는다. 이 경우, 상기 투명전극층(140) 및 상기 중간굴절층(120)이 하나의 공정에 의해 동시에 형성될 수 있으므로 제조 공정이 효율적으로 실시될 수 있다.
상기 제2 전극(150)은 상기 투명전극층(140) 상에 형성되거나, 하면의 일부가 상기 제2 도전형 반도체층(116)에 직접 접촉하도록 상기 제2 도전형 반도체층(116) 및 상기 투명전극층(140) 상에 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 제2 전극(150)은 예를 들어, Cu, Cr, Au, Al, Ag, Sn, Ni, Pt, Pd 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
상기 제1,2 전극(130,150)은 외부 전원과 전기적으로 연결되어 실시예에 따른 발광 소자(100)에 전원을 제공할 수 있다.
상기 중간굴절층(120)의 폭은 5~100㎛ 범위로 형성될 수 있으며, 이러한 범위는 칩 크기에 따라 달라질 수 있다.
여기서, 상기 제1도전형 반도체층(112)의 노출된 상면 면적은 상기 중간굴절층(120)과 상기 제1전극(130)의 상면 면적의 합보다 크게 형성될 수 있다. 또한 상기 중간굴절층(120)의 상면 면적은 상기 제1전극(130)의 상면 면적보다 크게 형성될 수 있다.
도 3 및 도 4는 실시예에 따른 발광 소자(100)의 광 투과율(Transmittance)와 비교에에 따른 발광 소자의 광 투과율을 비교한 그래프이다. 도 3 및 도 4의 x축은 상기 활성층(114)에서 방출되는 빛의 파장을 나타내며, y축은 광 투과율(Transmittance)를 나타낸다.
도 3과 도 4는 상기 중간굴절층(120)의 두께를 제외하고는 동일하다. 도 3은 상기 중간굴절층(120)을 60nm의 두께로 형성하였고, 도 4는 상기 중간굴절층(120)을 100nm의 두께로 형성하였다.
또한, 비교예에 따른 발광 소자는 실시예에 따른 발광 소자(100)에 비해 상기 중간굴절층(120)의 존부를 제외하고는 동일하다. 또한, 실시예 및 비교예에 따른 발광 소자가 방출하는 빛은 주 파장이 460nm인 청색 계열의 빛이고, 상기 중간굴절층(120)의 재질로써 굴절률 2.0을 갖는 ITO를 사용하였다.
도 3 및 도 4를 참조하면, 상기 중간굴절층(120)이 형성된 실시예에 따른 발광 소자(100)가 비교예에 따른 발광 소자에 비해 대부분의 파장 영역에 대한 광 투과율이 향상되거나(도 3 참조), 적어도 동일한 광 투과율을 갖는 것을 알 수 있다(도 4 참조).
또한, 상기 중간굴절층(120)을 형성함에 따른 효과를 극대화하기 위해서는 상기 중간굴절층(120)의 두께를 적절히 결정하는 것이 바람직하다.
예를 들어, 상기 중간굴절층(120)은 λ/4n (λ : 활성층에서 방출되는 빛의 파장, n : 중간굴절층의 굴절율)의 정수배에 해당하는 두께를 갖는 경우에 효과가 극대화된다.
따라서, 실시예와 같이 주 파장이 460nm인 빛이고, 중간굴절층(120)이 ITO(굴절률 2.0)으로 형성된 경우, 상기 중간굴절층(120)의 두께가 460nm/(4*2.0)= 57.7 ≒ 60nm 인 경우가 100nm인 경우에 비해 광 투과율이 뛰어난 것이다.
이하, 실시예에 따른 발광 소자(100)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 설명은 생략하거나 간략히 설명한다.
도 5 및 도 8은 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다.
도 5를 참조하면, 상기 기판(105) 상에 상기 버퍼층(111) 및 상기 발광구조물(110)을 형성할 수 있다.
상기 버퍼층(111) 및 상기 발광구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 중 적어도 하나의 성장 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6을 참조하면, 상기 발광구조물(110)에 메사 에칭(M, Mesa Etching)을 실시하여 상기 제1 도전형 반도체층(112)의 상면이 일부 노출되도록 할 수 있다.
상기 메사 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 드라이 에칭 방법을 사용할 수 있으나, 이에 대해 한정하지는 않는다.
도 7을 참조하면, 노출된 상기 제1 도전형 반도체층(112) 상에 상기 중간굴절층(120)을 형성하고, 상기 제2 도전형 반도체층(116) 상에 상기 투명전극층(140)을 형성할 수 있다.
상기 중간굴절층(120) 및 상기 투명전극층(140)이 동일한 재질로 형성되는 경우, 상기 중간굴절층(120) 및 상기 투명전극층(140)은 하나의 공정에 의해 동시에 형성될 수 있으며, 이에 따라 발광 소자(100) 제조 공정이 효율적으로 실시될 수 있다.
상기 중간굴절층(120) 및 상기 투명전극층(140)은 예를 들어, 상기 발광구조물(110) 상에 패턴 마스크를 형성한 후, 상기 패턴 마스크를 따라 증착 공정을 실시하여 형성될 수 있다. 상기 증착 공정은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 8을 참조하면, 노출된 상기 제1 도전형 반도체층(130) 상에 상기 중간굴절층(120) 주위로 상기 제1 전극(130)을 형성하고, 상기 제2 도전형 반도체층(116) 상에 상기 제2 전극(150)을 형성함으로써, 실시예에 따른 발광 소자(100)가 제공될 수 있다.
상기 제1,2 전극(130,150)은 증착 공정 또는 도금 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 9는 실시예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지의 측 단면도이다.
도 9를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(10)와, 상기 몸체(10)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 몸체(10)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 몸체(10)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(10) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 10은 실시예에 따른 발광 소자를 사용한 백라이트 유닛을 도시하는 도면이다. 다만, 도 10의 백라이트 유닛은 라이트 유닛의 한 예이며, 이에 대해 한정하지는 않는다.
도 10을 참조하면, 상기 백라이트 유닛은 바텀 커버(1400)와, 상기 바텀 커버(1400) 내에 배치된 광가이드 부재(1100)과, 상기 광가이드 부재(1100)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1000)을 포함할 수 있다. 또한, 상기 광가이드 부재(1100) 아래에는 반사시트(1300)가 배치될 수 있다.
상기 바텀 커버(1400)는 상기 광가이드 부재(1100), 상기 발광 모듈(1000) 및 상기 반사시트(1300)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1000)은 기판과, 상기 기판에 탑재된 복수개의 실시예에 따른 발광 소자 패키지를 포함할 수 있다. 상기 복수개의 실시예에 따른 발광 소자 패키지는 상기 광가이드 부재(1100)에 빛을 제공할 수 있다.
도시된 것처럼, 상기 발광 모듈(1000)은 상기 바텀 커버(1400)의 내측면 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1100)의 적어도 일 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1000)는 상기 바텀 커버(1400)의 밑면에 배치되어, 상기 광가이드 부재(1100)을 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1100)는 상기 바텀 커버(1400) 내에 배치될 수 있다. 상기 광가이드 부재(1100)은 상기 발광 모듈(1000)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 발광 모듈(1000)이 상기 광가이드 부재(1100)의 측면에 배치되는 경우, 상기 광가이드 부재(1100)은 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다.
상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 발광 모듈(1000)이 상기 광가이드 부재(1100)의 하면에 배치되는 경우, 상기 광가이드 부재(1100)는 상기 도광판 또는 광학시트 중 적어도 하나를 포함할 수 있다.
상기 광학 시트는 예를 들어 확산 시트, 집광 시트 또는 휘도상승시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트는 상기 확산 시트, 집광 시트 및 휘도상승시트가 순차적으로 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트는 상기 발광 모듈(1000)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다.
상기 광가이드 부재(1100) 아래에는 상기 반사시트(1300)가 배치될 수 있다. 상기 반사시트(1300)는 상기 광가이드 부재(1100)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1100)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1300)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 11은 실시예에 따른 발광 소자 패키지(200)를 사용한 조명 유니트의 사시도(1100)이다. 다만, 도 11의 조명 유니트는 라이트 유닛의 한 예이며, 이에 대해 한정하지는 않는다.
도 11을 참조하면, 상기 조명 유니트(1100)는 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자 패키지(200)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 8에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광 소자 105 : 기판
111 : 버퍼층 110 : 발광구조물
112 : 제1 도전형 반도체층 114 : 활성층
116 : 제2 도전형 반도체층 120 : 중간굴절층
130 : 제1 전극 140 : 투명전극층
150 : 제2 전극

Claims (16)

  1. 노출된 상면을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층;
    상기 제1 도전형 반도체층의 노출된 상면에 형성된 제1 전극;
    상기 제1 도전형 반도체층의 노출된 상면에 형성된 중간굴절층; 및
    상기 제2 도전형 반도체층에 연결된 제2 전극을 포함하며,
    상기 중간굴절층은 전도성 물질로 형성되어 있으며, 상기 제2 전극과 이격되어 있고, 상기 제1전극은 상기 제1도전형 반도체층의 노출된 상면의 내측에 상기 중간굴절층으로부터 이격되어 있는 발광 소자.
  2. 제 1항에 있어서,
    상기 중간굴절층의 굴절률은 상기 제1 도전형 반도체층의 굴절률과 수지물 또는 공기의 굴절률의 사이 값을 가지는 발광 소자.
  3. 제 1항에 있어서,
    상기 중간굴절층은 ITO를 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 중간굴절층은 λ/4n의 정수배에 해당하는 두께를 가지며, 여기서 상기 λ는 상기 활성층에서 방출되는 빛의 파장이고, 상기 n은 상기 중간굴절층의 굴절율인 발광 소자.
  5. 제 4항에 있어서,
    상기 중간굴절층의 두께는 60nm~100nm이며, 상기 제1전극의 두께 이하로 형성되는 발광 소자.
  6. 제 1항에 있어서,
    상기 중간굴절층의 폭은 5~100㎛를 포함하는 발광 소자.
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서,
    상기 중간굴절층은 상기 제1 도전형 반도체층의 노출된 상면에 오믹 접촉을 형성하는 발광 소자.
  10. 제 1항에 있어서,
    상기 제2 도전형 반도체층 상에 투명전극층을 포함하며,
    상기 제2 전극은 상기 투명전극층 상에 형성된 발광 소자.
  11. 제 10항에 있어서,
    상기 중간굴절층 및 상기 투명전극층은 동일한 재질로 형성된 발광 소자.
  12. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 적층하여 발광구조물을 형성하는 단계;
    상기 발광구조물에 메사 에칭을 실시하여 상기 제1 도전형 반도체층의 상면이 일부 노출되도록 하는 단계;
    상기 제1 도전형 반도체층의 노출된 상면에 전도성 물질로 중간굴절층을 형성하는 단계; 및
    상기 제1 도전형 반도체층의 노출된 상면에 제1 전극을 형성하는 단계를 포함하며,
    상기 제1전극은 상기 제1도전형 반도체층의 노출된 상면 내측에 상기 중간 굴절층으로부터 이격되게 형성되는 발광 소자 제조방법.
  13. 제 12항에 있어서,
    상기 발광구조물에 메사 에칭을 실시한 후,
    상기 제2 도전형 반도체층 상에 투명전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  14. 제 13항에 있어서,
    상기 중간굴절층 및 상기 투명전극층은 동일한 재질로 형성되며, 하나의 공정에 의해 형성되는 발광 소자 제조방법.
  15. 제 13항에 있어서,
    상기 중간굴절층을 형성하는 단계 이전에, 상기 제1 도전형 반도체층 상에 패턴 마스크를 형성하는 단계를 포함하는 발광 소자 제조방법.
  16. 몸체;
    상기 몸체에 설치된 제1 전극층 및 제2 전극층;
    상기 몸체에 설치되어 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자;
    상기 발광 소자를 커버하는 몰딩 부재를 포함하며,
    상기 발광 소자는 노출된 상면을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 제1 전극; 상기 제1 도전형 반도체층의 노출된 상면에 형성된 중간굴절층; 및 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함하며, 상기 중간 굴절층은 전도성 물질로 형성되어, 상기 제2 전극과 이격되어 있고, 상기 제1전극은 상기 제1도전형 반도체층의 노출된 상면의 내측에 상기 중간굴절층으로부터 이격되어 있으며, 상기 제1도전형 반도체층의 굴절률과 상기 몰딩 부재의 굴절률의 사이의 값의 굴절율을 가지는 포함하는 발광 소자 패키지.
KR1020100027773A 2010-03-29 2010-03-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 KR101054983B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100027773A KR101054983B1 (ko) 2010-03-29 2010-03-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
EP11159085.7A EP2372792B1 (en) 2010-03-29 2011-03-21 Light emitting device, method for fabricating light emittng device, and light emitting device package
US13/073,381 US8564008B2 (en) 2010-03-29 2011-03-28 Light emitting device and light emitting device package
CN201110078842.5A CN102208509B (zh) 2010-03-29 2011-03-28 发光器件、用于制造发光器件的方法以及发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027773A KR101054983B1 (ko) 2010-03-29 2010-03-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR101054983B1 true KR101054983B1 (ko) 2011-08-05

Family

ID=44168415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027773A KR101054983B1 (ko) 2010-03-29 2010-03-29 발광 소자, 발광 소자 제조방법, 발광 소자 패키지

Country Status (4)

Country Link
US (1) US8564008B2 (ko)
EP (1) EP2372792B1 (ko)
KR (1) KR101054983B1 (ko)
CN (1) CN102208509B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101980382B (zh) * 2010-10-15 2012-03-28 深圳市瑞丰光电子股份有限公司 一种led芯片的制造方法、led芯片及led
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP6458463B2 (ja) * 2013-12-09 2019-01-30 日亜化学工業株式会社 発光素子
CN104916747B (zh) * 2014-03-14 2019-12-20 晶元光电股份有限公司 发光元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494557B1 (ko) 2002-09-05 2005-06-13 한국전자통신연구원 고굴절률 덮개층을 가지는 고효율 발광소자
KR20060059604A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR20090126955A (ko) * 2008-06-05 2009-12-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010056322A (ja) 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385366A (en) * 1980-09-02 1983-05-24 Texas Instruments Incorporated Programmable device using selectively connectable memory module to simultaneously define the functional capability and the display associated with input switches
KR100286699B1 (ko) * 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
KR100730082B1 (ko) * 2005-10-17 2007-06-19 삼성전기주식회사 질화물계 반도체 발광소자
KR100691440B1 (ko) * 2005-11-15 2007-03-09 삼성전기주식회사 Led 패키지
TWI300277B (en) * 2006-06-16 2008-08-21 Uni Light Touchtek Corp Method for manufacturing gallium nitride light emitting diode devices
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP2008294188A (ja) * 2007-05-24 2008-12-04 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
KR101428052B1 (ko) 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI371873B (en) * 2008-02-22 2012-09-01 Huga Optotech Inc Semiconductor light-emitting device
US20100193825A1 (en) * 2009-02-05 2010-08-05 Chih-Wen Yang Light-emitting diode package and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494557B1 (ko) 2002-09-05 2005-06-13 한국전자통신연구원 고굴절률 덮개층을 가지는 고효율 발광소자
KR20060059604A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR20090126955A (ko) * 2008-06-05 2009-12-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010056322A (ja) 2008-08-28 2010-03-11 Toshiba Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
CN102208509B (zh) 2014-12-31
EP2372792B1 (en) 2016-11-30
EP2372792A3 (en) 2015-04-29
US20110233590A1 (en) 2011-09-29
EP2372792A2 (en) 2011-10-05
US8564008B2 (en) 2013-10-22
CN102208509A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
JP5788210B2 (ja) 発光素子、発光素子パッケージ
JP5479384B2 (ja) 発光素子、発光素子パッケージ及び照明システム
US8994001B2 (en) Light emitting device for improving a light emission efficiency
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8916891B2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device, and lighting system
US20140252394A1 (en) Light emitting device
US9276175B2 (en) Light emitting device, light emitting device package
US8390014B2 (en) Light emitting device and light emitting device package
EP2369644B1 (en) Light emitting diode, light emitting diode package and lighting system including the same
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
KR101054983B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20110138755A (ko) 발광 소자
KR20110139445A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120057670A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120022091A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 9