KR101052860B1 - Phase change memory device and its manufacturing method - Google Patents
Phase change memory device and its manufacturing method Download PDFInfo
- Publication number
- KR101052860B1 KR101052860B1 KR1020040050073A KR20040050073A KR101052860B1 KR 101052860 B1 KR101052860 B1 KR 101052860B1 KR 1020040050073 A KR1020040050073 A KR 1020040050073A KR 20040050073 A KR20040050073 A KR 20040050073A KR 101052860 B1 KR101052860 B1 KR 101052860B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- interlayer insulating
- phase change
- contact
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 63
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 수 개의 콘택플러그; 상기 층간절연막 상에 각 콘택플러그와 콘택하도록 형성되며, 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상으로 형성된 하부전극; 상기 하부전극의 상면을 노출시키도록 층간절연막 상에 형성된 산화막; 상기 산화막 상에 노출된 하부전극의 상면들 모두와 콘택하도록 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극을 포함하는 것을 특징으로 한다.The present invention discloses a phase change memory device capable of reducing the amount of current by reducing the contact area between the lower electrode and the phase change film and a method of manufacturing the same. Disclosed is a semiconductor substrate having a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; Several contact plugs formed in said interlayer insulating film; A lower electrode formed on the interlayer insulating layer so as to be in contact with each contact plug, and having two adjacent electrodes cut in half and separated from each other by a cylindrical shape; An oxide film formed on the interlayer insulating film to expose the top surface of the lower electrode; A phase conversion film formed to contact all of the upper surfaces of the lower electrode exposed on the oxide film; And an upper electrode formed on the phase conversion film.
Description
도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도면.1 is a diagram for explaining a method of programming and erasing a phase change memory cell.
도 2는 종래 상변환 기억 셀을 설명하기 위한 도면.2 is a diagram for explaining a conventional phase change memory cell.
도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도.3 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.4A to 4E are cross-sectional views of steps for explaining a method of manufacturing a phase change memory device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 반도체 기판 22 : 층간절연막21
23 : 콘택플러그 24 : 제1산화막23
25 : 트렌치 26 : 하부전극25
27 : 제2산화막 28 : 상변환막27: second oxide film 28: phase change film
29 : 상부전극29: upper electrode
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory element and a method of manufacturing the same, and more particularly, to a phase change memory element capable of reducing the amount of current by reducing the contact area between the lower electrode and the phase change layer and a method of manufacturing the same.
최근, 전원이 차단되더라도 저장된 데이터가 소멸되지 않는 특징을 갖는 플래쉬 메모리 소자들이 채택되고 있다. 이러한 플래쉬 메모리 소자들은 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(Inter-Gate Dielectric Layer) 및 컨트롤 게이트 전극을 포함한다. 따라서, 상기 플래쉬 메모리 소자들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.Recently, flash memory devices having a feature in which stored data are not destroyed even when a power supply is cut off have been adopted. Such flash memory devices include a tunnel oxide layer, a floating gate, an inter-gate dielectric layer, and a control gate electrode sequentially stacked on a channel. Therefore, in order to improve the reliability and program efficiency of the flash memory devices, the film quality of the tunnel oxide film should be improved and the coupling ratio of the cell should be increased.
또한, 플래쉬 메모리 소자들 대신에 새로운 비휘발성 메모리 소자들이 최근에 제안되었다. 예를 들면, 상변환 기억(Phase-Change Memory) 소자들이며, 상변환에 따른 전기저항 차이를 이용하여 정보를 저장하고, 찰코젠나이드(Chalcogenide) 합금재료(Ge2Sb2Te5) 박막이 비정질 상태에서 결정질 상태로 상변환을 하여 결정질 상태일 때 저항 및 활성화 에너지가 낮아지고, 장거리 원자질서와 자유전자 밀도는 높아진다. 상기 상변환 기억 소자의 장점은 Soc(System On Chip)으로 제작하기 쉬우며, 차세대 메모리 반도체 중에서 생산가격이 낮은 편이다. 상기 상변환 기억 소자의 처리속도는 5ns로 매우 빠르며, 소비전력이 낮고 동작온도의 범위는 -196∼180℃로 넓은영역을 가지고 있다.In addition, new nonvolatile memory devices have recently been proposed in place of flash memory devices. For example, they are phase-change memory devices, and store information by using electric resistance difference according to the phase change, and the chalcogenide alloy material (Ge2Sb2Te5) thin film is changed from the amorphous state to the crystalline state. Phase transformation results in lower resistance and activation energy when in the crystalline state, and higher long-range atomic order and free electron density. The advantages of the phase change memory device are easy to fabricate with Soc (System On Chip), and low production cost among next generation memory semiconductors. The processing speed of the phase change memory device is very fast, 5ns, low power consumption, and a wide range of operating temperature of -196 to 180 ° C.
도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도면이다. 1 is a diagram for explaining a method of programming and erasing a phase change memory cell.
도 1에 도시된 바와 같이, 상기 상변환 박막을 용융온도(Melting Temperature : Tm)보다 높은 온도에서 제 1 동작(First Operation; T1)동안 가열한 후에 냉각시키면, 상기 상변환 박막은 비정질 상태(Amorphous State)로 변한다(A). 반면에, 상기 상변환 박막을 상기 용융온도(Tm)보다 낮고 결정화온도(Crystallization Temperature : Tc)보다 높은 온도에서 상기 제 1 동작(T1)보다 긴 제 2 동작(Second Operation : T2)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 결정상태(Crystalline State)로 변한다(B). 여기에서, 비정질 상태를 갖는 상변환 박막의 비저항은 결정질 상태를 갖는 상변환 박막의 비저항보다 높다. As shown in FIG. 1, when the phase conversion thin film is heated after cooling during a first operation (T1) at a temperature higher than a melting temperature (Tm), the phase conversion thin film is in an amorphous state. State) (A). On the other hand, after the phase conversion thin film is heated for a second operation longer than the first operation T1 at a temperature lower than the melting temperature Tm and higher than the crystallization temperature Tc, the second operation T2 is performed. Upon cooling, the phase change material film changes to a crystalline state (B). Here, the specific resistance of the phase change thin film having an amorphous state is higher than that of the phase change thin film having a crystalline state.
따라서, 읽기(Read) 모드에서 상기 상변환 박막을 통하여 흐르는 전류를 감지(Detection)함으로써, 상기 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별할 수 있다. 상기 상변환 박막으로는 게르마늄(Ge), 스티비움(Stibium : Sb), 텔루리움(Tellurium : Te)을 함유하는 화합물막(Compound Material Layer; 이하 GST막이라 함)이 널리 사용된다.Accordingly, by detecting the current flowing through the phase change thin film in a read mode, it is possible to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'. As the phase change thin film, a compound film containing a germanium (Ge), stevilium (Sb), and tellurium (Te) (Compound Material Layer; hereinafter referred to as a GST film) is widely used.
도 2는 종래 상변환 기억 셀을 설명하기 위한 도면이다.2 is a diagram for explaining a conventional phase change memory cell.
도 2에 도시된 바와 같이, 종래 상변환 기억 소자는 하부패턴을 포함한 반도체 기판(1) 상에 층간절연막(2)을 형성한 다음, 상기 층간절연막(2) 내에 콘택플러그(3)를 형성한다. 이어서, 상기 콘택플러그(3)를 포함한 층간절연막(2) 상에 제1산화막(4)을 형성하고, 상기 제1산화막(4)을 식각하여 트렌치(5)를 형성한다. 그 다음, 상기 트렌치(5) 표면에 하부전극(6)을 형성한 후에 트렌치(5)를 매립하도록 하부전극(6) 표면에 제2산화막(7)을 형성한다. 이어서, 상기 제1산화막(4)과 하부전극(6) 및 제2산화막(7)을 포함한 기판 결과물 상에 상변환막(8) 및 상부전극(9)을 차례로 형성한다.As shown in FIG. 2, the conventional phase change memory device forms an
그러나, 도 2에 도시된 바와 같이, 상기 하부전극이 실린더 형태로 형성되기 때문에 상변환막이 하부전극과 두 개의 접촉면(C1, C2)을 가지게 된다. 따라서, 하부전극과 상변환막의 접촉 면적이 넓어지게 되어 상변화에 필요한 전류량이 증가 되고, 하부전극과 상변환막의 접촉면에서 동시에 상변화가 일어나지 않는 문제점이 발생하게 된다.However, as shown in FIG. 2, since the lower electrode is formed in a cylindrical shape, the phase conversion film has the lower electrode and two contact surfaces C1 and C2. Therefore, the contact area between the lower electrode and the phase change film is widened, so that the amount of current required for phase change is increased, and the phase change does not occur simultaneously at the contact surface of the lower electrode and the phase change film.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which reduce the amount of current by reducing the contact area between the lower electrode and the phase conversion film. .
상기 목적을 달성하기 위한 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 수 개의 콘택플러그; 상기 층간절연막 상에 각 콘택플러그와 콘택하도록 형성되며, 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상으로 형성된 하부전극; 상기 하부전극의 상면을 노출시키도록 층간절연막 상에 형성된 산화막; 상기 산화막 상에 노출된 하부전극의 상면들 모두와 콘택하도록 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극을 포함하는 것을 특징으로 한다. The present invention for achieving the above object is a semiconductor substrate provided with a lower pattern; An interlayer insulating film formed on the semiconductor substrate to cover the lower pattern; Several contact plugs formed in said interlayer insulating film; A lower electrode formed on the interlayer insulating layer so as to be in contact with each contact plug, and having two adjacent electrodes cut in half and separated from each other by a cylindrical shape; An oxide film formed on the interlayer insulating film to expose the top surface of the lower electrode; A phase conversion film formed to contact all of the upper surfaces of the lower electrode exposed on the oxide film; And an upper electrode formed on the phase conversion film.
여기에서, 상기 하부전극은 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상인 것을 특징으로 한다.Here, the lower electrode is characterized in that the two adjacent adjacent shape is separated by cutting the cylinder in half.
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 한다.The lower electrode and the upper electrode may be made of a polysilicon film or a metal film.
상기 산화막은 인접한 두 개의 하부전극들 외측 각각에 형성된 제1산화막과 상기 하부전극들 사이에 형성된 제2산화막으로 이루어진 것을 특징으로 한다.The oxide film may include a first oxide film formed on each of two adjacent lower electrodes, and a second oxide film formed between the lower electrodes.
또한, 본 발명은 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상으로 형성된 하부전극; 상기 하부전극 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극을 포함하는 것을 특징으로 한다.In addition, the present invention includes a lower electrode formed in a shape in which two adjacent two are cut by cutting the cylinder shape in half; A phase conversion film formed on the lower electrode; And an upper electrode formed on the phase conversion film.
또한, 본 발명은 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 수 개의 콘택플러그를 형성하는 단계; 상기 콘택플러그들을 포함한 기판 결과물 상에 제1산화막을 형성하는 단계; 상기 제1산화막을 식각하여 두 개의 콘택플러그 및 이에 인접한 층간절연막 부분을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치 표면에 두 개의 콘택플러그와 콘택되는 실린더형 도전 패턴을 형성하는 단계; 상기 실린더형 도전 패턴의 중심부를 식각하여 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 가지면서 각 콘택플러그와 개별 콘택되는 하부전극들을 형성하는 단계; 상기 트렌치 내에 하부전극의 상면을 노출시키도록 제2산화막을 매립시키는 단계; 상기 제1 및 제2산화막 상에 노출된 하부전극들의 상면과 콘택되게 상변환막을 형성하는 단계; 및 상기 상변환막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention provides a semiconductor substrate having a lower pattern; Forming an interlayer insulating film on the semiconductor substrate so as to cover the lower pattern; Forming several contact plugs in the interlayer insulating film; Forming a first oxide film on a substrate product including the contact plugs; Etching the first oxide layer to form a trench exposing two contact plugs and an interlayer insulating layer portion adjacent thereto; Forming a cylindrical conductive pattern in contact with two contact plugs on the trench surface; Etching a central portion of the cylindrical conductive pattern to form lower electrodes that are individually contacted with each contact plug while having two adjacent shapes cut by separating the cylindrical shape in half; Embedding a second oxide film in the trench to expose a top surface of a lower electrode; Forming a phase conversion layer on the first and second oxide layers to be in contact with upper surfaces of the lower electrodes exposed; And forming an upper electrode on the phase conversion film.
여기에서, 상기 트렌치 내에 하부전극의 상면을 노출시키도록 제2산화막을 매립시키는 단계는 상기 트렌치를 매립하도록 상기 하부전극과 제1산화막 및 층간절연막 상에 제2산화막을 증착하는 단계; 및 상기 하부전극이 노출되도록 제2산화막을 연마하는 단계로 구성되는 것을 특징으로 한다.The embedding of the second oxide film to expose the upper surface of the lower electrode in the trench may include depositing a second oxide film on the lower electrode, the first oxide film and the interlayer insulating film to fill the trench; And polishing the second oxide film so that the lower electrode is exposed.
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 한다.The lower electrode and the upper electrode may be formed of a polysilicon film or a metal film.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 상변환 기억 소자는 하부패턴(미도시)을 포함하는 반도체 기판(21) 상에 하부패턴을 덮도록 층간절연막(22)이 형성되며, 상기 층간절연막(22) 내에 콘택플러그(23)가 형성된다. 상기 층간절연막(22) 상에 각 콘택플러그(23)와 콘택하도록 하부전극(26)이 형성되며, 상기 하부전극(26)은, 단면에서 보았을 때, 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 갖도록 형성한다. 상기 인접한 두 개의 하부전극들(26) 외측 각각에 제1산화막(24)과 상기 하부전극들(26) 사이에 제2산화막(27)이 형성된다. 상기 제1산화막(24)과 제2산화막(27) 상에 노출된 하부전극(26)의 상면들 모두와 콘택하도록 상변환막(28)이 형성된다. 상기 상변환막(28) 상에 상부전극(29)이 형성된다.As shown in FIG. 3, in the phase change memory device of the present invention, an interlayer
상기 하부전극(26) 및 상부전극(29)은 폴리실리콘막 또는 금속막으로 이루어지는 것이 바람직하다.The
상기 상변환 기억 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상변환막(28)의 접촉면에서 열이 발생하면 상기 상변화막의 상태가 비정질 상태 또는 결정질 상태로 변한다. 본 발명의 상변환 기억 소자는 하부전극(26)을 실리더형 도전 패턴의 중심부를 식각하여 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 갖도록 형성함으로써 하부전극(26)과 상변환막(28)과의 접촉면적(D)이 작아지기 때문에 상변화에 필요한 전류를 감소시킬 수 있으므로, 상변환 기억 소자의 속도를 향상시킬 수 있다.When heat is generated at the contact surface of the
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.4A through 4E are cross-sectional views illustrating processes for manufacturing a phase change memory device according to an exemplary embodiment of the present invention.
도 4a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판(21) 상에 하부패턴을 덮도록 제1층간절연막(22)을 형성한다. 그 다음, 상기 층간절연막(22) 내에 콘택플러그(23)를 형성한다.As shown in FIG. 4A, the first
도 4b에 도시된 바와 같이, 상기 콘택플러그들(23)을 포함한 기판 결과물 상에 제1산화막(24)을 형성한다. 이어서, 상기 제1산화막(24)을 식각하여 두 개의 콘택플러그(23) 및 이에 인접한 층간절연막(22) 부분을 노출시키는 트렌치(25)를 형성한다.As shown in FIG. 4B, the
도 4c에 도시된 바와 같이, 상기 트렌치(25) 표면에 두 개의 콘택플러그(23)와 콘택되는 실린더형 도전 패턴을 형성한다. 그 다음, 상기 실린더형 도전 패턴의 중심부를 식각하여, 단면에서 보았을 때, 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 가지면서 각 콘택플러그(23)와 개별 콘택되는 하부전극들(26)을 형성한다. 이때, 상기 하부전극(26)은 폴리실리콘막 또는 금속막으로 형성한다.As shown in FIG. 4C, a cylindrical conductive pattern contacting the two contact plugs 23 is formed on the surface of the
도 4d에 도시된 바와 같이, 상기 트렌치(25)를 매립하도록 상기 하부전극(26)과 제1산화막(24) 및 층간절연막(22) 상에 제2산화막(27)을 증착한다. 이어서, 상기 하부전극(26)이 노출되도록 제2산화막(27)을 CMP한다.As shown in FIG. 4D, a
도 4e에 도시된 바와 같이, 상기 제1산화막(24) 및 제2산화막(27) 상에 노출된 하부전극들(23)의 상면과 콘택되게 상변환막(28)을 형성한다. 그 다음, 상기 상변환막(28) 상에 상부전극(29)을 형성한다. 이때, 상기 상부전극(29)은 폴리실리콘막 또는 금속막으로 형성한다.As shown in FIG. 4E, the
전술한 바와 같이, 본 발명은 상변환 기억 소자 제조시 하부전극을 실리더형 도전 패턴의 중심부를 식각하여 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 갖도록 형성함으로써 하부전극과 상변환막과의 접촉 면적을 감소시킬 수 있다.As described above, according to the present invention, the lower electrode and the phase change layer are formed by etching the center of the cylinder-type conductive pattern so that two adjacent electrodes have a shape in which a cylinder is cut in half and separated from each other when the phase change memory device is manufactured. Can reduce the area of contact with.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.
이상에서와 같이, 본 발명은 상변환막의 상변화가 용이하게 일어나도록 하기 위해 하부전극을 실리더형 도전 패턴의 중심부를 식각하여 인접한 두 개가 실린더 형상을 반으로 절단하여 분리시킨 형상을 갖도록 형성함으로써 하부전극과 상변환막과의 접촉 면적이 작아지므로, 상변환에 필요한 전류량을 감소시킬 수 있다. As described above, in the present invention, the lower electrode is formed by etching the central portion of the cylinder-type conductive pattern so that the two phases of the phase change film are easily separated by cutting the cylindrical shape in half. Since the contact area between the lower electrode and the phase change film becomes smaller, the amount of current required for phase change can be reduced.
따라서, 상변환에 필요한 전류량을 감소시킴으로써 상변환 기억 소자의 속도를 향상시킬 수 있다.Therefore, the speed of the phase conversion memory element can be improved by reducing the amount of current required for phase conversion.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050073A KR101052860B1 (en) | 2004-06-30 | 2004-06-30 | Phase change memory device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050073A KR101052860B1 (en) | 2004-06-30 | 2004-06-30 | Phase change memory device and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001056A KR20060001056A (en) | 2006-01-06 |
| KR101052860B1 true KR101052860B1 (en) | 2011-07-29 |
Family
ID=37104253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050073A KR101052860B1 (en) | 2004-06-30 | 2004-06-30 | Phase change memory device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101052860B1 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764056B1 (en) | 2006-09-14 | 2007-10-08 | 삼성전자주식회사 | Phase changeable device and method of fabricating the same |
| DE102008032067A1 (en) | 2007-07-12 | 2009-01-15 | Samsung Electronics Co., Ltd., Suwon | Method for forming phase change memories with lower electrodes |
| KR100985756B1 (en) | 2007-11-21 | 2010-10-06 | 주식회사 하이닉스반도체 | Phase-Change Memory Device and Fabrication Method Thereof |
| KR100973273B1 (en) | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | Phase change memory device and method for manufacturing the same |
| KR101050781B1 (en) * | 2008-11-12 | 2011-07-20 | 주식회사 하이닉스반도체 | Phase change memory device and manufacturing method thereof |
| KR101574746B1 (en) | 2009-03-04 | 2015-12-07 | 삼성전자주식회사 | Resistance variable memory device and method for forming the same |
| US8507353B2 (en) | 2010-08-11 | 2013-08-13 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device having self-aligned plug |
| KR101911361B1 (en) * | 2012-06-18 | 2019-01-04 | 삼성전자주식회사 | Non-volatile memory device having multi level cell and method of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003151182A (en) | 2001-11-15 | 2003-05-23 | Dainippon Printing Co Ltd | Method for manufacturing phase change type memory element and memory element manufactured by the method |
| JP2003317466A (en) | 2002-04-17 | 2003-11-07 | Sony Corp | Storage device using resistance change storage element and method for determining reference resistance value of the device |
-
2004
- 2004-06-30 KR KR1020040050073A patent/KR101052860B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003151182A (en) | 2001-11-15 | 2003-05-23 | Dainippon Printing Co Ltd | Method for manufacturing phase change type memory element and memory element manufactured by the method |
| JP2003317466A (en) | 2002-04-17 | 2003-11-07 | Sony Corp | Storage device using resistance change storage element and method for determining reference resistance value of the device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001056A (en) | 2006-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639206B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR100668823B1 (en) | Phase-change memory device and method for manufacturing the same | |
| US9000408B2 (en) | Memory device with low reset current | |
| US6936840B2 (en) | Phase-change memory cell and method of fabricating the phase-change memory cell | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| JP2006344976A (en) | Phase transformation memory element and its manufacturing method | |
| JP2006229238A (en) | Phase transformation memory element and its production process | |
| CN112041997A (en) | New cell structure with reduced programming current and thermal cross-talk for 3D X-Point memory | |
| KR100967675B1 (en) | Phase change RAM device and method of manufacturing the same | |
| CN103137863A (en) | Phase-change random access memory device and method of manufacturing the same | |
| KR101052860B1 (en) | Phase change memory device and its manufacturing method | |
| CN101882627A (en) | Phase change memory device and manufacturing method thereof | |
| CN104078563A (en) | Phase change memory, forming method of phase change memory and phase change memory array | |
| KR101052861B1 (en) | Phase change memory device and its manufacturing method | |
| KR100650718B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR100650719B1 (en) | Phase-change memory device and method for manufacturing the same | |
| CN112585758A (en) | Novel gap fill and cell structure for improved selector thermal reliability for 3D PCM | |
| KR100997785B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR101052866B1 (en) | Phase change memory device and manufacturing method thereof | |
| KR101052859B1 (en) | Phase change memory device and its manufacturing method | |
| KR101052862B1 (en) | Phase change memory device and its manufacturing method | |
| KR101052863B1 (en) | Phase change memory device and manufacturing method thereof | |
| KR20060001049A (en) | Phase-change memory device and method for manufacturing the same | |
| KR101006515B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR20060001050A (en) | Method for manufacturing phase-change memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |