KR101039208B1 - Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device - Google Patents

Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device Download PDF

Info

Publication number
KR101039208B1
KR101039208B1 KR1020080125440A KR20080125440A KR101039208B1 KR 101039208 B1 KR101039208 B1 KR 101039208B1 KR 1020080125440 A KR1020080125440 A KR 1020080125440A KR 20080125440 A KR20080125440 A KR 20080125440A KR 101039208 B1 KR101039208 B1 KR 101039208B1
Authority
KR
South Korea
Prior art keywords
semiconductor
conductive
solar cell
type semiconductor
electrode
Prior art date
Application number
KR1020080125440A
Other languages
Korean (ko)
Other versions
KR20100066922A (en
Inventor
이정호
지상원
엄한돈
서홍석
박광태
정진영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080125440A priority Critical patent/KR101039208B1/en
Priority to US13/139,019 priority patent/US9136404B2/en
Priority to PCT/KR2009/006234 priority patent/WO2010067958A2/en
Publication of KR20100066922A publication Critical patent/KR20100066922A/en
Application granted granted Critical
Publication of KR101039208B1 publication Critical patent/KR101039208B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0547—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the reflecting type, e.g. parabolic mirrors, concentrators using total internal reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

반도체 막대를 구비하는 태양 전지, 이의 제조방법, 및 태양 전지 - 열전 소자 통합 모듈을 제공한다. 상기 태양 전지는 기판 상에 돌출된 반도체 막대를 구비한다. 상기 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하되, 상기 화합물 박막들의 중앙부들은 제1 도전형 반도체 코어를 형성하고, 상기 화합물 박막들의 단부들은 제2 도전형 반도체 쉘을 형성한다. 상기 제1 도전형 반도체 코어에 제1 PV 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체 쉘에 제2 PV 전극이 전기적으로 접속한다.A solar cell having a semiconductor rod, a method of manufacturing the same, and a solar cell-thermoelectric element integration module are provided. The solar cell has a semiconductor rod protruding from the substrate. The semiconductor bar may include a plurality of compound thin films having different compositions, which are sequentially stacked, wherein central portions of the compound thin films form a first conductive semiconductor core, and ends of the compound thin films form a second conductive semiconductor shell. A first PV electrode is electrically connected to the first conductive semiconductor core. A second PV electrode is electrically connected to the second conductive semiconductor shell.

Description

반도체 막대를 구비하는 태양 전지, 이의 제조방법, 및 태양 전지 - 열전 소자 통합 모듈 {Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device}Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell-thermoelectric device

본 발명은 태양 전지에 관한 것으로, 더욱 자세하게는 반도체 막대를 구비하는 태양 전지에 관한 것이다.The present invention relates to a solar cell, and more particularly, to a solar cell having a semiconductor rod.

현재 화석연료 에너지의 고갈에 따른 유가 상승과 화석연료 에너지의 사용에 의한 환경오염 문제에 의해서 대체에너지의 개발이 절실히 요구되어 지고 있다. 이에 따라 친환경 대체 에너지 중에 하나로 각광 받고 있는 태양광을 이용하는 태양전지에 관한 연구가 활발히 진행되고 있다.Currently, the development of alternative energy is urgently needed due to the increase of oil price due to the depletion of fossil fuel energy and the environmental pollution caused by the use of fossil fuel energy. Accordingly, researches on solar cells using solar light, which is spotlighted as one of the environmentally friendly alternative energy, are being actively conducted.

이러한 태양전지는 P형 반도체와 N형 반도체를 접합시킨 구조를 갖는다. 상기 P형 반도체와 상기 N형 반도체 사이의 접합면 내에 태양광이 흡수되면 전자-정공 쌍이 생성되고, 생성된 전자와 정공은 양단 전극들로 각각 이동하여 기전력을 발생시킨다. 그러나, 이러한 현재까지 개발된 태양 전지의 광전변환효율은 태양광의 가시광선 영역과 자외선 영역의 광을 흡수하여 전기로 전환시켜, 적외선 영역의 광은 활용되지 못하는 것으로 알려져 있다. Such a solar cell has a structure in which a P-type semiconductor and an N-type semiconductor are bonded together. When sunlight is absorbed into the junction between the P-type semiconductor and the N-type semiconductor, electron-hole pairs are generated, and the generated electrons and holes move to both electrodes to generate electromotive force. However, the photoelectric conversion efficiency of the solar cells developed to date is known to absorb the light in the visible and ultraviolet region of the sunlight and convert it into electricity, so that the light in the infrared region is not utilized.

본 발명이 해결하고자 하는 과제는 적외선 영역의 광을 흡수하여 전기로 변환시킬 수 있는 태양 전지 및 이를 구비하는 태양 전지-열전 소자 통합 모듈을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a solar cell capable of absorbing light in the infrared region and converting it into electricity, and a solar cell-thermoelectric element integrated module having the same.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 과제를 이루기 위하여 본 발명의 일 측면은 태양 전지를 제공한다. 상기 태양 전지는 기판 상에 돌출된 반도체 막대를 구비한다. 상기 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하되, 상기 화합물 박막들의 중앙부들은 제1 도전형 반도체 코어를 형성하고, 상기 화합물 박막들의 단부들은 제2 도전형 반도체 쉘을 형성한다. 상기 제1 도전형 반도체 코어에 제1 PV 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체 쉘에 제2 PV 전극이 전기적으로 접속한다.One aspect of the present invention to achieve the above object provides a solar cell. The solar cell has a semiconductor rod protruding from the substrate. The semiconductor bar may include a plurality of compound thin films having different compositions, which are sequentially stacked, wherein central portions of the compound thin films form a first conductive semiconductor core, and ends of the compound thin films form a second conductive semiconductor shell. A first PV electrode is electrically connected to the first conductive semiconductor core. A second PV electrode is electrically connected to the second conductive semiconductor shell.

상기 반도체 막대의 하부영역에 위치한 화합물 박막의 밴드갭은 상기 반도체 막대의 상부영역에 위치한 화합물 박막의 밴드갭에 비해 좁을 수 있다.The band gap of the compound thin film positioned in the lower region of the semiconductor bar may be narrower than the band gap of the compound thin film positioned in the upper region of the semiconductor rod.

상기 화합물 박막들은 Si1-XGeX 박막들로서, 상기 X는 상기 반도체 막대의 하단에서 상단에 이르기까지 0.5에서 0으로 변화될 수 있다. 바람직하게는 상기 X는 상기 반도체 막대의 하단에서 상단에 이르기까지 0.3에서 0으로 변화될 수 있다.The compound thin films are Si 1-X Ge X thin films, wherein X may vary from 0.5 to 0 from the bottom to the top of the semiconductor rod. Preferably, X may vary from 0.3 to 0 from the bottom to the top of the semiconductor bar.

제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형형 반도체 쉘은 N형 반도체일 수 있다.The first conductivity type semiconductor core may be a P type semiconductor, and the second conductivity type semiconductor shell may be an N type semiconductor.

상기 과제를 이루기 위하여 본 발명의 일 측면은 태양 전지의 제조방법을 제공한다. 상기 제조방법은 기판 상에 돌출된 제1 도전형 반도체 막대들을 형성하는 단계를 포함한다. 제1 도전형 반도체 막대들은 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비한다. 상기 제1 도전형 반도체 막대들의 표면 내에 제2 도전형 이온을 도핑하여 제1 도전형 반도체 코어들과 제2 도전형 반도체 쉘들을 형성한다. 상기 제1 도전형 반도체 코어들에 전기적으로 접속하는 제1 PV 전극을 형성한다. 상기 제2 도전형 반도체 쉘들에 전기적으로 접속하는 제2 PV 전극을 형성한다.One aspect of the present invention to achieve the above object provides a method of manufacturing a solar cell. The manufacturing method includes forming first conductive semiconductor bars protruding from the substrate. The first conductive semiconductor rods include a plurality of compound thin films having different compositions, which are sequentially stacked. Doping second conductive ions into the surfaces of the first conductive semiconductor bars to form first conductive semiconductor cores and second conductive semiconductor shells. A first PV electrode is electrically connected to the first conductive semiconductor cores. A second PV electrode electrically connected to the second conductive semiconductor shells is formed.

상기 제2 도전형 이온을 도핑하는 것은 플라즈마 이온 도핑법 또는 단층 도핑법을 사용하여 수행할 수 있다.Doping the second conductivity type ion may be performed using a plasma ion doping method or a single layer doping method.

상기 제1 도전형 반도체 막대들은 상기 기판 상에 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하는 화합물 반도체층을 형성하고, 상기 화합물 반도체층 상에 산화유도 패턴을 형성하고, 상기 산화유도 패턴과 상기 화합물 반도체층을 전해질에 접촉시켜 형성할 수 있다.The first conductive semiconductor rods may form a compound semiconductor layer including a plurality of compound thin films having different compositions sequentially stacked on the substrate, form an oxide induction pattern on the compound semiconductor layer, and The compound semiconductor layer may be formed by contacting an electrolyte.

상기 제1 도전형 반도체 막대들은 VLS법을 사용하여 형성할 수 있다.The first conductive semiconductor rods may be formed using the VLS method.

상기 과제를 이루기 위하여 본 발명의 일 측면은 태양 전지-열전 소자 통합 모듈을 제공한다. 상기 모듈은 태양 전지 및 그의 하부에 위치하는 제베크 소자를 포함한다. 상기 태양 전지는 기판 상에 돌출된 반도체 막대를 구비한다. 상기 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하고, 상기 화합물 박막들의 중앙부들은 제1 도전형 반도체 코어를 형성하고, 상기 화합물 박막들의 단부들은 제2 도전형 반도체 쉘을 형성한다. 상기 제1 도전형 반도체 코어에 제1 PV 전극이 전기적으로 접속한다. 상기 제2 도전형 반도체 쉘에 제2 PV 전극이 전기적으로 접속한다. 상기 제베크 소자는 양극, 음극, 및 상기 양극과 상기 음극 사이에서 전기적으로 직렬 연결된 P형 반도체 기둥 및 N형 반도체 기둥을 구비한다.One aspect of the present invention to achieve the above object provides a solar cell-thermoelectric element integration module. The module includes a solar cell and a Seebeck element located below it. The solar cell has a semiconductor rod protruding from the substrate. The semiconductor bar may include a plurality of compound thin films having different compositions, which are sequentially stacked, central portions of the compound thin films form a first conductive semiconductor core, and ends of the compound thin films form a second conductive semiconductor shell. A first PV electrode is electrically connected to the first conductive semiconductor core. A second PV electrode is electrically connected to the second conductive semiconductor shell. The Seebeck element includes an anode, a cathode, and a P-type semiconductor pillar and an N-type semiconductor pillar electrically connected in series between the anode and the cathode.

상기 반도체 막대들 사이에 투명도전막을 위치하고, 상기 제2 전극은 상기 투명도전막 상에 위치할 수 있다. 상기 태양 전지와 상기 제베크 소자 사이에 열전달층이 위치할 수 있다. 상기 열전달층은 금속 질화막, 금속 탄화막, 금속 산화막 또는 수지막일 수 있다. 상기 P형 반도체 기둥과 상기 N형 반도체 기둥은 초격자 구조층, 나노 복합체층 또는 나노결정 벌크 합금층일 수 있다. 상기 기판 및 상기 제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형 반도체 쉘은 N형 반도체일 수 있다.The transparent conductive film may be positioned between the semiconductor bars, and the second electrode may be positioned on the transparent conductive film. A heat transfer layer may be positioned between the solar cell and the Seebeck element. The heat transfer layer may be a metal nitride film, a metal carbide film, a metal oxide film, or a resin film. The P-type semiconductor pillar and the N-type semiconductor pillar may be a superlattice structure layer, a nanocomposite layer, or a nanocrystalline bulk alloy layer. The substrate and the first conductive semiconductor core may be a P-type semiconductor, and the second conductive semiconductor shell may be an N-type semiconductor.

상기 태양 전지와 상기 제베크 소자는 전기적으로 병렬 연결될 수 있다. 상기 제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형 반도체 쉘은 N형 반도체인 경우에, 상기 제베크 소자의 양극은 상기 제1 PV 전극과 전기적으로 연결되고, 상기 제베크 소자의 음극은 상기 제2 PV 전극과 전기적으로 연결될 수 있다.The solar cell and the Seebeck element may be electrically connected in parallel. When the first conductivity type semiconductor core is a P type semiconductor and the second conductivity type semiconductor shell is an N type semiconductor, the anode of the Seebeck element is electrically connected to the first PV electrode, and the Seebeck element The cathode of may be electrically connected to the second PV electrode.

본 발명에 따르면, 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하되, 상기 화합물 박막들의 중앙부들과 단부들 사이에 형성된 다층의 PN 접합들을 구비하는 반도체 막대는 서로 다른 조성을 갖는 다층의 PN 접합들로 인해 흡수할 수 있는 광의 에너지 범위가 적외선 영역에 이르기까지 확장되므로, 태양 전지의 광전변환효율이 향상될 수 있다. According to the present invention, a semiconductor rod having a plurality of compound thin films having a composition laminated in sequence, and having a plurality of PN junctions formed between the central and end portions of the compound thin films, has a multilayer PN junction having a different composition. Due to the energy range of the absorbable light is extended to the infrared region, the photoelectric conversion efficiency of the solar cell can be improved.

이와 더불어서, 박막형태에 비해 반도체 막대는 형태적 특성상 그에 포함된 화합물 박막의 밴드갭이 박막형태에 비해 더 좁아질 수 있다. 따라서, 반도체 막대 내의 밴드갭 모듈레이션(band modulation)이 향상될 수 있고 그에 따라 광흡수율이 더욱 향상될 수 있다. In addition, the semiconductor rod may have a narrower bandgap than that of the thin film in view of its morphological characteristics. Thus, bandgap modulation in the semiconductor rod can be improved and thus the light absorption can be further improved.

또한, 본 발명에 따른 태양 전지 - 열전 소자 통합 모듈은 태양 에너지의 광 에너지와 열 에너지를 모두 사용하여 전력을 발생시킴으로써, 에너지 변환 효율을 향상시킬 수 있다. 이와 더불어서, 태양 전지 내의 온도를 낮춤으로써 태양 전지의 광전변환효율 또한 향상시킬 수 있다.In addition, the solar cell-thermoelectric element integrated module according to the present invention generates power by using both light energy and thermal energy of solar energy, thereby improving energy conversion efficiency. In addition, the photoelectric conversion efficiency of the solar cell can also be improved by lowering the temperature in the solar cell.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범 위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.In the drawings, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Like reference numerals are used for like elements in describing each drawing.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. The terms first, second, A, B, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것 으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 1은 본 발명의 일 실시예에 따른 태양 전지를 나타낸 사시도이다. 도 2는 도 1의 절단선 I-I'를 따라 취해진 단면 중 일부를 나타낸 단면도이다.1 is a perspective view showing a solar cell according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a portion of a cross section taken along the line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 태양 전지(PV)는 태양 전지 기판 즉, PV 기판 (10) 상에 돌출된 반도체 막대들(13)을 구비한다. 1 and 2, the solar cell PV has semiconductor bars 13 protruding from the solar cell substrate, ie, the PV substrate 10.

상기 각 반도체 막대(13)는 화합물 반도체 막대로서, 상기 기판(10) 상에 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비한다. 상기 화합물 박막들은 기판(10) 상에 차례로 배치되어, 그의 단부들은 상기 반도체 막대(13)의 양측부 들에 노출된다. 상기 반도체 막대(13) 내에 구비된 화합물 박막들은 3개막 이상일 수 있다.Each of the semiconductor bars 13 is a compound semiconductor bar and includes a plurality of compound thin films having different compositions sequentially stacked on the substrate 10. The compound thin films are sequentially disposed on the substrate 10, and the ends thereof are exposed to both sides of the semiconductor rod 13. Compound thin films provided in the semiconductor bar 13 may be three or more layers.

상기 각 반도체 막대(13)는 제1 도전형 반도체 코어(13a)와 이를 둘러싸는 제2 도전형 반도체 쉘(13b)을 구비한다. 상기 제1 도전형 반도체 코어(13a)는 P형 반도체일 수 있고, 상기 제2 도전형 반도체 쉘(13b)은 N형 반도체일 수 있고, 상기 제1 도전형 반도체 코어(13a)와 상기 제2 도전형 반도체 쉘(13b)은 PN 접합을 형성할 수 있다. 상기 제2 도전형 반도체 쉘(13b)은 이온 확산 도핑법(ion diffusion doping)에 의해 형성된 두께가 매우 얇은 접합 영역일 수 있다.Each of the semiconductor rods 13 includes a first conductive semiconductor core 13a and a second conductive semiconductor shell 13b surrounding the semiconductor conductive layer 13a. The first conductivity-type semiconductor core 13a may be a P-type semiconductor, the second conductivity-type semiconductor shell 13b may be an N-type semiconductor, and the first conductivity-type semiconductor core 13a and the second may be The conductive semiconductor shell 13b can form a PN junction. The second conductivity-type semiconductor shell 13b may be a junction region having a very thin thickness formed by ion diffusion doping.

상기 각 반도체 막대(13) 내에 위치하는 상기 화합물 박막들의 중앙부들은 제1 도전형 반도체 코어(13a)를 형성하고, 상기 화합물 박막들의 단부들은 제2 도전형 반도체 쉘(13b)을 형성한다. 다시 말해서, 상기 화합물 박막들의 각각은 상기 제1 도전형 반도체 코어(13a)의 일부인 제1 도전형 반도체 영역과 그의 둘레에 위치하는 상기 제2 도전형 반도체 쉘(13b)의 일부인 제2 도전형 반도체 영역을 구비한다. 따라서, 상기 화합물 박막들은 그의 단부들에 인접하여 형성된 PN 접합들을 구비할 수 있고, 상기 각 반도체 막대(13)는 그의 표면에 인접하여 형성된 서로 조성이 다른 다층의 PN 접합들을 가질 수 있다.Central portions of the compound thin films positioned in the semiconductor rods 13 form a first conductive semiconductor core 13a, and ends of the compound thin films form a second conductive semiconductor shell 13b. In other words, each of the compound thin films is a first conductivity type semiconductor region that is part of the first conductivity type semiconductor core 13a and a second conductivity type semiconductor part that is part of the second conductivity type semiconductor shell 13b positioned around the first conductivity type semiconductor region. With an area. Thus, the compound thin films may have PN junctions formed adjacent to their ends, and each of the semiconductor bars 13 may have multiple PN junctions having different compositions from each other formed adjacent to the surface thereof.

화합물 반도체의 경우 조성에 따라 밴드갭이 달라질 수 있는데, 상기 밴드갭의 변화에 따라 흡수할 수 있는 광의 에너지가 달라질 수 있다. 일 예로서, 상기 각 반도체 막대(13)의 하부영역에 위치한 화합물 박막의 밴드갭은 상부영역에 위치한 화합물 박막의 밴드갭에 비해 좁을 수 있다. 이 경우, 상기 각 반도체 막 대(13)의 하부영역는 상부영역에 비해 더 낮은 에너지를 갖는 광을 흡수할 수 있다.In the case of the compound semiconductor, the band gap may vary depending on the composition, and the energy of light that can be absorbed may vary according to the change of the band gap. As an example, the band gap of the compound thin film positioned in the lower region of each of the semiconductor bars 13 may be narrower than the band gap of the compound thin film positioned in the upper region. In this case, the lower region of each semiconductor bar 13 may absorb light having a lower energy than the upper region.

일 예로서, 상기 반도체 막대(13)는 갈륨-비소 막대 또는 실리콘-게르마늄 막대일 수 있다. 상기 반도체 막대(13)가 갈륨-비소 막대인 경우에, N의 첨가량을 조절하여 밴드갭을 조절할 수 있다. 구체적으로, 상기 반도체 막대(13)는 GaAs1-XNX 막대이고, X의 값이 서로 다른 복수의 GaAs1-XNX 박막들을 구비할 수 있다. 상기 반도체 막대(13) 내에서 X 값 즉, N의 농도는 상기 반도체 막대(13)의 상단으로 갈수록 감소될 수 있다. 일 예로서, X는 상기 기판(10)으로부터 상기 반도체 막대(13)의 상단에 이르기까지 약 0.023에서 0으로 변화될 수 있다. As an example, the semiconductor rod 13 may be a gallium arsenide rod or a silicon germanium rod. When the semiconductor rod 13 is a gallium arsenide rod, the band gap may be adjusted by adjusting the amount of N added. Specifically, the semiconductor bar 13 may be a GaAs 1-X N X bar, and may include a plurality of GaAs 1-X N X thin films having different values of X. The concentration of X value, ie, N, in the semiconductor rod 13 may decrease toward the top of the semiconductor rod 13. As an example, X may vary from about 0.023 to zero from the substrate 10 to the top of the semiconductor rod 13.

상기 반도체 막대(13)가 실리콘-게르마늄 막대 즉, Si1-XGeX 막대인 경우에, X의 값이 서로 다른 복수의 Si1-XGeX 박막들을 구비할 수 있다. 상기 반도체 막대(13) 내에서 X 값 즉, Ge의 농도는 상기 반도체 막대(13)의 상단으로 갈수록 감소될 수 있다. 일 예로서, X는 상기 반도체 막대들(13)의 하단으로부터 상단에 이르기까지 0.5에서 0, 바람직하게는 0.3에서 0으로 변화될 수 있다. 더 바람직하게는 X는 가시광선 영역에서 광흡수율이 가장 높은 0.2에서 0으로 변화될 수 있다When the semiconductor rod 13 is a silicon-germanium rod, that is, a Si 1-X Ge X rod, the semiconductor rod 13 may include a plurality of Si 1-X Ge X thin films having different values of X. The X value, ie, the concentration of Ge, in the semiconductor rod 13 may decrease toward the top of the semiconductor rod 13. As an example, X may vary from 0.5 to 0, preferably from 0.3 to 0, from the bottom to the top of the semiconductor rods 13. More preferably, X may be changed from 0.2 to 0 having the highest light absorption in the visible light region.

Si의 밴드갭(bandgap)은 약 1.1eV이고, Si0.5Ge0.5의 밴드갭은 약 0.9eV이다. 따라서, 상기 X가 상기 기판(10)으로부터 상기 반도체 막대들(13)의 상단에 이르기까지 0.5에서 0으로 변화되는 경우에, 상기 반도체 막대(13)의 하부영역에 형성된 반도체 코어(13a)와 반도체 쉘(13b) 사이의 PN 접합에서는 약 0.9eV 이상의 에너지를 갖는 광을 흡수하고, 상기 반도체 막대(13)의 상부영역에 형성된 반도체 코어(13a)와 반도체 쉘(13b) 사이의 PN 접합에서는 약 1.1eV 이상의 에너지를 갖는 광을 흡수할 수 있다. 가시광선의 에너지가 약 1.7 ~ 약 3.1eV임을 고려할 때, 상기 반도체 막대(13) 내에 형성된 다층의 PN 접합영역들에서는 가시광선을 비롯한 적외선 영역의 광을 충분히 흡수할 수 있다.The bandgap of Si is about 1.1 eV and the bandgap of Si 0.5 Ge 0.5 is about 0.9 eV. Therefore, when X is changed from 0.5 to 0 from the substrate 10 to the upper ends of the semiconductor bars 13, the semiconductor core 13a and the semiconductor formed in the lower region of the semiconductor bar 13 The PN junction between the shell 13b absorbs light having an energy of about 0.9 eV or more, and the PN junction between the semiconductor core 13a and the semiconductor shell 13b formed in the upper region of the semiconductor rod 13 is about 1.1. It can absorb light with energy above eV. Considering that the energy of the visible light is about 1.7 to about 3.1 eV, the multilayer PN junction regions formed in the semiconductor rod 13 may sufficiently absorb light in the infrared region including visible light.

이와 더불어서, 박막형태에 비해 반도체 막대는 형태적 특성상 그에 포함된 화합물 박막의 밴드갭이 박막형태에 비해 더 좁아질 수 있다. 따라서, 반도체 막대 내의 밴드갭 모듈레이션(band modulation)이 향상될 수 있고 그에 따라 광흡수율이 더욱 향상될 수 있다. 또한, 이 경우 반도체 막대의 하부영역에 위치한 화합물 박막의 밴드갭을 소정의 값으로 맞추기 위해 함유되는 Ge의 양을 줄일 수 있다. In addition, the semiconductor rod may have a narrower bandgap than that of the thin film in view of its morphological characteristics. Thus, bandgap modulation in the semiconductor rod can be improved and thus the light absorption can be further improved. In this case, the amount of Ge contained in order to adjust the band gap of the compound thin film located in the lower region of the semiconductor bar to a predetermined value can be reduced.

상기 제1 도전형 반도체 코어들(13a)에 제1 태양 전지 전극 즉, 제1 PV 전극(19)이 전기적으로 접속한다. 예를 들어, 상기 PV 기판(10)과 상기 제1 도전형 반도체 코어(13a)가 전기적으로 접속하는 경우에는 상기 제1 PV 전극(19)은 상기 PV 기판(10)의 하부면 상에 형성될 수 있다.A first solar cell electrode, that is, a first PV electrode 19 is electrically connected to the first conductive semiconductor cores 13a. For example, when the PV substrate 10 and the first conductivity type semiconductor core 13a are electrically connected to each other, the first PV electrode 19 may be formed on the lower surface of the PV substrate 10. Can be.

상기 제2 도전형 반도체 쉘들(13b)에 제2 태양 전지 전극 즉, 제2 PV 전극(18)이 전기적으로 접속한다. 상기 반도체 막대들(13) 사이에 투명도전막(17)을 형성할 수 있는데, 이 경우에 상기 제2 PV 전극(18)은 상기 투명도전막(17) 상에 형성될 수 있다. 상기 투명도전막(17)은 ZnO, ITO, IO, TO, 전도성 고분자막, 또 는 탄소나노튜브(carbon nanotube) 함유막일 수 있다.A second solar cell electrode, that is, a second PV electrode 18 is electrically connected to the second conductive semiconductor shells 13b. A transparent conductive film 17 may be formed between the semiconductor bars 13, in which case, the second PV electrode 18 may be formed on the transparent conductive film 17. The transparent conductive film 17 may be ZnO, ITO, IO, TO, a conductive polymer film, or a carbon nanotube-containing film.

상기 태양 전지(PV)의 상부에는 렌즈 어레이층(미도시)이 위치할 수 있다. 상기 렌즈 어레이층은 상기 태양 전지(PV)에 광을 집중시킬 수 있다.A lens array layer (not shown) may be positioned on the solar cell PV. The lens array layer may concentrate light on the solar cell PV.

상기 렌즈 어레이층을 통해 집중된 광은 상기 태양 전지(PV)의 투명도전막(17)을 통과하여 반도체 막대들(13)에 조사된다. 상기 태양광은 상기 반도체 막대들(13) 내의 상기 제1 도전형 반도체 코어(13a)와 상기 제2 도전형 반도체 쉘(13b)사이에 형성된 서로 다른 조성을 갖는 다층의 PN 접합들에 흡수되어 전자-정공 쌍(electron-hole pair)을 생성시킨다. 상기 생성된 전자와 정공은 전계에 의해 상기 전극들로 각각 이동하여 상기 태양 전지(PV)의 양단간에 제1 기전력(VPV)을 발생시킨다. 상기 서로 다른 조성을 갖는 다층의 PN 접합들로 인해 흡수할 수 있는 광의 에너지 범위가 늘어나므로, 상기 제1 기전력(VPV) 또한 향상된다. 그 결과, 상기 태양 전지(PV)의 광전변환효율이 향상될 수 있다.Light concentrated through the lens array layer passes through the transparent conductive film 17 of the solar cell PV and is irradiated to the semiconductor bars 13. The sunlight is absorbed by the multi-layered PN junctions having different compositions formed between the first conductivity-type semiconductor core 13a and the second conductivity-type semiconductor shell 13b in the semiconductor rods 13. Electron-hole pairs are generated. The generated electrons and holes are respectively moved to the electrodes by an electric field to generate a first electromotive force V PV between both ends of the solar cell PV. The first electromotive force V PV is also improved because the energy range of absorbable light is increased due to the multilayer PN junctions having different compositions. As a result, the photoelectric conversion efficiency of the solar cell PV may be improved.

상기 제2 도전형 반도체 쉘(13b)은 상기 제1 도전형 반도체 코어(13a)를 둘러싸서 형성되므로, 이들 사이에는 형성되는 PN 접합의 면적이 증대될 수 있다. 따라서, 광전변환영역의 증가로 인해 광전변화효율이 향상될 수 있다. 또한, 상기 제2 도전형 반도체 쉘(13b)의 두께가 얇은 경우에는 광이 상기 PN 접합에 이르기까지의 길이가 단축될 수 있고, 생성된 전자와 정공의 재결합(recombination) 확률 또한 감소될 수 있어, 광전변환효율이 향상될 수 있다. 상기 반도체 막대들(13)의 직경은 나노 사이즈 또는 마이크로 사이즈를 가질 수 있으나, 바람직하게는 마이크 로 사이즈를 갖는다.Since the second conductive semiconductor shell 13b is formed surrounding the first conductive semiconductor core 13a, the area of the PN junction formed therebetween may be increased. Therefore, the photoelectric conversion efficiency can be improved by increasing the photoelectric conversion region. In addition, when the thickness of the second conductivity-type semiconductor shell 13b is thin, the length of light reaching the PN junction may be shortened, and the probability of recombination of generated electrons and holes may also be reduced. The photoelectric conversion efficiency can be improved. The diameter of the semiconductor rods 13 may have a nano size or a micro size, but preferably has a micro size.

이와 더불어서, 반도체 막대들(13)은 태양광을 산란(scattering)시킬 수 있다. 따라서, 광반사방지막을 형성하지 않는 경우에도 광흡수율을 향상시킬 수 있다.In addition, the semiconductor rods 13 may scatter the sunlight. Therefore, the light absorption rate can be improved even when no light reflection prevention film is formed.

한편, 상기 반도체 막대들(13) 표면 가까이에 PN 접합이 형성되므로, 반도체 막대들(13) 표면의 결함(defect)과 댕글링 본드들(dangling bonds)에 의해 전자와 정공의 재결합이 발생될 수 있다. 그러나, 상기 투명 도전막(17)을 형성함으로써, 전자와 정공이 재결합되기 전에 투명 도전막을 통해 전극으로 쉽게 이동할 수 있도록 함으로써 광전변환효율을 더 향상시킬 수 있다.On the other hand, since the PN junction is formed near the surface of the semiconductor rods 13, the recombination of electrons and holes may be caused by defects and dangling bonds on the surfaces of the semiconductor rods 13. have. However, by forming the transparent conductive film 17, the photoelectric conversion efficiency can be further improved by allowing the electrons and holes to easily move to the electrode through the transparent conductive film before recombination.

도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 태양 전지의 제조방법을 나타낸 단면도들이다.3A to 3H are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 3a를 참조하면, PV 기판(10) 상에 화합물 반도체층(10′)을 형성한다. 상기 화합물 반도체층(10′)은 조성의 변화가 있는 다층 박막구조를 갖는다. Referring to FIG. 3A, the compound semiconductor layer 10 ′ is formed on the PV substrate 10. The compound semiconductor layer 10 'has a multilayer thin film structure with a change in composition.

상기 PV 기판(10)은 실리콘 기판일 수 있다. 그러나, 이에 한정되는 것은 아니며 알루미나와 같은 세라믹 기판, SUS 또는 알루미늄 호일과 같은 금속 기판, 유리 기판, 또는 폴리머 기판일 수도 있다.The PV substrate 10 may be a silicon substrate. However, the present invention is not limited thereto, and may be a ceramic substrate such as alumina, a metal substrate such as SUS or aluminum foil, a glass substrate, or a polymer substrate.

상기 화합물 반도체층(10′)는 갈륨-비소층 또는 실리콘-게르마늄층일 수 있다. 상기 화합물 반도체층(10′)이 갈륨-비소층인 경우에, N의 첨가량을 조절할 수 있다. 구체적으로, 상기 화합물 반도체층(10′)은 X의 값이 서로 다른 복수의 GaAs1-XNX 박막들을 구비할 수 있다. 상기 화합물 반도체층(10′) 내에서 X 값 즉, N의 농도는 상기 화합물 반도체층(10′)의 상단으로 갈수록 감소될 수 있다. 일 예로서, X는 상기 기판(10)으로부터 상기 화합물 반도체층(10′)의 상단에 이르기까지 약 0.023에서 0으로 변화될 수 있다. The compound semiconductor layer 10 ′ may be a gallium arsenide layer or a silicon germanium layer. When the compound semiconductor layer 10 ′ is a gallium arsenide layer, the amount of N added may be adjusted. In detail, the compound semiconductor layer 10 ′ may include a plurality of GaAs 1-X N X thin films having X values different from each other. In the compound semiconductor layer 10 ′, an X value, that is, a concentration of N may decrease toward the top of the compound semiconductor layer 10 ′. As an example, X may vary from about 0.023 to 0 from the substrate 10 to the top of the compound semiconductor layer 10 ′.

상기 화합물 반도체층(10′)이 실리콘-게르마늄층 즉, Si1-XGeX 층인 경우에, X의 값이 서로 다른 복수의 Si1-XGeX 박막들을 구비한다. 이 때, X 값 즉, Ge의 농도는 상기 기판(10)으로부터 상부 방향으로 갈수록 감소된다. 일 예로서, X는 상기 기판(10)으로부터 상기 화합물 반도체층(10′)의 상단에 이르기까지 0.5에서 0, 바람직하게는 0.3에서 0으로 변화될 수 있다. When the compound semiconductor layer 10 ′ is a silicon-germanium layer, that is, a Si 1-X Ge X layer, the compound semiconductor layer 10 ′ includes a plurality of Si 1-X Ge X thin films having different values of X. At this time, the X value, that is, the concentration of Ge decreases toward the upper direction from the substrate 10. As an example, X may vary from 0.5 to 0, preferably from 0.3 to 0, from the substrate 10 to the top of the compound semiconductor layer 10 '.

상기 화합물 반도체층(10′)은 제1 도전형을 가질 수 있다. 상기 화합물 반도체층(10′)은 CVD(Chemical Vapor Deposition)법, 또는 MBE(Molecular Beam Epitaxy)법을 사용하여 형성할 수 있다.The compound semiconductor layer 10 ′ may have a first conductivity type. The compound semiconductor layer 10 ′ may be formed using CVD (Chemical Vapor Deposition) or MBE (Molecular Beam Epitaxy).

상기 화합물 반도체층(10′) 상에 도트 형태의 마스크 패턴(2)을 형성할 수 있다. 상기 마스크 패턴(2)은 포토레지스트 패턴일 수 있고, 후술하는 반도체 막대에 대응하여 형성될 수 있다.A dot pattern mask pattern 2 may be formed on the compound semiconductor layer 10 ′. The mask pattern 2 may be a photoresist pattern, and may be formed to correspond to a semiconductor bar, which will be described later.

도 3b를 참조하면, 상기 마스크 패턴(2) 상에 산화유도층(3)을 형성한다. 상기 산화유도층(3)은 갈바닉 효과에 의해 상기 화합물 반도체층(10′)을 산화시킬 수 있는 물질로서, 그의 환원전위(reduction potential)가 상기 화합물 반도체층(10′)에 비해 높은 물질일 수 있다. 일 예로서, 상기 산화유도층(3)은 Ag, Au, Pt 등의 귀금속층일 수 있다.Referring to FIG. 3B, an oxide induction layer 3 is formed on the mask pattern 2. The oxidation-inducing layer 3 is a material capable of oxidizing the compound semiconductor layer 10 'by a galvanic effect, and its reduction potential may be higher than that of the compound semiconductor layer 10'. have. As an example, the oxidation-inducing layer 3 may be a noble metal layer such as Ag, Au, Pt.

도 3c를 참조하면, 상기 마스크 패턴(2)을 제거함으로써 산화유도 패턴(3a)을 형성할 수 있다. Referring to FIG. 3C, the oxidation pattern 3a may be formed by removing the mask pattern 2.

도 3d를 참조하면, 상기 산화유도 패턴(3a)과 상기 화합물 반도체층(10′) 사이에 전해질을 접촉시킨다. 구체적으로, 상기 산화유도 패턴(3a)이 형성된 기판을 전해액 내에 침지시킬 수 있다. 이 경우에, 상기 산화유도 패턴(3a)과 상기 화합물 반도체층(10′) 사이의 환원전위 차에 의해 상기 화합물 반도체층(10′)이 상기 산화유도 패턴(3a)과 접하는 면은 산화되어 산화물을 생성할 수 있다. 상기 전해액이 상기 산화물을 식각하는 에천트를 더 포함하는 경우에는 상기 화합물 반도체층(10′)이 상기 산화유도 패턴(3a)과 접하는 면은 선택적으로 식각될 수 있다. 그 결과, 상기 화합물 반도체층(10′)의 산화유도 패턴(3a)과 접하지 않는 영역은 잔존하여 반도체 막대(11)를 형성한다. 이 때, 상기 PV 기판(10)은 식각되지 않거나 식각이 최소화될 수 있도록 식각시간을 조절할 수 있다.Referring to FIG. 3D, an electrolyte is contacted between the oxide induction pattern 3a and the compound semiconductor layer 10 '. Specifically, the substrate on which the oxide induction pattern 3a is formed may be immersed in the electrolyte. In this case, due to the reduction potential difference between the oxide induction pattern 3a and the compound semiconductor layer 10 ', the surface where the compound semiconductor layer 10' is in contact with the oxide induction pattern 3a is oxidized to form an oxide. Can be generated. When the electrolyte further includes an etchant for etching the oxide, a surface where the compound semiconductor layer 10 ′ contacts the oxide induction pattern 3a may be selectively etched. As a result, a region of the compound semiconductor layer 10 'that is not in contact with the oxide induction pattern 3a remains to form the semiconductor rod 11. At this time, the PV substrate 10 may adjust the etching time so that the etching is not etched or the etching is minimized.

상기 화합물 반도체층(10′)이 조성변화가 있는 실리콘-게르마늄층인 경우에, 상기 에천트를 포함한 전해액은 HF/H2O2 용액일 수 있다. 상기 화합물 반도체층(10′)은 제1 도전형을 갖는 경우에, 상기 반도체 막대(11) 또한 제1 도전형을 가질 수 있다.When the compound semiconductor layer 10 ′ is a silicon-germanium layer having a composition change, the electrolyte including the etchant may be a HF / H 2 O 2 solution. When the compound semiconductor layer 10 ′ has the first conductivity type, the semiconductor rod 11 may also have the first conductivity type.

상기 PV 기판(10)은 실리콘 기판이고, 상기 화합물 반도체층(도 3a의 10′)의 하부영역에 Si0.5Ge0.5층 또는 Si0.7Ge0.3층이 형성되고 상부영역에 Si 층이 형성되 는 경우에, 상기 실리콘 기판과 상기 화합물 반도체층(도 3a의 10′)의 하부영역 사이에는 격자부정합에 따른 변형(strain)이 유발될 수 있다. 그러나, 상기 화합물 반도체층(도 3a의 10′)을 식각하여 상기 반도체 막대들(11)을 형성하면, 상기 격자부정합에 따른 변형은 이완(relax)될 수 있어 상기 반도체 막대들(11) 내에 결함발생 가능성을 낮출 수 있다.In the case where the PV substrate 10 is a silicon substrate, a Si 0.5 Ge 0.5 layer or a Si 0.7 Ge 0.3 layer is formed in a lower region of the compound semiconductor layer (10 ′ in FIG. 3A) and a Si layer is formed in the upper region. In addition, strain due to lattice mismatch may be induced between the silicon substrate and the lower region of the compound semiconductor layer (10 ′ in FIG. 3A). However, when the semiconductor rods 11 are formed by etching the compound semiconductor layer (10 ′ in FIG. 3A), the deformation due to the lattice mismatch may be relaxed, resulting in defects in the semiconductor rods 11. Can reduce the likelihood of occurrence.

도 3e를 참조하면, 상기 PV 기판(10) 상에 잔존하는 산화유도 패턴(3a)을 제거할 수 있다.Referring to FIG. 3E, the oxide induction pattern 3a remaining on the PV substrate 10 may be removed.

도 3f를 참조하면, 상기 제1 도전형을 갖는 반도체 막대(11)의 표면 내에 제2 도전형 이온을 도핑하여 제1 도전형 반도체 코어(13a)와 이를 둘러싸는 제2 도전형 반도체 쉘(13b)을 형성하여, 상기 제1 도전형 반도체 코어(13a)와 상기 제2 도전형 반도체 쉘(13b)을 구비하는 반도체 막대(13)을 형성할 수 있다. 상기 제1 도전형은 P형일 수 있고, 상기 제2 도전형은 N형일 수 있다. 이와 동시에, 상기 반도체 막대(13) 내에 상기 제1 도전형 반도체 코어(13a)와 상기 제2 도전형 반도체 쉘(13b)사이에 형성된 서로 다른 조성을 갖는 다층의 PN 접합들이 형성될 수 있다.Referring to FIG. 3F, the second conductive type semiconductor core 13a and the second conductive type semiconductor shell 13b surrounding the first conductive type semiconductor core 13a are doped by doping the second conductive type ion into the surface of the semiconductor rod 11 having the first conductive type. ), A semiconductor rod 13 having the first conductive semiconductor core 13a and the second conductive semiconductor shell 13b can be formed. The first conductivity type may be P type, and the second conductivity type may be N type. At the same time, multiple PN junctions having different compositions formed between the first conductive semiconductor core 13a and the second conductive semiconductor shell 13b may be formed in the semiconductor rod 13.

상기 제2 도전형 이온을 도핑하는 것은 플라즈마 이온 도핑법 또는 단층 도핑법(monolayer doping; MLD)법을 사용할 수 있다. 상기 이온 확산 도핑법은 상기 제1 도전형 반도체 막대(11)의 표면 내에 콘포말한(conformal) 얕은 접합(shallow junction)을 형성할 수 있는 방법으로, 상기 제2 도전형 반도체 쉘(13b)의 두께를 얇게 형성할 수 있다.Doping the second conductivity type ion may use plasma ion doping or monolayer doping (MLD). The ion diffusion doping method is a method of forming a conformal shallow junction in the surface of the first conductivity type semiconductor rod 11. The thickness can be formed thin.

도 3g를 참조하면, 상기 반도체 막대들(13) 상에 투명도전성막(17)을 형성한 다. 상기 투명도전성막(17)은 상기 반도체 막대들(13) 사이의 공간을 채우고 또한, 상기 반도체 막대들(13) 상에도 형성될 수 있다. 상기 투명도전막(17)은 ZnO, ITO, TO, 또는 전도성 고분자막일 수 있다.Referring to FIG. 3G, a transparent conductive film 17 is formed on the semiconductor bars 13. The transparent conductive layer 17 may fill a space between the semiconductor bars 13 and may also be formed on the semiconductor bars 13. The transparent conductive layer 17 may be ZnO, ITO, TO, or a conductive polymer layer.

도 3h를 참조하면, 상기 PV 기판(10) 하부면 상에 제1 PV 전극(19)을 형성할 수 있다. 상기 제1 PV 전극(19)은 Al막일 수 있다. 상기 투명도전막(17) 상에 제2 PV 전극(18)을 형성할 수 있다. 상기 제2 PV 전극(18)은 상기 투명도전막(17) 상에 전극막을 형성한 후 이를 패터닝하여 형성할 수 있다. 상기 제2 PV 전극(18)은 Al막과 Ti막의 이중막인 Ti/Al막일 수 있다.Referring to FIG. 3H, a first PV electrode 19 may be formed on the bottom surface of the PV substrate 10. The first PV electrode 19 may be an Al film. The second PV electrode 18 may be formed on the transparent conductive layer 17. The second PV electrode 18 may be formed by forming an electrode film on the transparent conductive film 17 and then patterning the electrode film. The second PV electrode 18 may be a Ti / Al film that is a double film of an Al film and a Ti film.

도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 태양전지의 제조방법을 나타낸 단면도들이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a solar cell according to another embodiment of the present invention.

도 4a를 참조하면, PV 기판(10) 상에 도트 형태의 홀(4a)을 구비하는 마스크 패턴층(4)을 형성한다. 상기 PV 기판(10)은 실리콘 기판일 수 있다. 그러나, 이에 한정되는 것은 아니며 알루미나와 같은 세라믹 기판, SUS 또는 알루미늄 호일과 같은 금속 기판, 유리 기판, 또는 폴리머 기판일 수도 있다. 상기 마스크 패턴층(4)은 포토레지스트 패턴층일 수 있다. 상기 도트 형태의 홀(4a)은 후술하는 반도체 막대에 대응하여 형성될 수 있다.Referring to FIG. 4A, a mask pattern layer 4 including a hole 4a having a dot shape is formed on the PV substrate 10. The PV substrate 10 may be a silicon substrate. However, the present invention is not limited thereto, and may be a ceramic substrate such as alumina, a metal substrate such as SUS or aluminum foil, a glass substrate, or a polymer substrate. The mask pattern layer 4 may be a photoresist pattern layer. The dot-shaped hole 4a may be formed to correspond to the semiconductor bar to be described later.

도 4b를 참조하면, 상기 홀(4a) 내에 촉매층(5)을 형성한다. 상기 촉매층(5)은 Au, Ni 또는 Al층일 수 있다.Referring to FIG. 4B, a catalyst layer 5 is formed in the hole 4a. The catalyst layer 5 may be an Au, Ni or Al layer.

도 4c를 참조하면, 상기 촉매층(5)을 씨드로 사용하여 반도체 막대들(11)을 성장시킨다. 이 대, 반도체 막대들(11)을 성장시키는 것은 기체-액체-고체상(Vaphor-Liquid-Solid phase, VLS) 성장법을 사용하여 수행할 수 있다. 상기 반도체 막대들(11)은 제1 도전형 반도체 막대들일 수 있다.Referring to FIG. 4C, the semiconductor rods 11 are grown using the catalyst layer 5 as a seed. In this case, the growth of the semiconductor rods 11 may be performed using a Vaphor-Liquid-Solid phase (VLS) growth method. The semiconductor bars 11 may be first conductivity type semiconductor bars.

상기 반도체 막대(11)는 갈륨-비소 막대 또는 실리콘-게르마늄 막대일 수 있다. 상기 반도체 막대(11)가 갈륨-비소 막대인 경우에, N의 첨가량을 조절하여 밴드갭을 조절할 수 있다. 구체적으로, 상기 반도체 막대(11)는 GaAs1-XNX 막대이고, X의 값이 서로 다른 복수의 GaAs1-XNX 박막들을 구비할 수 있다. 상기 반도체 막대(11) 내에서 X 값 즉, N의 농도는 상기 반도체 막대(13)의 상단으로 갈수록 감소될 수 있다. 일 예로서, X는 상기 기판(10)으로부터 상기 반도체 막대(11)의 상단에 이르기까지 약 0.023에서 0으로 변화될 수 있다. The semiconductor rod 11 may be a gallium arsenide rod or a silicon germanium rod. When the semiconductor rod 11 is a gallium arsenide rod, the band gap may be adjusted by adjusting the amount of N added. Specifically, the semiconductor bar 11 may be a GaAs 1-X N X bar and may include a plurality of GaAs 1-X N X thin films having different values of X. The concentration of X value, ie, N, in the semiconductor rod 11 may decrease toward the top of the semiconductor rod 13. As an example, X may vary from about 0.023 to zero from the substrate 10 to the top of the semiconductor rod 11.

상기 반도체 막대(13)가 실리콘-게르마늄 막대 즉, Si1-XGeX 막대인 경우에, X의 값이 서로 다른 복수의 Si1-XGeX 박막들을 구비할 수 있다. 이 때, X 값 즉, Ge의 농도는 상기 기판(10)으로부터 상부 방향으로 갈수록 감소된다. 일 예로서, X는 상기 기판(10)으로부터 상기 반도체 막대들(11)의 상단에 이르기까지 0.5에서 0, 바람직하게는 0.3에서 0으로 변화될 수 있다.When the semiconductor rod 13 is a silicon-germanium rod, that is, a Si 1-X Ge X rod, the semiconductor rod 13 may include a plurality of Si 1-X Ge X thin films having different values of X. At this time, the X value, that is, the concentration of Ge decreases toward the upper direction from the substrate 10. As an example, X may vary from 0.5 to 0, preferably from 0.3 to 0, from the substrate 10 to the top of the semiconductor rods 11.

상기 PV 기판(10)은 실리콘 기판이고, 상기 반도체 막대들(11)의 하부영역에 Si0.5Ge0.5층 또는 Si0.7Ge0.3층이 형성되고 상부영역에 Si 층이 형성되는 경우에, 상기 실리콘 기판과 상기 반도체 막대들(11)의 하부영역 사이에는 격자부정합에 따른 변 형(strain)이 유발될 수 있다. 그러나, 상기 반도체 막대들(11)의 형태적 특성상 상기 격자부정합에 따른 변형은 이완(relax)될 수 있어 상기 반도체 막대들(11) 내에 결함발생 가능성을 낮출 수 있다.When the PV substrate 10 is a silicon substrate and a Si 0.5 Ge 0.5 layer or a Si 0.7 Ge 0.3 layer is formed in the lower regions of the semiconductor rods 11 and an Si layer is formed in the upper region, the silicon substrate is formed. Strain due to lattice mismatch may occur between the semiconductor rods 11 and lower regions of the semiconductor bars 11. However, the deformation due to the lattice mismatch may be relaxed due to the shape characteristic of the semiconductor bars 11, thereby reducing the possibility of defects in the semiconductor bars 11.

도 4d를 참조하면, 상기 반도체 막대들(11) 상부에 잔존하는 촉매층(5)과 상기 반도체 막대들(11) 사이의 영역 상에 잔존하는 마스크 패턴층(4)을 제거할 수 있다. 이어서, 도 3f 내지 도 3h를 참조하여 설명한 방법을 사용하여 태양전지를 제조할 수 있다.Referring to FIG. 4D, the catalyst layer 5 remaining on the semiconductor rods 11 and the mask pattern layer 4 remaining on the region between the semiconductor rods 11 may be removed. Subsequently, the solar cell may be manufactured using the method described with reference to FIGS. 3F to 3H.

도 5는 본 발명의 일 실시예에 따른 태양 전지-열전 소자 통합 모듈을 나타낸 개략도이다.5 is a schematic view showing a solar cell-thermoelectric element integration module according to an embodiment of the present invention.

도 5를 참조하면, 태양 전지(PV)과 제베크 소자(Seebeck device; SB)는 병렬로 연결된다. 상기 태양 전지(PV)에 태양광(SL)이 입사되면, 상기 태양 전지(PV)의 양 단에 제1 기전력(VPV)이 발생된다. 이 때, 태양열로 인해 상기 태양 전지(PV) 자체의 온도가 상승할 수 있다. 이러한 온도 상승은 태양 전지(PV)의 광전변환 효율을 감소시키는 원인이 될 수 있다.Referring to FIG. 5, the solar cell PV and the Seebeck device SB are connected in parallel. When sunlight SL is incident on the solar cell PV, first electromotive force V PV is generated at both ends of the solar cell PV. At this time, the temperature of the solar cell PV itself may increase due to solar heat. Such an increase in temperature may cause a decrease in the photoelectric conversion efficiency of the solar cell PV.

상기 제베크 소자(SB)는 제베크 효과(Seebeck effect)에 의해 전기를 생성하는 소자로서, 그의 일면은 상기 태양 전지(PV)에 접하여 배치되며, 다른 일면은 저온의 히트 싱크에 접하여 배치된다. 상기 저온의 히트 싱크는 바다 특히, 극지방의 바다 또는 대기일 수 있다. 이러한 제베크 소자(SB)는 열원(heat source)인 태 양 전지(PV)와 히트 싱크 사이에 위치하여, 양단 간의 온도차이에 의해 양단 사이에 제2 기전력(VSB)이 발생시킬 수 있다.The Seebeck element SB generates electricity by the Seebeck effect, one side of which is disposed in contact with the solar cell PV, and the other side thereof is disposed in contact with a low temperature heat sink. The low temperature heat sink may be a sea, in particular a polar sea or the atmosphere. The Seebeck element SB is positioned between the solar cell PV and a heat sink, which is a heat source, and the second electromotive force V SB may be generated between the two ends due to a temperature difference between both ends.

이러한 태양 전지-열전 소자 통합 모듈에서는 상기 제1 기전력(VPV)과 상기 제2 기전력(VSB)의 합에 해당하는 기전력을 발생시킬 수 있다. 이와 같이, 태양 에너지의 광 에너지와 열 에너지를 모두 사용하여 전력을 발생시킴으로써, 에너지 변환 효율을 향상시킬 수 있다. 이와 더불어서, 태양 전지(PV) 내의 온도를 낮춤으로써 태양 전지(PV)의 광전 변환 효율 또한 향상시킬 수 있다.In the solar cell-thermoelectric element integration module, an electromotive force corresponding to the sum of the first electromotive force V PV and the second electromotive force V SB may be generated. In this way, the power conversion efficiency can be improved by generating electric power using both light energy and thermal energy of solar energy. In addition, the photoelectric conversion efficiency of the solar cell PV can also be improved by lowering the temperature in the solar cell PV.

도 6은 본 발명의 일 실시예에 따른 태양 전지-열전 소자 통합 모듈을 나타낸 분해사시도이다. 도 7은 도 6의 절단선 I-I'를 따라 취해진 단면 중 일부를 나타낸 단면도이다.6 is an exploded perspective view showing a solar cell-thermoelectric element integration module according to an embodiment of the present invention. FIG. 7 is a cross-sectional view showing a part of a cross section taken along the line II ′ of FIG. 6.

도 6 및 도 7을 참조하면, 태양 전지(PV) 하부에 제베크 소자(SB)가 위치한다. 상기 태양 전지(PV)는 도 1 및 도 2를 참조하여 설명한 태양 전지와 실질적으로 동일하다.6 and 7, the Seebeck element SB is positioned under the solar cell PV. The solar cell PV is substantially the same as the solar cell described with reference to FIGS. 1 and 2.

상기 제베크 소자(SB)는 서로 교대로 배치된 복수 개의 N형 반도체 기둥들(35a)과 복수 개의 P형 반도체 기둥들(35b)을 구비한다. 구체적으로, 열전 기판 즉, TE 기판(30) 상에 제1 열전 전극들 즉, 제1 TE 전극들(31)이 배치된다. 상기 각 제1 TE 전극(31) 상에 한 쌍의 N형 반도체 기둥(35a)과 P형 반도체 기둥(35b)이 배치된다. 상기 반도체 기둥들(35a, 35b) 상부에 복수 개의 제2 열전 전극들 즉, 제2 TE 전극들(32)이 배치된다. 상기 각 제2 TE 전극(32)은 서로 인접하는 제1 TE 전극들(31) 상에 각각 배치된 한 쌍의 N형 반도체 기둥(35a)과 P형 반도체 기둥(35b)에 전기적으로 접속한다. 상기 TE 전극들(31, 32) 중 어느 하나는 양극일 수 있고, 다른 어느 하나는 음극일 수 있다. 그 결과, N형 반도체 기둥들(35a)과 P형 반도체 기둥들(35b)은 양극(32′)과 음극(32″) 사이에서 상기 제1 TE 전극들(31)과 상기 제2 TE 전극들(32)에 의해 서로 교대로 직렬 연결될 수 있다.The Seebeck element SB includes a plurality of N-type semiconductor pillars 35a and a plurality of P-type semiconductor pillars 35b that are alternately disposed. Specifically, the first thermoelectric electrodes, that is, the first TE electrodes 31 are disposed on the thermoelectric substrate, that is, the TE substrate 30. A pair of N-type semiconductor pillars 35a and P-type semiconductor pillars 35b are disposed on each of the first TE electrodes 31. A plurality of second thermoelectric electrodes, that is, second TE electrodes 32, are disposed on the semiconductor pillars 35a and 35b. Each of the second TE electrodes 32 is electrically connected to a pair of N-type semiconductor pillars 35a and P-type semiconductor pillars 35b disposed on the first TE electrodes 31 adjacent to each other. One of the TE electrodes 31 and 32 may be an anode, and the other may be a cathode. As a result, the N-type semiconductor pillars 35a and the P-type semiconductor pillars 35b are formed between the first TE electrodes 31 and the second TE electrodes between the anode 32 'and the cathode 32 ″. 32 can be alternately connected in series with each other.

상기 제베크 소자(SB)는 태양열에 의해 온도가 상승된 상기 태양 전지(PV)와 저온의 히트 싱크 사이의 온도차에 의해 제2 기전력(VSB)을 발생시킨다. The Seebeck element SB generates a second electromotive force V SB by a temperature difference between the solar cell PV whose temperature is increased by solar heat and a low temperature heat sink.

상기 태양 전지(PV)에서 상기 제1 도전형 반도체 코어(13a)가 P형 반도체이고, 상기 제2 도전형 반도체 쉘(13b)이 N형 반도체인 경우에, 상기 제1 PV 전극(19)은 양극이고, 상기 제2 PV 전극(18)은 음극일 수 있다. 이 경우에, 상기 태양 전지(PV)와 상기 제베크 소자(SB)를 병렬로 연결시키기 위해서는 상기 제베크 소자(SB)의 양극(32′)과 상기 태양 전지(PV)의 제1 PV 전극(19)을 전기적으로 연결하고, 상기 제베크 소자(SB)의 음극(32″)과 상기 태양 전지(PV)의 제2 PV 전극(18)을 전기적으로 연결할 수 있다.In the solar cell PV, when the first conductivity-type semiconductor core 13a is a P-type semiconductor and the second conductivity-type semiconductor shell 13b is an N-type semiconductor, the first PV electrode 19 is It may be an anode, and the second PV electrode 18 may be a cathode. In this case, in order to connect the solar cell PV and the Seebeck element SB in parallel, the anode 32 ′ of the Seebeck element SB and the first PV electrode of the solar cell PV ( 19 may be electrically connected to each other, and the cathode 32 ″ of the Seebeck element SB and the second PV electrode 18 of the solar cell PV may be electrically connected to each other.

상기 제베크 소자(SB)와 상기 태양 전지(PV) 사이에 열전달층(25)이 개재될 수 있다. 상기 열전달층(25)은 금속 질화막, 금속 탄화막, 금속 산화막 또는 수지막일 수 있다. 예를 들어, 상기 금속 질화막은 AlN막 또는 Si3N4막일 수 있고, 상기 금속 탄화막은 SiC막일 수 있고, 상기 금속 산화막은 Al2O3막 또는 BeO막일 수 있고, 상기 수지막은 에폭시계 수지막일 수 있다.A heat transfer layer 25 may be interposed between the Seebeck element SB and the solar cell PV. The heat transfer layer 25 may be a metal nitride film, a metal carbide film, a metal oxide film, or a resin film. For example, the metal nitride film may be an AlN film or an Si 3 N 4 film, the metal carbide film may be an SiC film, the metal oxide film may be an Al 2 O 3 film or a BeO film, and the resin film may be an epoxy resin film. Can be.

상기 열전달층(25)을 상기 제베크 소자(SB)의 제2 TE 전극들(32) 상에 형성한 후, 상기 태양 전지(PV)의 제1 PV 전극(19)에 결합할 수 있다. 이와는 달리, 상기 열전달층(25)을 상기 태양 전지(PV)의 제1 PV 전극(19) 상에 형성한 후, 상기 제베크 소자(SB)의 제2 TE 전극들(32)에 결합할 수 있다. 이러한 결합은 절연 접착제를 사용하여 수행할 수 있다.After the heat transfer layer 25 is formed on the second TE electrodes 32 of the Seebeck element SB, the heat transfer layer 25 may be coupled to the first PV electrode 19 of the solar cell PV. Alternatively, the heat transfer layer 25 may be formed on the first PV electrode 19 of the solar cell PV and then coupled to the second TE electrodes 32 of the Seebeck element SB. have. This bonding can be done using an insulating adhesive.

도 8a 내지 도 8d는 본 발명의 일 실시에에 따른 열전소자의 제조방법을 나타낸 단면도들이다.8A to 8D are cross-sectional views illustrating a method of manufacturing a thermoelectric device according to an exemplary embodiment of the present invention.

도 8a를 참조하면, 열전 기판 즉, TE 기판(30) 상에 제1 열전 전극들 즉, 제1 TE 전극들(31)을 형성한다.Referring to FIG. 8A, first thermoelectric electrodes, that is, first TE electrodes 31, are formed on a thermoelectric substrate, that is, a TE substrate 30.

도 8b를 참조하면, 상기 제1 TE 전극들(31) 상에 열전 반도체층을 형성한 후, 이를 패터닝하여 반도체 기둥들(35a, 35b)을 형성한다.Referring to FIG. 8B, a thermoelectric semiconductor layer is formed on the first TE electrodes 31 and then patterned to form semiconductor pillars 35a and 35b.

상기 열전 반도체층은 초격자 구조층, 나노 복합물층 또는 나노결정 벌크 합금층(Nanocrystal Bulk Alloy layer)일 수 있다. 상기 초격자 구조는 Si/SiGe, GaAs/GaP, BiTe/BiSbTe 초격자 구조일 수 있다. 상기 나노 복합물은 나노 입자가 매트릭스 내에 분산된 구조를 갖는 것으로서, Si 나노 입자가 Ge 매트릭스 내에 분산된 것일 수 있다. 상기 나노결정 벌크 합금층은 BiSbTe 나노 결정 파우더를 핫 프레싱하여 형성될 수 있다. 상기 초격자 구조층, 상기 나노 복합물층 또는 상기 나노결정 벌크 합금층 내에서는 주기적으로 교대로 배치되는 물질층들 사이의 경계 면들에서 포논의 산란이 발생할 수 있다. 따라서, 상기 반도체 기둥들(35a, 35b)을 통한 열전도도를 감소시키고 전기전도성은 향상시킬 수 있다. 그 결과, 열전전환효율이 향상될 수 있다.The thermoelectric semiconductor layer may be a superlattice structure layer, a nanocomposite layer, or a nanocrystal bulk alloy layer. The superlattice structure may be Si / SiGe, GaAs / GaP, BiTe / BiSbTe superlattice structure. The nanocomposite has a structure in which nanoparticles are dispersed in a matrix, and Si nanoparticles may be dispersed in a Ge matrix. The nanocrystalline bulk alloy layer may be formed by hot pressing BiSbTe nanocrystalline powder. In the superlattice structure layer, the nanocomposite layer, or the nanocrystalline bulk alloy layer, scattering of phonon may occur at interface surfaces between material layers that are alternately disposed periodically. Therefore, thermal conductivity and electrical conductivity through the semiconductor pillars 35a and 35b may be reduced. As a result, thermoelectric conversion efficiency can be improved.

포토레지스트 패턴(미도시)을 마스크로 하여 상기 반도체 기둥들(35a, 35b) 중 일부에 n형 도펀트를 주입하고, 나머지 일부에 p형 도펀트를 주입하여, N형 반도체 기둥들(35a)과 P형 반도체 기둥들(35b)을 형성할 수 있다.An n-type dopant is implanted into some of the semiconductor pillars 35a and 35b using a photoresist pattern (not shown) as a mask, and a p-type dopant is implanted into the remaining portions of the semiconductor pillars 35a and 35b. Type semiconductor pillars 35b can be formed.

도 8c를 참조하면, 상기 반도체 기둥들(35a, 35b) 사이를 채우는 절연막(37)을 형성한 후, 상기 절연막을 에치백(etchback)하여 상기 반도체 기둥들(35a, 35b)의 표면을 노출시킬 수 있다. 상기 절연막(37)은 실리콘 산화막 또는 실리콘 질화막일 수 있다.Referring to FIG. 8C, after forming the insulating film 37 filling the semiconductor pillars 35a and 35b, the surface of the semiconductor pillars 35a and 35b may be exposed by etching back the insulating film. Can be. The insulating layer 37 may be a silicon oxide layer or a silicon nitride layer.

도 8d를 참조하면, 상기 반도체 기둥들(35a, 35b) 상에 제2 열전 전극 즉, 제2 TE 전극들(32)을 형성한다. 상기 제2 TE 전극들(32)은 고정세마스크(fine metal mask)를 사용하여 형성하거나, 도전막을 형성한 후 이를 패터닝하여 형성할 수 있다.Referring to FIG. 8D, second thermoelectric electrodes, that is, second TE electrodes 32, are formed on the semiconductor pillars 35a and 35b. The second TE electrodes 32 may be formed using a fine metal mask, or may be formed by forming a conductive layer and then patterning the conductive layer.

도 9는 실리콘게르마늄 반도체 막대의 파장에 따른 흡수율을 나타낸 그래프이다. 도 10a는 가시광선 영역에서 실리콘게르마늄 반도체 막대의 게르마늄 비율에 따른 흡수율을 나타낸 그래프이며, 도 10b는 적외선 영역에서 실리콘게르마늄 반도체 막대의 게르마늄 비율에 따른 흡수율을 나타낸 그래프이다.9 is a graph showing the absorption rate according to the wavelength of the silicon germanium semiconductor bar. FIG. 10A is a graph showing the absorption rate according to the germanium ratio of the silicon germanium semiconductor bar in the visible region, and FIG. 10B is a graph showing the absorption rate according to the germanium ratio of the silicon germanium semiconductor rod in the infrared region.

도 9, 도 10a 및 도 10b를 참조하면, 400 내지 750㎚의 가시광선 영역에서는 실리콘게르마늄 반도체 막대의 게르마늄 비율이 20 at.%일 때 가장 큰 광흡수율을 나타났다. 적외선 영역에서는 실리콘게르마늄 반도체 막대의 게르마늄 비율이 30 at.%로 증가함에 따라 광흡수율도 증가함을 알 수 있다.9, 10A, and 10B, in the visible light region of 400 to 750 nm, the maximum light absorption was found when the germanium ratio of the silicon germanium semiconductor rod was 20 at.%. In the infrared region, as the germanium ratio of the silicon germanium semiconductor rod increases to 30 at.%, The light absorption rate also increases.

이러한 결과로 미루어 볼 때, 광흡수율 측면에서는 실리콘게르마늄 반도체 막대의 게르마늄 비율은 약 20 at.%인 것이 바람직함을 알 수 있다.In view of these results, it can be seen that the germanium ratio of the silicon germanium semiconductor rod is preferably about 20 at.% In terms of light absorption.

이상 본 발명을 바람직한 특정 실시예를 참조하여 설명했지만, 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.While the invention has been described above with reference to specific preferred embodiments, it is intended that the specific modifications and variations of the invention fall within the scope of the invention and the specific scope of the invention will be apparent from the appended claims.

도 1은 본 발명의 일 실시예에 따른 태양 전지-열전 소자 통합 모듈을 나타낸 개략도이다.1 is a schematic view showing a solar cell-thermoelectric element integration module according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 태양 전지-열전 소자 통합 모듈을 나타낸 분해사시도이다.2 is an exploded perspective view showing a solar cell-thermoelectric element integration module according to an embodiment of the present invention.

도 3은 도 2의 절단선 I-I'를 따라 취해진 단면 중 일부를 나타낸 단면도이다.3 is a cross-sectional view showing a part of a cross section taken along the line II ′ of FIG. 2.

도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 태양 전지의 제조방법을 나타낸 단면도들이다.4A to 4H are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 태양전지의 제조방법을 나타낸 단면도들이다.5A to 5D are cross-sectional views illustrating a method of manufacturing a solar cell according to another embodiment of the present invention.

도 6a 내지 도 6d는 본 발명의 일 실시에에 따른 열전소자의 제조방법을 나타낸 단면도들이다.6A through 6D are cross-sectional views illustrating a method of manufacturing a thermoelectric device according to an exemplary embodiment of the present invention.

Claims (22)

기판 상에 서있고 제1 도전형 반도체 코어와 이를 둘러싸는 제2 도전형 반도체 쉘을 구비하는 다수 개의 반도체 막대들, 상기 각 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하되 상기 화합물 박막들의 중앙부들은 상기 제1 도전형 반도체 코어를 형성하고 상기 화합물 박막들의 단부들은 상기 제2 도전형 반도체 쉘을 형성하여, 상기 각 반도체 막대는 상기 제1 도전형 반도체 코어와 상기 제2 도전형 반도체 쉘 사이에 형성된 밴드갭이 서로 다른 다층의 PN 접합들을 구비하고;A plurality of semiconductor bars having a first conductive semiconductor core and a second conductive semiconductor shell surrounding the substrate, the semiconductor bars each comprising a plurality of compound thin films having different compositions stacked in sequence; Center portions of the second conductive semiconductor core form the first conductive semiconductor core and end portions of the compound thin films form the second conductive semiconductor shell, wherein each of the semiconductor rods comprises the first conductive semiconductor core and the second conductive semiconductor shell. The band gap formed between the layers is provided with different PN junctions; 상기 제1 도전형 반도체 코어에 전기적으로 연결된 제1 전극; 및A first electrode electrically connected to the first conductive semiconductor core; And 상기 제2 도전형 반도체 쉘에 전기적으로 연결된 제2 전극을 포함하는 태양전지.And a second electrode electrically connected to the second conductive semiconductor shell. 제1항에 있어서,The method of claim 1, 상기 반도체 막대의 하부영역에 위치한 화합물 박막의 밴드갭은 상기 반도체 막대의 상부영역에 위치한 화합물 박막의 밴드갭에 비해 좁은 태양전지.The band gap of the compound thin film located in the lower region of the semiconductor bar is narrower than the band gap of the compound thin film located in the upper region of the semiconductor bar. 제1항에 있어서,The method of claim 1, 상기 화합물 박막들은 Si1-XGeX 박막들로서, 상기 X는 상기 반도체 막대의 하단에서 상단에 이르기까지 0.5에서 0으로 변화되는 태양 전지.The compound thin films are Si 1-X Ge X thin films, wherein X is changed from 0.5 to 0 from the bottom to the top of the semiconductor rod. 제3항에 있어서,The method of claim 3, wherein 상기 X는 상기 반도체 막대의 하단에서 상단에 이르기까지 0.3에서 0으로 변 화되는 태양 전지.Wherein X is changed from 0.3 to 0 from the bottom to the top of the semiconductor rod. 제1항에 있어서,The method of claim 1, 상기 제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형 반도체 쉘은 N형 반도체인 태양 전지.The first conductive semiconductor core is a P-type semiconductor, and the second conductive semiconductor shell is an N-type semiconductor. 기판 상에 서있는 다수 개의 제1 도전형 반도체 막대들을 형성하되, 상기 각 제1 도전형 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하고;Forming a plurality of first conductive semiconductor bars standing on the substrate, each of the first conductive semiconductor bars having a plurality of compound thin films having different compositions stacked in turn; 상기 각 제1 도전형 반도체 막대의 표면 내에 제2 도전형 이온을 도핑하여 제1 도전형 반도체 코어와 이를 둘러싸는 제2 도전형 반도체 쉘을 형성하여, 상기 제1 도전형 반도체 코어와 상기 제2 도전형 반도체 쉘 사이에 밴드갭이 서로 다른 다층의 PN 접합들을 형성하고;Doping a second conductivity type ion on the surface of each of the first conductivity type semiconductor rod to form a first conductivity type semiconductor core and a second conductivity type semiconductor shell surrounding the first conductivity type semiconductor core, thereby forming the first conductivity type semiconductor core and the second conductivity type Forming multilayer PN junctions having different bandgaps between the conductive semiconductor shells; 상기 제1 도전형 반도체 코어에 전기적으로 접속하는 제1 전극을 형성하는 단계; 및Forming a first electrode electrically connected to the first conductive semiconductor core; And 상기 제2 도전형 반도체 쉘에 전기적으로 접속하는 제2 전극을 형성하는 단계를 포함하는 태양 전지 제조방법.Forming a second electrode electrically connected to the second conductivity type semiconductor shell. 제6항에 있어서,The method of claim 6, 상기 제2 도전형 이온을 도핑하는 것은 플라즈마 이온 도핑법 또는 단층 도핑법을 사용하여 수행하는 태양 전지 제조방법.Doping the second conductivity-type ion is a solar cell manufacturing method using a plasma ion doping method or a single layer doping method. 제6항에 있어서,The method of claim 6, 상기 제1 도전형 반도체 막대들을 형성하는 것은Forming the first conductive semiconductor rods 상기 기판 상에 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하는 화합물 반도체층을 형성하는 단계;Forming a compound semiconductor layer including a plurality of compound thin films having different compositions sequentially stacked on the substrate; 상기 화합물 반도체층 상에 산화유도 패턴을 형성하는 단계; 및Forming an oxide induction pattern on the compound semiconductor layer; And 상기 산화유도 패턴과 상기 화합물 반도체층을 전해질에 접촉시키는 단계를 포함하는 태양 전지 제조방법.And contacting the oxide induction pattern and the compound semiconductor layer with an electrolyte. 제6항에 있어서,The method of claim 6, 상기 제1 도전형 반도체 막대들은 VLS(Vaphor-Liquid-Solid phase)법을 사용하여 형성하는 태양 전지 제조방법.The first conductive semiconductor rods are formed using a Vapor-Liquid-Solid Phase (VLS) method. 기판 상에 서있고 제1 도전형 반도체 코어와 이를 둘러싸는 제2 도전형 반도체 쉘을 구비하는 다수 개의 반도체 막대들, 상기 제1 도전형 반도체 코어에 전기적으로 접속하는 제1 태양전지 전극; 및 상기 제2 도전형 반도체 쉘에 전기적으로 접속하는 제2 태양전지 전극을 구비하되, 상기 각 반도체 막대는 차례로 적층된 조성이 다른 복수의 화합물 박막들을 구비하되 상기 화합물 박막들의 중앙부들은 상기 제1 도전형 반도체 코어를 형성하고 상기 화합물 박막들의 단부들은 상기 제2 도전형 반도체 쉘을 형성하고, 상기 각 반도체 막대는 상기 제1 도전형 반도체 코어와 상기 제2 도전형 반도체 쉘 사이에 형성된 밴드갭이 서로 다른 다층의 PN 접합들을 구비하고; 및A plurality of semiconductor bars standing on a substrate and having a first conductivity type semiconductor core and a second conductivity type semiconductor shell surrounding the substrate; a first solar cell electrode electrically connected to the first conductivity type semiconductor core; And a second solar cell electrode electrically connected to the second conductivity type semiconductor shell, wherein each of the semiconductor bars includes a plurality of compound thin films having different compositions, which are sequentially stacked. And a band gap formed between the first conductive semiconductor core and the second conductive semiconductor shell, wherein the end portions of the compound thin films form the second conductive semiconductor shell. With other multilayer PN junctions; And 상기 태양 전지 하부에 위치하고, 양극, 음극, 및 상기 양극과 상기 음극 사이에서 전기적으로 직렬 연결된 P형 반도체 기둥 및 N형 반도체 기둥을 구비하는 제베크 소자(seebeck device)를 포함하는 태양 전지-열전 소자 통합 모듈.A solar cell- thermoelectric element positioned below the solar cell and including a seebeck device having a positive electrode, a negative electrode, and a p-type semiconductor pillar and an n-type semiconductor pillar electrically connected in series between the anode and the cathode; Integrated module. 제10항에 있어서,The method of claim 10, 상기 반도체 막대들 사이에 위치하는 투명도전막을 더 포함하고,Further comprising a transparent conductive film positioned between the semiconductor rods, 상기 제2 전극은 상기 투명도전막 상에 위치하는 태양 전지-열전 소자 통합 모듈.And the second electrode is on the transparent conductive film. 제10항에 있어서,The method of claim 10, 상기 태양 전지와 상기 제베크 소자 사이에 위치하는 열전달층을 더 포함하는 태양 전지-열전 소자 통합 모듈.And a heat transfer layer disposed between the solar cell and the Seebeck element. 제12항에 있어서,The method of claim 12, 상기 열전달층은 금속 질화막, 금속 탄화막, 금속 산화막 또는 수지막인 태양 전지-열전 소자 통합 모듈.And the heat transfer layer is a metal nitride film, a metal carbide film, a metal oxide film, or a resin film. 제10항에 있어서,The method of claim 10, 상기 P형 반도체 기둥과 상기 N형 반도체 기둥은 초격자 구조층, 나노 복합체층 또는 나노결정 벌크 합금층인 태양 전지-열전 소자 통합 모듈.And the P-type semiconductor pillar and the N-type semiconductor pillar are superlattice structure layers, nanocomposite layers, or nanocrystalline bulk alloy layers. 제10항에 있어서,The method of claim 10, 상기 기판 및 상기 제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형 반도체 쉘은 N형 반도체인 태양 전지-열전 소자 통합 모듈.And the substrate and the first conductive semiconductor core are P-type semiconductors, and the second conductive semiconductor shell is an N-type semiconductor. 제10항에 있어서,The method of claim 10, 상기 태양 전지와 상기 제베크 소자는 전기적으로 병렬 연결된 태양 전지-열전 소자 통합 모듈.The solar cell and the Seebeck element are electrically connected in parallel. 제16항에 있어서,The method of claim 16, 상기 제1 도전형 반도체 코어는 P형 반도체이고, 상기 제2 도전형 반도체 쉘은 N형 반도체이고,The first conductivity type semiconductor core is a P type semiconductor, the second conductivity type semiconductor shell is an N type semiconductor, 상기 제베크 소자의 양극은 상기 제1 태양전지 전극과 전기적으로 연결되고, 상기 제베크 소자의 음극은 상기 제2 태양전지 전극과 전기적으로 연결된 태양 전지-열전 소자 통합 모듈.And a cathode of the Seebeck element is electrically connected to the first solar cell electrode, and a cathode of the Seebeck element is electrically connected to the second solar cell electrode. 제1항에 있어서,The method of claim 1, 상기 반도체 막대들 사이에 위치하는 투명도전막을 더 포함하고,Further comprising a transparent conductive film positioned between the semiconductor rods, 상기 제2 전극은 상기 투명도전막 상에 위치하는 태양 전지.The second electrode is located on the transparent conductive film. 제6항에 있어서,The method of claim 6, 상기 제2 전극을 형성하기 전에, 상기 반도체 막대들 사이의 공간을 채우는 투명도전막을 형성하는 단계를 더 포함하고,Before forming the second electrode, further comprising forming a transparent conductive film filling the space between the semiconductor bars, 상기 제2 전극은 상기 투명도전막 상에 형성하는 태양 전지 제조방법.The second electrode is formed on the transparent conductive film solar cell manufacturing method. 기판 상에 서있고 제1 도전형 반도체 코어와 이를 둘러싸는 제2 도전형 반도체 쉘을 구비하는 다수 개의 반도체 막대들, 상기 각 반도체 막대는 상기 제1 도전형 반도체 코어와 상기 제2 도전형 반도체 쉘 사이에 형성되고 밴드갭이 서로 다른 다층의 PN 접합들을 구비하고,A plurality of semiconductor rods standing on a substrate and having a first conductive semiconductor core and surrounding a second conductive semiconductor shell, each semiconductor rod being between the first conductive semiconductor core and the second conductive semiconductor shell; Multi-layered PN junctions formed at and different in bandgap, 상기 제1 도전형 반도체 코어에 전기적으로 연결된 제1 전극; 및A first electrode electrically connected to the first conductive semiconductor core; And 상기 제2 도전형 반도체 쉘에 전기적으로 연결된 제2 전극을 포함하는 태양전지.And a second electrode electrically connected to the second conductive semiconductor shell. 제20항에 있어서,21. The method of claim 20, 상기 반도체 막대의 하부영역에 위치한 PN 접합의 밴드갭은 상기 반도체 막대의 상부영역에 위치한 PN 접합의 밴드갭에 비해 좁은 태양전지.The band gap of the PN junction located in the lower region of the semiconductor bar is narrower than the band gap of the PN junction located in the upper region of the semiconductor bar. 제20항에 있어서,21. The method of claim 20, 상기 반도체 막대들 사이에 위치하는 투명도전막을 더 포함하고,Further comprising a transparent conductive film positioned between the semiconductor rods, 상기 제2 전극은 상기 투명도전막 상에 위치하는 태양 전지.The second electrode is located on the transparent conductive film.
KR1020080125440A 2008-12-10 2008-12-10 Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device KR101039208B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080125440A KR101039208B1 (en) 2008-12-10 2008-12-10 Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device
US13/139,019 US9136404B2 (en) 2008-12-10 2009-10-27 Solar cell capable of recycling a substrate and method for manufacturing the same
PCT/KR2009/006234 WO2010067958A2 (en) 2008-12-10 2009-10-27 Solar battery with a reusable substrate, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080125440A KR101039208B1 (en) 2008-12-10 2008-12-10 Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device

Publications (2)

Publication Number Publication Date
KR20100066922A KR20100066922A (en) 2010-06-18
KR101039208B1 true KR101039208B1 (en) 2011-06-03

Family

ID=42365751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125440A KR101039208B1 (en) 2008-12-10 2008-12-10 Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device

Country Status (1)

Country Link
KR (1) KR101039208B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044018A (en) 2019-10-14 2021-04-22 한국과학기술연구원 Thermoelectric-Gated Solar Cells

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101894266B1 (en) * 2012-09-03 2018-09-05 삼성전자 주식회사 Solar cell using carbon nanotube
KR101650442B1 (en) * 2014-12-19 2016-08-23 울산과학기술원 Hybride solar cell device
WO2017074002A1 (en) * 2015-10-27 2017-05-04 한국과학기술원 Flexible thermoelectric device and production method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087247A (en) * 2004-02-26 2005-08-31 삼성에스디아이 주식회사 Organic solar cell and fabrication method thereof
KR100553418B1 (en) * 2004-05-20 2006-02-20 주식회사 팬택앤큐리텔 Apparatus for charging device using thermoelectric element
KR20060074233A (en) * 2004-12-27 2006-07-03 삼성전자주식회사 Photovoltaic cell and manufacturing method thereof
KR100809248B1 (en) * 2007-03-14 2008-02-29 삼성전기주식회사 Photovoltaic device using semiconductor heterostructure nanowires and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087247A (en) * 2004-02-26 2005-08-31 삼성에스디아이 주식회사 Organic solar cell and fabrication method thereof
KR100553418B1 (en) * 2004-05-20 2006-02-20 주식회사 팬택앤큐리텔 Apparatus for charging device using thermoelectric element
KR20060074233A (en) * 2004-12-27 2006-07-03 삼성전자주식회사 Photovoltaic cell and manufacturing method thereof
KR100809248B1 (en) * 2007-03-14 2008-02-29 삼성전기주식회사 Photovoltaic device using semiconductor heterostructure nanowires and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044018A (en) 2019-10-14 2021-04-22 한국과학기술연구원 Thermoelectric-Gated Solar Cells

Also Published As

Publication number Publication date
KR20100066922A (en) 2010-06-18

Similar Documents

Publication Publication Date Title
KR101547711B1 (en) Nanowire-based solar cell structure
US9105782B2 (en) Arrays of ultrathin silicon solar microcells
CA2680025C (en) Graphite-based photovoltaic cells
US9905714B2 (en) High efficiency photovoltaic cells
US8624222B2 (en) Homogeneous multiple band gap devices
US8314327B2 (en) Photovoltaic cells based on nano or micro-scale structures
TWI441346B (en) Type ii quantum dot solar cells
Tian et al. Hybrid nanostructures for photodetectors
TWI430465B (en) Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures
TW201001726A (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
KR101020475B1 (en) Unified module of photovoltaic cell - thermoelectric device, method for fabricating the same
KR20080044183A (en) Amorphous-crystalline tandem nanostructured solar cells
JP5379811B2 (en) Photovoltaic devices using high aspect ratio nanostructures and methods for making same
KR101039208B1 (en) Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device
WO2016104711A1 (en) Solar battery
TW201314931A (en) Charge-coupled photovoltaic devices
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
Choi Graphene-based vertical-junction diodes and applications
KR101393092B1 (en) Ⅲ-ⅴ group compound solar cell and method for preparing the same
Le et al. Advances in solar energy harvesting integrated by van der Waals graphene heterojunctions
Fan et al. Self-assembly of one-dimensional nanomaterials for cost-effective photovoltaics
KR20110074252A (en) Thin film solar cell and methode for fabricating the same
JP2015041620A (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
JP2013008816A (en) Concentrating solar cell and manufacturing method thereof
Okoye et al. Criteria for Realizing the Multi–Crystal Silicon Solar Cell (PV Cell) With Efficiency, Which Could be used in Electricity Generation in Nigeria

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 9